JP2022114762A - セラミック電子部品、回路基板およびセラミック電子部品の製造方法 - Google Patents

セラミック電子部品、回路基板およびセラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2022114762A
JP2022114762A JP2021011185A JP2021011185A JP2022114762A JP 2022114762 A JP2022114762 A JP 2022114762A JP 2021011185 A JP2021011185 A JP 2021011185A JP 2021011185 A JP2021011185 A JP 2021011185A JP 2022114762 A JP2022114762 A JP 2022114762A
Authority
JP
Japan
Prior art keywords
layer
electronic component
ceramic electronic
element body
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021011185A
Other languages
English (en)
Inventor
慎 西浦
Shin Nishiura
潤 柴野
Jun Shibano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021011185A priority Critical patent/JP2022114762A/ja
Priority to US17/549,589 priority patent/US20220238278A1/en
Publication of JP2022114762A publication Critical patent/JP2022114762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】より効果的に素体への水素の拡散を抑制する。【解決手段】一態様に係るセラミック電子部品によれば、誘電体と、内部電極とを有する素体と、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた導電層を有する外部電極とを備える。【選択図】 図1

Description

本発明は、セラミック電子部品、回路基板およびセラミック電子部品の製造方法に関する。
携帯電話を代表とする高周波通信用システムにおいて、ノイズの除去などの用途として積層セラミックコンデンサが用いられている。積層セラミックコンデンサは車載用などに用途を広げ、さらに高い信頼性が要求されている。
特許文献1には、めっき工程で発生する水素の影響を低減し、絶縁抵抗の劣化を防止するため、外部電極を構成する最外層のめっき層と、セラミック素体を構成する誘電体層との間に、水素と共有結合型水素化物を形成する元素を含有させる技術が開示されている。
特開2016-58719号公報
特許文献1に開示の技術では、めっき層からセラミック素体への水素の拡散を防止する際、元素の種類によってめっき層からセラミック素体への水素の拡散の防止効果が得られない恐れがあった。
そこで、本発明は、より効果的に素体への水素の拡散を抑制することが可能なセラミック電子部品、回路基板およびセラミック電子部品の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の一態様に係るセラミック電子部品によれば、誘電体と、内部電極とを有する素体と、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた導電層を有する外部電極とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記外部電極は、前記導電層上に形成されNiを含むめっき層をさらに備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記空隙は、前記導電層の前記素体から遠い面から厚み方向に0.1μm以上3.0μm以下の範囲に位置する。
また、本発明の一態様に係るセラミック電子部品によれば、前記空隙は、前記導電層の厚み方向の長さより面方向の長さの方が長い。
また、本発明の一態様に係るセラミック電子部品によれば、前記空隙は前記導電層に複数設けられ、前記導電層の厚み方向の長さより面方向の長さが短い空隙よりも、前記導電層の厚み方向の長さより面方向の長さが長い空隙の方が多い。
また、本発明の一態様に係るセラミック電子部品によれば、前記空隙の長手方向の長さは、0.5μm以上6.5μm以下である。
また、本発明の一態様に係るセラミック電子部品によれば、前記空隙は前記導電層に複数設けられ、前記導電層の厚み方向の長さに対する面方向の長さが4倍以上の空隙が50%以上の頻度で存在する。
また、本発明の一態様に係るセラミック電子部品によれば、前記導電層は、前記空隙の内側または前記空隙に接する位置に前記導体層の酸化物を備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記導電層は、前記素体上に形成され前記内部電極と接続し導電体を含む下地層と、前記下地層上に形成され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた下層めっき層とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記下層めっき層は、Cu、Fe、Zn、Sn、PbおよびCrから選択される少なくとも1つを含む金属または合金を主成分とする。
また、本発明の一態様に係るセラミック電子部品によれば、前記下層めっき層の主成分はCuである。
また、本発明の一態様に係るセラミック電子部品によれば、前記外部電極について、前記下地層の主成分は、Niであり、前記下層めっき層上に形成されたNiめっき層と、前記Niめっき層上に形成されたSnめっき層とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記導電層は、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた下地層を備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記外部電極について、前記下地層の主成分は、Cuであり、前記下地層上に形成されたNiめっき層と、前記Niめっき層上に形成されたSnめっき層とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記外部電極は、前記導電層上に設けられた導電性樹脂層をさらに備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記導電層は、前記素体上に形成され前記内部電極と接続しNiを含む下地層と、前記下地層上に形成され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられたCuめっき層を備え、前記外部電極は、前記導電性樹脂層上に形成されたNiめっき層と、前記Niめっき層上に形成されたSnめっき層とを備える。
また、本発明の一態様に係るセラミック電子部品によれば、前記導電層は、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられCuを含む下地層を備え、前記外部電極は、前記導電性樹脂層上に形成されたNiめっき層と、前記Niめっき層上に形成されたSnめっき層とを備える。
また、本発明の一態様に係る回路基板によれば、上述したいずれかのセラミック電子部品が実装された回路基板であって、前記セラミック電子部品は、前記外部電極に付着したはんだ層を介して実装される。
また、本発明の一態様に係るセラミック電子部品の製造方法によれば、誘電体と内部電極が設けられた素体を形成する工程と、前記内部電極に接続され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた導電層を前記素体に形成する工程と、Niを含むめっき層を前記導電層上に形成する工程とを備える。
また、本発明の一態様に係るセラミック電子部品の製造方法によれば、前記導電層を前記素体に形成する工程は、前記素体の複数の面に外部電極の下地材料を塗布する工程と、前記下地材料を焼成し、前記外部電極の下地層を形成する工程と、前記下地層の表面側を酸化性雰囲気に曝しながら酸化し、前記素体に近い面側よりも前記素体から遠い面側により多く分布する金属酸化物を形成する工程と、前記金属酸化物を除去することで前記下地層に空隙を形成する工程とを備える。
本発明の一つの態様によれば、素体への水素の拡散を効果的に抑制することができるので信頼性の高いセラミック電子部品とすることができる。
第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図である。 図1の積層セラミックコンデンサを長さ方向に切断した断面図である。 図1の積層セラミックコンデンサを長さ方向に切断した構成のその他の例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャートである。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。 第2実施形態に係る積層セラミックコンデンサが実装された回路基板の構成を示す断面図である。 第3実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。 第3実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャートである。 第4実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。 第5実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。 第6実施形態に係るセラミック電子部品の構成を示す斜視図である。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件(使用条件、使用環境等)によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
(第1実施形態)
図1は、第1実施形態に係る積層セラミックコンデンサの構成を示す斜視図、図2Aは、図1の積層セラミックコンデンサを長さ方向に切断した断面図である、なお、図1では、下層めっき層9Aの領域R1を拡大して示した。図2Aでは、外部電極6Aの領域R2の構成を拡大して示した。また、本実施形態では、セラミック電子部品として積層セラミックコンデンサを例にとった。
図1および図2Aにおいて、積層セラミックコンデンサ1Aは、素体2および外部電極6A、6Bを備える。素体2は、積層体2A、下カバー層5Aおよび上カバー層5Bを備える。積層体2Aは、内部電極層3A、3Bおよび誘電体層4を備える。
積層体2Aの下層には下カバー層5Aが設けられ、積層体2Aの上層には上カバー層5Bが設けられている。内部電極層3A、3Bは、誘電体層4を介して交互に積層されている。なお、図1および図2Aでは、内部電極層3A、3Bが合計で11層分だけ積層された例を示したが、内部電極層3A、3Bの積層数は、特に限定されない。このとき、素体2および積層体2Aの形状は、略直方体形状とすることができる。
なお、以下の説明では、素体2の側面が互いに対向する方向を長さ方向DL、素体2の前後面が互いに対向する方向を幅方向DW、素体2の上下面が互いに対向する方向を積層方向(高さ方向)DSと言うことがある。このとき、素体2の下面は、積層セラミックコンデンサ1Aが実装される回路基板の実装面と対向する位置に配置することができる。素体2は、素体2の稜線に沿って面取りされてもよい。このとき、素体2は、その角部が面取された曲面Rを備える。
外部電極6A、6Bは、長さ方向DLに互いに分離された状態で互いに対向するように素体2に形成される。ここで、各外部電極6A、6Bは、素体2の下面側から側面を介して素体2の上面側に連続的に形成される。また、各外部電極6A、6Bは、素体2の下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよい。
長さ方向DLにおいて、内部電極層3A、3Bは、積層体2A内で異なる位置に交互に配置されている。このとき、内部電極層3Aは、内部電極層3Bに対して素体2の一方の側面側に配置し、内部電極層3Bは、内部電極層3Aに対して素体2の他方の側面側に配置することができる。そして、内部電極層3Aの端部は、素体2の長さ方向DLの一方の側面側で誘電体層4の端部に引き出され、外部電極6Aに接続される。内部電極層3Bの端部は、素体2の長さ方向DLの他方の側面側で誘電体層4の端部に引き出され、外部電極6Bに接続される。
一方、素体2の幅方向DWにおいて、内部電極層3A、3Bの端部は、誘電体層4にて覆われている。幅方向DWでは、内部電極層3A、3Bの端部の位置は揃っていてもよい。
なお、内部電極層3A、3Bおよび誘電体層4の積層方向DSの厚みはそれぞれ、0.05μm~5μmの範囲内とすることができ、例えば、0.3μmである。内部電極層3A、3Bの材料は、例えば、Cu(銅)、Fe(鉄)、Zn(亜鉛)、Al(アルミニウム)、Sn(スズ)、Ni(ニッケル)、Ti(チタン)、Ag(銀)、Au(金)、Pt(白金)、Pd(パラジウム)、Ta(タンタル)およびW(タングステン)などの金属から選択することができ、これらの金属を含む合金であってもよい。
誘電体層4の材料は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、主成分は、50at%以上の割合で含まれていればよい。誘電体層4のセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸カルシウム、ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよび酸化チタンなどから選択することができる。
下カバー層5Aおよび上カバー層5Bの材料は、例えば、セラミック材料を主成分とすることができる。このとき、下カバー層5Aおよび上カバー層5Bのセラミック材料の主成分は、誘電体層4のセラミック材料の主成分と同一であってもよい。下カバー層5Aおよび上カバー層5Bの厚みはそれぞれ、5μm以上30μm以下であるのが好ましい。
各外部電極6A、6Bは、各内部電極3A、3Bと接続し、図2Aの断面から見たときに素体2に近い面M1側よりも素体2から遠い面M2側により多くの空隙KJが設けられた導電層8と、Niを含むめっき層9とを備える。空隙KJは、導電層8の単一層内において、素体2に近い面M1側よりも素体2から遠い面M2側に片寄って分布することができる。なお、面M1は、導電層8と素体2との境界に位置し、面M2は、導電層8とめっき層9との境界に位置することができる。めっき層9は、導電層8上に形成されている。導電層8は、下地層7と、面M2側により多くの空隙KJが設けられた下層めっき層9Aとを備える。めっき層9は、Niを含む上層めっき層9Bと、はんだ濡れ可能な外装めっき層9Cとを備える。
下地層7は、長さ方向DLに互いに分離された状態で互いに対向するように素体2上に形成される。このとき、下地層7は、素体2の下面側から側面を介して上面側に外部電極6A、6Bごとに連続的に形成される。なお、下地層7は、素体2の下面側から前面側および後面側にかけて外部電極6A、6Bごとに連続的に形成されてもよい。
下地層7の導電性材料として用いられる金属は、例えば、Cu、Fe、Zn、Al、Ni、Pt、Pd、Ag、AuおよびSnから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下地層7は、共材を含んでもよい。共材は、下地層7中に混在することで素体2と下地層7との間の熱膨張率の差を低減し、下地層7にかかる応力を緩和することができる。共材の主成分は、例えば、誘電体層4の主成分と同じセラミック成分である。下地層7は、ガラス成分を含んでいてもよい。ガラス成分は、下地層7に混在することで下地層7を緻密化することができる。このガラス成分は、例えば、Ba(バリウム)、Ca(カルシウム)、Zn、Al、Si(ケイ素)、Mg(マグネシウム)またはB(ホウ素)などの酸化物である。
ここで、下地層7は、金属ペーストを塗布したのち焼成した焼結体で構成するのが好ましい。これにより、素体2と下地層7との密着性を確保しつつ、下地層7の厚膜化を図ることが可能となり、各外部電極6A、6Bの強度を確保しつつ、内部電極層3A、3Bと接続したときの導通性を確保することができる。下地層7を素体2と同時焼成する場合、下地層7の主成分はNiが好ましい。なお、下地層7は、素体2を焼成した後に金属ペーストを塗布し焼成して形成してもよい。
下層めっき層9Aは、下地層7上に形成されている。空隙KJは、下層めっき層9Aに複数設けられ、下層めっき層9Aの面方向全体に渡って分布することができる。空隙KJは、図2Aに示したように、断面から見たときに下層めっき層9A内に閉塞して存在している。空隙KJは、面M2側の面方向全体に渡って層状に分布してもよい。空隙KJは、素体2の異なる面上に存在する下層めっき層9Aに設けることができる。例えば、図1の積層方向DSの1対の面と長さ方向DLの1対の面と幅方向DWの1対の面に設けることができる。なお、下層めっき層9Aの表面側は、上層めっき層9Bが形成される面側であり、素体2から遠い面側である。例えば、空隙KJは、長さ方向DLを法線とする下層めっき層9Aの表面側だけでなく、幅方向DWを法線とする下層めっき層9Aの表面側に設けてもよいし、積層方向DSを法線とする下層めっき層9Aの表面側に設けてもよい。ここで言う表面側とは素体と反対側のことである。導電層8は、空隙KJの内側または空隙KJに接する位置に導電層8の酸化物を備えていてもよい。
このとき、下層めっき層9Aの表面側に上層めっき層9Bが形成される前に、下層めっき層9Aの表面側を酸化性雰囲気に曝しながら下層めっき層9Aに含まれる金属を不均一に酸化し、その金属の酸化物を除去することにより、下層めっき層9Aの表面側に空隙KJを形成することができる。ここで、下層めっき層9Aに含まれる金属を不均一に酸化するために、下層めっき層9Aの表面側を急速酸化することができる。空隙KJは、下層めっき層9Aの表面側に海綿状またはポーラス状に分布することができる。すなわち、下層めっき層9Aの表面側の領域にその他の領域より多くの空隙が存在している。このとき、下層めっき層9Aは、Cu、Fe、Zn、Sn、PbおよびCrから選択される少なくとも1つを含む金属または合金を主成分とすることができる。下層めっき層9Aは、例えば、Cuめっき層である。下層めっき層9AとしてCuめっき層を用いることにより、下層めっき層9Aと下地層7との密着性を向上させつつ、良好な導電性を得ることができ、下層めっき層9Aの面M2側に空隙KJを形成することができる。
ここで、下層めっき層9Aの厚みは、2μm以上15μm以下であるのが好ましい。また、空隙KJは、下層めっき層9Aの表面から厚み方向に0.1μm以上3.0μm以下の範囲に位置するのが好ましい。また、空隙KJは、下層めっき層9Aの厚み方向の長さより面方向の長さの方を長くするのが好ましい。また、下層めっき層9Aの厚み方向の長さより面方向の長さが短い空隙KJよりも、下層めっき層9Aの厚み方向の長さより面方向の長さが長い空隙KJの方が多いのが好ましい。また、空隙KJの長手方向の長さは、0.5μm以上6.5μm以下であるのが好ましい。また、下層めっき層9Aの厚み方向の長さに対する面方向の長さが4倍以上の空隙KJが全体の50%以上の頻度で存在しているのが好ましい。
上層めっき層9Bは、下層めっき層9A上に形成されている。上層めっき層9Bは、例えば、Niめっき層である。上層めっき層9BとしてNiめっき層を用いることにより、はんだ付け時の各外部電極6A、6Bの耐熱性を向上させることができる。
外装めっき層9Cは、上層めっき層9A上に形成されている。外装めっき層9Cは、例えば、Snめっき層である。外装めっき層9CとしてSnめっき層を用いることにより、はんだの濡れ性を向上させることができる。
ここで、下層めっき層9Aの表面側に空隙KJを設けることにより、下層めっき層9A上に上層めっき層9Bを形成するときに発生する水素の拡散を空隙KJで阻止することができる。水素の拡散は、下層めっき層9Aを媒体として進行するが、空隙KJは、ほとんど拡散媒体として機能しないので、水素の拡散は、素体2側にほとんど進行しない。このため、下層めっき層9A上に上層めっき層9Bを形成するときに発生する水素が素体2に拡散するのを抑制することができ、内部電極層3A、3B間の誘電体層4の水素還元を抑制し、誘電体層4の絶縁性の低下を抑制することができる。
また、下層めっき層9Aの表面から厚み方向に0.1μm以上3.0μm以下の範囲に空隙KJを配置することにより、外部電極6A、6Bの厚みの増大を抑制しつつ、水素の拡散を空隙KJの位置で効果的に抑制することができる。すなわち、下層めっき層9Aの表面側の領域にその他の領域より多くの空隙KJを配置する。上層めっき層9B側から素体2に向かう水素の濃度は、下層めっき層9Aの表面側で濃度が高くなり拡散速度が早いので、このような範囲に空隙KJを配置することにより水素の拡散を効果的に抑制できる。
また、下層めっき層9Aの厚み方向の空隙KJの長さより面方向の空隙KJの長さの方を長くすることにより、上層めっき層9B側から素体に向かう水素の拡散を空隙KJの位置で効果的に抑制することができる。
図2Bは、図1の積層セラミックコンデンサを長さ方向に切断した構成のその他の例を示す断面図である。
図2Bにおいて、積層セラミックコンデンサ1Zは、図2Aの積層セラミックコンデンサ1Aの外部電極6A、6Bの代わりに外部電極6ZA、6ZBを備える。各外部電極6ZA、6ZBは、図2Aの導電層8の代わりに導電層8Zを備える。導電層8Zは、図2Aの下層めっき層9Aの代わりに下層めっき層9ZAを備える。
下層めっき層9ZAは、空隙KZおよび金属酸化物MZを備える。空隙KZは、下層めっき層9ZAに複数設けられ、下層めっき層9ZAの面方向全体に渡って分布することができる。空隙KZは、図2Bに示したように、断面から見たときに下層めっき層9ZA内に閉塞して存在している。空隙KZは、面M2側の面方向全体に渡って層状に分布してもよい。空隙KZは、素体2の異なる面上に存在する下層めっき層9ZAに設けることができる。例えば、図1の積層方向DSの1対の面と長さ方向DLの1対の面と幅方向DWの1対の面に設けることができる。
金属酸化物MZは、下層めっき層9ZAに含まれる金属の酸化物である。例えば、下層めっき層9ZAがCuめっき層の場合、金属酸化物MZは、CuOまたはCuOである。金属酸化物MZは、空隙KZの内側または空隙KZと接する位置に存在している。ここで、空隙KZの内側または空隙KZと接する位置に金属酸化物MZが存在していると、この金属酸化物MZが水素を捉えて、素体2への水素の拡散をさらに抑えることができる。
図3は、第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャート、図4Aから図4Lは、第1実施形態に係る積層セラミックコンデンサの製造方法の一例を示す断面図である。なお、図4Cから図4Lでは、誘電体層4を介して内部電極層3A、3Bが交互に3層分だけ積層される場合を例にとった。また、図4Iから図4Kでは、導電層8の領域R2´の構成を拡大して示した。図4Lでは、外部電極6Aの領域R2の構成を拡大して示した。
図3のS1において、分散剤および成形助剤としての有機バインダおよび有機溶剤を誘電体材料粉末に加え、粉砕・混合して泥状のスラリを生成する。誘電体材料粉末は、例えば、セラミック粉末を含む。誘電体材料粉末は、添加物を含んでいてもよい。添加物は、例えば、Mg、Mn、V、Cr、Y、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Co、Ni、Li、B、Na、KまたはSiの酸化物もしくはガラスである。有機バインダは、例えば、ポリビニルブチラール樹脂またはポリビニルアセタール樹脂である。有機溶剤、例えば、エタノールまたはトルエンである。
次に、図3のS2および図3Aに示すように、セラミック粉末を含むスラリをキャリアフィルム上にシート状に塗布して乾燥させたグリーンシート24を作製する。キャリアフィルムは、例えば、PET(ポリエチレンテレフタレート)フィルムである。スラリの塗布には、ドクターブレード法、ダイコータ法またはグラビアコータ法などを用いることができる。
次に、図3のS3および図4Bに示すように、複数枚のグリーンシートのうち内部電極層3A、3Bを形成する層のグリーンシート24に内部電極用導電ペーストを所定のパターンとなるように塗布し、内部電極パターン23を形成する。このとき、1枚のグリーンシート24には、グリーンシート24の長手方向に分離された複数の内部電極パターン23を形成することができる。内部電極用導電ペーストは、内部電極層3A、3Bの材料として用いられる金属の粉末を含む。例えば、内部電極層3A、3Bの材料として用いられる金属がNiの場合、内部電極用導電ペーストは、Niの粉末を含む。また、内部電極用導電ペーストは、バインダと、溶剤と、必要に応じて助剤とを含む。内部電極用導電ペーストは、共材として、誘電体層4の主成分であるセラミック材料を含んでいてもよい。内部電極用導電ペーストの塗布には、スクリーン印刷法、インクジェット印刷法またはグラビア印刷法などを用いることができる。
次に、図3のS4および図4Cに示すように、内部電極パターン23が形成されたグリーンシート24と、内部電極パターン23が形成されていない外層用のグリーンシート25A、25Bを所定の順序で複数枚数だけ積み重ねた積層ブロックを作製する。外層用のグリーンシート25A、25Bの厚みは、内部電極パターン23が形成されたグリーンシート24の厚みより大きい。このとき、積層方向に隣接するグリーンシート24の内部電極パターン23A、23Bが、グリーンシート24の長手方向に交互にずらされるように積み重ねる。また、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23A、23Bが積層方向に交互に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分とができるようにする。
次に、図3のS5および図4Dに示すように、図3のS4の成型工程で得られた積層ブロックをプレスし、グリーンシート24、25A、25Bを圧着する。積層ブロックをプレスする方法として、例えば、積層ブロックを静水圧プレスする方法などを用いることができる。
次に、図3のS6および図4Eに示すように、図3のS5の圧着工程でプレスされた積層ブロックを切断し、直方体形状の素体に個片化する。積層ブロックの切断は、内部電極パターン23Aのみが積層方向に積み重ねられる部分と、内部電極パターン23Bのみが積層方向に積み重ねられる部分で行う。積層ブロックの切断には、例えば、ブレードダイシングなどの方法を用いることができる。
このとき、図4Fに示すように、個片化された素体2´には、誘電体層4を介して交互に積層された内部電極層3A、3Bが形成されるとともに、最下層および最上層にカバー層5A、5Bが形成される。内部電極層3Aは、素体2´の一方の側面で誘電体層4の表面から引き出され、内部電極層3Bは、素体2´の他方の側面で誘電体層4の表面から引き出される。なお、図4Fでは、図4Eの個片化された1つの素体を長さ方向に拡大して示した。
次に、図3のS7および図4Gに示すように、素体2´の面取りを行うことにより、角部に曲面Rが設けられた素体2を形成する。素体2´の面取りは、例えば、バレル研磨を用いることができる。
次に、図3のS8に示すように、図3のS7で面取りされた素体2に含まれるバインダを除去する。バインダの除去では、例えば、約350℃のN雰囲気中で素体2を加熱する。
次に、図3のS9に示すように、図3のS8でバインダ除去された素体2の両側面と、各側面の周面の4つの面(上面、下面、前面および後面)に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストの塗布には、例えば、ディッピング法を用いることができる。下地層用導電ペーストは、下地層7の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7の導電性材料として用いられる金属がNiの場合、下地層用導電ペーストは、Niの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層4の主成分であるセラミック成分を含む。例えば、下地層用導電ペーストには、共材として、チタン酸バリウムを主成分とする酸化物セラミックの粒子(例えば、D50粒子径で0.8μm~4μm)が混入される。また、下地層用導電ペーストは、バインダと、溶剤とを含む。
次に、図3のS10および図4Hに示すように、図3のS9で下地層用導電ペーストが塗布された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化するとともに、素体2に一体化された下地層7を形成する。このとき、下地層7は、素体2の表面に引き出された内部電極層3A、3Bと導通するように接続される。素体2および下地層用導電ペーストの焼成は、例えば、焼成炉にて1000~1400℃で10分~2時間だけ行う。内部電極層3A、3BにNiまたはCuなどの卑金属を使用している場合は、内部電極層3A、3Bの酸化を防止するため、焼成炉内を還元雰囲気にして焼成することができる。
次に、図3のS11および図4Iに示すように、下層めっき層9Aを下地層7上に形成する。このとき、下地層7が形成された素体2をめっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、下層めっき層9Aを形成することができる。
次に、図3のS12および図4Jに示すように、下地層7上に下層めっき層9Aが形成された素体2を非酸化性雰囲気下で昇温後、この温度を維持したまま酸化性雰囲気に曝した後、非酸化性雰囲気に戻して冷却する。このような処理により、下層めっき層9Aの表面側は高温下で急速に酸化された後、下層めっき層9Aの表面側の酸化が停止されることで、下層めっき層9Aの表面側に金属酸化物MZが形成される。下層めっき層9Aを酸化性雰囲気に曝す時間および温度は、下層めっき層9Aの表面側が不均一に酸化されるように設定することができ、下層めっき層9Aの表面側の酸化が均一化される前に停止することができる。例えば、下層めっき層9Aの表面側の酸化処理では、N雰囲気下で500℃まで昇温後、この温度を維持したまま雰囲気を大気とし、この状態を2分保持した後、N雰囲気に戻して冷却することができる。
次に、図3のS13および図4Kに示すように、ウェットエッチングなどの方法にて下層めっき層9Aの表面側の金属酸化物MZを除去する。この金属酸化物MZのウェットエッチングでは、例えば、希硫酸溶液を用いることができる。このとき、金属酸化物MZは、下層めっき層9Aの表面だけでなく厚み方向にも下層めっき層9Aに含まれる金属と混在して形成されるので、このような金属と金属酸化物MZが混在した部分から金属酸化物MZが除去されることで、空隙KJが下層めっき層9Aに形成される。なお、この金属酸化物MZはすべてを除去せずに一部を残してもよい。空隙KJの内側または空隙KJと接する位置に金属酸化物MZが存在していると、この金属酸化物MZが水素を捉えて、さらに拡散を抑えることができる。
空隙KJのサイズは、0.5um以上6.5um以下とすることができる。空隙KJが存在する下層めっき層9Aの表面からの厚み方向の距離は0.1um以上3.0以下とすることができる。このとき、下層めっき層9Aの表面側の空隙率は、下層めっき層9Aのその他の領域の空隙率より大きくすることができる。下層めっき層9Aの厚み方向の長さに対する面方向の長さの比は1以上10以下とすることができる。このとき、下層めっき層9Aの面に平行な方向の長さが垂直な方向の長さより長い空隙KJが、下層めっき層9Aの面に平行な方向の長さが垂直な方向の長さより短い空隙KJより多く形成される。
次に、図3のS14および図4Lに示すように、上層めっき層9Bおよび外装めっき層9Cを下層めっき層9A上に順次形成する。このとき、表面側に空隙KJを有する下層めっき層9Aが形成された素体2をめっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、上層めっき層9Bおよび外装めっき層9Cを順次形成することができる。ここで、下層めっき層9Aの表面側に空隙KJを設けたことにより、Niを含む上層めっき層9Bを下層めっき層9A上に形成するときに発生する水素が素体2側へ拡散するのを効果的に抑制することができ、誘電体層4の絶縁性の低下を抑制することができる。このような水素の拡散抑制の効果は上層めっき層9Bの形成工程中だけでなく、上層めっき層9Bに残存した水素がその後時間を経て素体2側へ拡散することに対しても抑制する効果を発揮する。なお、上層めっき層9Bが空隙KJの一部に入り込むことがあるが、部品の基本特性に問題はない。
(第2実施形態)
図5は、第2実施形態に係る積層セラミックコンデンサが実装された回路基板の構成例を示す断面図である。
図5において、回路基板11上には、ランド電極12A、12Bが形成されている。回路基板11は、プリント基板であってもよいし、Siなどの半導体基板であってもよい。積層セラミックコンデンサ1Aは、各外部電極6A、6Bの外装めっき層9Cに付着された各はんだ層13A、13Bを介してランド電極12A、12Bに接続される。
ここで、下層めっき層9Aに空隙KJを設けることにより、外部電極6A、6Bにかかる応力を空隙KJで吸収することができる。このため、回路基板11の撓みまたは伸縮などに起因して外部電極6A、6Bに応力がかかった場合においても、その応力が外部電極6A、6Bを介して素体2に伝わるのを抑制することができ、素体2にクラックが入るのを抑制することができる。
(第3実施形態)
図6は、第3実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。なお、図6では、外部電極6A´の領域R3の構成を拡大して示した。
図6において、積層セラミックコンデンサ1Bは、図2Aの外部電極6A、6Bの代わりに外部電極6A´、6B´を備える。
外部電極6A´、6B´は、長さ方向DLに互いに分離された状態で互いに対向するように素体2に形成される。ここで、各外部電極6A´、6B´は、素体2の下面側から側面を介して素体2の上面側に連続的に形成される。また、各外部電極6A´、6B´は、素体2の下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよい。
各外部電極6A´、6B´は、各内部電極3A、3Bと接続し素体2に近い面M1´側よりも素体から遠い面M2´側により多くの空隙KJ´が設けられた下地層7´と、Niを含むめっき層9B´と、はんだ濡れ可能な外装めっき層9C´とを備える。なお、面M1´は、下地層7´と素体2との境界に位置し、面M2´は、下地層7´とめっき層9B´との境界に位置することができる。
下地層7´は、長さ方向DLに互いに分離された状態で互いに対向するように素体2上に形成される。このとき、下地層7´は、素体2の下面側から側面を介して上面側に外部電極6A´、6B´ごとに連続的に形成される。なお、下地層7´は、素体2の下面側から前面側および後面側にかけて外部電極6A´、6B´ごとに連続的に形成されてもよい。
空隙KJ´は、下地層7´に複数設けられ、下地層7´の面方向全体に渡って分布することができる。空隙KJ´は、面M2´側の面方向全体に渡って層状に分布してもよい。下地層7´は、空隙KJ´の形状に対応した酸化物を形成可能な金属を含むことができる。空隙KJ´は、素体2の異なる面上に存在する下地層7´の表面側全体に設けることができる。なお、下地層7´の表面側は、めっき層9B´が形成される面側である。例えば、長さ方向DLを法線とする下地層7´の表面側だけでなく、幅方向DWを法線とする下地層7´の表面側に設けてもよいし、積層方向DSを法線とする下地層7´の表面側に設けてもよい。
このとき、下地層7´の表面側にめっき層9B´が形成される前に、下地層7´の表面側を酸化性雰囲気に曝しながら下地層7´に含まれる金属を不均一に酸化し、その金属の酸化物を除去することにより、下地層7´の表面側に空隙KJ´を形成することができる。ここで、下地層7´に含まれる金属を不均一に酸化するために、下地層7´の表面側を急速酸化することができる。空隙KJ´は、下地層7´の表面側に海綿状またはポーラス状に分布することができる。すなわち、下地層7´の表面側の領域にその他の領域より多くの空隙が存在している。
このとき、下地層7´は、Cu、Fe、Zn、Sn、PbおよびCrから選択される少なくとも1つを含む金属または合金を主成分とすることができる。ここで、下地層7´の金属としてCuを用いることにより、下地層7´とめっき層9B´の密着性を向上させつつ、良好な導電性を得ることができ、下地層7´の表面側に空隙KJ´を形成することができる。下地層7´は、金属が混在された共材を含んでもよい。共材の主成分は、例えば、誘電体層4の主成分と同じセラミック成分である。下地層7´は、ガラス成分を含んでいてもよい。ここで、下地層7´は、金属ペーストを塗布したのち焼成した焼結体で構成するのが好ましい。
下地層7´の厚みは、2um以上50um以下であるのが好ましい。また、空隙KJ´は、下地層7´の表面から厚み方向に0.1μm以上3.0μm以下の範囲に位置するのが好ましい。また、空隙KJ´は、下地層7´の厚み方向の長さより面方向の長さの方を長くするのが好ましい。また、下地層7´の厚み方向の長さより面方向の長さが短い空隙KJ´よりも、下地層7´の厚み方向の長さより面方向の長さが長い空隙KJ´の方が多いのが好ましい。また、空隙KJ´の長手方向の長さは、0.5μm以上6.5μm以下であるのが好ましい。また、下地層7´の厚み方向の長さに対する面方向の長さが4倍以上の空隙KJ´が全体の50%以上の頻度で存在しているのが好ましい。
めっき層9B´は、下地層7´上に形成されている。めっき層9B´は、例えば、Niめっき層である。外装めっき層9C´は、めっき層9B´上に形成されている。外装めっき層9C´は、例えば、Snめっき層である。
ここで、下地層7´の表面側に空隙KJ´を設けることにより、下地層7´上にめっき層9B´を形成するときに発生する水素の拡散を空隙KJ´の位置で抑制することができる。水素の拡散は、下地層7´を媒体として進行するが、空隙KJ´は、ほとんど拡散媒体として機能しないので、水素の拡散は、素体2側にほとんど進行しない。このため、下地層7´上にめっき層9B´を形成するときに発生する水素が素体2に拡散するのを抑制することができ、内部電極層3A、3B間の誘電体層4の水素還元を抑制し、誘電体層4の絶縁性の低下を抑制することができる。
図7は、第3実施形態に係る積層セラミックコンデンサの製造方法の一例を示すフローチャートである。
図7のS21からS28において、図3のS1からS8と同様の工程により、バインダが除去された素体2を作製する。
次に、図7のS29に示すように、図7のS28でバインダが除去された素体2を焼成し、内部電極層3A、3Bと誘電体層4を一体化する。素体2の焼成は、例えば、焼成炉にて1000~1350℃で10分~2時間だけ行う。
次に、図7のS30に示すように、図7のS28で焼成された素体2の両端面と、各端面の周面の4つの面に下地層用導電ペーストを塗布して乾燥させる。下地層用導電ペーストは、下地層7´の導電性材料として用いられる金属の粉末またはフィラーを含む。例えば、下地層7´の導電性材料として用いられる金属がCuの場合、下地層用導電ペーストは、Cuの粉末またはフィラーを含む。また、下地層用導電ペーストは、共材として、例えば、誘電体層4の主成分であるセラミック成分を含んでいてもよい。また、下地層用導電ペーストは、バインダと、溶剤とを含む。導電性が良好になるので下地層7´はCuが好ましい。
次に、素体2に塗布された下地層用導電ペーストを焼成し、素体2に一体化された下地層7´を形成する。下地層用導電ペーストの焼成は、例えば、焼成炉にて850℃で15分以上行う。
次に、図7のS31に示すように、下地層7´が形成された素体2を非酸化性雰囲気下で昇温後、この温度を維持したまま酸化性雰囲気に曝した後、非酸化性雰囲気に戻して冷却する。このような処理により、下地層7´の表面側は高温下で急速に酸化された後、下地層7´の表面側の酸化が停止されることで、下層層7´の表面側に金属酸化物が形成される。下地層7´を酸化性雰囲気に曝す時間および温度は、下地層7´の表面側が不均一に酸化されるように設定することができ、下地層7´の表面側の酸化が均一化される前に停止することができる。例えば、下地層7´の表面側の酸化処理では、N雰囲気下で500℃まで昇温後、この温度を維持したまま雰囲気を大気とし、この状態を2分保持した後、N雰囲気に戻して冷却することができる。
次に、図7のS32に示すように、ウェットエッチングなどの方法にて下地層7´の表面側の金属酸化物を除去する。この金属酸化物のウェットエッチングでは、例えば、希硫酸溶液を用いることができる。このとき、金属酸化物は、下地層7´の表面だけでなく厚み方向にも下地層7´に含まれる金属と混在して形成されるので、このような金属と金属酸化物が混在した部分から金属酸化物が除去されることで、空隙KJ´が下地層7´に形成される。なお、この金属酸化物はすべてを除去せずに一部を残してもよい。空隙KJ´の内側または空隙KJ´と接する位置に金属酸化物が存在していると、この金属酸化物が水素を捉えて、さらに拡散を抑えることができる。
空隙KJ´のサイズは、0.5um以上6.5um以下とすることができる。空隙KJ´が存在する下地層7´の表面からの厚み方向の距離は0.1um以上3.0以下とすることができる。このとき、下地層7´の表面側の空隙率は、下地層7´のその他の領域の空隙率より大きくすることができる。下地層7´の厚み方向の長さに対する面方向の長さの比は1以上4以下とすることができる。このとき、下地層7´の面に平行な方向の長さが垂直な方向の長さより長い空隙KJ´が、下地層7´の面に平行な方向の長さが垂直な方向の長さより短い空隙KJ´より多く形成される。
次に、図7のS33に示すように、めっき層9B´および外装めっき層9C´を下地層7´上に順次形成する。このとき、表面側に空隙KJ´を有する下地層7´が形成された素体2をめっき液とともにバレルに収容し、バレルを回転させつつ通電することにより、めっき層9B´および外装めっき層9C´を順次形成することができる。めっき層9B´は、例えば、Niめっき層、外装めっき層9C´は、例えば、Snめっき層である。なお、めっき層9B´が空隙KJ´の一部に入り込むことがあるが、部品の基本特性に問題はない。
(第4実施形態)
図8は、第4実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。なお、図8では、外部電極6JAの領域R4の構成を拡大して示した。
図8において、積層セラミックコンデンサ1Cは、図2Aの外部電極6A、6Bの代わりに外部電極6JA、6JBを備える。
外部電極6JA、6JBは、長さ方向DLに互いに分離された状態で互いに対向するように素体2に形成される。ここで、各外部電極6JA、6JBは、素体2の下面側から側面を介して素体2の上面側に連続的に形成される。また、各外部電極6JA、6JBは、素体2の下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよい。
各外部電極6JA、6JBは、各内部電極3A、3Bと接続し素体2に近い面MJ1側よりも素体2から遠い面MJ2側により多くの空隙KJが設けられた導電層8Jと、導電性樹脂層9Dと、Niを含むめっき層9Jとを備える。なお、面MJ1は、導電層8Jと素体2との境界に位置し、面MJ2は、導電層8Jと導電性樹脂層9Dとの境界に位置することができる。導電層8Jは素体2上に形成され、導電性樹脂層9Dは導電層8J上に形成され、めっき層9Jは導電性樹脂層9D上に形成されている。導電層8Jは、素体2上に設けられた下地層7Jと、面MJ2側に空隙KJが設けられた下層めっき層9JAとを備える。めっき層9Jは、Niを含む上層めっき層9JBと、はんだ濡れ可能な外装めっき層9JCとを備える。
下地層7Jおよび下層めっき層9JAは、図2Aの下地層7および下層めっき層9Aと同様に構成することができる。ただし、下地層7Jおよび下層めっき層9JAは、素体2側面から下面、上面、前面および後面に回り込む。
下地層7JがNiを主成分とする焼結層である場合、Niペーストの粘度、共材の割合または添加剤の割合を変える他、焼結時の温度プロファイルを変えることによって先端角度αを調整することができる。また、下層めっき層9AがCuを含む電解めっき層である場合、めっき液のpH、メッキ液の温度、メッキ電流密度またはメッキ時間などの条件を変えることによって先端角度βを調整することができる。
導電性樹脂層9Dは、導電層8Jとめっき層9Jとの間に位置する。導電性樹脂層9Dの厚みは、2um以上40um以下であるのが好ましい。導電性樹脂層9Dの主成分は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂およびポリイミド樹脂等から選択された熱硬化性樹脂と、銅、スズ、ニッケル、銀、金および亜鉛から選択される少なくとも1つを含む金属または合金の導電性フィラーとの混合物である。導電性フィラーの形態は、球状、扁平状または繊維状であるが、導電性を確保できる形態であれば特に限定されない。ディップ法または印刷法等によって下層めっき層9JAが覆われるように導電性樹脂ペーストを塗布して熱硬化させることで導電性樹脂層9Dを形成することができる。導電性フィラーの材質は、導電性の点から銀を含むものが好ましい。
上層めっき層9JBは、導電性樹脂層9D上に形成されている。外装めっき層9JCは、上層めっき層9JB上に形成されている。上層めっき層9JBおよび外装めっき層9JCは、図2Aの上層めっき層9Bおよび外装めっき層9Cと同様に構成することができる。例えば、上層めっき層9JBはNiめっき層、外装めっき層9JCは、Snめっき層である。
ここで、下層めっき層9JAの表面側に空隙KJを設けることにより、導電性樹脂層9D上に上層めっき層9JBを形成するときに発生する水素の拡散を空隙KJの位置で抑制することができる。下層めっき層9JAの表面側は、導電性樹脂層9Dが形成される面側である。水素の拡散は、下層めっき層9JAを媒体として進行するが、空隙KJは、ほとんど拡散媒体として機能しないので、水素の拡散は、素体2側にほとんど進行しない。このため、導電性樹脂層9D上に上層めっき層9JBを形成するときに発生する水素が素体2に拡散するのを抑制することができ、内部電極層3A、3B間の誘電体層4の水素還元を抑制し、誘電体層4の絶縁性の低下を抑制することができる。その他、空隙KJに関する構成例および効果は第1実施形態で述べた内容と同様となる。
また、導電層8Jと上層めっき層9Jとの間に導電性樹脂層9Dを設けることにより、外部電極6JA、6JBにかかる応力を導電性樹脂層9Dで吸収することができる。このため、積層セラミックコンデンサ1Cが実装される回路基板の撓みまたは伸縮などに起因して外部電極6JA、6JBに応力がかかった場合においても、その応力が外部電極6JA、6JBを介して素体2に伝わるのを抑制することができ、素体2にクラックが入るのを抑制することができる。
(第5実施形態)
図9は、第5実施形態に係る積層セラミックコンデンサを長さ方向に切断した断面図である。なお、図9では、外部電極6JA´の領域R5の構成を拡大して示した。
図9において、積層セラミックコンデンサ1Dは、図6の外部電極6A´、6B´の代わりに外部電極6JA´、6JB´を備える。
外部電極6JA´、6JB´は、長さ方向DLに互いに分離された状態で互いに対向するように素体2に形成される。ここで、各外部電極6JA´、6JB´は、素体2の下面側から側面を介して素体2の上面側に連続的に形成される。また、各外部電極6JA´、6JB´は、素体2の下面および側面の双方に垂直な互いに対向する前面および後面にも形成されてもよい。
各外部電極6JA´、6JB´は、各内部電極3A、3Bと接続し素体2に近い面MJ1´側よりも素体2から遠い面MJ2´側により多くの空隙KJ´が設けられた下地層7J´と、導電性樹脂層9D´と、Niを含むめっき層9JB´と、はんだ濡れ可能な外装めっき層9JC´とを備える。なお、面MJ1´は、下地層7J´と素体2との境界に位置し、面MJ2´は、下地層7J´と導電性樹脂層9D´との境界に位置することができる。下地層7´は素体2上に形成され、導電性樹脂層9D´は下地層7´上に形成され、めっき層9JB´は導電性樹脂層9D´上に形成されている。
下地層7J´は、図6の下地層7´と同様に構成することができる。ただし、下地層7J´は、素体2側面から下面、上面、前面および後面に回り込む。このとき、下地層7J´の厚みは、2um以上40um以下であるのが好ましい。
下地層7J´がCuを主成分とする焼結層である場合、Cuペーストの粘度、共材の割合または添加剤の割合を変える他、焼結時の温度プロファイルを変えることによって先端角度γを調整することができる。
導電性樹脂層9D´は、下地層7J´とめっき層9JB´との間に位置する。導電性樹脂層9D´は、図8の導電性樹脂層9Dと同様に構成することができる。
めっき層9JB´は、導電性樹脂層9D´上に形成されている。外装めっき層9JC´は、めっき層9JB´上に形成されている。めっき層9JB´および外装めっき層9JC´は、図8の上層めっき層9JBおよび外装めっき層9JCと同様に構成することができる。例えば、めっき層9JB´はNiめっき層、外装めっき層9JC´は、Snめっき層である。
ここで、下地層7J´の表面側に空隙KJ´を設けることにより、導電性樹脂層9D´上にめっき層9JB´を形成するときに発生する水素の拡散を空隙KJ´の位置で抑制することができる。下地層7J´の表面側は、導電性樹脂層9D´が形成される面側である。水素の拡散は、下地層7J´を媒体として進行するが、空隙KJ´は、ほとんど拡散媒体として機能しないので、水素の拡散は、素体2側にほとんど進行しない。このため、導電性樹脂層9D´上にめっき層9JB´を形成するときに発生する水素が素体2に拡散するのを抑制することができ、内部電極層3A、3B間の誘電体層4の水素還元を抑制し、誘電体層4の絶縁性の低下を抑制することができる。その他、空隙KJ´に関する構成例および効果は第3実施形態で述べた内容と同様となる。
また、下地層7J´とめっき層9JB´との間に導電性樹脂層9D´を設けることにより、外部電極6JA´、6JB´にかかる応力を導電性樹脂層9D´で吸収することができる。このため、積層セラミックコンデンサ1Dが実装される回路基板の撓みまたは伸縮などに起因して外部電極6JA´、6JB´に応力がかかった場合においても、その応力が外部電極6JA´、6JB´を介して素体2に伝わるのを抑制することができ、素体2にクラックが入るのを抑制することができる。
(第6実施形態)
図10は、第6実施形態に係るセラミック電子部品の構成例を示す斜視図である。なお、図10では、セラミック電子部品としてチップインダクタを例にとった。
図10において、チップインダクタ21は、素体22および外部電極26A、26Bを備える。素体22は、コイルパターン23、内部電極層23A、23Bおよび磁性体材料24を備える。磁性体材料24は、内部電極層23A、23Bを絶縁する誘電体としても用いられる。素体22の形状は、略直方体形状とすることができる。外部電極26A、26Bは、互いに分離された状態で素体22の互いに対向する側面に位置する。各外部電極26A、26Bは、素体22の各側面から前後面および上下面にかけて連続している。
コイルパターン23および内部電極層23A、23Bは、磁性体材料24にて覆われている。ただし、内部電極層23Aの端部は、素体22の一方の側面側で磁性体材料24から露出され、外部電極26Aに接続される。内部電極層23Bの端部は、素体22の他方の側面側で磁性体材料24から露出され、外部電極26Bに接続される。
コイルパターン23および内部電極層23A、23Bの材料は、例えば、Cu、Fe、Zn、Al、Sn、Ni、Ti、Ag、Au、Pt、Pd、TaおよびWなどの金属から選択することができ、これらの金属を含む合金であってもよい。磁性体材料24は、例えば、フェライトである。
各外部電極26A、26Bは、図1の外部電極6A、6Bと同様に構成することができる。すなわち、各外部電極26A、26Bは、各内部電極23A、2Bと接続し素体22に近い面側よりも素体22から遠い面側により多くの空隙が設けられた導電層と、Niを含むめっき層とを備える。これにより、導電層上にめっき層を形成するときに発生する水素の拡散を空隙の位置で抑制することができ、導電層上にめっき層を形成するときに発生する水素が素体22に拡散するのを抑制することができる。
各外部電極26A、26Bは、図6の外部電極6A´、6B´と同様に構成してもよいし、図8の外部電極6JA、6JBと同様に構成してもよいし、図6の外部電極6JA´、6JB´と同様に構成してもよい。
なお、上述した実施形態では、電子部品として積層セラミックコンデンサおよびチップインダクタを例にとったが、チップ抵抗またはセンサチップであってもよい。また、上述した実施形態では、電子部品として2端子の外部電極をもつ部品を例にとったが、3端子以上の外部電極をもつ電子部品であってもよい。
また、各実施形態において説明した、空隙のサイズ、存在位置、頻度などの確認は、外部電極の断面の一部の領域からランダムに選択した例えば空隙20個についてそれぞれの項目を測定し、その平均値を使って判定することができる。
(実施例)
図2A、図6、図8および図9の積層セラミックコンデンサ1A~1D(実施例1~4)について、150℃、40V/μmという高温高電界の加速寿命試験(Highly accelerated life test:HALT)を実施し、平均故障時間(Mean Time To Failure:MTTF)を測定した。このとき、図6の下地層7´、めっき層9B´および外装めっき層9C´としてCu下地層、Niめっき層およびSnめっき層を用い、Cu下地層の酸化および酸化物除去を実施しない場合を比較例した。
以上の実施例1~4および比較例について、以下の結果を得た。
・実施例1のMTTF:450min
・実施例2のMTTF:350min
・実施例3のMTTF:470min
・実施例4のMTTF:390min
・比較例のMTTF :275min
以上の結果より、実施例1~4のいずれの場合においても、Niを含むめっき層の下層に空隙を設けることにより、Niを含むめっき層の下層に空隙がない構成(比較例)に比べて、MTTFを増大できることが判った。
1A 積層セラミックコンデンサ
2 素体
2A 積層体
3A、3B 内部電極層
4 誘電体層
5A、5B カバー層
6A、6B 外部電極
7 下地層
8 導電層
9 めっき層

Claims (20)

  1. 誘電体と、内部電極とを有する素体と、
    前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた導電層を有する外部電極とを備えることを特徴とするセラミック電子部品。
  2. 前記外部電極は、前記導電層上に形成されNiを含むめっき層をさらに備えることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記空隙は、前記導電層の前記素体から遠い面から厚み方向に0.1μm以上3.0μm以下の範囲に位置することを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記空隙は、前記導電層の厚み方向の長さより面方向の長さの方が長いことを特徴とする請求項1から3のいずれか1項に記載のセラミック電子部品。
  5. 前記空隙は前記導電層に複数設けられ、前記導電層の厚み方向の長さより面方向の長さが短い空隙よりも、前記導電層の厚み方向の長さより面方向の長さが長い空隙の方が多いことを特徴とする請求項1から4のいずれか1項に記載のセラミック電子部品。
  6. 前記空隙の長手方向の長さは、0.5μm以上6.5μm以下であることを特徴とする請求項1から5のいずれか1項に記載のセラミック電子部品。
  7. 前記空隙は前記導電層に複数設けられ、前記導電層の厚み方向の長さに対する面方向の長さが4倍以上の空隙が50%以上の頻度で存在することを特徴とする請求項1から6のいずれか1項に記載のセラミック電子部品。
  8. 前記導電層は、前記空隙の内側または前記空隙に接する位置に前記導体層の酸化物を備えることを特徴とする請求項1から7のいずれか1項に記載のセラミック電子部品。
  9. 前記導電層は、
    前記素体上に形成され前記内部電極と接続し導電体を含む下地層と、
    前記下地層上に形成され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた下層めっき層とを備えることを特徴とする請求項1から8のいずれか1項に記載のセラミック電子部品。
  10. 前記下層めっき層は、Cu、Fe、Zn、Sn、PbおよびCrから選択される少なくとも1つを含む金属または合金を主成分とすることを特徴とする請求項9に記載のセラミック電子部品。
  11. 前記下層めっき層の主成分はCuであることを特徴とする請求項10に記載のセラミック電子部品。
  12. 前記外部電極について、
    前記下地層の主成分は、Niであり、
    前記下層めっき層上に形成されたNiめっき層と、
    前記Niめっき層上に形成されたSnめっき層とを備えることを特徴とする請求項11に記載のセラミック電子部品。
  13. 前記導電層は、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた下地層を備えることを特徴とする請求項1から7のいずれか1項に記載のセラミック電子部品。
  14. 前記外部電極について、
    前記下地層の主成分は、Cuであり、
    前記下地層上に形成されたNiめっき層と、
    前記Niめっき層上に形成されたSnめっき層とを備えることを特徴とする請求項13に記載のセラミック電子部品。
  15. 前記外部電極は、前記導電層上に設けられた導電性樹脂層をさらに備えることを特徴とする請求項1から14のいずれか1項に記載のセラミック電子部品。
  16. 前記導電層は、
    前記素体上に形成され前記内部電極と接続しNiを含む下地層と、
    前記下地層上に形成され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられたCuめっき層を備え、
    前記外部電極は、
    前記導電性樹脂層上に形成されたNiめっき層と、
    前記Niめっき層上に形成されたSnめっき層とを備えることを特徴とする請求項15に記載のセラミック電子部品。
  17. 前記導電層は、前記素体上に形成され前記内部電極と接続し前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられCuを含む下地層を備え、
    前記外部電極は、
    前記導電性樹脂層上に形成されたNiめっき層と、
    前記Niめっき層上に形成されたSnめっき層とを備えることを特徴とする請求項15に記載のセラミック電子部品。
  18. 請求項1から17のいずれか1項に記載のセラミック電子部品が実装された回路基板であって、
    前記セラミック電子部品は、前記外部電極に付着したはんだ層を介して実装されることを特徴とする回路基板。
  19. 誘電体と内部電極が設けられた素体を形成する工程と、
    前記内部電極に接続され前記素体に近い面側よりも前記素体から遠い面側により多くの空隙が設けられた導電層を前記素体に形成する工程と、
    Niを含むめっき層を前記導電層上に形成する工程とを備えることを特徴とするセラミック電子部品の製造方法。
  20. 前記導電層を前記素体に形成する工程は、
    前記素体の複数の面に外部電極の下地材料を塗布する工程と、
    前記下地材料を焼成し、前記外部電極の下地層を形成する工程と、
    前記下地層の表面側を酸化性雰囲気に曝しながら酸化し、前記素体に近い面側よりも前記素体から遠い面側により多く分布する金属酸化物を形成する工程と、
    前記金属酸化物を除去することで前記下地層に空隙を形成する工程とを備えることを特徴とする請求項19に記載のセラミック電子部品の製造方法。
JP2021011185A 2021-01-27 2021-01-27 セラミック電子部品、回路基板およびセラミック電子部品の製造方法 Pending JP2022114762A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021011185A JP2022114762A (ja) 2021-01-27 2021-01-27 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
US17/549,589 US20220238278A1 (en) 2021-01-27 2021-12-13 Ceramic electronic component, circuit board arrangement, and method of manufacturing ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021011185A JP2022114762A (ja) 2021-01-27 2021-01-27 セラミック電子部品、回路基板およびセラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2022114762A true JP2022114762A (ja) 2022-08-08

Family

ID=82495983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021011185A Pending JP2022114762A (ja) 2021-01-27 2021-01-27 セラミック電子部品、回路基板およびセラミック電子部品の製造方法

Country Status (2)

Country Link
US (1) US20220238278A1 (ja)
JP (1) JP2022114762A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164455A (ja) * 1998-11-27 2000-06-16 Taiyo Yuden Co Ltd チップ状電子部品とその製造方法
TW529047B (en) * 2000-02-16 2003-04-21 Taiyo Yuden Kk Multilayer ceramic capacitor and method for the manufacture thereof
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
TWI270901B (en) * 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
TWI423282B (zh) * 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
WO2008072448A1 (ja) * 2006-12-12 2008-06-19 Murata Manufacturing Co., Ltd. 積層セラミック電子部品の製造方法および積層セラミック電子部品
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
US9368281B2 (en) * 2010-08-18 2016-06-14 Taiyo Yuden Co., Ltd. Laminated ceramic electronic component
KR20120060868A (ko) * 2010-09-29 2012-06-12 쿄세라 코포레이션 콘덴서
JP5838927B2 (ja) * 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
EP2874159A3 (en) * 2013-05-14 2015-10-07 Longke Electronics (Huiyang) Co., Ltd. Base metal combination electrode of electronic ceramic component and manufacturing method thereof
KR102089699B1 (ko) * 2014-05-19 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6609137B2 (ja) * 2015-08-11 2019-11-20 太陽誘電株式会社 セラミック電子部品、及びその製造方法
JP6860995B2 (ja) * 2016-08-29 2021-04-21 太陽誘電株式会社 積層セラミックコンデンサ
JP7089402B2 (ja) * 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7358692B2 (ja) * 2018-06-15 2023-10-11 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品及びキャパシタ部品の製造方法
KR102068805B1 (ko) * 2018-09-06 2020-01-22 삼성전기주식회사 세라믹 전자 부품
CN111383844B (zh) * 2018-12-26 2022-04-08 株式会社村田制作所 电解电容器
JP7247740B2 (ja) * 2019-05-15 2023-03-29 株式会社村田製作所 電子部品の実装構造体及びその製造方法
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
JP2021190587A (ja) * 2020-06-01 2021-12-13 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法
JP7314884B2 (ja) * 2020-08-31 2023-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2022136822A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP2022136819A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP2022136821A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP2022187374A (ja) * 2021-06-07 2022-12-19 株式会社村田製作所 積層セラミックコンデンサ
US20230386748A1 (en) * 2022-05-30 2023-11-30 Tdk Corporation Multilayer ceramic electronic device

Also Published As

Publication number Publication date
US20220238278A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
JP2010123865A (ja) セラミック電子部品および部品内蔵基板
US11915879B2 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
JP2006186316A (ja) セラミック電子部品及び積層セラミックコンデンサ
KR102112107B1 (ko) 전자부품 및 전자부품의 제조 방법
JP2022142213A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US11626247B2 (en) Electronic component, circuit board arrangement, and method of manufacturing electronic component
US20220301778A1 (en) Ceramic electronic component, substrate arrangement, and method of manufacturing ceramic electronic component
US11996241B2 (en) Ceramic electronic component, substrate arrangement and method of manufacturing ceramic electronic component
US20210375550A1 (en) Electronic component, circuit board arrangement and method of manufacturing electronic component
US10361032B2 (en) Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces
JP2022114762A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
CN111199829B (zh) 层叠陶瓷电子部件及其制造方法
JP2019117900A (ja) 積層電子部品
US20220328251A1 (en) Ceramic electronic component, circuit substrate arrangement, and method of manufacturing ceramic electronic component
WO2024047966A1 (ja) セラミック電子部品、回路基板、電子機器およびセラミック電子部品の製造方法
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2024095583A1 (ja) 積層セラミックコンデンサ
CN115036135B (zh) 陶瓷电子部件
US20220399164A1 (en) Ceramic electronic component, mounting substrate arrangement, and methods of manufacturing ceramic electronic component
JP2022166463A (ja) セラミック電子部品および実装基板
JP2023058775A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2023069478A (ja) 積層セラミックコンデンサ
JP2022129463A (ja) セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022077451A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231214