JP2022082839A - バス調停回路及びそれを備えたデータ転送システム - Google Patents
バス調停回路及びそれを備えたデータ転送システム Download PDFInfo
- Publication number
- JP2022082839A JP2022082839A JP2020193969A JP2020193969A JP2022082839A JP 2022082839 A JP2022082839 A JP 2022082839A JP 2020193969 A JP2020193969 A JP 2020193969A JP 2020193969 A JP2020193969 A JP 2020193969A JP 2022082839 A JP2022082839 A JP 2022082839A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bus
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 7
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000002071 nanotube Substances 0.000 description 3
- 239000011780 sodium chloride Substances 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【課題】バスの伝送速度が低下しないバス調停回路を提供すること。【解決手段】ホストバスに接続された第一のバス端子と、ローカルバスに接続された第二のバス端子と、出力端子が前記第一のバス端子に接続された第一の出力回路と、出力端子が前記第二のバス端子に接続された第二の出力回路と、第一の入力端子と第二の入力端子と制御信号出力端子と出力端子を備え、前記第一の入力端子に前記第一のバス端子のデータが入力され、前記第二の入力端子に前記第二のバス端子のデータが入力され、前記出力端子から前記第一の出力回路の入力端子にデータが出力される制御回路と、入力端子が前記第一のバス端子に接続され、制御端子が前記制御回路の制御信号出力端子に接続され、出力端子から前記第二の出力回路の入力端子へホストバスのデータを出力するスイッチ回路を備えたことを特徴とする。【選択図】図1
Description
本発明は、バス調停回路及びそれを備えたデータ転送システムに関する。
データ転送システムは、シリアルデータバスであるI2Cバスを介してマスターICと複数のスレーブICとの間でデータ転送を行うシステムが知られている。
図3は、I2Cプロトコルに準拠したデータ転送システムを示すブロック図である。
当該データ転送システム200では、マスターIC230と複数のスレーブIC231~237とをシリアルデータライン210、及び、クロックライン220の2本のバスラインにより接続し、これらのバスラインを用いてI2Cプロトコルに準拠したデータ転送を行う(例えば、特許文献1参照)。
しかしながら、I2Cプロトコルに準拠したデータ転送システムは、簡単な構成の内部バスシステムとして開発されたため、ホストバスとローカルバスを有した多層システムを想定していなかった。
図3は、I2Cプロトコルに準拠したデータ転送システムを示すブロック図である。
当該データ転送システム200では、マスターIC230と複数のスレーブIC231~237とをシリアルデータライン210、及び、クロックライン220の2本のバスラインにより接続し、これらのバスラインを用いてI2Cプロトコルに準拠したデータ転送を行う(例えば、特許文献1参照)。
しかしながら、I2Cプロトコルに準拠したデータ転送システムは、簡単な構成の内部バスシステムとして開発されたため、ホストバスとローカルバスを有した多層システムを想定していなかった。
多層システムは、ホストバスとローカルバスの間にバス調停回路を備えている。バス調停回路は、ホストバスとローカルバスを接続するための双方向スイッチ回路であるトランスミッションゲートを備えていることが一般的である。しかしながら、調停時にはトランスミッションゲートが閉状態になっているため、ホストバスには各ローカルバスに接続されたスレーブICが直接接続されることになる。従って、システム全体のスレーブICの数が多くなるとバスのデータ伝送速度が低下する、という課題がある。
本発明は上記課題に鑑みてなされ、バスの伝送速度が低下しないバス調停回路を提供することを目的とする。
本発明のバス調停回路は、ホストバスに接続された第一のバス端子と、ローカルバスに接続された第二のバス端子と、出力端子が前記第一のバス端子に接続された第一の出力回路と、出力端子が前記第二のバス端子に接続された第二の出力回路と、第一の入力端子と第二の入力端子と制御信号出力端子と出力端子を備え、前記第一の入力端子に前記第一のバス端子のデータが入力され、前記第二の入力端子に前記第二のバス端子のデータが入力され、前記出力端子から前記第一の出力回路の入力端子にデータが出力される制御回路と、入力端子が前記第一のバス端子に接続され、制御端子が前記制御回路の制御信号出力端子に接続され、出力端子から前記第二の出力回路の入力端子へホストバスのデータを出力するスイッチ回路を備えたことを特徴とする。
本発明によれば、ホストバスからローカルバスへの出力にスイッチ回路と出力回路を用い、ローカルバスからホストバスへの出力に出力回路を用いたため、ホストバスにはローカルバスのスレーブICが直接接続されることがなく、データの伝送速度が低下しないバス調停回路を提供することが可能である。
以下、本発明の実施形態について図面を参照して説明する。
図2は、本実施形態のバス調停回路を備えた多層のデータ転送システム100を示すブロック図である。
データ転送システム100は、ホストバスであるシリアルデータライン10及びクロックライン20と、第一のローカルバスであるシリアルデータライン11及びクロックライン21と、第二のローカルバスであるシリアルデータライン12及びクロックライン22と、マスターIC30と、バス調停回路であるハブIC41~42と、スレーブIC51~56と、を備えている。これらのバスラインは、電源ラインにプルアップ抵抗で接続されているが、図ではシリアルデータライン10及びクロックライン20のみプルアップ抵抗を記載し、他は省略する。
データ転送システム100は、ホストバスであるシリアルデータライン10及びクロックライン20と、第一のローカルバスであるシリアルデータライン11及びクロックライン21と、第二のローカルバスであるシリアルデータライン12及びクロックライン22と、マスターIC30と、バス調停回路であるハブIC41~42と、スレーブIC51~56と、を備えている。これらのバスラインは、電源ラインにプルアップ抵抗で接続されているが、図ではシリアルデータライン10及びクロックライン20のみプルアップ抵抗を記載し、他は省略する。
マスターIC30は、ホストバスに接続されている。スレーブIC51~52は、ホストバスに接続されている。ハブIC41は、ホストバスと第一のローカルバスの間に接続されている。ハブIC42は、ホストバスと第二のローカルバスの間に接続されている。スレーブIC53~54は、第一のローカルバスに接続されている。スレーブIC55~56は、第二のローカルバスに接続されている。
図1は、本実施形態のバス調停回路を示す回路図である。
以下、バス調停回路であるハブIC41について説明するが、簡略化のため、ホストバスとローカルバスはシリアルデータラインのみを図示している。クロックラインは、シリアルデータラインと同様に接続されている。なお、ハブIC42もハブIC41と同様の構成である。
以下、バス調停回路であるハブIC41について説明するが、簡略化のため、ホストバスとローカルバスはシリアルデータラインのみを図示している。クロックラインは、シリアルデータラインと同様に接続されている。なお、ハブIC42もハブIC41と同様の構成である。
ハブIC41は、電源ラインにプルアップ抵抗で接続されたシリアルデータライン10が接続される第一のバス端子と、電源ラインにプルアップ抵抗で接続されたシリアルデータライン11が接続される第二のバス端子と、第一のバス端子に接続される第一の出力回路であるNMOSトランジスタ411と、第二のバス端子に接続される第二の出力回路であるNMOSトランジスタ412と、制御回路413と、スイッチ回路414と、フリップフロップ回路415と、マルチプレクサ416を備えている。本実施形態では、スイッチ回路414はNOR回路で構成している。制御回路413は、出力端子と、第一の入力端子と、第二の入力端子と、クロック出力端子と、第一の制御信号出力端子と、第二の制御信号出力端子と、データ出力端子を備えている。なお、シリアルデータライン10とシリアルデータライン11は、同じ電源ラインに接続されているが、異なった電源ラインに接続されても良い。
NMOSトランジスタ411は、ドレインが第一のバス端子に接続され、ゲートが制御回路413の出力端子に接続され、ソースが接地端子に接続されている。NMOSトランジスタ412は、ドレインが第二のバス端子に接続され、ゲートがマルチプレクサ416の出力端子に接続され、ソースが接地端子に接続されている。制御回路413は、第一の入力端子が第一のバス端子に接続され、第二の入力端子がフリップフロップ回路415の出力端子に接続され、クロック出力端子がフリップフロップ回路415のクロック端子に接続され、第一の制御信号出力端子がスイッチ回路414の制御端子に接続され、第二の制御信号出力端子がマルチプレクサ416の制御端子に接続され、データ出力端子がマルチプレクサ416の第一の入力端子に接続されている。スイッチ回路414は、入力端子が第一のバス端子に接続され、出力端子がマルチプレクサ416の第二の入力端子に接続されている。フリップフロップ回路415は、入力端子が第二のバス端子にNOT回路を介して接続されている。なお、出力回路をNMOSトランジスタで構成したため、論理を合わせる目的で第二のバス端子にNOT回路を設けたが、制御回路など何処で論理を合わせも良い。
本実施形態のハブIC41は、シリアルデータライン10、11に対してオープンドレイン出力回路を構成している。なお、その他のハブICやスレーブICも同様の出力回路を構成している。これは、調停時に必要な構成であって、調停時以外ではCMOS出力回路となるように構成しているが、図では省略する。また、マルチプレクサ416は、NMOSトランジスタ412に対して、調停時にはスイッチ回路414の信号を出力し、それ以外では制御回路413のデータ出力端子の信号を出力するように制御される。従って、以下の調停時の説明では、マルチプレクサ416は、NMOSトランジスタ412に対してスイッチ回路414の信号を出力するように制御されているとして説明する。
マスターIC30は、シリアルデータライン10へ各ICにリクエストの有無を問合せるためのスタートコンディション信号を出力する。スレーブIC51~52は、スタートコンディション信号が入力されると、リクエストがある場合にはクロック信号に合わせて自身のアドレス信号を出力する。
ハブIC41~42は、スタートコンディション信号が入力されると、各々のローカルバスにスタートコンディション信号を出力する。そして、ハブIC41~42は、各々のローカルバスのアドレス信号を、リクエストがある場合には自身のアドレス信号を合わせたアドレス信号をホストバスに出力する。その時、安定して調停が実施されるように、ホストバスと各々のローカルバスの接続を制御する機能を有する。
スレーブIC53~56は、スタートコンディション信号が入力されると、リクエストがある場合にはクロック信号に合わせて自身のアドレス信号を出力する。
次に、本実施形態のバス調停回路を備えた多層のデータ転送システムの調停動作について図1及び図2を参照して説明する。動作説明は、ハブIC41についてするが、ハブIC42も同様の動作をするものとする。
マスターIC30は、シリアルデータライン10へ各ICにリクエストの有無を問合せるためのスタートコンディション信号を出力する。スタートコンディション信号は、ホストバスに接続されたハブIC41~42とスレーブIC51~52に入力される。スタートコンディション信号は、例えば、クロック信号がHiレベルを維持した状態で、シリアルデータライン10がHiレベルからLoレベルに立下がる時である。
ハブIC41は、第一のバス端子からスタートコンディション信号が入力される。スタートコンディション信号は、制御回路413の第一の入力端子とスイッチ回路414の入力端子に入力される。スイッチ回路414は、待機状態において、制御回路413の制御信号によって閉状態に制御されている。図1において、スイッチ回路414はNOR回路で構成しているので、制御回路413は制御信号出力端子にLoレベルを出力している。従って、シリアルデータライン10から第一のバス端子に入力されスタートコンディション信号は、スイッチ回路414とNMOSトランジスタ412を介して第二のバス端子からシリアルデータライン11に出力される。
即ち、マスターIC30が出力したスタートコンディション信号は、ローカルバスであるシリアルデータライン11に接続されたスレーブIC53~54にも入力される。従って、スレーブIC51~56は、マスターIC30が出力したスタートコンディション信号が入力されることによって、リクエスト有無の問合せを受信したと判断することができる。
次に、クロック信号が立下がると、リクエストが有るハブICとスレーブICは、入力されるクロック信号に応じて自身のアドレスデータをシリアルデータラインに出力する。この時、ハブICは、ローカルバスのアドレスデータと自身のアドレスデータを合成してホストバスに出力する。
この時のハブIC41の動作について、詳細に説明する。
制御回路413は、クロック信号の立下がりに同期して、第一の制御信号出力端子にHiレベルを出力してスイッチ回路414を開状態に制御する。スイッチ回路414を開状態に制御することで、シリアルデータライン10のアドレスデータはシリアルデータライン11に伝わらない。このように制御すると、シリアルデータライン11、即ち、ローカルバス内でのみ調停を行うことが出来る。
制御回路413は、クロック信号の立下がりから第一の所定時間経過後に、クロック出力端子にクロック信号を出力する。ここで、第一の所定時間は、シリアルデータライン11のアドレスデータが安定するまでの時間である。フリップフロップ回路415は、クロック端子にクロック信号が入力されると、ローカルバスの調停結果に応じた信号をラッチして、出力端子に出力する。制御回路413は、第二の入力端子にフリップフロップ回路415からローカルバスの調停結果が入力されると、ハブIC41にリクエストがある場合は自身のアドレスデータと合成して、そのアドレスデータをNMOSトランジスタ411のゲートに出力する。
従って、シリアルデータライン11のアドレスデータがシリアルデータライン10に伝わるため、ホストバス上でホストバスとローカルバスに接続されている全てのハブICとスレーブICのアドレスデータによる調停が行われる。
制御回路413は、クロック信号の立下がりから第二の所定の時間経過後に、制御信号出力端子にLoレベルを出力してスイッチ回路414を閉状態に制御する。スイッチ回路414が閉状態になると、シリアルデータライン10のアドレスデータがシリアルデータライン11に伝わる、即ち、スレーブIC53、54に全てのハブICとスレーブICによる調停結果が伝達される。ここで、第二の所定時間は、フリップフロップ回路415がローカルバスの調停結果に応じた信号をラッチし終えるまでの時間である。
アドレスデータによる調停は、アドレスデータが一番小さいハブICかスレーブICにリクエストの優先権があるとして説明する。即ち、今回のアドレスデータが0(Loレベル)のハブICやスレーブICは、次のクロック信号の立下りにもアドレスデータを出力することが出来る。今回のアドレスデータが1(Hiレベル)のハブICやスレーブICは、シリアルデータラインがLoレベルであったら、次回以降のクロック信号の立下りにアドレスデータを出力することが出来ない。即ち、それらICは、以降調停に参加しない。
そして、マスターIC30がアドレスデータのビット数と同じクロック信号を出力して、上述の動作を繰り返すことによって、シリアルデータライン10上で調停が実施される。そして、マスターIC30は、調停よって決定されたICのリクエストを受付ける。
以上説明したように、本実施形態のバス調停回路は、ホストバスからローカルバスへの出力にスイッチ回路と出力回路を用い、ローカルバスからホストバスへの出力に出力回路を用いたため、ホストバスにはローカルバスのスレーブICが直接接続されることがない。従って、ローカルバスに接続されたスレーブICが多くなったとしても、そのことによってデータの伝送速度が低下することはない。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、制御回路413の第二の入力端子と第二のバス端子の間にフリップフロップ回路415を備えているが、信号をラッチする回路であればよく、これに限らない。また、制御回路413が第一の所定時間後に第二の入力端子のデータを有効にするように制御するように構成すれば、フリップフロップ回路415を備えなくても良い。また例えば、スイッチ回路414はNOR回路で構成したが、入力論理と出力論理に応じて構成されれば、これに限定されない。また例えば、調停はマスターICがスタートコンディション信号を送信したことで開始するように説明したが、ハブICやスレーブICが出力する信号や、他の信号でも良い。
10、11、12 シリアルデータライン
20、21、22 クロックライン
30 マスターIC
41、42 ハブIC
51、52、53、54、55、56 スレーブIC
100 データ転送システム
411、412 NMOSトランジスタ
413 制御回路
414 スイッチ回路
415 フリップフロップ回路
416 マルチプレクサ
20、21、22 クロックライン
30 マスターIC
41、42 ハブIC
51、52、53、54、55、56 スレーブIC
100 データ転送システム
411、412 NMOSトランジスタ
413 制御回路
414 スイッチ回路
415 フリップフロップ回路
416 マルチプレクサ
Claims (4)
- ホストバスに接続された第一のバス端子と、
ローカルバスに接続された第二のバス端子と、
出力端子が前記第一のバス端子に接続された第一の出力回路と、
出力端子が前記第二のバス端子に接続された第二の出力回路と、
第一の入力端子と第二の入力端子と制御信号出力端子と出力端子を備え、前記第一の入力端子に前記第一のバス端子のデータが入力され、前記第二の入力端子に前記第二のバス端子のデータが入力され、前記出力端子から前記第一の出力回路の入力端子にデータが出力される制御回路と、
入力端子が前記第一のバス端子に接続され、制御端子が前記制御回路の制御信号出力端子に接続され、出力端子から前記第二の出力回路の入力端子へホストバスのデータを出力するスイッチ回路と、
を備えたことを特徴とするバス調停回路。 - 前記制御回路の前記第二の入力端子と前記第二のバス端子の間にフリップフロップ回路を備え、
前記フリップフロップ回路は、入力端子に前記第二のバス端子のデータが入力され、クロック端子に前記制御回路からクロック信号が入力され、出力端子が前記制御回路の前記第二の入力端子に接続された、
ことを特徴とする請求項1に記載のバス調停回路。 - 前記第一の出力回路と前記第二の出力回路は、NMOSトランジスタで構成された
ことを特徴とする請求項1または2に記載のバス調停回路。 - ホストバスに接続されたマスターIC及びスレーブICと、
前記ホストバスに接続された請求項1から3のいずれかに記載のバス調停回路と、
前記バス調停回路に接続されたローカルバスと、
前記ローカルバスに接続されたスレーブICと、
を備えたことを特徴とするデータ転送システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020193969A JP2022082839A (ja) | 2020-11-24 | 2020-11-24 | バス調停回路及びそれを備えたデータ転送システム |
KR1020210151415A KR20220071899A (ko) | 2020-11-24 | 2021-11-05 | 버스 조정 회로 및 그것을 구비한 데이터 전송 시스템 |
CN202111305547.9A CN114546915A (zh) | 2020-11-24 | 2021-11-05 | 总线仲裁电路及包括其的数据传输*** |
US17/524,729 US11636051B2 (en) | 2020-11-24 | 2021-11-11 | Bus arbitration circuit and data transfer system including the same |
TW110142071A TW202221520A (zh) | 2020-11-24 | 2021-11-11 | 匯流排仲裁電路及包括其的資料傳輸系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020193969A JP2022082839A (ja) | 2020-11-24 | 2020-11-24 | バス調停回路及びそれを備えたデータ転送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022082839A true JP2022082839A (ja) | 2022-06-03 |
Family
ID=81658331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020193969A Pending JP2022082839A (ja) | 2020-11-24 | 2020-11-24 | バス調停回路及びそれを備えたデータ転送システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US11636051B2 (ja) |
JP (1) | JP2022082839A (ja) |
KR (1) | KR20220071899A (ja) |
CN (1) | CN114546915A (ja) |
TW (1) | TW202221520A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6092138A (en) * | 1997-01-30 | 2000-07-18 | U.S. Philips Corporation | Electronic apparatus having a high-speed communication bus system such as an I2 C bus system |
KR100224965B1 (ko) * | 1997-07-10 | 1999-10-15 | 윤종용 | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 |
JP4222720B2 (ja) | 2000-12-22 | 2009-02-12 | 株式会社リコー | データ転送システム、及び、データ転送方式 |
US20040255070A1 (en) * | 2003-06-12 | 2004-12-16 | Larson Thane M. | Inter-integrated circuit router for supporting independent transmission rates |
US10983942B1 (en) * | 2019-12-11 | 2021-04-20 | Qorvo Us, Inc. | Multi-master hybrid bus apparatus |
-
2020
- 2020-11-24 JP JP2020193969A patent/JP2022082839A/ja active Pending
-
2021
- 2021-11-05 KR KR1020210151415A patent/KR20220071899A/ko unknown
- 2021-11-05 CN CN202111305547.9A patent/CN114546915A/zh active Pending
- 2021-11-11 US US17/524,729 patent/US11636051B2/en active Active
- 2021-11-11 TW TW110142071A patent/TW202221520A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN114546915A (zh) | 2022-05-27 |
US20220164295A1 (en) | 2022-05-26 |
TW202221520A (zh) | 2022-06-01 |
KR20220071899A (ko) | 2022-05-31 |
US11636051B2 (en) | 2023-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6725313B1 (en) | Communications system and method with multilevel connection identification | |
US5949982A (en) | Data processing system and method for implementing a switch protocol in a communication system | |
US6629172B1 (en) | Multi-chip addressing for the I2C bus | |
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
US5896516A (en) | Method and apparatus for reducing propagation latency in a high speed crossbar switch | |
JP2001512870A (ja) | ユニバーサルシリアルバスデバイスコントローラ | |
GB2075310A (en) | Bus extender circuitry for data transmission | |
EP0266790B1 (en) | Serial bus interface capable of transferring data in different formats | |
CN114911743B (zh) | Spi从机设备、spi主机设备和相关的通信方法 | |
JPS6239580B2 (ja) | ||
JP2022082839A (ja) | バス調停回路及びそれを備えたデータ転送システム | |
TWI750118B (zh) | 時脈管理電路系統、系統單晶片以及時脈管理方法 | |
JP4439124B2 (ja) | データ依存駆動強度制御ロジックを備えたバス・ドライバ | |
CN114780462B (zh) | 一种通信链路切换控制电路、通信链路和服务器 | |
US6839856B1 (en) | Method and circuit for reliable data capture in the presence of bus-master changeovers | |
US7171445B2 (en) | Fixed snoop response time for source-clocked multiprocessor busses | |
Patrick | Serial protocols compared | |
WO2009069094A1 (en) | Method and device for routing data between components | |
US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
TWI818834B (zh) | 微控制器及應用其之序列周邊介面系統 | |
US11880332B2 (en) | Bus system with controllable communication priority | |
US20240119019A1 (en) | Sharing communication lines among multiple buses | |
Smitha et al. | Design of I2C Protocol in Verilog-A New Approach | |
JP5910557B2 (ja) | 通信システム | |
US6901472B2 (en) | Data-processing unit with a circuit arrangement for connecting a first communications bus with a second communications bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240709 |