JP2022080592A - Semiconductor device and manufacturing method - Google Patents
Semiconductor device and manufacturing method Download PDFInfo
- Publication number
- JP2022080592A JP2022080592A JP2020191739A JP2020191739A JP2022080592A JP 2022080592 A JP2022080592 A JP 2022080592A JP 2020191739 A JP2020191739 A JP 2020191739A JP 2020191739 A JP2020191739 A JP 2020191739A JP 2022080592 A JP2022080592 A JP 2022080592A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- semiconductor substrate
- region
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 118
- 239000012535 impurity Substances 0.000 claims description 45
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関するものである。 The present invention relates to a semiconductor device having a trench gate structure and a method for manufacturing the same.
従来より、トレンチゲート構造を有する半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、ｎ＋型の基板上にｎ－型のドリフト層が形成され、ドリフト層上にｐ型のベース層が形成されている。ベース層の表層部には、ｎ＋型のソース領域が形成されている。そして、ソース領域およびベース層を貫通するように複数のトレンチが形成されており、各トレンチには、ゲート絶縁膜およびゲート電極が順に形成されている。これにより、トレンチゲート構造が形成されている。 Conventionally, a semiconductor device having a trench gate structure has been proposed (see, for example, Patent Document 1). Specifically, in this semiconductor device, an n - type drift layer is formed on an n + -type substrate, and a p-type base layer is formed on the drift layer. An n + type source region is formed on the surface layer of the base layer. A plurality of trenches are formed so as to penetrate the source region and the base layer, and a gate insulating film and a gate electrode are sequentially formed in each trench. As a result, a trench gate structure is formed.
また、この半導体装置では、ベース層およびソース領域と電気的に接続されるように上部電極が形成され、ｎ＋型の基板と接続されるように下部電極が形成されている。 Further, in this semiconductor device, the upper electrode is formed so as to be electrically connected to the base layer and the source region, and the lower electrode is formed so as to be connected to the n + type substrate.
このような半導体装置は、ゲート電極に所定の閾値電圧以上の電圧が印加されることにより、ベース層のうちのトレンチと接する部分にｎ型の反転層（すなわち、チャネル領域）が形成される。そして、半導体装置は、ソース領域から反転層を介して電子がドリフト層に供給されることにより、上部電極と下部電極との間に電流が流れてオン状態となる。また、この半導体装置は、ゲート電極に所定の閾値電圧以上の電圧が印加されないようにすることにより、ベース層に形成されていた反転層が消滅してオフ状態となる。 In such a semiconductor device, when a voltage equal to or higher than a predetermined threshold voltage is applied to the gate electrode, an n-type inverted layer (that is, a channel region) is formed in a portion of the base layer in contact with the trench. Then, the semiconductor device is turned on by supplying electrons from the source region to the drift layer via the inversion layer, so that a current flows between the upper electrode and the lower electrode. Further, in this semiconductor device, by preventing a voltage equal to or higher than a predetermined threshold voltage from being applied to the gate electrode, the inverting layer formed on the base layer disappears and the semiconductor device is turned off.
上記のような半導体装置において、定常損失低減およびスイッチング損失低減を図ることが望まれている。 In the above-mentioned semiconductor devices, it is desired to reduce the steady-state loss and the switching loss.
本発明は上記点に鑑み、定常損失低減およびスイッチング損失低減を図ることができる半導体装置およびその製造方法を提供することを目的とする。 In view of the above points, it is an object of the present invention to provide a semiconductor device capable of reducing steady-state loss and reduction of switching loss, and a method for manufacturing the same.
上記目的を達成するための請求項１に記載の発明は、トレンチゲート構造を有するスイッチング素子が形成された半導体装置であって、第１導電型のドリフト層（１２）と、ドリフト層上に形成された第２導電型のベース層（１３）と、ベース層の表層部に形成され、ドリフト層よりも高不純物濃度とされた第１導電型の第１不純物領域（１４）と、ドリフト層のうちのベース層側と反対側に形成された第１導電型または第２導電型の第２不純物領域（１１）と、を含み、第１不純物領域側の面を一面（１０ａ）とし、第２不純物領域側の面を他面（１０ｂ）とする半導体基板（１０）と、半導体基板の一面側からベース層よりも深く形成されてドリフト層に達し、側面がベース層および第１不純物領域と接する状態で形成されたトレンチ（１５）の壁面にゲート絶縁膜（１６）が配置されると共に、ゲート絶縁膜上にゲート電極（１７）が配置されたトレンチゲート構造と、半導体基板の一面側に形成され、ベース層および第１不純物領域と電気的に接続される第１電極（１９）と、半導体基板の他面側に形成され、第２不純物領域と電気的に接続される第２電極（２０）と、を備えている。ゲート電極は、半導体基板における面方向の一方向および厚さ方向に沿った所定断面において、一方向にて分離した状態で配置されており、ゲート絶縁膜は、所定断面において、トレンチの底面に配置された部分であって、一方向に分離したゲート電極の間の部分が当該ゲート電極から露出しており、所定断面において、トレンチの底面に配置されてゲート電極から露出するゲート絶縁膜を覆いつつ、一方向に分離したゲート電極の間を埋め込んだ状態で配置されている層間絶縁膜（１８）を有している。 The invention according to claim 1 for achieving the above object is a semiconductor device in which a switching element having a trench gate structure is formed, which is formed on a first conductive type drift layer (12) and a drift layer. The second conductive type base layer (13) formed, the first conductive type first impurity region (14) formed on the surface layer of the base layer and having a higher impurity concentration than the drift layer, and the drift layer. The second impurity region (11) of the first conductive type or the second conductive type formed on the side opposite to the base layer side is included, and the surface on the first impurity region side is one surface (10a). The semiconductor substrate (10) having the surface on the impurity region side as the other surface (10b) is formed deeper than the base layer from one surface side of the semiconductor substrate to reach the drift layer, and the side surface is in contact with the base layer and the first impurity region. A trench gate structure in which a gate insulating film (16) is arranged on the wall surface of the trench (15) formed in the state and a gate electrode (17) is arranged on the gate insulating film, and formed on one side of a semiconductor substrate. A first electrode (19) that is electrically connected to the base layer and the first impurity region, and a second electrode (20) that is formed on the other surface side of the semiconductor substrate and is electrically connected to the second impurity region. ) And. The gate electrodes are arranged in a unidirectionally separated state in a predetermined cross section along the plane direction and the thickness direction of the semiconductor substrate, and the gate insulating film is arranged on the bottom surface of the trench in the predetermined cross section. The portion between the gate electrodes separated in one direction is exposed from the gate electrode, and in a predetermined cross section, the portion is arranged on the bottom surface of the trench and covers the gate insulating film exposed from the gate electrode. The interlayer insulating film (18) is arranged so as to be embedded between the gate electrodes separated in one direction.
これによれば、ゲート電極がトレンチ内で一方向にて分離した状態で配置されているため、ゲート－第２不純物領域間容量を低減することができる。したがって、帰還容量および出力容量を低減でき、定常損失を低減できると共に、スイッチング損失を低減できる。 According to this, since the gate electrodes are arranged in the trench in a state of being separated in one direction, the capacitance between the gate and the second impurity region can be reduced. Therefore, the feedback capacitance and the output capacitance can be reduced, the steady-state loss can be reduced, and the switching loss can be reduced.
また、請求項１０は、請求項１に記載の半導体装置に関する製造方法であり、ドリフト層、ベース層、ソース層が配置された半導体基板を用意することと、半導体基板の一面側からドリフト層に達するトレンチを形成することと、トレンチの壁面に沿ってゲート絶縁膜を構成する絶縁膜（１６０）を形成することと、ゲート絶縁膜上にゲート電極を構成する導電膜（１７０）を形成することと、所定断面において、導電膜のうちのトレンチの底面上に位置する部分を含む部分を除去することにより、同じトレンチ内にて一方向にて分離した状態で配置されたゲート電極を形成することと、所定断面において、トレンチの底面に配置されてゲート電極から露出するゲート絶縁膜を覆いつつ、一方向に分離したゲート電極の間を埋め込むように層間絶縁膜を形成することと、半導体基板の一面側に第１電極を形成することと、半導体基板の他面側に第２電極を形成することと、を行う。 The tenth aspect of the present invention is the manufacturing method for the semiconductor device according to the first aspect, wherein a semiconductor substrate on which the drift layer, the base layer, and the source layer are arranged is prepared, and the drift layer is formed from one side of the semiconductor substrate. Forming a trench that reaches, forming an insulating film (160) that constitutes a gate insulating film along the wall surface of the trench, and forming a conductive film (170) that constitutes a gate electrode on the gate insulating film. By removing the portion of the conductive film including the portion located on the bottom surface of the trench in the predetermined cross section, a gate electrode arranged in the same trench in a unidirectionally separated state is formed. In a predetermined cross section, an interlayer insulating film is formed so as to fill the space between the gate electrodes separated in one direction while covering the gate insulating film arranged on the bottom surface of the trench and exposed from the gate electrode. The first electrode is formed on one surface side and the second electrode is formed on the other surface side of the semiconductor substrate.
これによれば、ゲート電極をトレンチ内で一方向に分離した状態で配置するため、ゲート－第２不純物領域間容量を低減することができる半導体装置を製造できる。したがって、帰還容量および出力容量を低減でき、定常損失を低減できると共に、スイッチング損失を低減できる半導体装置を製造できる。 According to this, since the gate electrodes are arranged in the trench in a state of being separated in one direction, it is possible to manufacture a semiconductor device capable of reducing the capacitance between the gate and the second impurity region. Therefore, it is possible to manufacture a semiconductor device capable of reducing the feedback capacity and the output capacity, reducing the steady-state loss, and reducing the switching loss.
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 The reference numerals in parentheses attached to each component or the like indicate an example of the correspondence between the component or the like and the specific component or the like described in the embodiment described later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the parts that are the same or equal to each other will be described with the same reference numerals.
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。本実施形態の半導体装置は、図１および図２に示されるように、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）が形成されて構成されている。なお、半導体装置は、特に図示しないが、セル領域、およびセル領域を囲むように形成された外周領域を有している。そして、ＭＯＳＦＥＴは、半導体装置のうちのセル領域に形成されている。なお、図１は、図２中のI－I線に沿った断面図である。また、図２では、後述する上部電極１９を省略して示してある。そして、図２では、理解をし易くするため、断面図ではないが、後述するゲート絶縁膜１６、ゲート電極１７、層間絶縁膜１８にハッチングが施されている。また、図２と対応する後述の各図においても、理解をし易くするため、断面図ではないが、ゲート絶縁膜１６、ゲート電極１７、層間絶縁膜１８にハッチングが施されている。
(First Embodiment)
The first embodiment will be described with reference to the drawings. As shown in FIGS. 1 and 2, the semiconductor device of the present embodiment is configured by forming a MOSFET (abbreviation of Metal Oxide Semiconductor Field Effect Transistor). Although not particularly shown, the semiconductor device has a cell region and an outer peripheral region formed so as to surround the cell region. The MOSFET is formed in the cell region of the semiconductor device. Note that FIG. 1 is a cross-sectional view taken along the line I-I in FIG. Further, in FIG. 2, the
本実施形態の半導体装置は、炭化珪素（以下では、単にＳｉＣともいう）で構成されるｎ＋型の基板１１を有する半導体基板１０を備えている。基板１１の表面上には、ＳｉＣで構成される、ｎ－型のドリフト層１２およびｐ－型のベース層１３が配置されている。そして、ベース層１３の表層部には、ｎ＋型のソース領域１４が形成されている。本実施形態では、ドリフト層１２およびベース層１３がエピタキシャル成長、またはイオン注入等によって形成されている。ソース領域１４は、エピタキシャル成長、またはイオン注入等によって形成されている。
The semiconductor device of this embodiment includes a
なお、本実施形態では、基板１１が第２不純物領域に相当し、ソース領域１４が第１不純物領域に相当している。また、特に図示しないが、本実施形態の半導体装置は、図２とは異なる平面箇所において、ベース層１３の表層部であって半導体基板１０の一面１０ａから露出するように、ベース層１３よりも高不純物濃度とされたコンタクト領域が形成されている。
In this embodiment, the
基板１１は、例えば、ｎ型不純物濃度が１．０×１０１９／ｃｍ３とされ、表面が（０００１）Ｓｉ面とされている。なお、本実施形態では、基板１１がＭＯＳＦＥＴにおけるドレイン領域を構成する。ベース層１３は、チャネル領域が形成される部分である。ソース領域１４は、ドリフト層１２よりも高不純物濃度とされている。
The
そして、半導体基板１０には、一面１０ａ側からベース層１３およびソース領域１４を貫通してドリフト層１２に達するようにトレンチ１５が形成されている。このため、このトレンチ１５の側面と接するように、上記のベース層１３およびソース領域１４が配置される。
A
本実施形態のトレンチ１５は、図１および図２に示されるように、半導体基板１０の一面１０ａの面方向のうちの一方向に沿って等間隔にストライプ状に形成されている。詳しくは、トレンチ１５は、図２中の紙面左右方向に沿って等間隔に配列され、図２中の紙面上下方向に延設されることでストライプ状に形成されている。また、本実施形態のトレンチ１５は、隣合うトレンチ１５の間隔（すなわち、ソース領域１４およびベース層１３の幅）が極めて短くなるように形成されている。具体的には、トレンチ１５は、後述するゲート電極１７に閾値電圧以上の電圧が印加された際に隣合うトレンチ１５の間に位置するベース層１３の全体にチャネル領域が構成されるように、隣合うトレンチ１５の間隔が調整されて形成されている。例えば、本実施形態では、隣合うトレンチ１５の間隔が０．１μｍ以下となるように形成されている。
As shown in FIGS. 1 and 2, the
トレンチ１５の内壁面には、ゲート絶縁膜１６が形成されている。ゲート絶縁膜１６の表面には、ドープドＰｏｌｙ－Ｓｉにて構成されたゲート電極１７が形成されている。
A
ここで、本実施形態のゲート電極１７の配置について説明する。ゲート電極１７は、半導体基板１０の面方向における一方向および厚さ方向に沿った所定断面（以下では、単に所定断面ともいう）において、トレンチ１５内で当該一方向にて分離した状態で配置されている。言い換えると、ゲート電極１７には、所定断面において、対向するトレンチ１５の側面上に形成された部分を分離するように、トレンチ１５の底面に形成されたゲート絶縁膜１６を露出させるための溝部１７ａが形成されている。また、本実施形態のゲート電極１７は、所定断面において、トレンチ１５の開口部側の部分となる上端が半導体基板１０の一面１０ａよりも凹んだ状態で配置されている。
Here, the arrangement of the
なお、本実施形態では、図１中の紙面左右方向が半導体基板１０の面方向における一方向となり、紙面上下方向が厚さ方向となり、所定断面が例えば図１に示す断面となる。また、厚さ方向とは、言い換えると、基板１１、ドリフト層１２、ベース層１３等の積層方向に沿った方向ともいえる。
In the present embodiment, the left-right direction of the paper surface in FIG. 1 is one direction in the surface direction of the
そして、トレンチ１５には、ゲート絶縁膜１６のうちのゲート電極１７から露出する部分を覆いつつ、トレンチ１５内で一方向に分離したゲート電極１７の間を埋め込むように層間絶縁膜１８が配置されている。本実施形態では、層間絶縁膜１８は、ゲート絶縁膜１６およびゲート電極１７と共にトレンチ１５を完全に埋め込むように配置されている。この場合、ゲート電極１７は、所定断面において、トレンチ１５の開口部側の部分が半導体基板１０の一面１０ａから凹んだ状態となっている。このため、所定断面では、層間絶縁膜１８は、ゲート電極１７を覆うように形成されている。そして、層間絶縁膜１８は、半導体基板１０の一面１０ａ（すなわち、ソース領域１４）を露出させつつ、ドリフト層１２側と反対側の表面１８ａが半導体基板１０の一面１０ａと同一面上に位置するように配置されている。
Then, in the
半導体基板１０の一面１０ａには、ソース領域１４およびベース層１３と電気的に接続される上部電極１９が形成されている。なお、上部電極１９は、図１とは別断面において、ベース層１３の表層部に形成されたコンタクト領域と電気的に接続されることによってベース層１３と電気的に接続されている。また、本実施形態では、所定断面において、ゲート電極１７を覆うように層間絶縁膜１８が配置されており、層間絶縁膜１８は、表面１８ａが半導体基板１０の一面１０ａと同一平面上に位置している。つまり、層間絶縁膜１８は、半導体基板１０の一面１０ａ上には配置されていない。このため、層間絶縁膜１８には、ソース領域１４等を露出させるためのコンタクトホール等が形成されておらず、上部電極１９は、半導体基板１０の一面１０ａ側に直接配置されている。
An
本実施形態では、上部電極１９は、例えば、Ｎｉ／Ａｌ等の複数の金属にて構成されている。そして、複数の金属のうちのｎ型ＳｉＣ（すなわち、ソース領域１４）を構成する部分と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうちの少なくともｐ型ＳｉＣ（すなわち、コンタクト領域）と接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。
In the present embodiment, the
なお、本実施形態では，上部電極１９が第１電極に相当している。また、特に図示しないが、ゲート電極１７は、半導体基板１０の一面１０ａ上に形成されたゲートライナー等と適宜電気的に接続されている。
In this embodiment, the
基板１１の他面１０ｂ側には、基板１１と電気的に接続される下部電極２０が形成されている。なお、本実施形態では、下部電極２０が第２電極に相当している。本実施形態では、このような構造により、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。そして、このようなＭＯＳＦＥＴが複数配置されることでセル領域が構成されている。
A
以上が本実施形態における半導体装置の構成である。なお、本実施形態では、ｎ型、ｎ＋型、ｎ－型が第１導電型に相当しており、ｐ－型、ｐ＋型が第２導電型に相当している。また、本実施形態では、上記のように構成されることにより、半導体基板１０は、基板１１、ドリフト層１２、ベース層１３、ソース領域１４を含んで構成される。そして、本実施形態では、基板１１がＳｉＣで構成されると共に、ドリフト層１２やベース層１３等がＳｉＣで構成されている。このため、本実施形態の半導体装置は、ＳｉＣ半導体装置であるともいえる。
The above is the configuration of the semiconductor device in this embodiment. In this embodiment, n-type, n + type, and n - type correspond to the first conductive type, and p - type and p + type correspond to the second conductive type. Further, in the present embodiment, the
次に、上記半導体装置における作動について説明する。上記半導体装置は、下部電極２０が上部電極１９よりも高電位とされつつ、ゲート電極１７に所定の閾値電圧以上の電圧が印加されることにより、ベース層１３のうちのトレンチ１５と接する部分にｎ型の反転層（すなわち、チャネル領域）が形成される。そして、ソース領域１４から反転層を介して電子がドリフト層１２に供給されることにより、上部電極１９と下部電極２０との間に電流が流れてオン状態となる。
Next, the operation in the semiconductor device will be described. In the semiconductor device, the
この際、本実施形態では、隣合うトレンチ１５の間隔が極めて狭い０．１μｍ以下とされている。このため、ゲート電極１７に所定の閾値電圧以上の電圧が印加された際、ベース層１３のうちの各トレンチ１５と接する部分に形成される反転層同士が繋がり易くなる。つまり、隣合うトレンチ１５の間に位置するベース層１３は、全体にチャネル領域（すなわち、バルクチャネル領域）が形成される。このため、半導体装置のオン抵抗の低減を図ることができる。
At this time, in the present embodiment, the distance between the
また、上記半導体装置は、上部電極１９と下部電極２０との間に電流が流れているオン状態から当該電流が遮断されたオフ状態とする際には、ゲート電極１７にグランド電位のような閾値電圧よりも低い電圧が印加される。これにより、ベース層１３に形成されていた反転層が消滅し、半導体装置がオフ状態となる。
Further, in the semiconductor device, when the current is flowing between the
ここで、本実施形態では、上記のように、ゲート電極１７がトレンチ１５内で一方向にて分離した状態で配置されている。このため、ゲート電極１７が分離されていない場合と比較して、トレンチ１５に配置されるゲート電極１７の体積が少なくなるため、ゲート－ドレイン間容量Ｃｇｄを低減することができる。なお、ゲート電極１７が分離されていない場合とは、トレンチ１５がゲート絶縁膜１６およびゲート電極１７にて埋め込まれている状態のことであり、トレンチ１５の底面に配置されたゲート絶縁膜１６上の全領域にゲート電極１７が配置されている状態のことである。
Here, in the present embodiment, as described above, the
したがって、上記半導体装置では、ゲート－ドレイン間容量Ｃｇｄで規定される帰還容量Ｃｒｓｓを低減できる。また、ゲート－ドレイン間容量Ｃｇｄと、ドレイン－ソース間容量Ｃｄｓで規定される出力容量Ｃｏｓｓを低減できる。このため、本実施形態の半導体装置によれば、定常損失を低減できすると共に、スイッチング損失を低減できる。 Therefore, in the above semiconductor device, the feedback capacitance Crss defined by the gate-drain capacitance Cgd can be reduced. Further, the output capacity Cass defined by the gate-drain capacity Cgd and the drain-source capacity Cds can be reduced. Therefore, according to the semiconductor device of the present embodiment, the steady-state loss can be reduced and the switching loss can be reduced.
次に、上記半導体装置の製造方法について、図３Ａ～図３Ｉを参照しつつ説明する。 Next, the manufacturing method of the semiconductor device will be described with reference to FIGS. 3A to 3I.
まず、図３Ａに示されるように、基板１１、ドリフト層１２、ベース層１３、ソース領域１４が順に積層された半導体基板１０を用意する。なお、ドリフト層１２、ベース層１３は、基板１１の表面に対するエピタキシャル成長およびイオン注入等によって形成される。ソース領域１４は、エピタキシャル成長、またはイオン注入等によって形成される。
First, as shown in FIG. 3A, a
次に、図３Ｂに示されるように、図示しないマスクを用いてドライエッチング等を行い、ソース領域１４およびベース層１３を貫通してドリフト層１２に達するトレンチ１５を形成する。この際、本実施形態では、隣合うトレンチ１５の間隔が０．１μｍ以下となるようにする。
Next, as shown in FIG. 3B, dry etching or the like is performed using a mask (not shown) to form a
続いて、図３Ｃに示されるように、ＣＶＤ（chemical vapor depositionの略）法等により、トレンチ１５の壁面に沿って、ゲート絶縁膜１６を構成する絶縁膜１６０を形成する。なお、この工程では、半導体基板１０の一面１０ａ上（すなわち、ソース領域１４上）にも絶縁膜１６０が形成される。
Subsequently, as shown in FIG. 3C, an insulating
その後、図３Ｄに示されるように、ＣＶＤ法等により、絶縁膜１６０上にゲート電極１７を構成する導電膜１７０を形成する。なお、この工程では、半導体基板１０の一面１０ａ上（すなわち、ソース領域１４上）に配置されている絶縁膜１６０上にも導電膜１７０が形成される。また、この工程での導電膜１７０は、所定断面において、対向するトレンチ１５の側面上に形成されている部分が、トレンチ１５の底面に形成されている部分によって繋がった状態となっている。
After that, as shown in FIG. 3D, the
次に、図３Ｅに示されるように、導電膜１７０上にフォトレジスト１８０を配置し、導電膜１７０の所定箇所が露出するように、フォトレジスト１８０をパターニングする。具体的には、半導体基板１０の一面１０ａ上に位置する導電膜１７０が露出するようにフォトレジスト１８０をパターニングする。また、所定断面において、トレンチ１５の側面に形成された導電膜１７０が露出するようにフォトレジスト１８０をパターニングする。さらに、所定断面において、トレンチ１５の底面の中央部に形成された導電膜１７０が露出するようにフォトレジスト１８０をパターニングする。
Next, as shown in FIG. 3E, the
その後、図３Ｆに示されるように、フォトレジスト１８０をマスクとしてドライエッチングを行い、導電膜１７０のうちのフォトレジスト１８０から露出する部分を除去して上記ゲート電極１７を形成する。具体的には、この工程では、半導体基板１０の一面１０ａ上に位置する導電膜１７０が除去される。また、この工程では、所定断面において、トレンチ１５の側面に形成された導電膜１７０の一部が除去され、ゲート電極１７は、半導体基板１０の一面１０ａに対して凹んだ状態となる。さらに、この工程では、所定断面において、トレンチ１５の底面の中央部に形成された導電膜１７０を除去することで溝部１７ａが形成される。これにより、ゲート電極１７は、トレンチ１５内で一方向にて分離した状態で配置される。
Then, as shown in FIG. 3F, dry etching is performed using the
次に、図３Ｇに示されるように、ＣＶＤ法等により、溝部１７ａを埋め込みつつ、トレンチ１５を埋め込むように層間絶縁膜１８を形成する。本実施形態では、層間絶縁膜１８は、ドリフト層１２と反対側の表面１８ａが、半導体基板１０の一面１０ａから盛り上がった状態となるように形成される。
Next, as shown in FIG. 3G, the
その後、図３Ｈに示されるように、半導体基板１０の一面１０ａ側から全体的にドライエッチングを行い、半導体基板１０の一面１０ａよりもドリフト層１２と反対側に位置する層間絶縁膜１８およびゲート絶縁膜１６を除去する。具体的には、半導体基板１０の一面１０ａを露出させつつ、トレンチ１５が層間絶縁膜１８で埋め込まれ、層間絶縁膜１８の表面１８ａが半導体基板１０の一面１０ａと同一面上に位置するようにする。
After that, as shown in FIG. 3H, dry etching is performed entirely from the one
その後、図３Ｉに示されるように、ＰＶＤ法等により、半導体基板１０の一面１０ａ側に上部電極１９を形成すると共に他面１０ｂ側の下部電極２０を形成することにより、図１に示す半導体装置が製造される。なお、層間絶縁膜１８は、トレンチ１５内に配置されており、半導体基板１０の一面１０ａ上には配置されていない。このため、本実施形態では、層間絶縁膜１８にソース領域１４等を露出させるコンタクトホールを形成することなく、ソース領域１４と電気的に接続される上部電極１９が形成される。つまり、本実施形態では、ソース領域１４と上部電極１９とをセルフアライン（すなわち、自己整合）で接続できる。
After that, as shown in FIG. 3I, the semiconductor device shown in FIG. 1 is formed by forming the
以上説明した本実施形態によれば、ゲート電極１７は、トレンチ１５内で一方向に分離した状態で配置されている。このため、ゲート－ドレイン間容量Ｃｇｄを低減することができ、帰還容量Ｃｒｓｓおよび出力容量Ｃｏｓｓを低減できる。したがって、本実施形態の半導体装置によれば、定常損失を低減できると共に、スイッチング損失を低減できる。
According to the present embodiment described above, the
（１）また、本実施形態によれば、層間絶縁膜１８は、トレンチ１５の底面に配置されてゲート電極１７から露出するゲート絶縁膜１６を覆いつつ、トレンチ１５内で一方向に分離したゲート電極１７の間を埋め込むように配置されている。そして、上部電極１９は、半導体基板１０の一面１０ａ上および層間絶縁膜１８上に配置されている。このため、例えば、ゲート電極１７の間に上部電極１９が入り込んだ半導体装置と比較して、上部電極１９内の金属イオンがゲート絶縁膜１６に拡散してゲート絶縁膜１６の信頼性が低下することを抑制できる。
(1) Further, according to the present embodiment, the
（２）また、本実施形態によれば、層間絶縁膜１８は、表面１８ａが半導体基板１０の一面１０ａと同一面上に位置している。そして、上部電極１９は、半導体基板１０の一面１０ａおよび層間絶縁膜１８の表面１８ａ上に配置され、ソース領域１４等とそのまま接続されている。このため、層間絶縁膜１８にソース領域１４等を露出させるコンタクトホールを形成する必要がない。したがって、製造工程の簡略化を図ることができる。また、コンタクトホールを形成する必要がないため、上部電極１９とソース領域１４との位置ずれが発生することもなく、上部電極１９とソース領域１４等との接続を好適に行うことができる。つまり、本実施形態では、ソース領域１４と上部電極１９とをセルフアライン（すなわち、自己整合）で接続できる。
(2) Further, according to the present embodiment, the
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ドリフト層１２の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Second Embodiment)
The second embodiment will be described. In this embodiment, the configuration of the
本実施形態では、図４に示されるように、ドリフト層１２は、基板１１側に位置する第１領域１２ａと、ベース層１３側に配置され、第１領域１２ａよりも高不純物濃度とされた第２領域１２ｂとが積層されて構成されている。そして、トレンチ１５は、底面が第２領域１２ｂに位置するように形成されている。
In the present embodiment, as shown in FIG. 4, the
以上説明した本実施形態によれば、ゲート電極１７がトレンチ１５内で一方向に分離した状態で配置されているため、上記第１実施形態と同様の効果を得ることができる。
According to the present embodiment described above, since the
（１）また、本実施形態では、ドリフト層１２が第１領域１２ａと、第１領域１２ａより高不純物濃度とされた第２領域１２ｂとを有する構成とされている。そして、トレンチ１５は、底面が第２領域１２ｂに位置するように形成されている。
(1) Further, in the present embodiment, the
このため、ドリフト層１２が第１領域１２ａのみで構成されている場合と比較して、ドリフト層１２のうちのトレンチ１５の底面と接する部分（すなわち、第２領域１２ｂ）と下部電極２０との間の電位差を小さくできる。したがって、ゲート電極１７とドリフト層１２との間に配置されているゲート絶縁膜１６に供給される電荷を低減でき、スイッチング損失をさらに低減できる。
Therefore, as compared with the case where the
また、ドリフト層１２が第１領域１２ａのみで構成されている場合と比較して、第１領域１２ａより高不純物濃度とされた第２領域１２ｂにてゲート絶縁膜１６に起因する空乏層が広がることを抑制できる。
Further, as compared with the case where the
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、ゲート電極１７の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Third Embodiment)
A third embodiment will be described. In this embodiment, the configuration of the
本実施形態の半導体装置は、図５に示されるように、半導体基板１０の一面１０ａ側のレイアウトにおいて、ゲート電極１７が枠状に形成されている。具体的には、ゲート電極１７は、トレンチ１５の側面に沿って形成されることで枠状とされている。つまり、ゲート電極１７は、トレンチ１５の長手方向における両端（すなわち、図５中のトレンチ１５における紙面上下方向の両端）にも形成されることで枠状とされている。なお、図１は、図５中のI－I線に沿った断面にも相当する。また、半導体基板１０の一面１０ａ側のレイアウトとは、言い換えると、半導体基板１０の一面１０ａ側から視たときということもできる。
In the semiconductor device of this embodiment, as shown in FIG. 5, the
以上説明した本実施形態によれば、ゲート電極１７がトレンチ１５内で一方向に分離した状態で配置されているため、上記第１実施形態と同様の効果を得ることができる。
According to the present embodiment described above, since the
（１）また、本実施形態では、ゲート電極１７が枠状に形成されている。このため、トレンチ１５内で一方向に分離されたゲート電極１７同士の電位差を小さくできる。したがって、ベース層１３のうちのトレンチ１５と接する部分には、反転層が同様に形成され、所定箇所に電流集中が発生することを抑制できる。
(1) Further, in the present embodiment, the
（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、ゲート電極１７の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
(Fourth Embodiment)
A fourth embodiment will be described. In this embodiment, the configuration of the
本実施形態の半導体装置では、図６に示されるように、トレンチ１５は、半導体基板１０にトレンチ１５で囲まれる複数の柱領域１０ｃが点在するように構成されている。本実施形態では、トレンチ１５は、格子状に形成されており、柱領域１０ｃは、半導体基板１０の一面１０ａを構成する部分が矩形状とされている。そして、複数の柱領域１０ｃは、一方向に沿って配列されると共に当該一方向と直交する方向に沿って配置されている。なお、図１は、図６中のI－I線に沿った断面にも相当している。また、本実施形態では、図６中のI－I線に沿った方向が一方向となる。
In the semiconductor device of the present embodiment, as shown in FIG. 6, the
そして、ゲート電極１７は、柱領域１０ｃを囲む部分を有しつつ、それぞれの柱領域１０ｃを囲む部分がトレンチ１５内で一方向にて分離した状態で形成されている。つまり、ゲート電極１７は、柱領域１０ｃを構成するトレンチ１５の側面に沿って配置された部分を有するように形成され、所定断面では、トレンチ１５内で一方向に分離した状態で配置されている。
The
以上説明した本実施形態によれば、ゲート電極１７が一方向に分離した状態で配置されているため、上記第１実施形態と同様の効果を得ることができる。
According to the present embodiment described above, since the
（１）また、本実施形態では、ゲート電極１７が柱領域１０ｃを囲む部分を有するように形成されている。このため、柱領域１０ｃでは、バルクチャネル領域が形成され易くなる。したがって、本実施形態の半導体装置によれば、さらにオン抵抗の低減を図ることができる。
(1) Further, in the present embodiment, the
（第４実施形態の変形例）
上記第４実施形態の変形例について説明する。上記第４実施形態において、図７に示されるように、柱領域１０ｃは、半導体基板１０の一面１０ａを構成する部分が六角形状とされ、ハニカム状に配列されていてもよい。また、図８に示されるように、柱領域１０ｃは、半導体基板１０の一面１０ａを構成する部分が円形状とされていてもよい。このような半導体装置としても、柱領域１０ｃを囲む部分を有しつつ、それぞれの柱領域１０ｃを囲む部分がトレンチ１５内で一方向にて分離した状態となるようにゲート電極１７が形成されることにより、上記第４実施形態と同様の効果を得ることができる。
(Modified example of the fourth embodiment)
A modified example of the fourth embodiment will be described. In the fourth embodiment, as shown in FIG. 7, the pillar region 10c may have a hexagonal shape in a portion constituting one
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
(Other embodiments)
Although the present disclosure has been described in accordance with embodiments, it is understood that the present disclosure is not limited to such embodiments or structures. The present disclosure also includes various variations and variations within a uniform range. In addition, various combinations and forms, as well as other combinations and forms that include only one element, more, or less, are within the scope and scope of the present disclosure.
上記各実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを半導体スイッチング素子の一例として説明した。しかしながら、これは一例を示したに過ぎず、他の構造の半導体スイッチング素子、例えばｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴとしてもよい。さらに、半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記第１実施形態におけるｎ＋型のドレイン領域（すなわち、基板１１）をｐ＋型のコレクタ領域に変更する以外は、上記第１実施形態で説明した縦型ＭＯＳＦＥＴと同様である。なお、ＩＧＢＴとする場合、ソース領域１４がエミッタ領域となる。
In each of the above embodiments, a MOSFET having an n-channel type trench gate structure in which the first conductive type is n-type and the second conductive type is p-type has been described as an example of a semiconductor switching element. However, this is only an example, and a semiconductor switching element having another structure, for example, a MOSFET having a p-channel type trench gate structure in which the conductive type of each component is inverted with respect to the n-channel type may be used. Further, the semiconductor device may have a configuration in which an IGBT having a similar structure is formed in addition to the MOSFET. In the case of the IGBT, it is the same as the vertical MOSFET described in the first embodiment except that the n + type drain region (that is, the substrate 11) in the first embodiment is changed to the p + type collector region. .. In the case of an IGBT, the
また、上記各実施形態では、基板１１、ドリフト層１２、ベース層１３、ソース領域１４等がＳｉＣで構成されるＳｉＣ半導体装置について説明した。しかしながら、上記各実施形態における半導体装置は、基板１１、ドリフト層１２、ベース層１３、ソース領域１４等がシリコン等で構成されていてもよい。
Further, in each of the above embodiments, a SiC semiconductor device in which the
そして、上記各実施形態を組み合わせることもできる。例えば、上記第２実施形態を上記第３、第４実施形態に組み合わせ、ドリフト層１２は、第１領域１２ａおよび第２領域１２ｂを有する構成とされていてもよい。
Then, each of the above embodiments can be combined. For example, the second embodiment may be combined with the third and fourth embodiments, and the
１０ 半導体基板
１０ａ 一面
１１ 基板（第２不純物領域）
１２ ドリフト層
１３ ベース層
１４ ソース領域（第１不純物領域）
１５ トレンチ
１６ ゲート絶縁膜
１７ ゲート電極
１８ 層間絶縁膜
１９ 上部電極（第１電極）
２０ 下部電極（第２電極）
10
12
15
20 Lower electrode (second electrode)
Claims (11)
第１導電型のドリフト層（１２）と、前記ドリフト層上に形成された第２導電型のベース層（１３）と、前記ベース層の表層部に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型の第１不純物領域（１４）と、前記ドリフト層のうちの前記ベース層側と反対側に形成された第１導電型または第２導電型の第２不純物領域（１１）と、を含み、前記第１不純物領域側の面を一面（１０ａ）とし、前記第２不純物領域側の面を他面（１０ｂ）とする半導体基板（１０）と、
前記半導体基板の一面側から前記ベース層よりも深く形成されて前記ドリフト層に達し、側面が前記ベース層および前記第１不純物領域と接する状態で形成されたトレンチ（１５）の壁面にゲート絶縁膜（１６）が配置されると共に、前記ゲート絶縁膜上にゲート電極（１７）が配置された前記トレンチゲート構造と、
前記半導体基板の一面側に形成され、前記ベース層および前記第１不純物領域と電気的に接続される第１電極（１９）と、
前記半導体基板の他面側に形成され、前記第２不純物領域と電気的に接続される第２電極（２０）と、を備え、
前記ゲート電極は、前記半導体基板における面方向の一方向および厚さ方向に沿った所定断面において、前記一方向にて分離した状態で配置されており、
前記ゲート絶縁膜は、前記所定断面において、前記トレンチの底面に配置された部分であって、前記一方向に分離した前記ゲート電極の間の部分が当該ゲート電極から露出しており、
前記所定断面において、前記トレンチの底面に配置されて前記ゲート電極から露出する前記ゲート絶縁膜を覆いつつ、前記一方向に分離した前記ゲート電極の間を埋め込んだ状態で配置されている層間絶縁膜（１８）を有する半導体装置。 A semiconductor device in which a switching element having a trench gate structure is formed.
The first conductive type drift layer (12), the second conductive type base layer (13) formed on the drift layer, and the surface layer portion of the base layer are formed and have a higher impurity concentration than the drift layer. The first impurity region (14) of the first conductive type and the second impurity region (11) of the first conductive type or the second conductive type formed on the side of the drift layer opposite to the base layer side. ), And the surface on the first impurity region side is one surface (10a), and the surface on the second impurity region side is the other surface (10b).
A gate insulating film is formed on the wall surface of the trench (15) formed from one surface side of the semiconductor substrate deeper than the base layer to reach the drift layer, and the side surface is in contact with the base layer and the first impurity region. With the trench gate structure in which (16) is arranged and the gate electrode (17) is arranged on the gate insulating film,
A first electrode (19) formed on one side of the semiconductor substrate and electrically connected to the base layer and the first impurity region.
A second electrode (20) formed on the other surface side of the semiconductor substrate and electrically connected to the second impurity region is provided.
The gate electrodes are arranged in a predetermined cross section along the plane direction and the thickness direction of the semiconductor substrate in a state of being separated in the one direction.
The gate insulating film is a portion arranged on the bottom surface of the trench in the predetermined cross section, and a portion between the gate electrodes separated in one direction is exposed from the gate electrode.
In the predetermined cross section, an interlayer insulating film arranged on the bottom surface of the trench to cover the gate insulating film exposed from the gate electrode and embedded between the gate electrodes separated in one direction. (18) The semiconductor device.
前記トレンチは、底面が前記第２領域に位置している請求項１に記載の半導体装置。 The drift layer has a first region (12a) located on the second impurity region side and is arranged on the first region and located on the base layer side, and has a higher impurity concentration than the first region. It has a second region (12b) and
The semiconductor device according to claim 1, wherein the trench has a bottom surface located in the second region.
前記ゲート電極は、前記柱領域を囲む部分を有しつつ、それぞれの前記柱領域を囲む部分が前記一方向にて分離した状態で形成されている請求項１ないし３のいずれか１つに記載の半導体装置。 The semiconductor substrate is surrounded by the trench, has the base layer and the first impurity region, and has a plurality of pillar regions (10c) arranged along the one direction.
The one according to any one of claims 1 to 3, wherein the gate electrode has a portion surrounding the pillar region, and each portion surrounding the pillar region is formed in a state of being separated in the one direction. Semiconductor device.
前記第１電極は、前記半導体基板の一面上および前記層間絶縁膜上に配置されている請求項１ないし４のいずれか１つに記載の半導体装置。 In the interlayer insulating film, the surface (18a) opposite to the drift layer side is located on the same surface as one surface of the semiconductor substrate.
The semiconductor device according to any one of claims 1 to 4, wherein the first electrode is arranged on one surface of the semiconductor substrate and on the interlayer insulating film.
前記第１不純物領域は、ソース領域とされ、
前記第２不純物領域は、第１導電型のドレイン領域とされている請求項１ないし７のいずれか１つに記載の半導体装置。 The switching element is a MOSFET and
The first impurity region is defined as a source region.
The semiconductor device according to any one of claims 1 to 7, wherein the second impurity region is a drain region of the first conductive type.
前記第１不純物領域は、エミッタ領域とされ、
前記第２不純物領域は、第２導電型のコレクタ領域とされている請求項１ないし７のいずれか１つに記載の半導体装置。 The switching element is an IGBT, and the switching element is an IGBT.
The first impurity region is defined as an emitter region.
The semiconductor device according to any one of claims 1 to 7, wherein the second impurity region is a second conductive type collector region.
前記半導体基板の一面側から前記ベース層よりも深く形成されて前記ドリフト層に達し、側面が前記ベース層および前記第１不純物領域と接する状態で形成されたトレンチ（１５）の壁面にゲート絶縁膜（１６）が配置されると共に、前記ゲート絶縁膜上にゲート電極（１７）が配置されたトレンチゲート構造と、
前記半導体基板の一面側に形成され、前記ベース層および前記第１不純物領域と電気的に接続される第１電極（１９）と、
前記半導体基板の他面側に形成され、前記第２不純物領域と電気的に接続される第２電極（２０）と、を備え、
前記ゲート電極は、前記半導体基板における面方向の一方向および厚さ方向に沿った所定断面において、前記一方向にて分離した状態で配置されており、
前記ゲート絶縁膜は、所定断面において、前記トレンチの底面に配置された部分であって、前記一方向に分離した前記ゲート電極の間の部分が当該ゲート電極から露出しており、
前記所定断面において、前記トレンチの底面に配置されて前記ゲート電極から露出する前記ゲート絶縁膜を覆いつつ、前記一方向に分離した前記ゲート電極の間を埋め込んだ状態で配置されている層間絶縁膜（１８）を有する半導体装置の製造方法であって、
前記ドリフト層、前記ベース層、前記第１不純物領域が順に積層された前記半導体基板を用意することと、
前記半導体基板の一面側から前記ドリフト層に達するトレンチを形成することと、
前記トレンチの壁面に沿って前記ゲート絶縁膜を構成する絶縁膜（１６０）を形成することと、
前記ゲート絶縁膜上に前記ゲート電極を構成する導電膜（１７０）を形成することと、
前記所定断面において、前記導電膜のうちの前記トレンチの底面上に位置する部分を含む部分を除去することにより、前記一方向にて分離した状態で配置された前記ゲート電極を形成することと、
前記所定断面において、前記トレンチの底面に配置されて前記ゲート電極から露出する前記ゲート絶縁膜を覆いつつ、前記一方向に分離した前記ゲート電極の間を埋め込むように前記層間絶縁膜を形成することと、
前記半導体基板の一面側に前記第１電極を形成することと、
前記半導体基板の他面側に前記第２電極を形成することと、を行う半導体装置の製造方法。 The first conductive type drift layer (12), the second conductive type base layer (13) formed on the drift layer, and the surface layer portion of the base layer are formed and have a higher impurity concentration than the drift layer. The first impurity region (14) of the first conductive type and the second impurity region (11) of the first conductive type or the second conductive type formed on the side of the drift layer opposite to the base layer side. ), And the surface on the first impurity region side is one surface (10a), and the surface on the second impurity region side is the other surface (10b).
A gate insulating film is formed on the wall surface of the trench (15) formed from one surface side of the semiconductor substrate deeper than the base layer to reach the drift layer, and the side surface is in contact with the base layer and the first impurity region. A trench gate structure in which (16) is arranged and a gate electrode (17) is arranged on the gate insulating film.
A first electrode (19) formed on one side of the semiconductor substrate and electrically connected to the base layer and the first impurity region.
A second electrode (20) formed on the other surface side of the semiconductor substrate and electrically connected to the second impurity region is provided.
The gate electrodes are arranged in a predetermined cross section along the plane direction and the thickness direction of the semiconductor substrate in a state of being separated in the one direction.
The gate insulating film is a portion arranged on the bottom surface of the trench in a predetermined cross section, and a portion between the gate electrodes separated in one direction is exposed from the gate electrode.
In the predetermined cross section, an interlayer insulating film arranged on the bottom surface of the trench to cover the gate insulating film exposed from the gate electrode and embedded between the gate electrodes separated in one direction. A method for manufacturing a semiconductor device according to (18).
To prepare the semiconductor substrate in which the drift layer, the base layer, and the first impurity region are laminated in this order.
Forming a trench that reaches the drift layer from one side of the semiconductor substrate,
To form an insulating film (160) constituting the gate insulating film along the wall surface of the trench, and to form the insulating film (160).
Forming a conductive film (170) constituting the gate electrode on the gate insulating film and
By removing a portion of the conductive film including a portion located on the bottom surface of the trench in the predetermined cross section, the gate electrode arranged in a separated state in the one direction is formed.
In the predetermined cross section, the interlayer insulating film is formed so as to embed between the gate electrodes separated in one direction while covering the gate insulating film arranged on the bottom surface of the trench and exposed from the gate electrode. When,
Forming the first electrode on one side of the semiconductor substrate and
A method for manufacturing a semiconductor device, wherein the second electrode is formed on the other surface side of the semiconductor substrate.
前記層間絶縁膜を形成することでは、前記所定断面において、前記ゲート電極のうちの前記トレンチの開口部側の部分を覆いつつ、前記ドリフト層側と反対側の表面（１８ａ）が前記半導体基板の一面よりも盛り上がるようにし、
前記第１電極を形成することの前に、前記半導体基板の一面から盛り上がっている部分の前記層間絶縁膜を除去し、前記層間絶縁膜の表面が前記半導体基板の一面と同一面上に位置するようにする請求項１０に記載の半導体装置の製造方法。 By forming the gate electrode, the portion of the gate electrode on the opening side of the trench is recessed from one surface of the semiconductor substrate in the predetermined cross section.
By forming the interlayer insulating film, the surface (18a) on the side opposite to the drift layer side is the semiconductor substrate while covering the portion of the gate electrode on the opening side of the trench in the predetermined cross section. Make it more exciting than one side,
Before forming the first electrode, the interlayer insulating film in a portion raised from one surface of the semiconductor substrate is removed, and the surface of the interlayer insulating film is located on the same surface as one surface of the semiconductor substrate. The method for manufacturing a semiconductor device according to claim 10.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020191739A JP2022080592A (en) | 2020-11-18 | 2020-11-18 | Semiconductor device and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020191739A JP2022080592A (en) | 2020-11-18 | 2020-11-18 | Semiconductor device and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022080592A true JP2022080592A (en) | 2022-05-30 |
Family
ID=81756948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020191739A Pending JP2022080592A (en) | 2020-11-18 | 2020-11-18 | Semiconductor device and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2022080592A (en) |
-
2020
- 2020-11-18 JP JP2020191739A patent/JP2022080592A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5728992B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP6428489B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| JP5259920B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5353190B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6666671B2 (en) | Semiconductor device | |
| JP2012169385A (en) | Silicon carbide semiconductor device | |
| WO2013128833A1 (en) | Semiconductor device | |
| JP2012169384A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| JP2016092257A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
| JP2006210392A (en) | Semiconductor device and manufacturing method thereof | |
| JP2012023291A (en) | Silicon carbide semiconductor device | |
| JP6170812B2 (en) | Manufacturing method of semiconductor device | |
| JP4699692B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2009088005A (en) | Semiconductor device and method of manufacturing the same | |
| JP2009158681A (en) | Silicon carbide semiconductor device and its manufacturing method | |
| WO2016042738A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2008182106A (en) | Semiconductor device | |
| JP2007300034A (en) | Semiconductor device, and its fabrication process | |
| JP6866792B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP2006303324A (en) | Semiconductor device and its fabrication process | |
| TW201943081A (en) | Semiconductor device and method of manufacturing the same | |
| JP2013201267A (en) | Semiconductor device and method of manufacturing the same | |
| JP2012094920A (en) | Semiconductor device | |
| JP2009246225A (en) | Semiconductor device | |
| JP2006202940A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230807 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240514 |