JP2022071652A - フレキシブル基板及び半導体装置 - Google Patents

フレキシブル基板及び半導体装置 Download PDF

Info

Publication number
JP2022071652A
JP2022071652A JP2020180721A JP2020180721A JP2022071652A JP 2022071652 A JP2022071652 A JP 2022071652A JP 2020180721 A JP2020180721 A JP 2020180721A JP 2020180721 A JP2020180721 A JP 2020180721A JP 2022071652 A JP2022071652 A JP 2022071652A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
region
circuit
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020180721A
Other languages
English (en)
Other versions
JP2022071652A5 (ja
Inventor
桂 今藤
Katsura Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020180721A priority Critical patent/JP2022071652A/ja
Priority to US17/450,579 priority patent/US11605585B2/en
Publication of JP2022071652A publication Critical patent/JP2022071652A/ja
Publication of JP2022071652A5 publication Critical patent/JP2022071652A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】実装信頼性を向上することができるフレキシブル基板及び半導体装置を提供する。【解決手段】フレキシブル基板は、第１部品に接続される第１回路を含む第１領域と、第２部品に接続される第２回路を含む第２領域と、前記第１領域と前記第２領域との間に設けられ、前記第１回路と前記第２回路とを接続する第３回路を含む接続領域と、前記第１領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第１ビア導体と、前記第２領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第２ビア導体と、を有する。【選択図】図５

Description

本開示は、フレキシブル基板及び半導体装置に関する。
半導体素子が実装される２つの実装領域と、これら２つの実装領域を接続する接続領域とを備え、接続領域にて折り曲げられて使用される回路基板が提案されている（特許文献１）。
国際公開第２０１４／１０３７７２号
従来の回路基板では、接続領域が折り曲げられた時に、回路基板と半導体素子とを接続するはんだ等の接続部材の近傍でクラックが発生したり、実装領域内の回路にクラックが発生したりすることがある。このようなクラックの発生は実装信頼性の低下につながる。
本開示は、実装信頼性を向上することができるフレキシブル基板及び半導体装置を提供することを目的とする。
本開示の一形態によれば、第１部品に接続される第１回路を含む第１領域と、第２部品に接続される第２回路を含む第２領域と、前記第１領域と前記第２領域との間に設けられ、前記第１回路と前記第２回路とを接続する第３回路を含む接続領域と、前記第１領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第１ビア導体と、前記第２領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第２ビア導体と、を有するフレキシブル基板が提供される。
開示の技術によれば、実装信頼性を向上することができる。
実施形態に係るフレキシブル基板を示す上面図である。 実施形態に係るフレキシブル基板を示す断面図（その１）である。 実施形態に係るフレキシブル基板を示す断面図（その２）である。 実施形態に係るフレキシブル基板の使用形態の一例を示す断面図（その１）である。 実施形態に係るフレキシブル基板の使用形態の一例を示す断面図（その２）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その１）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その２）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その３）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その４）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その５）である。 実施形態に係るフレキシブル基板の製造方法を示す断面図（その６）である。 第１変形例に係るフレキシブル基板を示す断面図である。 第２変形例に係るフレキシブル基板を示す断面図である。 第３変形例に係るフレキシブル基板を示す断面図である。 第４変形例に係るフレキシブル基板を示す断面図である。
本願発明者は、従来の回路基板において、クラックが発生する機構について鋭意検討を行った。この結果、接続領域が折り曲げられ時に樹脂絶縁層に生じる引張応力及び圧縮応力が実装領域にも及ぶが、樹脂絶縁層と半導体素子との間で弾性率が大きく相違するため、はんだ等の接続部材の近傍に大きな応力が作用することが明らかになった。また、接続部材の近傍に作用する応力が実装領域内の回路にも伝達することも明らかになった。
本願発明者による鋭意検討の結果、このような機構で、接続領域が折り曲げられ時に実装領域内に応力が発生し、クラックが発生することが判明した。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
［フレキシブル基板の構造］
まず、実施形態に係るフレキシブル基板の構造ついて説明する。図１は、実施形態に係るフレキシブル基板を示す上面図である。図２及び図３は、実施形態に係るフレキシブル基板を示す断面図である。図２は、図１中のII-II線に沿った断面図に相当し、図３は、図１中のIII-III線に沿った断面図に相当する。
図１及び図２に示すように、実施形態に係るフレキシブル基板１は、第１領域１１と、第２領域１２と、接続領域１０とを有する。第１領域１１は、半導体素子（図４参照）等の第１部品が実装される領域であり、第１部品に接続される第１回路１１Ｘを含む。第２領域１２は、半導体素子（図４参照）等の第２部品が実装される領域であり、第２部品に接続される第２回路１２Ｘを含む。接続領域１０は、第１領域１１と第２領域１２との間に設けられ、第１回路と第２回路とを接続する第３回路１０Ｘを含む。
詳細は後述するが、第１領域１１と接続領域１０との間に第１ビア導体が設けられ、第２領域１２と接続領域１０との間に第２ビア導体が設けられている。第１ビア導体及び第２ビア導体の数は限定されないが、複数の第１ビア導体及び複数の第２ビア導体が設けられていてもよい。
図２及び図３に示すように、フレキシブル基板１は、互いに積層された複数の樹脂絶縁層、例えば３つの第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３を含む。第２樹脂絶縁層１３２が第１樹脂絶縁層１３１と第３樹脂絶縁層１３３との間に設けられている。本開示では、第１樹脂絶縁層１３１からみて第２樹脂絶縁層１３２がある側を上側という。但し、フレキシブル基板１は天地逆の状態で用いることができ、又は任意の角度で配置できる。又、平面視とは対象物を第３樹脂絶縁層１３３の第２樹脂絶縁層１３２側の面とは反対側の面の法線方向から視ることをいうものとする。第２樹脂絶縁層１３２が第１樹脂絶縁層１３１上に設けられ、第３樹脂絶縁層１３３が第２樹脂絶縁層１３２上に設けられている。第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３は、例えば、エポキシ系樹脂、ポリイミド系樹脂等の絶縁樹脂を含む樹脂層である。第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３が、シリカ等のフィラーを含有していてもよい。
フレキシブル基板１は、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４を含む。第１配線層１２１は第１樹脂絶縁層１３１の下面側に位置し、第２配線層１２２は第１樹脂絶縁層１３１と第２樹脂絶縁層１３２との間に位置し、第３配線層１２３は第２樹脂絶縁層１３２と第３樹脂絶縁層１３３との間に位置し、第４配線層１２４は第３樹脂絶縁層１３３の上面側に位置する。第１配線層１２１は第１樹脂絶縁層１３１に埋め込まれるようにして形成されていてもよい。第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４は、例えば、銅を含む導電層である。
第１樹脂絶縁層１３１に第１配線層１２１の接続部に到達するビアホール１４１が形成され、第２配線層１２２の一部がビアホール１４１を通じて第１配線層１２１に接続されている。第２樹脂絶縁層１３２に第２配線層１２２の接続部に到達するビアホール１４２が形成され、第３配線層１２３の一部がビアホール１４２を通じて第２配線層１２２に接続されている。第３樹脂絶縁層１３３に第３配線層１２３の接続部に到達するビアホール１４３が形成され、第４配線層１２４の一部がビアホール１４３を通じて第３配線層１２３に接続されている。
第３樹脂絶縁層１３３の上面上にソルダレジスト層１５１が形成され、第１配線層１２１及び第１樹脂絶縁層１３１の下面上にソルダレジスト層１５２が形成されている。ソルダレジスト層１５１に第４配線層１２４の接続部に達する開口部１４４が形成され、ソルダレジスト層１５２に第１配線層１２１の接続部に達する開口部１４５が形成されている。第４配線層１２４の開口部１４４から露出する部分と、第１配線層１２１の開口部１４５から露出する部分とに表面処理が施されて表面処理層が形成されていてもよい。表面処理層としては、金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施して有機被膜を形成したりできる。金属層の例としては、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）、Ｐｄ／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）、Ｓｎ層、Ａｕ層、Ａｇ層等を挙げることができる。Ｎｉ層に代えて、Ｐ又はＢを含むＮｉ合金層が用いられてもよい。また、Ｐｄ層に代えて、Ｐを含むＰｄ合金層が用いられてもよい。
第１領域１１では、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４が第１回路１１Ｘを構成する。第２領域１２では、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４が第２回路１２Ｘを構成する。接続領域では、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４が第３回路１０Ｘを構成する。第３回路１０Ｘは第１回路１１Ｘ及び第２回路１２Ｘに電気的に接続されており、第１回路１１Ｘと第２回路１２Ｘとは第３回路１０Ｘを介して互いに電気的に接続されている。
なお、接続領域１０内には、ビアホール１４１、１４２及び１４３のいずれもが形成されていなくてもよい。接続領域１０内では、第１配線層１２１、第２配線層１２２、第３配線層１２３及び第４配線層１２４が互いに接続されていなくてもよい。接続領域１０内では、第１配線層１２１及び第４配線層１２４が設けられていなくてもよい。
第１領域１１と接続領域１０との間に、第１配線層１２１の一部である第１配線層１２１Ａが設けられ、第２配線層１２２の一部である第２配線層１２２Ａが設けられ、第３配線層１２３の一部である第３配線層１２３Ａが設けられ、第４配線層１２４の一部である第４配線層１２４Ａが設けられている。ただし、第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａは、第１回路１１Ｘ、第２回路１２Ｘ及び第３回路１０Ｘから電気的に絶縁されている。
第１領域１１と接続領域１０との間において、第１樹脂絶縁層１３１にビアホール１４１Ａが形成され、第２樹脂絶縁層１３２にビアホール１４２Ａが形成され、第３樹脂絶縁層１３３にビアホール１４３Ａが形成されている。第２配線層１２２Ａの一部がビアホール１４１Ａを通じて第１配線層１２１Ａに接続され、第３配線層１２３Ａの一部がビアホール１４２Ａを通じて第２配線層１２２Ａに接続され、第４配線層１２４Ａの一部がビアホール１４３Ａを通じて第３配線層１２３Ａに接続されている。第２配線層１２２Ａのビアホール１４１Ａ内の部分と、第３配線層１２３Ａのビアホール１４２Ａ内の部分と、第４配線層１２４Ａのビアホール１４３Ａ内の部分とは第１ビア導体の一例である。
平面視で、ビアホール１４１Ａ、ビアホール１４２Ａ及びビアホール１４３Ａが互いに重なり合い、第１領域１１と接続領域１０との間の第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａによりスタックビア構造が構成されていてもよい。
第２領域１２と接続領域１０との間に、第１配線層１２１の一部である第１配線層１２１Ｂが設けられ、第２配線層１２２の一部である第２配線層１２２Ｂが設けられ、第３配線層１２３の一部である第３配線層１２３Ｂが設けられ、第４配線層１２４の一部である第４配線層１２４Ｂが設けられている。ただし、第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂは、第１回路１１Ｘ、第２回路１２Ｘ及び第３回路１０Ｘから電気的に絶縁されている。
第２領域１２と接続領域１０との間において、第１樹脂絶縁層１３１にビアホール１４１Ｂが形成され、第２樹脂絶縁層１３２にビアホール１４２Ｂが形成され、第３樹脂絶縁層１３３にビアホール１４３Ｂが形成されている。第２配線層１２２Ｂの一部がビアホール１４１Ｂを通じて第１配線層１２１Ｂに接続され、第３配線層１２３Ｂの一部がビアホール１４２Ｂを通じて第２配線層１２２Ｂに接続され、第４配線層１２４Ｂの一部がビアホール１４３Ｂを通じて第３配線層１２３Ｂに接続されている。第２配線層１２２Ｂのビアホール１４１Ｂ内の部分と、第３配線層１２３Ｂのビアホール１４２Ｂ内の部分と、第４配線層１２４Ｂのビアホール１４３Ｂ内の部分とは第２ビア導体の一例である。
平面視で、ビアホール１４１Ｂ、ビアホール１４２Ｂ及びビアホール１４３Ｂが互いに重なり合い、第２領域１２と接続領域１０との間の第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂによりスタックビア構造が構成されていてもよい。
第１領域１１と接続領域１０との間において、ソルダレジスト層１５１に第４配線層１２４Ａの接続部に達する開口部１４４Ａが形成され、ソルダレジスト層１５２に第１配線層１２１Ａの接続部に達する開口部１４５Ａが形成されていてもよい。
［フレキシブル基板の作用効果］
次に、フレキシブル基板１の作用効果について説明する。フレキシブル基板１は、第１領域１１に第１部品が実装され、第２領域１２に第２部品が実装されて使用される。図４及び図５は、実施形態に係るフレキシブル基板１の使用形態の一例を示す断面図である。図４及び図５に示す構造は半導体装置の一例である。
図４に示すように、第１領域１１に、集積回路（integrated circuit：ＩＣ）チップ等の半導体素子２１０が実装される。半導体素子２１０は複数の外部接続端子２１１を備えており、外部接続端子２１１と第４配線層１２４の開口部１４４から露出した部分とがはんだ等の接続部材２１２を用いて接続される。また、半導体素子２１０とソルダレジスト層１５１との間にアンダーフィル２１３が設けられてもよい。半導体素子２１０は第１部品の一例である。
図４に示すように、第２領域１２にＩＣチップ等の半導体素子２２０が実装される。半導体素子２２０は複数の外部接続端子２２１を備えており、外部接続端子２２１と第４配線層１２４の開口部１４４から露出した部分とがはんだ等の接続部材２２２を用いて接続される。また、半導体素子２２０とソルダレジスト層１５１との間にアンダーフィル２２３が設けられてもよい。半導体素子２２０は第２部品の一例である。
図５に示すように、フレキシブル基板１は、第１領域１１に第１部品が実装され、第２領域１２に第２部品が実装された後、接続領域１０を折り曲げて使用することができる。
図５には、ソルダレジスト層１５１を外側、ソルダレジスト層１５２を内側にしてフレキシブル基板１が折り曲げられた状態を示してある。この場合、接続領域１０内において、概ね、フレキシブル基板１の主面に平行な方向で、第１樹脂絶縁層１３１に圧縮方向の応力が作用し、第３樹脂絶縁層１３３に引張方向の応力が作用し、第２樹脂絶縁層１３２にこれらの応力に釣り合う応力が作用し、接続領域１０内で第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３が伸縮する。
本実施形態では、接続領域１０と第１領域１１との間に第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａが設けられ、第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａの弾性率は第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３の弾性率よりも大きい。つまり、第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａは、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３よりも変形しにくい。従って、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３が伸縮しても、第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａにより第１領域１１内の歪が緩和される。
同様に、接続領域１０と第２領域１２との間に第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂが設けられ、第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂの弾性率は第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３の弾性率よりも大きい。つまり、第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂは、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３よりも変形しにくい。従って、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３が伸縮しても、第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂにより第２領域１２内の歪が緩和される。
従って、接続領域１０が折り曲げられても、接続部材２１２の近傍及び接続部材２２２の近傍でのクラックを抑制することができ、第１回路１１Ｘ及び第２回路１２Ｘ内でのクラックを抑制することができる。
また、ソルダレジスト層１５１に開口部１４４Ａ及び１４４Ｂが形成され、ソルダレジスト層１５２に開口部１４５Ａ及び１４５Ｂが形成されているため、接続領域１０内のソルダレジスト層１５１及び１５２に生じた伸縮の影響が第１領域１１及び第２領域１２に及びにくい。
また、第１ビア導体に含まれる第１配線層１２１Ａ、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａのいずれかにクラックが生じたとしても、第１ビア導体は第１回路１１Ｘ、第２回路１２Ｘ及び第３回路１０Ｘから電気的に絶縁されているため、図５に示す半導体装置の電気的特性には影響が及びにくい。同様に、第２ビア導体に含まれる第１配線層１２１Ｂ、第２配線層１２２Ｂ、第３配線層１２３Ｂ及び第４配線層１２４Ｂのいずれかにクラックが生じたとしても、第２ビア導体は第１回路１１Ｘ、第２回路１２Ｘ及び第３回路１０Ｘから電気的に絶縁されているため、図５に示す半導体装置の電気的特性には影響が及びにくい。
半導体素子２１０及び２２０は、ＩＣチップに限定されず、メモリチップ又はコンデンサ等が用いられてもよい。また、第１部品及び第２部品は半導体素子等の電子部品に限定されず、コネクタ等が第１部品又は第２部品として用いられてもよい。
［フレキシブル基板の製造方法］
次に、フレキシブル基板１の製造方法について説明する。図６～図１１は、実施形態に係るフレキシブル基板の製造方法を示す断面図である。
先ず、図６（ａ）に示すように、支持体１１０を準備する。支持体１１０としては、例えば、基材１１１と、基材１１１の主面に形成された銅箔１１２とを備える銅張積層板を用いる。基材１１１と銅箔１１２との間に接着層が設けられていてもよい。基材１１１としては、例えば、ガラス繊維やアラミド繊維等の織布や不織布（図示せず）にエポキシ系樹脂等の絶縁樹脂を含侵させたものを用いることができる。
次に、図６（ｂ）に示すように、銅箔１１２上に第１配線層１２１を形成する。第１配線層１２１は、第１領域１１と接続領域１０との間に位置し、他の部分から独立する第１配線層１２１Ａと、第２領域１２と接続領域１０との間に位置し、他の部分から独立する第１配線層１２１Ｂとを含むように形成する。第１配線層１２１は、例えばセミアディティブ（Semi Additive Process：ＳＡＰ）法により形成することができる。例えば、銅箔１１２の表面に、所望の位置に開口部を有するレジスト層を形成する。開口部は、第１配線層１２１に対応する部分の銅箔１１２を露出するように形成される。レジスト層の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。続いて、レジスト層をめっきマスクとして、銅箔１１２の表面に、銅箔１１２をめっき給電層に利用する電解めっき（電解銅めっき）を施し、第１配線層１２１を形成する。そして、レジスト層を例えばアルカリ性の剥離液にて除去する。
次に、図７（ａ）に示すように、銅箔１１２上に第１配線層１２１を覆うようにして未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１樹脂絶縁層１３１を形成する。第１樹脂絶縁層１３１は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第１樹脂絶縁層１３１を形成してもよい。
次に、図７（ｂ）に示すように、第１樹脂絶縁層１３１をレーザで加工することにより、第１配線層１２１の接続部に到達するビアホール１４１を第１樹脂絶縁層１３１に形成する。ビアホール１４１の形成後に、必要に応じてデスミア処理を行ってもよい。ビアホール１４１は、第１配線層１２１Ａの接続部に到達するビアホール１４１Ａと、第１配線層１２１Ｂの接続部に到達するビアホール１４１Ｂとを含むように形成する。
次に、図８（ａ）に示すように、ビアホール１４１内のビア導体を介して第１配線層１２１に接続される第２配線層１２２を第１樹脂絶縁層１３１上に形成する。第２配線層１２２は、ビアホール１４１Ａ内のビア導体を介して第１配線層１２１Ａに接続される第２配線層１２２Ａと、ビアホール１４１Ｂ内のビア導体を介して第１配線層１２１Ｂに接続される第２配線層１２２Ｂとを含むように形成する。第２配線層１２２Ａ及び第２配線層１２２Ｂは、第２配線層１２２の他の部分から電気的に絶縁されるように形成する。第２配線層１２２は、例えばセミアディティブ法により形成することができる。例えば、まず、第１樹脂絶縁層１３１の表面にシード層を無電解めっき法により形成する。シード層上に所定の箇所に開口部を有するレジスト層を形成する。レジスト層の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。続いて、レジスト層をめっきマスクとし、シード層をめっき給電層に利用する電解めっき（電解銅めっき）を施し、電解めっき層を形成する。そして、レジスト層を例えばアルカリ性の剥離液にて除去し、電解めっき層をエッチングマスクとして不要なシード層を除去する。これにより、第２配線層１２２が形成される。第２配線層１２２をサブトラクティブ法により形成してもよい。
次に、図８（ｂ）に示すように、第１樹脂絶縁層１３１上に第２配線層１２２を覆うように第２樹脂絶縁層１３２を形成する。第２樹脂絶縁層１３２は、第１樹脂絶縁層１３１と同様の方法で形成することができる。
次に、図９（ａ）に示すように、第２配線層１２２の接続部に到達するビアホール１４２を第２樹脂絶縁層１３２に形成する。ビアホール１４２は、第２配線層１２２Ａの接続部に到達するビアホール１４２Ａと、第２配線層１２２Ｂの接続部に到達するビアホール１４２Ｂとを含むように形成する。ビアホール１４２は、ビアホール１４１と同様の方法で形成することができる。ビアホール１４２の形成後に、必要に応じてデスミア処理を行ってもよい。更に、ビアホール１４２内のビア導体を介して第２配線層１２２に接続される第３配線層１２３を第２樹脂絶縁層１３２上に形成する。第３配線層１２３は、ビアホール１４２Ａ内のビア導体を介して第２配線層１２２Ａに接続される第３配線層１２３Ａと、ビアホール１４２Ｂ内のビア導体を介して第２配線層１２２Ｂに接続される第３配線層１２３Ｂとを含むように形成する。第３配線層１２３Ａ及び第３配線層１２３Ｂは、第３配線層１２３の他の部分から電気的に絶縁されるように形成する。第３配線層１２３は、第２配線層１２２と同様の方法で形成することができる。
次に、図９（ｂ）に示すように、第２樹脂絶縁層１３２上に第３配線層１２３を覆うように第３樹脂絶縁層１３３を形成する。第３樹脂絶縁層１３３は、第１樹脂絶縁層１３１と同様の方法で形成することができる。
次に、図１０（ａ）に示すように、第３配線層１２３の接続部に到達するビアホール１４３を第３樹脂絶縁層１３３に形成する。ビアホール１４３は、第３配線層１２３Ａの接続部に到達するビアホール１４３Ａと、第３配線層１２３Ｂの接続部に到達するビアホール１４３Ｂとを含むように形成する。ビアホール１４３は、ビアホール１４１と同様の方法で形成することができる。ビアホール１４３の形成後に、必要に応じてデスミア処理を行ってもよい。更に、ビアホール１４３内のビア導体を介して第３配線層１２３に接続される第４配線層１２４を第３樹脂絶縁層１３３上に形成する。第４配線層１２４は、ビアホール１４３Ａ内のビア導体を介して第３配線層１２３Ａに接続される第４配線層１２４Ａと、ビアホール１４３Ｂ内のビア導体を介して第３配線層１２３Ｂに接続される第４配線層１２４Ｂとを含むように形成する。第４配線層１２４Ａ及び第４配線層１２４Ｂは、第４配線層１２４の他の部分から電気的に絶縁されるように形成する。第４配線層１２４は、第２配線層１２２と同様の方法で形成することができる。
次に、図１０（ｂ）に示すように、第３樹脂絶縁層１３３上にソルダレジスト層１５１を形成する。その後、ソルダレジスト層１５１に第４配線層１２４の接続部に達する開口部１４４を形成する。開口部１４４は、第４配線層１２４Ａの接続部に到達する開口部１４４Ａと、第４配線層１２４Ｂの接続部に到達する開口部１４４Ｂとを含むように形成する。
ソルダレジスト層１５１は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層１５１を形成してもよい。開口部１４４は、露光及び現像により形成することができる。ソルダレジスト層１５１に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、開口部１４４は、レーザ加工又はブラスト処理により形成することができる。
次に、図１１（ａ）に示すように、支持体１１０を第１配線層１２１及び第１樹脂絶縁層１３１から剥離する。
次に、図１１（ｂ）に示すように、第１配線層１２１及び第１樹脂絶縁層１３１の露出した面上にソルダレジスト層１５２を形成する。その後、ソルダレジスト層１５２に第１配線層１２１の接続部に達する開口部１４５を形成する。開口部１４５は、第１配線層１２１Ａの接続部に到達する開口部１４５Ａと、第１配線層１２１Ｂの接続部に到達する開口部１４５Ｂとを含むように形成する。ソルダレジスト層１５２は、ソルダレジスト層１５１と同様の方法で形成することができ、開口部１４５は、開口部１４４と同様の方法で形成することができる。
このようにして、実施形態に係るフレキシブル基板１を製造することができる。
なお、支持体１１０の剥離後にソルダレジスト層１５２を形成するのではなく、第１配線層１２１Ａの形成前にソルダレジスト層１５２を支持体１１０上に形成しておき、ソルダレジスト層１５２上に第１配線層１２１Ａ等を形成するようにしてもよい。
［第１変形例］
次に、第１変形例について説明する。図１２は、第１変形例に係るフレキシブル基板を示す断面図である。
図１２に示すように、第１変形例に係るフレキシブル基板１Ａでは、ソルダレジスト層１５１に開口部１４４Ａ及び１４４Ｂが形成されておらず、ソルダレジスト層１５２に開口部１４５Ａ及び１４５Ｂが形成されていない。
他の構成は実施形態と同様である。
第１変形例によっても、接続領域１０が折り曲げられても、接続部材２１２の近傍及び接続部材２２２の近傍でのクラックを抑制することができ、第１回路１１Ｘ及び第２回路１２Ｘ内でのクラックを抑制することができる。
例えば、ソルダレジスト層１５１及び１５２が、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３よりも変形しやすい場合に第１変形例を適用してもよい。
［第２変形例］
次に、第２変形例について説明する。図１３は、第２変形例に係るフレキシブル基板を示す断面図である。
図１３に示すように、第２変形例に係るフレキシブル基板１Ｂでは、ソルダレジスト層１５１及び１５２が第１領域１１及び第２領域１２に設けられているが、接続領域１０には設けられていない。ソルダレジスト層１５１及び１５２は、第１領域１１と接続領域１０との間の第１ビア導体が設けられた領域及び第２領域１２と接続領域１０との間の第２ビア導体が設けられた領域にも設けられていなくてもよい。
他の構成は実施形態と同様である。
第２変形例によっても、接続領域１０が折り曲げられても、接続部材２１２の近傍及び接続部材２２２の近傍でのクラックを抑制することができ、第１回路１１Ｘ及び第２回路１２Ｘ内でのクラックを抑制することができる。
接続領域１０が折り曲げられると、ソルダレジスト層１５１及び１５２も伸縮し、その影響が第１領域１１及び第２領域１２に及ぶおそれがある。接続領域１０内にソルダレジスト層１５１及び１５２が設けられていなければ、ソルダレジスト層１５１の変形の影響を防止することができる。
なお、ソルダレジスト層１５１が、接続領域１０、第１領域１１と接続領域１０との間の第１ビア導体が設けられた領域及び第２領域１２と接続領域１０との間の第２ビア導体が設けられた領域に形成されず、ソルダレジスト層１５２が実施形態と同様に形成されていてもよい。逆に、ソルダレジスト層１５２が、接続領域１０、第１領域１１と接続領域１０との間の第１ビア導体が設けられた領域及び第２領域１２と接続領域１０との間の第２ビア導体が設けられた領域に形成されず、ソルダレジスト層１５１が実施形態と同様に形成されていてもよい。すなわち、ソルダレジスト層１５１、１５２の一方が、接続領域１０、第１領域１１と接続領域１０との間の第１ビア導体が設けられた領域及び第２領域１２と接続領域１０との間の第２ビア導体が設けられた領域に形成され、他方が形成されていなくてもよい。
例えば、第１樹脂絶縁層１３１が外側、第３樹脂絶縁層１３３が内側となるように接続領域１０が折り曲げられる場合、ソルダレジスト層１５１及び１５２が、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３よりも変形しやすいのであれば、接続領域１０にソルダレジスト層１５１のみを設けるようにしてもよい。逆に、ソルダレジスト層１５１及び１５２が、第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３よりも変形しにくいのであれば、接続領域１０にソルダレジスト層１５２のみを設けるようにしてもよい。
［第３変形例］
次に、第３変形例について説明する。図１４は、第３変形例に係るフレキシブル基板を示す断面図である。
実施形態に係るフレキシブル基板１では、図２に示すように、第２配線層１２２Ａ、第３配線層１２３Ａ及び第４配線層１２４Ａのビア導体が平面視で第１配線層１２１Ａと重なり合う。すなわち、スタックビア構造が構成されている。これに対し、第３変形例に係るフレキシブル基板１Ｃでは、図１４に示すように、一部のビア導体が、平面視で第１配線層１２１Ａからずれた位置に設けられている。つまり、第３変形例では、スタックビア構造が構成されていない。
他の構成は実施形態と同様である。
第３変形例によっても、接続領域１０が折り曲げられても、接続部材２１２の近傍及び接続部材２２２の近傍でのクラックを抑制することができ、第１回路１１Ｘ内でのクラックを抑制することができる。
なお、第２ビア導体においても、スタックビア構造が構成されていなくても、第２回路１２Ｘ内でのクラックを抑制することができる。
［第４変形例］
次に、第４変形例について説明する。図１５は、第４変形例に係るフレキシブル基板を示す断面図である。
実施形態に係るフレキシブル基板１では、図２に示すように、第１配線層１２１Ａに第２配線層１２２Ａが接続され、第２配線層１２２Ａに第３配線層１２３Ａが接続され、第３配線層１２３Ａに第４配線層１２４Ａが接続されている。これに対し、第４変形例に係るフレキシブル基板１Ｄでは、図１５に示すように、第２樹脂絶縁層１３２にビアホール１４２Ｂが形成されておらず、第３配線層１２３Ａが第２配線層１２２Ａに接続されていない。
他の構成は実施形態と同様である。
第１樹脂絶縁層１３１、第２樹脂絶縁層１３２及び第３樹脂絶縁層１３３のうちで、接続領域１０が折り曲げられた時に最も大きく変形する層は、外側に位置する第１樹脂絶縁層１３１及び第３樹脂絶縁層１３３である。従って、第２配線層１２２Ａ及び第４配線層１２４Ａにビア導体が設けられていれば、第３配線層１２３Ａにビア導体が設けられていなくても、第１領域１１内での歪を緩和することができる。このため、第４変形例によっても、接続領域１０が折り曲げられても、接続部材２１２の近傍及び接続部材２２２の近傍でのクラックを抑制することができ、第１回路１１Ｘ内でのクラックを抑制することができる。
また、必ずしも最表層に位置する絶縁層である第２配線層１２２Ａ、第４配線層１２４Ａの両方内にビア導体が設けられている必要はなく、いずれか一方内にビア導体が設けられていればよい。この場合、接続領域１０が折り曲げられた際に、最も外側に位置する絶縁層内にビア導体が設けられていることが好ましい。
なお、第２ビア導体においても、第３配線層１２３Ｂにビア導体が設けられていなくても、第２回路１２Ｘ内でのクラックを抑制することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ：フレキシブル基板
１０：接続領域
１０Ｘ：第３回路
１１：第１領域
１１Ｘ：第１回路
１２：第２領域
１２Ｘ：第２回路
１２１、１２１Ａ、１２１Ｂ：第１配線層
１２２、１２２Ａ、１２２Ｂ：第２配線層
１２３、１２３Ａ、１２３Ｂ：第３配線層
１２４、１２４Ａ、１２４Ｂ：第４配線層
１３１：第１樹脂絶縁層
１３２：第２樹脂絶縁層
１３３：第３樹脂絶縁層
２１０、２２０：半導体素子

Claims (9)

  1. 第１部品に接続される第１回路を含む第１領域と、
    第２部品に接続される第２回路を含む第２領域と、
    前記第１領域と前記第２領域との間に設けられ、前記第１回路と前記第２回路とを接続する第３回路を含む接続領域と、
    前記第１領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第１ビア導体と、
    前記第２領域と前記接続領域との間に設けられ、前記第１回路、前記第２回路及び前記第３回路から電気的に絶縁された第２ビア導体と、
    を有することを特徴とするフレキシブル基板。
  2. 前記接続領域が曲げられて使用されることを特徴とする請求項１に記載のフレキシブル基板。
  3. 前記第１回路、前記第２回路、前記第３回路、前記第１ビア導体及び前記第２ビア導体を内部に含む複数の絶縁層を有し、
    前記第１ビア導体及び前記第２ビア導体は、少なくとも前記複数の絶縁層のうちで最表層に位置する絶縁層のいずれか一方内に設けられていることを特徴とする請求項１又は２に記載のフレキシブル基板。
  4. 前記第１ビア導体及び前記第２ビア導体は、前記接続領域が折り曲げられた際に、最も外側に位置する絶縁層内に設けられていることを特徴とする請求項３に記載のフレキシブル基板。
  5. 前記第１ビア導体は、前記複数の絶縁層のすべての絶縁層内に設けられており、前記絶縁層の厚さ方向で互いに接続されていることを特徴とする請求項３又は４に記載のフレキシブル基板。
  6. 前記第２ビア導体は、前記複数の絶縁層のすべての絶縁層内に設けられており、前記絶縁層の厚さ方向で互いに接続されていることを特徴とする請求項５に記載のフレキシブル基板。
  7. 前記第１領域及び前記第２領域を覆うソルダレジスト層を有し、
    前記接続領域は前記ソルダレジスト層から露出していることを特徴とする請求項１乃至６のいずれか１項に記載のフレキシブル基板。
  8. 前記接続領域に、前記第３回路に接続されるビア導体が設けられていないことを特徴とする請求項１乃至７のいずれか１項に記載のフレキシブル基板。
  9. 請求項１乃至８のいずれか１項に記載のフレキシブル基板と、
    前記第１領域に実装され、前記第１回路に接続された第１部品と、
    前記第２領域に実装され、前記第２回路に接続された第２部品と、
    を有することを特徴とする半導体装置。
JP2020180721A 2020-10-28 2020-10-28 フレキシブル基板及び半導体装置 Pending JP2022071652A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020180721A JP2022071652A (ja) 2020-10-28 2020-10-28 フレキシブル基板及び半導体装置
US17/450,579 US11605585B2 (en) 2020-10-28 2021-10-12 Flexible substrate and semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020180721A JP2022071652A (ja) 2020-10-28 2020-10-28 フレキシブル基板及び半導体装置

Publications (2)

Publication Number Publication Date
JP2022071652A true JP2022071652A (ja) 2022-05-16
JP2022071652A5 JP2022071652A5 (ja) 2023-10-11

Family

ID=81257082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020180721A Pending JP2022071652A (ja) 2020-10-28 2020-10-28 フレキシブル基板及び半導体装置

Country Status (2)

Country Link
US (1) US11605585B2 (ja)
JP (1) JP2022071652A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6444921B1 (en) * 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP2008112849A (ja) * 2006-10-30 2008-05-15 Toshiba Corp プリント配線板、プリント配線板の屈曲加工方法および電子機器
TWI365524B (en) * 2007-10-04 2012-06-01 Unimicron Technology Corp Stackable semiconductor device and fabrication method thereof
WO2012093462A1 (ja) * 2011-01-07 2012-07-12 パナソニック株式会社 光電気複合フレキシブル配線板
CN204425813U (zh) 2012-12-29 2015-06-24 株式会社村田制作所 电路基板
US20150373830A1 (en) * 2014-06-19 2015-12-24 Kabushiki Kaisha Toshiba Composite substrate including foldable portion
JP6470524B2 (ja) * 2014-08-12 2019-02-13 日本メクトロン株式会社 伸縮性フレキシブルプリント基板および伸縮性フレキシブルプリント基板の製造方法
CN211909269U (zh) * 2017-11-16 2020-11-10 株式会社村田制作所 树脂多层基板、电子部件及其安装构造

Also Published As

Publication number Publication date
US20220130739A1 (en) 2022-04-28
US11605585B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
US9363891B2 (en) Printed wiring board and method for manufacturing the same
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
KR101985020B1 (ko) 배선기판의 제조방법
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
CN1882224B (zh) 配线基板及其制造方法
JP4361826B2 (ja) 半導体装置
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
TW200938020A (en) Part built-in wiring board, and manufacturing method for the part built-in wiring board
JP2013150013A (ja) 半導体装置
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR102231101B1 (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160149612A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR20090037811A (ko) 배선 기판
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US11019722B2 (en) Wiring substrate
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP7148278B2 (ja) 配線基板及びその製造方法
JP2022071652A (ja) フレキシブル基板及び半導体装置
JP2015195308A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240617