JP2022055716A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2022055716A
JP2022055716A JP2020163298A JP2020163298A JP2022055716A JP 2022055716 A JP2022055716 A JP 2022055716A JP 2020163298 A JP2020163298 A JP 2020163298A JP 2020163298 A JP2020163298 A JP 2020163298A JP 2022055716 A JP2022055716 A JP 2022055716A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
end faces
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020163298A
Other languages
English (en)
Inventor
一樹 山田
Kazuki Yamada
稚明 村井
Wakaaki Murai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020163298A priority Critical patent/JP2022055716A/ja
Publication of JP2022055716A publication Critical patent/JP2022055716A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Figure 2022055716000001
【課題】 内部電極層の高連続率を実現することができるセラミック電子部品およびその製造方法を提供する。
【解決手段】 セラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が、対向する2端面の少なくともいずれか一方に露出するように形成された積層チップを備え、前記内部電極層には、前記2端面が対向する方向と前記複数の内部電極層が積層される方向で形成される断面において、前記内部電極層内に閉塞する複数の空隙が、前記2端面が対向する方向に沿って間隔を空けて並ぶように設けられていることを特徴とする。
【選択図】 図5

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサなどのセラミック電子部品が開発されている(例えば、特許文献1,2参照)。電子機器の小型化に伴い、電子機器に搭載されるセラミック電子部品についても、さらなる小型化が求められている。セラミック電子部品の基本特性である容量値は、誘電率が同等の誘電体材料を用いた場合に、誘電体層の厚さ、誘電体層の面積、および誘電体層の積層数で規定される。セラミック電子部品では、誘電体層とほぼ同数の内部電極層が設けられており、体積に占める内部電極層の割合が大きくなっている。制限された体積からより大きな容量を取り出すためには、内部電極層を薄くし、内部電極層の積層数を多くすることが望まれる。
特開平8-078267号公報 特開2001-122660号公報
しかしながら、内部電極層を薄くすると、内部電極層の連続率が低下するおそれがある。
本発明は、上記課題に鑑みなされたものであり、内部電極層の高連続率を実現することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が、対向する2端面の少なくともいずれか一方に露出するように形成された積層チップを備え、前記内部電極層には、前記2端面が対向する方向と前記複数の内部電極層が積層される方向で形成される断面において、前記内部電極層内に閉塞する複数の空隙が、前記2端面が対向する方向に沿って間隔を空けて並ぶように設けられていることを特徴とする。
上記セラミック電子部品において、前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、3%以上、90%以下であってもよい。
上記セラミック電子部品において、前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、15%以上、80%以下であってもよい。
上記セラミック電子部品において、前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、30%以上、65%以下であってもよい。
上記セラミック電子部品において、前記空隙と前記誘電体層との最短距離は、積層方向における前記空隙の長さよりも大きくてもよい。
上記セラミック電子部品において、積層方向における前記空隙の長さは、0.03μm以上、0.8μm以下であってもよい。
上記セラミック電子部品において、前記2端面が対向する方向における前記空隙の長さは、0.03μm以上、5.0μm以下であってもよい。
本発明に係るセラミック電子部品の製造方法は、誘電体グリーンシートに、真空成膜プロセスによって内部電極パターンを成膜することによって積層単位を形成する工程と、前記誘電体グリーンシート同士が対向して貼り合わされ、かつ前記内部電極パターン同士が対向して貼り合わされるように、前記積層単位を積層することで積層体を形成する工程と、前記積層体を略直方体形状にカットし、前記内部電極パターンを、対向する2端面の少なくともいずれか一方に露出させる工程と、前記積層体を焼成する工程と、を含み、前記内部電極パターンから得られる内部電極層において、前記内部電極層内に閉塞する複数の空隙が、前記2端面が対向する方向に沿って間隔を空けて並ぶように、前記焼成する工程の条件を調整することを特徴とする。
本発明によれば、内部電極層の高連続率を実現することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA-A線断面図である。 図1のB-B線断面図である。 内部電極層の連続率を表す図である。 (a)はX軸およびZ軸によって構成されるXZ平面の断面における内部電極層12の拡大図であり、(b)は空隙に関係する各サイズについて説明するための図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は積層工程を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3は、図1のB-B線断面図である。図1~図3で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。なお、図1において、X軸方向(第1方向)は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向(第2方向)は、内部電極層の幅方向である。Z軸方向は、積層方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。1層あたりの誘電体層11の厚みは、例えば、0.01μm以上5.0μm以下であり、または0.1μm以上3.0μm以下であり、または0.2μm以上1.0μm以下である。
誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を主相とするセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。本実施形態においては、当該セラミック材料として、BaTiO(チタン酸バリウム)を用いる。誘電体層11は、例えば、ペロブスカイト構造を有するセラミック材料を主成分とするセラミック原材料粉末を含む誘電体材料を焼成することによって得られる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン15である。すなわち、エンドマージン15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン15は、電気容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン16と称する。すなわち、サイドマージン16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。サイドマージン16も、電気容量を生じない領域である。
電子機器の小型化に伴い、電子機器に搭載される積層セラミックコンデンサ100についても、さらなる小型化が求められている。積層セラミックコンデンサ100の基本特性である容量値は、誘電率が同等の誘電体材料を用いた場合に、誘電体層11の厚さ、誘電体層11の面積、および誘電体層11の積層数で規定される。積層セラミックコンデンサ100では、誘電体層11とほぼ同数の内部電極層12が設けられており、体積に占める内部電極層12の割合が大きくなっている。制限された体積からより大きな容量を取り出すためには、内部電極層12を薄くし、内部電極層12の積層数を多くすることが望まれる。
しかしながら、内部電極層12を薄くすると、内部電極層12の連続率が低下するおそれがある。図4は、連続率を表す図である。図4で例示するように、ある内部電極層12における長さL0の観察領域において、その金属部分の長さL1,L2,・・・,Lnを測定して合計し、金属部分の割合であるΣLn/L0をその層の連続率と定義することができる。
本実施形態に係る積層セラミックコンデンサ100は、内部電極層12の高連続率を実現することができる構成を有している。以下、詳細について説明する。
図5(a)は、X軸およびZ軸によって構成されるXZ平面の断面における内部電極層12の拡大図である。図5(a)で例示するように、内部電極層12には、X軸方向に沿って間隔を空けて並ぶように、内部電極層12内で閉塞された複数の空隙17が設けられている。例えば、Z軸方向における各空隙17の中央位置がX軸方向に沿って並んでいる。例えば、前記空隙17の中央位置は内部電極層12をZ軸方向に5等分したとき中央の1/5の領域内にあればよい。空隙17は、自由面が塑性変形することで応力を緩和する作用を有している。特に、積層チップ10を焼成する際の誘電体層11と内部電極層12との間の熱収縮差に起因する応力を緩和することができる。X軸方向に沿って複数の空隙17が設けられることによって、X軸方向の広い範囲にわたって応力を緩和することができる。それにより、内部電極層12の途切れが抑制され、内部電極層12の高連続率を実現することができる。
なお、空隙17が内部電極層12内で閉塞していることにより、空隙17は誘電体層11に対して露出しなくなる。空隙17が誘電体層11に対して露出しないことで、容量値の低下を抑制することができる。また、空隙17と誘電体層11のセラミックとが接しないため、セラミックに応力が集中せずに、デラミネーション、クラックなどが抑制され、誘電体層11の信頼性が向上する。
例えば、複数の空隙17は、内部電極層12の厚み方向の中央部20%から80%の範囲で、X軸方向に沿って並んでいる。または、複数の空隙17は、内部電極層12の厚み方向の中央部30%から70%の範囲で、X軸方向に沿って並んでいる。または、複数の空隙17は、内部電極層12の厚み方向の中央部40%から60%の範囲で、X軸方向に沿って並んでいる。
図5(b)は、空隙17に関係する各サイズについて説明するための図である。図5(b)で例示するように、内部電極層12の厚みを、寸法1とする。空隙17と、誘電体層11との最短距離を、寸法2とする。X軸方向における空隙17の長さを、寸法3とする。Z軸方向における空隙17の長さを、寸法4とする。X軸方向において隣接する空隙17との間隔を、寸法5とする。
寸法1~寸法5は、内部電極層12の断面のSEM写真を用いて測定することができる。寸法1~寸法5として、それぞれの定義される方向に応じてX軸方向、Y軸方向、Z軸方向に沿って、最大値となる長さを採用する。必要に応じてImageJなどの画像解析ソフトを使用してもよい。
内部電極層12において、各空隙17のX軸方向における合計長さ(各空隙17の寸法3の合計)が小さすぎると、十分に応力が緩和されないおそれがある。そこで、本実施形態においては、内部電極層12のX軸方向の長さに対する、各空隙17のX軸方向における合計長さの割合(存在率)に下限を設けることが好ましい。例えば、当該存在率は、3%以上であることが好ましく、15%以上であることがより好ましく、30%以上であることがさらに好ましい。一方、当該存在率が大きすぎると、内部電極層12が層内で剥離してしまうなどの不具合が生じるおそれがある。そこで、当該存在率に上限を設けることが好ましい。例えば、当該存在率は、90%以下であることが好ましく、80%以下であることがより好ましく、65%以下であることがさらに好ましい。
空隙17は、内部電極層12において、Z軸方向の略中央に位置していることが好ましい。この場合、寸法2>寸法4の関係を実現することができる。この関係が実現されることで、最低限の電極厚さで、誘電体層11と接触する電極厚さを保ちながら応力緩和のための空隙を形成できるため、積層数を増やして容量値を大きくすることができる。
寸法1は、例えば、0.01μm以上5.0μm以下であり、0.05μm以上3.0μm以下であり、0.1μm以上1.0μm以下である。内部電極層12がこのように薄層化されていても、空隙17を設けることで、高連続率を実現することができる。
寸法4が小さすぎると、応力緩和に寄与する空隙のZ軸方向の寸法が短くなるため内部応力によってクラックが発生するなどの不具合が生じるおそれがある。そこで、寸法4に下限を設けることが好ましい。例えば、寸法4は、0.03μm以上であることが好ましく、0.05μm以上であることがより好ましく、0.06μm以上であることがさらに好ましい。一方、寸法4が大きすぎると、積層体における内部電極層数と誘電体層数が少なくなるため、容量値の確保が難しくなるおそれがある。そこで、寸法4に上限を設けることが好ましい。例えば、寸法4は、0.8μm以下であることが好ましく、0.5μm以下であることがより好ましく、0.4μm以下であることがさらに好ましい。
寸法3が小さすぎると、応力緩和に寄与する空隙のX軸方向の寸法が短くなるため、内部応力によってクラックが発生するなどの不具合が生じるおそれがある。そこで、寸法3に下限を設けることが好ましい。例えば、寸法4は、0.03μm以上であることが好ましく、0.05μm以上であることがより好ましく、0.08μm以上であることがさらに好ましい。一方、寸法3が大きすぎると、内部電極層が層内で剥離してしまうなどの不具合が生じるおそれがある。そこで、寸法3に上限を設けることが好ましい。例えば、寸法3は、5.0μm以下であることが好ましく、3.0μm以下であることがより好ましく、2.0μm以下であることがさらに好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Mg)、マンガン(Mn)、バナジウム(V)、クロム(Cr)、希土類元素(イットリウム(Y)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホロミウム(Ho)、エルビウム(Er)、ツリウム(Tm)およびイッテルビウム(Yb))の酸化物、または、コバルト(Co)、ニッケル、リチウム(Li)、ホウ素(B)、ナトリウム(Na)、カリウム(K)もしくはケイ素(Si)を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材51上に例えば厚み0.5μm以上1.0μm以下の誘電体グリーンシート52を塗工して乾燥させる。基材51は、例えば、PET(ポリエチレンテレフタレート)フィルムである。
次に、図7(a)で例示するように、誘電体グリーンシート52上に、真空成膜プロセスによって内部電極パターン53を成膜する。図7(a)では、一例として、誘電体グリーンシート52上に4層の内部電極パターン53が所定の間隔を空けて成膜されている。真空成膜手法は、特に限定されるものではないが、例えば、スパッタリング、蒸着などを用いることができる。内部電極パターン53が成膜された誘電体グリーンシート52を、積層単位とする。
次に、誘電体グリーンシート52を基材51から剥がしつつ、積層単位を積層する。図7(b)で例示するように、誘電体グリーンシート52同士が対向して貼り合わされるように、かつ内部電極パターン53同士が対向して貼り合わされるように、積層単位を積層する。
次に、積層単位が積層されることで得られた積層体の上下にカバーシートを所定数(例えば2~10層)だけ積層して熱圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。図7(b)の例では、点線に沿ってカットする。カバーシートは、誘電体グリーンシート52と同じ成分であってもよく、添加化合物が異なっていてもよい。
(焼成工程)
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極20a,20bの下地層となる金属ペーストをディップ法で塗布し、酸素分圧10-5~10-8atmの還元雰囲気中で1100~1300℃で10分~2時間焼成する。このようにして、積層セラミックコンデンサ100が得られる。なお、2層の誘電体グリーンシート52から1層の誘電体層11が得られる。2層の内部電極パターン53から1層の内部電極層12が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、誘電体グリーンシート52上に真空成膜プロセスで内部電極パターン53を成膜することから、誘電体グリーンシート52と内部電極パターン53との密着性を向上させることができる。例えば、誘電体グリーンシート52上に金属粉末を印刷する場合と比較して、密着性を向上させることができる。それにより、デラミネーションが抑制され、内部電極層12の球状化が抑制され、内部電極層12の高連続率を実現することができる。ここでのデラミネーションとは、誘電体グリーンシート52および内部電極パターン53を同時焼成するときに両者の界面に沿って剥離が生じることである。また、2層の内部電極パターン53を貼り合わせることから、図5(a)で例示したように、内部電極層12のZ軸方向の略中央において、X軸方向に沿って複数の空隙17が間隔を空けて並ぶようになる。それにより、積層チップ10を焼成する際の誘電体層11と内部電極層12との間の熱収縮差に起因する応力を緩和することができる。その結果、内部電極層12の途切れが抑制され、内部電極層12の高連続率を実現することができる。
また、2層の内部電極パターン53から1層の内部電極層12を形成することから、内部電極パターン53の成膜厚みを内部電極層12の厚みの半分程度とすることができる。この場合、1層の内部電極パターン53を成膜するための時間が短縮化されるため、誘電体グリーンシート52が真空プロセスにおける低圧高温雰囲気に晒される時間が短縮される。それにより、誘電体グリーンシート52からのバインダなどの有機溶媒の蒸発量を抑制することができる。
また、誘電体グリーンシート52は一方の面がPETフィルムに覆われて扱われ、他方の面はPETフィルムに覆われていないので、両面間で揮発する溶剤量や密度などに差異が生じ表面の状態が異なっている。本実施形態に係る製造方法によれば、積層後の状態において誘電体グリーンシート52の両面に内部電極パターン53を形成せず、上面にのみ内部電極パターン53を形成しているため、この密着条件に合わせてデラミネーションが発生しないように焼成温度プロファイルを調整すればよく、温度条件幅が広くなる。また、このように製造された積層セラミックコンデンサは、デラミネーションが生じにくい信頼性の高い製品とすることができる。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてPETの基材上に誘電体グリーンシートを塗工した。誘電体グリーンシートの厚みは、0.6μmとした。
次に、誘電体グリーンシート上に、スパッタリングによって内部電極パターンを成膜した。カソードには、Niターゲットを用いた。
次に、誘電体グリーンシートを基材から剥がしつつ、積層単位を積層した。誘電体グリーンシート同士が対向して貼り合わされるように、かつ内部電極パターン同士が対向して貼り合わされるように、積層単位を積層した。積層単位の積層後に、大気圧下で圧力をかけてプレスした。その後、所定チップ寸法(1.5mm×0.75mm×0.3mm)にカットした。
このようにして得られたセラミック積層体を、N雰囲気で脱バインダ処理した後に外部電極の下地層となる金属ペーストを塗布し、還元雰囲気において焼結を行なった。
得られた積層セラミックコンデンサの断面のSEM写真を取得した。実施例では、内部電極層の積層方向の略中央部に、外部電極同士が対向する方向に沿って複数の空隙が確認された。当該SEM写真において、空隙の寸法1~寸法5を測定した。なお、寸法1~寸法5はランダムに選択した20個について測定した。また、存在率(内部電極層のX軸方向の長さに対する、各空隙のX軸方向における合計長さの割合)を測定した。さらに、内部電極層の連続率を測定した。結果を表1に示す。
(実施例2)
実施例1の積層単位の積層後に、大気圧下でプレスした条件を700hPaの減圧下でプレスした条件に変更した以外は、実施例1と同じ条件で製造をおこなった。結果を表1に示す。
(比較例)
比較例では、内部電極層を形成した後、従来の製造方法と同様に同一方向に積層をおこなった。実施例のように内部電極層同士が向き合うような貼り合わせはおこなわなかった。その他の条件は、実施例と同様とした。得られた積層セラミックコンデンサの断面のSEM写真を取得した。比較例では、内部電極層の積層方向の略中央部に、外部電極同士が対向する方向に沿って並ぶような空隙は確認されなかった。
Figure 2022055716000002
表1に示すように、比較例では、内部電極層の連続率は低くなった。これに対して、実施例1,2では、内部電極層の連続率が高くなった。これは、内部電極層の積層方向の略中央部において、外部電極同士が対向する方向に並ぶように複数の空隙が形成されることで、応力が緩和されたからであると考えられる。実施例1と実施例2を比べると積層体を減圧下でプレスした実施例2では空隙が減少していた。積層体をプレスする際に減圧すれば大気圧下でプレスした場合に比べて空隙の存在率を低減できることが確認された。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン
16 サイドマージン
17 空隙
20a,20b 外部電極
51 基材
52 誘電体グリーンシート
53 内部電極パターン
100 積層セラミックコンデンサ

Claims (8)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、複数の前記内部電極層が、対向する2端面の少なくともいずれか一方に露出するように形成された積層チップを備え、
    前記内部電極層には、前記2端面が対向する方向と前記複数の内部電極層が積層される方向で形成される断面において、前記内部電極層内に閉塞する複数の空隙が、前記2端面が対向する方向に沿って間隔を空けて並ぶように設けられていることを特徴とするセラミック電子部品。
  2. 前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、3%以上、90%以下であることを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、15%以上、80%以下であることを特徴とする請求項1に記載のセラミック電子部品。
  4. 前記2端面が対向する方向における前記内部電極層の長さに対する、前記2端面が対向する方向における前記空隙の長さの合計は、30%以上、65%以下であることを特徴とする請求項1に記載のセラミック電子部品。
  5. 前記空隙と前記誘電体層との最短距離は、積層方向における前記空隙の長さよりも大きいことを特徴とする請求項1から請求項4のいずれか一項に記載のセラミック電子部品。
  6. 積層方向における前記空隙の長さは、0.03μm以上、0.8μm以下であることを特徴とする請求項1から請求項5のいずれか一項に記載のセラミック電子部品。
  7. 前記2端面が対向する方向における前記空隙の長さは、0.03μm以上、5.0μm以下であることを特徴とする請求項1から請求項6のいずれか一項に記載のセラミック電子部品。
  8. 誘電体グリーンシートに、真空成膜プロセスによって内部電極パターンを成膜することによって積層単位を形成する工程と、
    前記誘電体グリーンシート同士が対向して貼り合わされ、かつ前記内部電極パターン同士が対向して貼り合わされるように、前記積層単位を積層することで積層体を形成する工程と、
    前記積層体を略直方体形状にカットし、前記内部電極パターンを、対向する2端面の少なくともいずれか一方に露出させる工程と、
    前記積層体を焼成する工程と、を含み、
    前記内部電極パターンから得られる内部電極層において、前記内部電極層内に閉塞する複数の空隙が、前記2端面が対向する方向に沿って間隔を空けて並ぶように、前記焼成する工程の条件を調整することを特徴とするセラミック電子部品の製造方法。
JP2020163298A 2020-09-29 2020-09-29 セラミック電子部品およびその製造方法 Pending JP2022055716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020163298A JP2022055716A (ja) 2020-09-29 2020-09-29 セラミック電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020163298A JP2022055716A (ja) 2020-09-29 2020-09-29 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022055716A true JP2022055716A (ja) 2022-04-08

Family

ID=80998962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020163298A Pending JP2022055716A (ja) 2020-09-29 2020-09-29 セラミック電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP2022055716A (ja)

Similar Documents

Publication Publication Date Title
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7348890B2 (ja) セラミック電子部品およびその製造方法
JP6986361B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
JP2019212716A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018195672A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082779A (ja) セラミック電子部品およびその製造方法
JP2019186396A (ja) 積層セラミックコンデンサおよびその製造方法
KR20230046990A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP7477080B2 (ja) セラミック電子部品の製造方法
JP2022018664A (ja) セラミック電子部品およびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2023102509A (ja) 積層セラミック電子部品およびその製造方法
JP2022055716A (ja) セラミック電子部品およびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP2021061291A (ja) セラミック電子部品の製造方法、およびシート部材
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024070427A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2018195799A (ja) 積層セラミックコンデンサおよびその製造方法
WO2024116935A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240513