JP2022051722A - マージン・テスタ及びマージン試験方法 - Google Patents
マージン・テスタ及びマージン試験方法 Download PDFInfo
- Publication number
- JP2022051722A JP2022051722A JP2021153121A JP2021153121A JP2022051722A JP 2022051722 A JP2022051722 A JP 2022051722A JP 2021153121 A JP2021153121 A JP 2021153121A JP 2021153121 A JP2021153121 A JP 2021153121A JP 2022051722 A JP2022051722 A JP 2022051722A
- Authority
- JP
- Japan
- Prior art keywords
- margin
- adapter
- tester
- identifier
- expected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 claims description 57
- 230000008569 process Effects 0.000 claims description 31
- 238000011156 evaluation Methods 0.000 claims description 15
- 238000010998 test method Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3173—Marginal testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】アダプタのディエンベッドを、ユーザが簡単に行えるようにする。【解決手段】マージン・テスタ202には、アダプタ208のアダプタ固有識別子206を読み取る識別リーダ204と、アダプタ208を介して被試験デバイス212に接続するように構成されたインタフェースと、被試験デバイス212のマージンを評価するように構成されたプロセッサを有するコントローラ104とがある。マージンを評価する方法には、期待マージンに基づいてマージンを評価する方法があり、期待マージンは、アダプタ固有識別子206に基づいて、予測するか又は提供される。【選択図】図2
Description
この開示は、試験測定システム、特に電気的な被試験デバイス(DUT)で高速マージン試験を実行するためのマージン・テスタとマージン試験方法に関連する。
試験測定装置は、1つ以上のアクセサリ又はアダプタを介して被試験デバイス(DUT)に接続される。こうしたアクセサリ又はアダプタとしては、例えば、電気的又は光学的プローブ、同軸ケーブル、光ファイバ・ケーブル、コネクタ、フィクスチャ(fixture:固定用治具)などがある。また、DUTとしては、例えば、印刷回路基板、集積回路(IC)などがある。
しかし、アクセサリやアダプタは、試験測定装置との間で信号の伝送に影響を与え、試験測定装置で実行される試験にエラーを引き起こす可能性がある。アクセサリとアダプタは、一定のマージン(許容範囲)内でしか測定できないことがあり、そのマージン(許容範囲)外を測定しようとする場合には、エラーが発生する可能性がある。
アクセサリ又はアダプタの影響を取り除くため、試験測定装置をDUTに接続するために使用されるアクセサリ又はアダプタの影響を、試験結果から演算処理でディエンベッドすることがある。
しかし、ケーブルとフィクスチャ等のアクセサリ又はアダプタの影響をディエンベッドするには、ケーブルとフィクスチャなどのアクセサリ又はアダプタの電気的特性を測定し、ディエンベッド・パラメータを求める必要がある。これをユーザが実行するには、数日かかる場合があり、特にデータ・レートと周波数が高い場合は、エラーが発生しやすくなる。
本開示技術の実施形態は、これら及び他の先行技術の欠陥を解決しようとするものである。
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の1つ以上及び任意の組み合わせを含んでいても良い。
実施例1は、マージン・テスタであって、アダプタのアダプタ識別子を受けるように構成された識別(ID)リーダと、上記アダプタを介して被試験デバイスに接続するように構成されたインタフェースと、上記被試験デバイスのマージンを評価し、評価データに上記アダプタ識別子をタグ付けするように構成された1つ以上のプロセッサとを具えている。なお、アダプタ識別子は、例えば、インタフェースを介してマージン・テスタとメカ的に接続されるピンの組み合わせが、各アダプタで固有の(ユニークな)ものとして、この固有のピンの組み合わせを、マージン・テスタの識別(ID)リーダが読み取って識別することによって実現しても良い。
実施例2は、実施例1のマージン・テスタであり、マージン・テスタ識別子を記憶するように構成されたメモリを更に具えている。
実施例3は、実施例1又は2のマージン・テスタであって、1つ以上の上記プロセッサが、上記評価データにマージン・テスタ識別子をタグ付けするように更に構成されている。
実施例4は、実施例2又は3のマージン・テスタであって、1つ以上の上記プロセッサが、上記マージン・テスタ識別子に基づいて、上記被試験デバイスの期待マージンを求めるように更に構成されている。
実施例5は、実施例1から4のいずれかのマージン・テスタであって、1つ以上の上記プロセッサが、上記アダプタ識別子に基づいて、上記被試験デバイスの期待マージンを求めるように更に構成されている。
実施例6は、実施例1から5のいずれかのマージン・テスタであって、上記アダプタは、高密度アダプタであり、高密度接続部を介して上記インタフェースに接続される。このとき、高密度接続部が、アダプタの個体毎に異なり、アダプタ識別子として機能しても良い。
実施例7は、実施例1から6のいずれかのマージン・テスタであって、上記アダプタは、機械(メカ)的なフォーム・ファクタを介して上記被試験デバイスに接続される。
実施例8は、実施例1から7のいずれかのマージン・テスタであって、上記アダプタ識別子をリモート・データベースに送信し、上記アダプタ識別子に基づく上記被試験デバイスの期待マージンを受信するように構成されたトランシーバ(送受信器)を更に具えている。
実施例9は、被試験デバイスについてマージン試験をする方法であって、マージン・テスタにおいてアダプタ識別子を受ける処理と、上記アダプタ識別子に基づいてアダプタが既知のアダプタであるかどうかを判断する処理と、上記アダプタを通して被試験デバイスのマージンを評価する処理と、上記被試験デバイスの上記マージンの評価データに上記アダプタ識別子をタグ付けする処理とを具えている。
実施例10は、実施例9の方法であって、マージン・テスタ識別子を記憶する処理を更に具えている。
実施例11は、実施例10の方法であって、上記評価データに上記マージン・テスタ識別子をタグ付けする処理を更に具えている。
実施例12は、実施例10又は11の方法であって、上記マージン・テスタ識別子に基づいて上記被試験デバイスの期待マージンを求める処理を更に具えている。
実施例13は、実施例9から12のいずれかの方法であって、上記アダプタ識別子に基づいて上記被試験デバイスの期待マージンを求める処理を更に具えている。
実施例14は、実施例13の方法であって、上記期待マージンを求める処理は、上記マージン・テスタと上記アダプタのメーカー又はベンダーでの校正に基づいて上記期待マージンを求める処理を含む。
実施例15は、実施例13の方法であって、上記マージン・テスタは、第1マージン・テスタであって、上記期待マージンを求める処理は、上記アダプタと第2マージン・テスタについてのメーカー又はベンダーでの校正に基づいて上記期待マージンを求める処理を含む。
実施例16は、実施例13の方法であって、上記期待マージンを求める処理は、異なる複数のアダプタと複数のマージン・テスタの多数の組み合わせのメーカー又はベンダーでの校正に基づいて上記期待マージンを予測する処理を含む。
実施例17は、実施例13の方法であって、上記期待マージンを求める処理は、リモート・データベースから期待マージンを取得する処理を含む。
実施例18は、マージン・テスタであって、高密度アダプタのアダプタ識別子を受けるように構成された識別リーダと、上記アダプタを介して被試験デバイスに接続されるように構成されたインタフェースと、上記被試験デバイスのマージンを評価するように構成されたマージン評価部と、評価データに上記アダプタ識別子をタグ付けするように設定されたデータ・タグ付け部とを具えている。
実施例19は、実施例18のマージン・テスタであって、上記マージン評価部は、上記アダプタ識別子に基づいて上記被試験デバイスの期待マージンを求めるように更に構成されている。
実施例20は、実施例18又は19のいずれかのマージン・テスタであって、上記アダプタは、高密度接続部を介して上記インタフェースに接続される。
本開示の例の側面、特徴及び利点は、以下の追加図面を参照した例の説明から明らかになるであろう。
マージン・テスタ又はマージン試験システムは、限定するものではないが、DUTについての電気的なマージン試験や光学的なマージン試験などのような高速なマージン試験を実施できる試験測定装置である。マージン・テスタは、DUTの単一レーン又はマルチレーンの高速入力/出力リンクを確立して、高速入力/出力リンクの単一レーン又はマルチレーンの各レーンの送信方向又は受信方向のいずれか又は両方のマージンを評価することができる。
それぞれ2020年1月31日に出願された特許文献1及び2は、DUTについて、高速マージン試験を実施するシステム及び方法を開示する。このようなマージン・テスタは、例えば、PCI(Peripheral Component Interconnect)Express、USB(universal serial bus)、SATA(serial AT attachment)、DDR(double data rate)、SAS(serial attached SCSI)のようなマルチレーン通信プロトコルを採用するDUTを試験するのに特に有用なことがある。
図1は、本開示技術の例による多数のインタフェース102を有するマージン・テスタ100を示すブロック図であり、多数のインタフェース102は、DUTのマルチレーン高速I/Oリンクのマージンを送信方向及び受信方向の一方又は両方で評価するために、例えば、1本以上のケーブルによって、少なくとも1つのフィクスチャ(固定用治具)に接続されるよう構成されている。
マージン・テスタ100には、コントローラ104と関連するメモリ106があり、メモリ106には、コントローラ104が読み出し、使用又は実行して、本願に記載された機能を実行するための命令及び他のデータが記憶されていても良い。コントローラ104は、1つ以上のプロセッサを有し、マージン・テスタ100の動作を制御する。マージン・テスタ100には、ある程度の数のレーンがあっても良く、これは、コントローラ104の制御下で、マージン試験を行うために、インタフェース102を介して、標準的な試験フィクスチャに(例えば、ケーブルで)接続したり、ケーブルやアダプタに接続できる。マージン・テスタ100には、インタフェース102に接続されたトランスミッタやレシーバ(図示せず)がある。
コントローラ104は、少なくともアイ・パターンのアイ幅開口を減少させるように構成することによって、単一レーン又はマルチレーン高速入出力(I/O)リンクのマージンを評価するように構成されても良く、こうしたアイ幅開口の減少は、例えば、マージン・タスタのトランスミッタにジッタにノイズを注入する(若しくは、アイ幅開口を減少させる他の方法を実施する)か、単一レーン又はマルチレーン高速入出力リンクの全てのレーンに選択可能なノイズ注入を同時に適用するか、あるいは、単一レーン又はマルチレーン高速入出力リンクのレーン毎に独立に適用することによって行われても良い。また、コントローラ104は、少なくともアイ・パターンのアイ高さ開口を減少させるように構成することによって、単一レーン又はマルチレーン高速入出力(I/O)リンクのマージンを評価するように構成されても良く、こうしたアイ高さ開口の減少は、例えば、マージン・タスタのトランスミッタにジッタにノイズを注入する(若しくは、アイ高さ開口を減少させる他の方法を実施する)か、単一レーン又はマルチレーン高速入出力リンクの全てのレーンに選択可能なノイズ注入を同時に適用するか、あるいは、単一レーン又はマルチレーン高速入出力リンクのレーン毎に独立に適用することによって行われても良い。
マージン・テスタ100は、複数のプロトコルをサポートすることができ、マージン・テスタ100のコントローラ104の構成には、異なるプロトコル及びホスト/デバイスの機能用にレーンを構成(設定)するためのオプションがある。マージン・テスタ100は、フィクスチャにケーブル接続してアドイン・カードを試験するために使用することもでき、こうしたフィクスチャとしては、アドイン・カードをテストするための標準のPCI Expressコンプライアンス・ベース・ボード(CBB:Compliance Base Board)などがある。
マージンの評価中に、コントローラ104は、DUTの測定されたマージンを期待マージン(expected margin)と比較できる。DUTは、最小準拠(最小コンプライアンス)と見なされるために一定のマージンを超える必要がある。しかし、超過する必要があるマージンは、マージン・テスタの影響と、マージン・テスタとDUTの間に取り付けられたアダプタやアクセサリの影響とによって変化する可能性がある。
コントローラ104は、また、メモリ106に連結されていても良く、メモリ106は、コントローラ104が読み出し、使用や実行して本願に記載されている機能を実行するための命令他のデータを格納できる。例えば、メモリ106は、マージン・テスタ100の識別子(ID)108を記憶できる。識別子108は、限定するものではないが、マージン・テスタ100のシリアル番号など、マージン・テスタの個体毎に固有の(unique:一意に決まる、ユニークな)任意の識別子であっても良い。メモリ106は、また、DUTの期待マージンを格納することもできる。
マージン・テスタ100のインタフェース102は、各高速差動信号用の標準的な同軸コネクタ及びケーブルを有していても良いし、また、別の様々な実施形態においては、ケーブル数を最小限に抑え、1つのDUTから別のDUTへの切り替えをより効率的に行えるように、カスタムの高密度コネクタ及びフィクスチャを有していても良い。例えば、DUTの特定のメカ的なフォーム・ファクタ(物理的仕様や規格)に接続される高密度コネクタ・アダプタを、マージン・テスタ100をDUTに接続するのに使用しても良い。特定のメカ的なフォーム・ファクタの例としては、特定の形式の PCI Express マザーボード・スロットなどがある。即ち、アダプタが、マージン・テスタ100のインタフェース102に接続される一端部と、特定の形式のPCI Expressマザーボード・スロットである他端部とを有しても良い。高密度アダプタは、8つ以上の接続ポイントを持つ任意のアダプタであっても良い。
図2は、本開示技術の一例による試験測定システム200のブロック図を示す。マージン・テスタ202は、図1に関して上述したマージン・テスタ100と同じであるか又は類似していても良く、マージン・テスタ100の機能の一部又は全部を有していても良い。また、マージン・テスタ202は、追加で、アダプタ208の固有識別子(固有ID)206を読み取るための識別(ID)リーダ204を有していても良い。固有識別子206は、図2に示すように、いくつかの例において、アダプタ208のオプションのメモリ210に記憶されていても良い。メモリ210は、例えば、固有識別子206を記憶するために使用される読み取り専用メモリとしても良い。しかし、本開示技術の例としては、この形式のメモリに限定されず、他の形式のメモリを用いても良い。また、アダプタ208は、被試験デバイス(DUT)212にも接続される。
固有識別子206は、メモリ210に格納しなければならないということはない。いくつかの例では、アダプタ208が、マージン・テスタ202に接続されるアダプタ208の一部に、固有の(ユニークな)メカニカル・ピンからなるセット(複数のピンからなる組み合わせ)を有していても良い。この固有のメカニカル・ピンのセットは、アダプタ208の個体毎に異なる固有のものであって、アダプタ208の固有識別子206として機能する。また、アダプタ208は、固有識別子206を記憶したRFIDタグを有していても良い。このように、固有識別子206は、マージン・テスタ2020の識別リーダ204によって読み取ることができる任意の種類の識別子として良い。
マージン・テスタ202の識別リーダ204は、アダプタ208の固有識別子206を決定できる。識別リーダ204は、固有識別子206を受信又は読み取ることができる任意の形式のリーダであって良く、例えば、シリアル・インタフェース、RFIDリーダ、又は、アダプタ208のメカニカル・ピンによって固有識別子206を決定できるメカニカル・リーダなどであっても良い。
識別リーダ204は、固有識別子206をコントローラ104に送信できる。マージン・テスタ202のコントローラ104は、全てのマージン・データに、アダプタ208のマージン・テスタ識別子108及び固有識別子206をタグ付けできる。例えば、アダプタ208が固有識別子206を持っていない場合など、識別リーダ204がアダプタ208の固有識別子206を読み取り又は決定することができない場合には、マージン・データに、試験中に未知のアダプタ208が使用されたことを示すタグを付けることもできる。
アダプタ208の固有識別子206に基づいて、コントローラ104や、クラウド・システム内などにあるリモート・コントローラなどのコントローラは、マージン・テスタ識別子108とアダプタ208の固有識別子206の両方に基づいて、試験測定システム200の期待されるマージンを決定できる。
期待マージンは、マージン・テスタ100のメモリ106内に記憶されても良いし、又は、インターネット、ローカル・ネットワーク接続又は有線接続を介して、クラウド・データベースなどの遠隔にあるデータベース(リモート・データベース)から取得されても良い。もしメモリ106内にまだ記憶されていない場合には、期待マージンは、受信時にマージン・テスタ100のメモリ106内に記憶されても良い。
試験測定システム200の期待マージンを求めるのには、アダプタ208の固有識別子206とマージン・テスタ202の識別子108に基づく、多数の異なるプロセスを利用できる。本開示技術の最も簡潔な例では、工場出荷時の校正中に、特定の形式のDUTと組み合わせた特定のマージン・テスタとアダプタについて、最小準拠(最小コンプライアンス)したデバイスを試験するための期待マージンを確定する。次いで、特定の形式のDUTと組み合わせた特定のマージン・テスタとアダプタについて確定したマージンを、期待マージンとして保存しても良い。
試験中に、この特定の形式の複数のDUT212を、この工場で校正されたマージン・テスタ202及びアダプタ208の特定の組み合わせを使って試験しても良い。すると、この特定の形式の複数のDUT212の試験結果を評価するのに、マージン・テスタ202及びアダプタ208の特定の組み合わせに基づいて工場で決定した期待マージンを利用できる。期待マージンは、マージン・テスタ100のメモリ106内に格納されていても良いし、又は、マージン・テスタ100の識別子108やアダプタ208の固有識別子206に基づいて、リモート・データベースから取り出されても良い。試験中に収集されたデータには、識別子108及び識別子206の一方又は両方がタグ付けされる。
アダプタ208が未知である場合には、期待マージンを、マージン・テスタ202の識別子108だけに基づいて設定することもできるが、ユーザ入力に基づいて設定しても良い。未知のアダプタ208を用いて収集及び分析されたデータには、アダプタ208は未知としてタグ付されると共に、マージン・テスタ202の識別子108がタグ付けされる。これにより、ユーザは、未知のアダプタ208で収集されたデータであると、直ちに判断/評価できる。
しかしながら、特定の形式のDUTについて、特定のマージン・テスタ200及びアダプタ208の夫々を工場で校正するのは、特に複数のマージン・テスタ200及び複数のアダプタ208が試験測定システム200に存在する場合には、多大な時間を必要とすることがある。いくつかの例では、特定のマージン・テスタとアダプタの組み合わせのために、正確な期待マージンを求めるのではなく、予測分析を利用して、正規化された工場校正に基づいて、特定の形式のDUT212の期待マージンが何であるかを予測しても良い。
例えば、本開示技術のいくつかの例では、複数のアダプタ208を、同じマージン・テスタ202と同じ特定の形式のDUTとで、工場において試験しても良い。即ち、工場校正中に、複数の異なるアダプタ208を、同じマージン・テスタ200と同じ形式のDUT212とを使って試験し、これらアダプタ208夫々のマージンを、アダプタ208夫々の固定識別子206と共に、データベースに記録することができる。ある特定のアダプタ208が、同じ形式のDUTと、異なるマージン・テスタ202と共に使用される場合、期待マージンは、異なるマージン・テスタ202を使って、アダプタ208の初期の工場試験に基づいて予測されても良い。いくつかの例では、予測期待マージンは、特定の試験で使用されるマージン・テスタ202の既知の特性と、工場のマージン・テスタ202と共にアダプタ208で測定された期待マージンに基づいて設定されても良い。なお、本願では、典型的な例として、校正や試験を工場で行うとして説明しているが、工場の代わりに、メーカーの子会社、関連会社、販売店、販売代理店等を含むベンダー(Vendor:供給業者、販売会社)側において、専門的知識及び技術を有する者が、こうした校正や試験(ベンダー校正又は試験)を行っても良い。
上述に加えて行うか、又は、上述に代わる方法を、以下で説明する。多数の異なるマージン・テスタ202は、同じアダプタ208と同じ特定の形式のDUT212とを用いて、工場で試験される。これらマージン・テスタ202夫々の期待マージンは、そのマージン・テスタ202の識別子108と共に記録できる。特定の形式の複数のDUT212の夫々を試験する際に、同じ形式のアダプタ208が使用される限り、期待マージンは、マージン・テスタ200の識別子108に基づいて設定できる。このような例では、使用される特定のアダプタ208の固有識別子206も、やはり記録され、データにタグ付けされる。いくつかの例では、予測期待マージンは、特定の試験で使用されるアダプタ208の既知の特性と、工場のアダプタ208及びマージン・テスタ202を用いて測定された期待マージンとに基づいて設定されても良い。
上述に加えて行うか、又は、上述に代わる方法を、以下で更に説明する。多種多様な複数のマージン・テスタ202及び複数のアダプタ208を、工場において、同じ形式のDUT212を用いて試験しても良い。マージン・テスタ202及びアダプタ208の最大の外れ値は直接試験され、これらの試験は、これらの形式のDUT212の試験を実行する際に、特定の形式のDUT212の期待マージンを設定するために使用できる。
しかし、本開示技術の例は、マージン・テスタ202及びアダプタ208を使って、特定の形式のDUT212を直接して測定して期待マージンを求めることに限定されない。別の例では、アダプタ208は、ベクトル・ネットワーク・アナライザを用いて直接測定でき、マージン・テスタ202は、オシロスコープ又はビット・エラー・レート・テスタを用いて測定できる。複数のアダプタ208間の測定値の変動は、期待マージンの変動を求めるために利用できる。また、複数のマージン・テスタ202間の測定値の変動は、期待マージンの変動を求めるために使用できる。例えば、工場のマージン・テスタ202と研究室のマージン・テスタ202の間では、使用されるケーブルの長さが異なる可能性がある。
図3は、本開示技術の例によるフローチャートである。工程300において、最初に、工場において、何らかの形の校正が行われる。校正は、上述の校正プロセスのいずれかであっても良い。例えば、こうした校正には、特定の形式のDUT212を使って、特定のマージン・テスタとアダプタの組み合わせを校正する処理があっても良い。別の例では、特定の形式のDUT212と特定のマージン・テスタ202が、多数の異なるアダプタ208で試験されても良い。更に別の例では、特定の形式のDUT212及び特定のアダプタ208が、多数の異なるマージン・テスタ202で試験されても良い。更に他の例では、複数のマージン・テスタ202と複数のアダプタ208の異なる組み合わせを、特定の形式のDUT212で試験しても良い。
次いで、工程302では、試験中に、マージン・テスタ202の識別リーダ204が、アダプタ208の識別子206を読み取るか又は決定できる。工程304において、アダプタ208が既知のアダプタ208であるか否かを判断しても良い。いくつかの例では、工程304において、アダプタ208が既知であるかどうかを判断することに加えて、特許文献4に開示されるように、アダプタ208やケーブルが正常な状態か否かを合わせて判断しても良い。コントローラ104は、識別リーダ204がアダプタ208の識別子206を読み取ることができないかどうかを判断しても良い。識別リーダ204が識別子206を読み取ることができる場合、コントローラ104は、識別子206をメモリ106に格納された既知の識別子と比較するか、又は、識別子206をリモート・データベースに送信させるかのいずれかを行って、識別子206が既知であるかどうかを判断しても良い。
識別子206が未知である場合(工程304で「No」の場合)、工程306において、マージン・テスタのコントローラ104は、ユーザ入力に基づくか、又はマージン・テスタ202の識別子108に基づいて、期待マージンを求めることができ、加えて、ケーブルの健全性(正常か否か)も、工程306に定められているか又は含まれている場合には、判断しても良い。コントローラ104は、期待マージンを直接決定しても良いし、又は、リモート・データベースから取得した期待マージンを使用しても良い。工程308において、マージン・テスタ202は、DUT212からデータを収集し、未知のアダプタ208でデータが収集されたことを示すタグをデータに付加しても良い。
アダプタ208が既知である場合(工程304で「Yes」の場合)も、工程310において、やはり、コントローラ104は、DUT212についての期待マージンを求めることができるが、この場合では、アダプタ208の識別子206を使用して期待マージンを求めており、また、ケーブルの健全性の判断も、工程310に含まれている場合には行っても良い。コントローラ104は、識別子206に基づいて期待マージンをメモリ106から取り出すか、又は、コントローラ104が、識別子206と、いくつかの例では、これに加えて識別子108とをリモート・データベースに送信し、次いで、このリモート・データベースが、既知のアダプタ208及びマージン・テスタ202に基づいて、期待マージンを決定しても良い。
期待マージンを用いて、コントローラ104はDUT212のマージンを評価することができ、そのデータにアダプタ208の識別子206をタグ付けできる。いくつかの例では、コントローラ104は、データにマージン・テスタ202の識別子108もタグ付けして良い。工程312では、マージン・テスタ202は、DUT212からデータを収集し、既知のアダプタ208でデータが収集されたことを示すタグをデータに付けることができ、また、ケーブルの健全性などの他の情報をデータにタグ付しても良い。
本開示技術の例は、マージン・テスタ202やアダプタ208のような特定の試験装置の既知の特性を使用して、DUT212に関するより正確な試験結果を提供できる。コントローラ104によって収集されたデータは、ユーザに表示でき、ユーザは、どのデータが既知のアダプタ208を用いて収集され、どのデータが既知のアダプタ208を用いて収集されなかったかを、直ちに知ることができる。ユーザは、既知のアダプタ208を用いて収集されたデータは、正確であり、アダプタ208及びマージン・テスタ202の特性が考慮されたデータであることを確認できる。これにより、システム内のアダプタのディエンベッド・パラメータを求めるための、エラーが発生しやすい手作業の時間を排除できる。
本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ASIC及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、1つ又は複数のコンピュータ(モニタリング・モジュールを含む)その他のデバイスによって実行される、1つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、RAMなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ(FPGA)などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の1つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、1つ以上のプロセッサによって読み取られ、実行され得る1つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。
コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、電気消去可能プログラマブル読み出し専用メモリ(EEPROM)、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ(CD-ROM)、DVD(Digital Versatile Disc)やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。
通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数(RF)、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。
開示された主題の上述の様々な形態は、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべての形態において、これらの効果又は特徴のすべてが要求されるわけではない。
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。
また、本願において、2つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。
100 マージン・テスタ
102 インタフェース
104 コントローラ
106 メモリ
108 識別子(ID)
200 試験測定システム
202 マージン・テスタ
204 識別子(ID)リーダ
206 固有識別子(固有ID)
208 アダプタ
210 メモリ
212 被試験デバイス(DUT)
102 インタフェース
104 コントローラ
106 メモリ
108 識別子(ID)
200 試験測定システム
202 マージン・テスタ
204 識別子(ID)リーダ
206 固有識別子(固有ID)
208 アダプタ
210 メモリ
212 被試験デバイス(DUT)
Claims (11)
- アダプタのアダプタ識別子を受けるように構成された識別リーダと、
上記アダプタを介して被試験デバイスに接続するように構成されたインタフェースと、
上記被試験デバイスのマージンを評価し、評価データに上記アダプタ識別子をタグ付けするように構成された1つ以上のプロセッサと
を具えるマージン・テスタ。 - 1つ以上の上記プロセッサが、上記評価データにマージン・テスタ識別子をタグ付けするように更に構成される請求項1のマージン・テスタ。
- 1つ以上の上記プロセッサが、上記アダプタ識別子又はマージン・テスタ識別子に基づいて、上記被試験デバイスの期待マージンを求めるように更に構成される請求項1又は2のマージン・テスタ。
- 上記アダプタ識別子をリモート・データベースに送信し、上記アダプタ識別子に基づく上記被試験デバイスの期待マージンを受信するように構成されたトランシーバを更に具える請求項1から3のいずれかのマージン・テスタ。
- 被試験デバイスについてマージン試験をする方法であって、
マージン・テスタにおいてアダプタ識別子を受ける処理と、
上記アダプタ識別子に基づいてアダプタが既知のアダプタであるかどうかを判断する処理と、
上記アダプタを通して被試験デバイスのマージンを評価する処理と、
上記被試験デバイスの上記マージンの評価データに上記アダプタ識別子をタグ付けする処理と
を具えるマージン試験方法。 - 上記評価データにマージン・テスタ識別子をタグ付けする処理を更に具える請求項5のマージン試験方法。
- 上記アダプタ識別子又はマージン・テスタ識別子に基づいて上記被試験デバイスの期待マージンを求める処理を更に具える請求項5又は6のマージン試験方法。
- 上記期待マージンを求める処理が、上記マージン・テスタと上記アダプタの校正に基づいて上記期待マージンを求める処理を含む請求項7のマージン試験方法。
- 上記期待マージンを求める処理が、異なる複数のアダプタと複数のマージン・テスタの多数の組み合わせの校正に基づいて上記期待マージンを予測する処理を含む請求項7のマージン試験方法。
- 上記期待マージンを求める処理が、リモート・データベースから期待マージンを取得する処理を含む請求項7のマージン試験方法。
- 高密度アダプタのアダプタ識別子を受けるように構成された識別リーダと、
上記アダプタを介して被試験デバイスに接続されるように構成されたインタフェースと、
上記被試験デバイスのマージンを評価するように構成されたマージン評価部と、
評価データに上記アダプタ識別子をタグ付けするように設定されたデータ・タグ付け部と
を具えるマージン・テスタ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063081265P | 2020-09-21 | 2020-09-21 | |
US63/081,265 | 2020-09-21 | ||
US17/402,382 | 2021-08-13 | ||
US17/402,382 US20220091185A1 (en) | 2020-09-21 | 2021-08-13 | Margin test data tagging and predictive expected margins |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022051722A true JP2022051722A (ja) | 2022-04-01 |
Family
ID=80473909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021153121A Pending JP2022051722A (ja) | 2020-09-21 | 2021-09-21 | マージン・テスタ及びマージン試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220091185A1 (ja) |
JP (1) | JP2022051722A (ja) |
KR (1) | KR20220039591A (ja) |
CN (1) | CN114252713A (ja) |
DE (1) | DE102021122559A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11940483B2 (en) | 2019-01-31 | 2024-03-26 | Tektronix, Inc. | Systems, methods and devices for high-speed input/output margin testing |
US11698845B2 (en) * | 2020-03-20 | 2023-07-11 | UncommonX Inc. | Evaluation rating of a system or portion thereof |
KR20230108337A (ko) | 2020-11-24 | 2023-07-18 | 텍트로닉스 인코포레이티드 | 고속 입력/출력 마진 테스팅을 위한 시스템, 방법 및 디바이스 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US386384A (en) | 1888-07-17 | Potato digger and picker | ||
US11940483B2 (en) * | 2019-01-31 | 2024-03-26 | Tektronix, Inc. | Systems, methods and devices for high-speed input/output margin testing |
WO2020160477A1 (en) * | 2019-01-31 | 2020-08-06 | Tektronix, Inc. | Systems, methods and devices for high-speed input/output margin testing |
US11782809B2 (en) * | 2020-06-30 | 2023-10-10 | Tektronix, Inc. | Test and measurement system for analyzing devices under test |
KR20230108337A (ko) * | 2020-11-24 | 2023-07-18 | 텍트로닉스 인코포레이티드 | 고속 입력/출력 마진 테스팅을 위한 시스템, 방법 및 디바이스 |
-
2021
- 2021-08-13 US US17/402,382 patent/US20220091185A1/en active Pending
- 2021-08-31 DE DE102021122559.0A patent/DE102021122559A1/de active Pending
- 2021-09-09 KR KR1020210120428A patent/KR20220039591A/ko active Search and Examination
- 2021-09-17 CN CN202111093154.6A patent/CN114252713A/zh active Pending
- 2021-09-21 JP JP2021153121A patent/JP2022051722A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20220039591A (ko) | 2022-03-29 |
DE102021122559A1 (de) | 2022-03-24 |
US20220091185A1 (en) | 2022-03-24 |
CN114252713A (zh) | 2022-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022051722A (ja) | マージン・テスタ及びマージン試験方法 | |
US7554352B2 (en) | Method for determining information about the internal workings of a chip based on electro-magnetic emissions therefrom | |
US8269506B2 (en) | Signal integrity test system and method | |
US10289779B2 (en) | Universal verification methodology (UVM) register abstraction layer (RAL) traffic predictor | |
US8996928B2 (en) | Devices for indicating a physical layer error | |
US11782809B2 (en) | Test and measurement system for analyzing devices under test | |
US9494671B2 (en) | Method and apparatus for improving differential direct (DC) measurement accuracy | |
JP2022027745A (ja) | ケーブル、試験測定システム及び1つ以上の信号レーンを試験測定装置に接続する方法 | |
US20050015213A1 (en) | Method and apparatus for testing an electronic device | |
US10345421B2 (en) | Measurement accessory device | |
CN116449277A (zh) | 一种用于ate测试设备的检测校准***及其控制方法 | |
JP2008526112A (ja) | 変換器試験のためのパラメトリック測定ユニットの使用 | |
JP2002340987A (ja) | 集積回路のパッドレシーバの試験を容易にする為のシステム及び方法 | |
KR102604008B1 (ko) | 피시험 디바이스를 테스트하는 장치 및 방법 | |
CN113325243A (zh) | 射频测试***线损测量设备及方法 | |
US20070011545A1 (en) | System and method for testing a nas | |
CN118076960A (zh) | 预测设备将失败的测试 | |
US11635457B2 (en) | Apparatus and method for performing time domain reflectormetry | |
CN117413191A (zh) | 用于顺序测试的多输入远程头 | |
CN113268390A (zh) | 一种mSATA接口的测试治具、***以及方法 | |
KR101146288B1 (ko) | 자동 교정 장치, 자동 교정 방법 및 자동 교정 방법을 기록한 프로그램 기록 매체 | |
JP2002221556A (ja) | 集積回路のパッド受信器のテストを容易にするためのシステム及び方法 | |
CN108957355A (zh) | 通过测试和测量仪器的附件接口的模块化电源监视 | |
CN113325244A (zh) | 射频测试***线损测量设备及方法 | |
CN116203856B (zh) | 一种基于参数配置的通用测试方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20220201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220201 |