JP2022050179A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2022050179A
JP2022050179A JP2020156637A JP2020156637A JP2022050179A JP 2022050179 A JP2022050179 A JP 2022050179A JP 2020156637 A JP2020156637 A JP 2020156637A JP 2020156637 A JP2020156637 A JP 2020156637A JP 2022050179 A JP2022050179 A JP 2022050179A
Authority
JP
Japan
Prior art keywords
film
insulating film
layer
insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020156637A
Other languages
English (en)
Inventor
将希 野口
Masaki Noguchi
達典 磯貝
Tatsunori Isogai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020156637A priority Critical patent/JP2022050179A/ja
Priority to US17/190,259 priority patent/US20220084953A1/en
Publication of JP2022050179A publication Critical patent/JP2022050179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電極層の性能が低下することを抑制可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、複数の電極層と複数の絶縁層とを交互に含む積層膜を備える。さらに、前記装置は、前記積層膜内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を備える。さらに、前記装置は、前記電極層と前記絶縁層との間と、前記電極層と前記第１絶縁膜との間とに設けられ、アルミニウム元素と酸素元素とを含む第３絶縁膜を備える。さらに、前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値は、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚より厚い。【選択図】図２

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
３次元メモリのリプレイス工程において、積層膜の絶縁層間にブロック絶縁膜を介して電極層を形成する場合、ブロック絶縁膜が原因で、電極層の抵抗が増加するなど電極層の性能が低下する場合がある。
米国特許第ＵＳ９７１６１０１号公報
電極層の性能が低下することを抑制可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、複数の電極層と複数の絶縁層とを交互に含む積層膜を備える。さらに、前記装置は、前記積層膜内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を備える。さらに、前記装置は、前記電極層と前記絶縁層との間と、前記電極層と前記第１絶縁膜との間とに設けられ、アルミニウム元素と酸素元素とを含む第３絶縁膜を備える。さらに、前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値は、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚より厚い。
第１実施形態の半導体装置の構造を示す斜視図である。 第１実施形態の半導体装置の構造を示す断面図である。 第１実施形態の半導体装置の構造を示す拡大断面図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。 第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。 第２実施形態の半導体装置の構造を示す断面図である。 第２実施形態の半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図１から図９において、同一の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。図１の半導体装置は、例えば３次元型のＮＡＮＤメモリである。
図１の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、電荷蓄積層４側に設けられたブロック絶縁膜５ａと、電極層６側に設けられたブロック絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。ブロック絶縁膜５ａは第１絶縁膜の例であり、トンネル絶縁膜３は第２絶縁膜の例であり、ブロック絶縁膜５ｂは第３絶縁膜の例である。
図１では、基板上に複数の電極層と複数の絶縁層とが交互に積層されており、これらの電極層および絶縁層内にメモリホールＨ１が設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、ＮＡＮＤメモリのワード線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
コア絶縁膜１、チャネル半導体層２、トンネル絶縁膜３、電荷蓄積層４、およびブロック絶縁膜５ａは、メモリホールＨ１内に形成されており、ＮＡＮＤメモリのメモリセルを構成している。ブロック絶縁膜５ａは、メモリホールＨ１内の電極層および絶縁層の表面に形成され、電荷蓄積層４は、ブロック絶縁膜５ａの表面に形成されている。電荷蓄積層４は、外側の側面と内側の側面との間に電荷を蓄積することができる。トンネル絶縁膜３は、電荷蓄積層４の表面に形成され、チャネル半導体層２は、トンネル絶縁膜３の表面に形成されている。チャネル半導体層２は、メモリセルのチャネルとして機能する。コア絶縁膜１は、チャネル半導体層２内に形成されている。
コア絶縁膜１は例えば、ＳｉＯ２膜（シリコン酸化膜）である。チャネル半導体層２は例えば、ポリシリコン層である。トンネル絶縁膜３は例えば、ＳｉＯ２膜か、ＳｉＯ２膜とＳｉＯＮ膜（シリコン酸窒化膜）とを含む積層膜である。電荷蓄積層４は例えば、ＳｉＮ膜（シリコン窒化膜）である。ブロック絶縁膜５ａは例えば、ＳｉＯ２膜である。
ブロック絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂは、互いに隣接する絶縁層間に形成されており、上側の絶縁層の下面と、下側の絶縁層の上面と、ブロック絶縁膜５ａの側面とに順に形成されている。ブロック絶縁膜５ｂは例えば、アルミニウム元素と酸素元素とを含む絶縁膜であり、より詳細には、Ａｌ２Ｏ３膜（アルミニウム酸化膜）である。バリアメタル層６ａは例えば、ＴｉＮ膜（チタン窒化膜）である。電極材層６ｂは例えば、Ｗ（タングステン）層またはＭｏ（モリブデン）層である。なお、電極材層６ｂがＭｏ層の場合には、各電極層６はバリアメタル層６ａを含まなくてもよい。
図２は、第１実施形態の半導体装置の構造を示す断面図である。
本実施形態の半導体装置は、図２に示すように、基板７と、基板７の上方に交互に積層された複数の電極層６と複数の絶縁層８とを含む積層膜１０とを備えている。基板７は例えば、シリコン基板などの半導体基板である。各電極層６は例えば、上述のように、ＴｉＮ膜などのバリアメタル層６ａと、Ｗ層などの電極材層６ｂとを含んでいる。各絶縁層８は例えば、ＳｉＯ２膜である。上述のメモリホールＨ１は、図２に示すように積層膜１０内に設けられている。
本実施形態の半導体装置はさらに、図２に示すように、積層膜１０のメモリホールＨ１内に順に形成されたブロック絶縁膜５ａ、電荷蓄積層４、トンネル絶縁膜３、チャネル半導体層２、およびコア絶縁膜１を備えている。ブロック絶縁膜５ａは、電荷蓄積層４側に設けられた絶縁膜１１と、積層膜１０側に設けられた複数の絶縁膜１２とを含んでいる。この絶縁膜１１とこれらの絶縁膜１２は、例えばＳｉＯ２膜である。本実施形態の各絶縁膜１２は、１つの絶縁層８の側面に形成されている。
本実施形態の絶縁膜１１は、後述するように、電荷蓄積層４（ＳｉＮ膜）の一部が酸化により絶縁膜１１（ＳｉＯ２膜）に変化することで形成される。この際、図２に示す複数の領域Ｒが、ＳｉＮ膜のまま残存することがある。この場合、これらの領域Ｒは、絶縁膜１１の一部ではなく、電荷蓄積層４の一部となる。これらの領域Ｒは、絶縁膜１２の側面付近に位置し、絶縁膜１２や絶縁層８の方向に向かって電荷蓄積層４から絶縁膜１１内に突出している。
各電極層６は、互いに隣接する絶縁層８間に、ブロック絶縁膜５ｂを介して形成されている。ブロック絶縁膜５ｂは、上側の絶縁層８の下面と、下側の絶縁層８の上面と、ブロック絶縁膜５ａの側面とに形成されている。その結果、ブロック絶縁膜５ｂは、電極層６とブロック絶縁膜５ａとの間とに設けられた部分１３と、電極層６と絶縁層８との間に設けられた部分１４とを含んでいる。部分１３は、ブロック絶縁膜５ａの側面に形成されており、部分１４は、上側の絶縁層８の下面と下側の絶縁層８の上面とに形成されている。
本実施形態では、ブロック絶縁膜５ｂの部分１３の膜厚Ｔ１が、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２より厚く設定されており、例えば、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２の２倍以上に設定されている。部分１３の膜厚Ｔ１が薄いと、ブロック絶縁膜５ｂのブロック作用が不十分になるおそれがある。一方、部分１４の膜厚Ｔ２が厚いと、電極層６の体積が小さくなることで、電極層６の抵抗が大きくなるおそれがある。本実施形態によれば、部分１３の膜厚Ｔ１を部分１４の膜厚Ｔ２より厚く設定することで、ブロック絶縁膜５ｂのブロック作用を向上させることや、電極層６の抵抗を低減することが可能となる。
ＮＡＮＤメモリの集積度が高くなると、互いに隣接する絶縁層８間の距離が、より狭くなる可能性がある。この場合、電極層６の抵抗が大きくなるという問題が、より深刻になる可能性がある。本実施形態によれば、部分１３の膜厚Ｔ１を部分１４の膜厚Ｔ２より厚く設定することで、この問題に効果的に対処することが可能となる。なお、これらの膜厚Ｔ１、Ｔ２のさらなる詳細については、図３を参照して後述する。
図３は、第１実施形態の半導体装置の構造を示す拡大断面図である。
図３は、互いに隣接する絶縁層８と、これらの絶縁層８間に設けられたブロック絶縁膜５ｂおよび電極層６とを示している。図３はさらに、下側の絶縁層８の上面Ｓ１と、上側の絶縁層８の下面Ｓ２と、上面Ｓ１と下面Ｓ２との間に位置する断面（ＸＹ平面）Ｓ３とを示している。図３はさらに、断面Ｓ３の高さにおけるブロック絶縁膜５ｂの部分１３の膜厚Ｔ１を、符号Ｔ１ｘで示している。
本実施形態のブロック絶縁膜５ｂの部分１３は、後述するように、２つのＡｌ２Ｏ３膜を重ねて形成される。そのため、部分１３の膜厚Ｔ１は、不均一になる可能性がある。加えて、互いに隣接する絶縁層８間の距離が狭くなると、部分１３の膜厚Ｔ１は不均一になりやすい。よって、膜厚Ｔ１、Ｔ２の関係は、部分１３の膜厚Ｔ１が不均一になる可能性も考慮して規定することが望ましい。
ここで、図３に示す符号Ｔ１ｘは、ブロック絶縁膜５ｂの部分１３の膜厚Ｔ１の最小値を表すものとする。本実施形態では、部分１３の膜厚Ｔ１の最小値Ｔ１ｘを、部分１４の膜厚Ｔ２より厚く設定し（Ｔｘ１＞Ｔ２）、例えば、部分１４の膜厚Ｔ２の２倍以上に設定する（Ｔｘ１≧２×Ｔ２）。これにより、部分１３の膜厚Ｔ１が不均一な場合でも、ブロック絶縁膜５ｂのブロック作用を向上させることや、電極層６の抵抗を低減することが可能となる。
なお、部分１３の膜厚Ｔ１が最小値Ｔ１ｘとなる断面Ｓ３は、上面Ｓ１と下面Ｓ２との間のどの地点に位置していてもよい。図３では、断面Ｓ３が、上面Ｓ１の高さと下面Ｓ２の高さとの中間の高さに位置している。
図４から図７は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、基板７の上方に、複数の犠牲層９と複数の絶縁層８とを交互に含む積層膜１０’を形成する（図４(ａ)）。犠牲層９は例えば、ＳｉＮ膜である。犠牲層９は、第１層の例である。
次に、リソグラフィおよびＲＩＥ（Reactive Ion Etching）により、積層膜１０’内にメモリホールＨ１を形成する（図４(ｂ)）。メモリホールＨ１は、積層膜１０’を貫通するように形成される。
次に、メモリホールＨ１内に絶縁膜１２、電荷蓄積層４、トンネル絶縁膜３、チャネル半導体層２、およびコア絶縁膜１を順に形成する（図５(ａ)）。上述のように、絶縁膜１２は例えばＳｉＯ２膜であり、電荷蓄積層４は例えばＳｉＮ膜である。図５(ａ)の工程では、電荷蓄積層４の膜厚を、製造後の半導体装置（図１～図３を参照）の電荷蓄積層４の膜厚より厚く設定する。絶縁膜１２は、第１部分の例である。
次に、ＣＤＥ（Chemical Dry Etching）により、積層膜１０’内にスリットＨ２を形成する（図５(ｂ)）。スリットＨ２は、Ｙ方向やＺ方向に延びる形状を有し、積層膜１０’を貫通するように形成される。次に、このスリットＨ２からのＣＤＥにより、犠牲層９を除去する（図５(ｂ)）。その結果、絶縁層８間に複数の凹部Ｈ３が形成される。次に、これらの凹部Ｈ３からのＣＤＥにより、絶縁膜１２の一部を除去する（図５(ｂ)）。具体的には、凹部Ｈ３に露出した絶縁膜１２の部分を除去する。その結果、１つの絶縁膜１２が、絶縁層８の側面に形成された複数の絶縁膜１２に分割される。図５(ｂ)の工程のＣＤＥは、例えばＨＦ（フッ酸）とＮＨ３（アンモニア）とを用いて行われる。絶縁膜１２は、犠牲層９を除去する際に、エッチングストッパとして機能する。
次に、各凹部Ｈ３内に露出した電荷蓄積層４の側面に、選択成長により膜２１を形成する（図６(ａ)）。膜２１は例えば、アルミニウム元素と窒素元素とを含む膜であり、より詳細には、ＡｌＮ膜（アルミニウム窒化膜）である。膜２１の選択成長は例えば、Ａｌ（ＣＨ３）３（トリメチルアルミニウム：ＴＭＡ）とＮＨ３とを用いたＡＬＤ（Atomic Layer Deposition）により実現可能である。この場合、ＳｉＯ２膜とＳｉＮ膜とのインキュベーションタイムの差により、膜２１を選択成長させることができる。膜２１の形成温度は例えば、３００～４００℃である。本実施形態では、膜２１の膜厚が、絶縁膜１２の膜厚と同程度の膜厚に設定される。膜２１は、第１膜の例である。
次に、ラジカルまたはプラズマを用いた酸化プロセスを行う（図６(ｂ)）。その結果、膜２１（ＡｌＮ膜）が酸化され、膜２１が絶縁膜２２（Ａｌ２Ｏ３膜）に変化する。絶縁膜２２は、第３部分の例である。さらには、電荷蓄積層４（ＳｉＮ膜）の一部が酸化され、電荷蓄積層４の一部が絶縁膜１１（ＳｉＯ２膜）に変化する。絶縁膜１１は、第２部分の例である。本実施形態では、膜２１だけでなく電荷蓄積層４の一部も酸化されるように酸化プロセスを行うことで、電荷蓄積層４内の凹部Ｈ３に近い部分が酸化される。このようにして、絶縁膜１１、１２を含むブロック絶縁膜５ａが形成される。酸化により生じた窒素原子は、例えばＮ２（窒素）ガスとして大気中に放出される。なお、ブロック絶縁膜５ａは、絶縁膜１１と絶縁膜１２との境界面が観察できるように形成されてもよいし、絶縁膜１１と絶縁膜１２との境界面が観察できなくなるように形成されてもよい。
なお、図６(ｂ)の工程では、電荷蓄積層４の一部が酸化により絶縁膜１１に変化する際に、絶縁膜１１の体積が膨張する。よって、図６(ｂ)に示す絶縁膜２２の位置は、図６(ａ)に示す膜２１の位置に比べて、凹部Ｈ３側に移動している。同様に、膜２１が酸化により絶縁膜２２に変化する際に、絶縁膜２２の体積は膨張する。さらには、絶縁層８の体積も図６(ｂ)の工程で膨張する。
絶縁膜１１等の体積が膨張するメカニズムは、次の通りである。絶縁膜１１等の酸化により、Ｓｉ原子（またはＡｌ原子）とＮ原子との結合が切れて、Ｓｉ原子（またはＡｌ原子）とＯ原子とが結合する。この際、Ｓｉ－Ｎ結合（またはＡｌ－Ｎ結合）よりも、Ｓｉ－Ｏ結合（またはＡｌ－Ｏ結合）の方が、膜密度（g/cm3）が小さいため、Ｓｉ原子（またはＡｌ原子）の個数が変化しない限り、酸化前の体積よりも酸化後の体積の方が大きくなる。その結果、絶縁膜１１等の体積が膨張する。例えば、ＳｉＮ膜がＳｉＯ２膜に変化する場合には、体積膨張により、約１．８倍の膜厚増大が起き、ＡｌＮ膜がＡｌ２Ｏ３膜に変化する場合には、体積膨張により、約１．５倍の膜厚増大が起きる。
また、図６(ｂ)の工程では、図６(ｂ)に示す複数の領域Ｒが、酸化によりＳｉＯ２膜に変化せずに、ＳｉＮ膜のまま残存してもよい。この場合、これらの領域Ｒは、絶縁膜１１の一部ではなく、電荷蓄積層４の一部となる。これらの領域Ｒは、絶縁膜１２の側面付近に位置し、絶縁膜１２や絶縁層８の方向に向かって電荷蓄積層４から絶縁膜１１内に突出している。
次に、各凹部Ｈ３の上面、下面、および側面などに、ＡＬＤにより絶縁膜２３を形成する（図７(ａ)）。その結果、各凹部Ｈ３内において、絶縁膜２３が、上側の絶縁層８の下面と、下側の絶縁層８の上面と、絶縁膜２２の側面とに形成される。絶縁膜２３は例えば、Ａｌ２Ｏ３膜である。絶縁膜２３は、第４部分の例である。このようにして、絶縁膜２２、２３を含むブロック絶縁膜５ｂが形成される。ブロック絶縁膜５ｂは、ブロック絶縁膜５ａの側面に形成された部分１３と、上側の絶縁層８の下面と下側の絶縁層８の上面とに形成された部分１４とを含むように形成される。
図７(ａ)の工程では、部分１３の膜厚Ｔ１（図２）が所望の膜厚になるように、絶縁膜２２の膜厚を考慮に入れて絶縁膜２３の膜厚を設定する。これにより、十分なブロック作用を有するブロック絶縁膜５ｂを形成することが可能となる。本実施形態では、部分１３の膜厚Ｔ１は絶縁膜２２、２３の合計膜厚となり、部分１４の膜厚Ｔ２（図２）は絶縁膜２３の膜厚となるため、膜厚Ｔ１は膜厚Ｔ２より厚くなる。本実施形態ではさらに、絶縁膜２２の膜厚を絶縁膜２３の膜厚以上に設定するため、膜厚Ｔ１は膜厚Ｔ２の２倍以上となる。
図７(ａ)の工程では、部分１３の膜厚Ｔ１の最小値Ｔ１ｘ（図３）を、部分１４の膜厚Ｔ２より厚く設定することが望ましく、（Ｔｘ１＞Ｔ２）、例えば、部分１４の膜厚Ｔ２の２倍以上に設定することが望ましい（Ｔｘ１≧２×Ｔ２）。これにより、部分１３の膜厚Ｔ１が不均一な場合であっても、ブロック絶縁膜５ｂのブロック作用を向上させることや、電極層６の抵抗を低減することが可能となる。本実施形態では、これらの関係が成り立つように、絶縁膜２２の膜厚を、絶縁膜２３の膜厚に比べて十分に厚く設定することが望ましい。
次に、各凹部Ｈ３内に、ブロック絶縁膜５ｂを介して、バリアメタル層６ａと電極材層６ｂとを順に形成する（図７(ｂ)）。その結果、各凹部Ｈ３内に、バリアメタル層６ａと電極材層６ｂとを含む電極層６が形成される。このようにして、基板７の上方に、複数の電極層６と複数の絶縁層８とを交互に含む積層膜１０が形成される。犠牲層９を除去して電極層６を形成する処理は、リプレイス処理と呼ばれる。なお、スリットＨ２内の余分なバリアメタル層６ａおよび電極材層６ｂは除去され、その後、スリットＨ２は絶縁膜で埋め込まれる。この際、スリットＨ２内の余分な絶縁膜２３も除去してもよい。
上述のように、電極材層６ｂは、例えばＷ層である。この場合、電極材層６ｂは、例えばＷＦ６ガスを用いて形成される。ＷＦ６ガス中のＦ（フッ素）原子は、Ａｌ２Ｏ３膜と反応するおそれがある。そのため、電極材層６ｂは、Ｗ層とする代わりにＭｏ層としてもよい。これにより、Ｆ原子を含まないソースガスを用いて電極材層６ｂを形成することが可能となる。なお、電極材層６ｂがＭｏ層の場合には、各電極層６はバリアメタル層６ａを含まなくてもよい。
その後、基板１の上方に、種々の層間絶縁膜、プラグ層、配線層などを形成する、このようにして、本実施形態の半導体装置が製造される（図１～図３）。
以上のように、本実施形態のブロック絶縁膜５ｂは、ブロック絶縁膜５ｂの部分１３の膜厚Ｔ１の最小値Ｔ１ｘが、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２より厚くなるように形成される（Ｔｘ１＞Ｔ２）。よって、本実施形態によれば、電極層６の抵抗が増加するなど電極層６の性能が低下することを抑制することが可能となる。
（第２実施形態）
図８は、第２実施形態の半導体装置の構造を示す断面図である。
本実施形態の半導体装置は、図８に示すように、第１実施形態の半導体装置と同様の構成要素を備えている。ただし、本実施形態のブロック絶縁膜５ａは、絶縁層６の側面付近に位置する複数の絶縁膜１２と、ブロック絶縁膜５ｂの側面付近に位置する複数の絶縁膜１５とを含んでいる。これらの絶縁膜１２とこれらの絶縁膜１５は、例えばＳｉＯ２膜である。さらに、本実施形態のブロック絶縁膜５ａは、電極層６の方向に向かって絶縁層８間に突出した複数の部分Ｐを絶縁膜１５内に含んでいる。これにより例えば、チャネル半導体層２やコア絶縁膜１を形成する際のチューニングを不要とすることが可能となる。これらの部分Ｐの形成方法については、後述する。
本実施形態の膜厚Ｔ１、Ｔ２については、第１実施形態の場合と同様である。本実施形態では、ブロック絶縁膜５ｂの部分１３の膜厚Ｔ１が、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２より厚く設定されており、例えば、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２の２倍以上に設定されている。本実施形態でも、部分１３の膜厚Ｔ１の最小値Ｔ１ｘ（図３を参照）を、部分１４の膜厚Ｔ２より厚く設定することが望ましく（Ｔｘ１＞Ｔ２）、例えば、部分１４の膜厚Ｔ２の２倍以上に設定することが望ましい（Ｔｘ１≧２×Ｔ２）。
図９は、第２実施形態の半導体装置の製造方法を示す断面図である。
まず、図４(ａ)から図５(ｂ)の工程を行った後、各凹部Ｈ３内に露出した電荷蓄積層４の側面に、選択成長により膜２４を形成する（図９(ａ)）。膜２４は例えば、シリコン元素と窒素元素とを含む膜であり、より詳細には、ＳｉＮ膜である。本実施形態では、膜２４の膜厚が、絶縁膜１２の膜厚より厚く設定される。膜２４は、第２膜の例である。なお、本実施形態の図５(ａ)の工程では、電荷蓄積層４の膜厚を、製造後の半導体装置（図８を参照）の電荷蓄積層４の膜厚と同程度の膜厚に設定する。
次に、各凹部Ｈ３内の膜２４の側面に、選択成長により膜２１を形成する（図９(ａ)）。膜２１は例えば、アルミニウム元素と窒素元素とを含む膜であり、より詳細には、ＡｌＮ膜である。本実施形態では、膜２１の膜厚が、絶縁膜１２の膜厚と同程度の膜厚に設定される。膜２１は、第１膜の例である。
次に、ラジカルまたはプラズマを用いた酸化プロセスを行う（図９(ｂ)）。その結果、膜２１（ＡｌＮ膜）が酸化され、膜２１が絶縁膜２２（Ａｌ２Ｏ３膜）に変化する。絶縁膜２２は、第３部分の例である。さらには、膜２４（ＳｉＮ膜）が酸化され、膜２４が絶縁膜１５（ＳｉＯ２膜）に変化する。絶縁膜１５は、第２部分の例である。本実施形態では、膜２１だけでなく膜２４も酸化されるように酸化プロセスを行うことで、絶縁膜１５、１２を含むブロック絶縁膜５ａが形成される。酸化により生じた窒素原子は、例えばＮ２ガスとして大気中に放出される。
なお、図９(ｂ)の工程では、膜２４が酸化により絶縁膜１５に変化する際に、絶縁膜１５の体積が膨張する。よって、図９(ｂ)に示す絶縁膜２２の位置は、図９(ａ)に示す膜２１の位置に比べて、凹部Ｈ３側に移動している。同様に、膜２１が酸化により絶縁膜２２に変化する際に、絶縁膜２２の体積は膨張する。さらには、絶縁層８の体積も図９(ｂ)の工程で膨張する。
その後、図７(ａ)から図７(ｂ)の工程を行った後、基板１の上方に、種々の層間絶縁膜、プラグ層、配線層などを形成する、このようにして、本実施形態の半導体装置が製造される（図８）。
本実施形態のブロック絶縁膜５ｂは、第１実施形態のブロック絶縁膜５ｂと同様に、ブロック絶縁膜５ｂの部分１３の膜厚Ｔ１の最小値Ｔ１ｘが、ブロック絶縁膜５ｂの部分１４の膜厚Ｔ２より厚くなるように形成される（Ｔｘ１＞Ｔ２）。よって、本実施形態によれば、電極層６の抵抗が増加するなど電極層６の性能が低下することを抑制することが可能となる。
また、本実施形態のブロック絶縁膜５ａは、電極層６の方向に向かって絶縁層８間に突出した複数の部分Ｐを含むように形成される。よって、本実施形態によれば、チャネル半導体層２やコア絶縁膜１を形成する際のチューニングを不要とすることが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：コア絶縁膜、２：チャネル半導体層、３：トンネル絶縁膜、４：電荷蓄積層、
５：ブロック絶縁膜、５ａ：ブロック絶縁膜、５ｂ：ブロック絶縁膜、
６：電極層、６ａ：バリアメタル層、６ｂ：電極材層、
７：基板、８：絶縁層、９：犠牲層、１０：積層膜、１０’：積層膜、
１１：絶縁膜、１２：絶縁膜、１３：部分、１４：部分、１５：絶縁膜、
２１：膜、２２：絶縁膜、２３：絶縁膜、２４：膜

Claims (11)

  1. 複数の電極層と複数の絶縁層とを交互に含む積層膜と、
    前記積層膜内に順に設けられた第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層と、
    前記電極層と前記絶縁層との間と、前記電極層と前記第１絶縁膜との間とに設けられ、アルミニウム元素と酸素元素とを含む第３絶縁膜とを備え、
    前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値は、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚より厚い、
    半導体装置。
  2. 前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値は、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚の２倍以上である、請求項１に記載の半導体装置。
  3. 前記電荷蓄積層は、前記絶縁層の方向に向かって前記第１絶縁膜内に突出した複数の領域を含む、請求項１または２に記載の半導体装置。
  4. 前記第１絶縁膜は、前記電極層の方向に向かって前記絶縁層間に突出した複数の部分を含む、請求項１から３のいずれか１項に記載の半導体装置。
  5. 複数の第１層と複数の絶縁層とを交互に含む積層膜を形成し、
    前記積層膜内に第１絶縁膜、電荷蓄積層、第２絶縁膜、および半導体層を順に形成し、
    前記第１層を除去し、
    前記絶縁層間に、アルミニウム元素と酸素元素とを含む第３絶縁膜を介して複数の電極層を形成する、
    ことを含み、
    前記第３絶縁膜は、前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値が、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚より厚くなるように形成される、半導体装置の製造方法。
  6. 前記第３絶縁膜は、前記電極層と前記第１絶縁膜との間に設けられた前記第３絶縁膜の膜厚の最小値が、前記電極層と前記絶縁層との間に設けられた前記第３絶縁膜の膜厚の２倍以上となるように形成される、請求項５に記載の半導体装置の製造方法。
  7. 前記第１絶縁膜は、
    前記積層膜内に前記第１絶縁膜、前記電荷蓄積層、前記第２絶縁膜、および前記半導体層を順に形成する際に、前記第１絶縁膜として、前記第１絶縁膜の第１部分を形成し、
    前記第１層の除去後に、前記絶縁層間の凹部から前記第１部分の一部を除去し、
    前記第１部分の一部の除去後に、前記電荷蓄積層の一部を前記第１絶縁膜の第２部分に変化させる、
    ことで形成される、請求項５または６に記載の半導体装置の製造方法。
  8. 前記第３絶縁膜は、
    前記第１部分の一部の除去後に、前記絶縁層間の凹部から前記電荷蓄積層の側面に、アルミニウム元素と窒素元素とを含む第１膜を形成し、
    前記第１膜の形成後に、前記電荷蓄積層の一部を前記第２部分に変化させ、かつ、前記第１膜を前記第３絶縁膜の第３部分に変化させ、
    前記絶縁層の上面および下面と、前記第３部分の側面とに、前記第３絶縁膜の第４部分を形成する、
    ことで形成される、請求項７に記載の半導体装置の製造方法。
  9. 前記第１絶縁膜は、
    前記積層膜内に前記第１絶縁膜、前記電荷蓄積層、前記第２絶縁膜、および前記半導体層を順に形成する際に、前記第１絶縁膜として、前記第１絶縁膜の第１部分を形成し、
    前記第１層の除去後に、前記絶縁層間の凹部から前記第１部分の一部を除去し、
    前記第１部分の一部の除去後に、前記絶縁層間の凹部から前記電荷蓄積層の側面に、第２膜を形成し、
    前記第２膜を前記第１絶縁膜の第２部分に変化させる、
    ことで形成される、請求項５または６に記載の半導体装置の製造方法。
  10. 前記第３絶縁膜は、
    前記第１部分の一部の除去後に、前記絶縁層間の凹部から前記電荷蓄積層の側面に、前記第２膜と、アルミニウム元素と窒素元素とを含む第１膜とを順に形成し、
    前記第２膜を前記第２部分に変化させ、かつ、前記第１膜を前記第３絶縁膜の第３部分に変化させ、
    前記絶縁層の上面および下面と、前記第３部分の側面とに、前記第３絶縁膜の第４部分を形成する、
    ことで形成される、請求項９に記載の半導体装置の製造方法。
  11. 前記第２膜は、シリコン元素と窒素元素とを含む、請求項９または１０に記載の半導体装置の製造方法。
JP2020156637A 2020-09-17 2020-09-17 半導体装置およびその製造方法 Pending JP2022050179A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020156637A JP2022050179A (ja) 2020-09-17 2020-09-17 半導体装置およびその製造方法
US17/190,259 US20220084953A1 (en) 2020-09-17 2021-03-02 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156637A JP2022050179A (ja) 2020-09-17 2020-09-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2022050179A true JP2022050179A (ja) 2022-03-30

Family

ID=80627927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156637A Pending JP2022050179A (ja) 2020-09-17 2020-09-17 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20220084953A1 (ja)
JP (1) JP2022050179A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028759A (ko) * 2019-09-03 2021-03-15 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20220084953A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN108735756B (zh) 衬底处理方法及通过所述衬底处理方法制造的半导体器件
US10355073B2 (en) Semiconductor device
US11903209B2 (en) Vertical semiconductor device and method for fabricating the same
JP2018152496A (ja) 半導体記憶装置
JP2015177006A (ja) 半導体装置及びその製造方法
JP2018160616A (ja) 半導体記憶装置及びその製造方法
US9780116B2 (en) Semiconductor device and method for manufacturing the same
CN111725224A (zh) 半导体存储装置及其制造方法
JP2020043285A (ja) 半導体装置およびその製造方法
JP2020047620A (ja) 半導体装置およびその製造方法
JP2022050179A (ja) 半導体装置およびその製造方法
JP2020150225A (ja) 半導体装置の製造方法
JP2018049976A (ja) 半導体装置の製造方法
JP2021174905A (ja) 半導体装置の製造方法
WO2020054200A1 (ja) 半導体装置の製造方法およびエッチングガス
JP2021048173A (ja) 半導体装置およびその製造方法
JP2021044490A (ja) 半導体記憶装置およびその製造方法
TWI847042B (zh) 半導體裝置及其製造方法
US20240008273A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2019145615A (ja) 半導体装置の製造方法
CN115117080A (zh) 半导体装置及其制造方法
TWI809405B (zh) 半導體記憶裝置
US20220302165A1 (en) Semiconductor storage device and method for manufacturing the same
US10008456B1 (en) Laminated spacers for field-effect transistors
TW202135143A (zh) 半導體裝置的製造方法