JP2022049604A - 半導体装置及び半導体記憶装置 - Google Patents

半導体装置及び半導体記憶装置 Download PDF

Info

Publication number
JP2022049604A
JP2022049604A JP2020155888A JP2020155888A JP2022049604A JP 2022049604 A JP2022049604 A JP 2022049604A JP 2020155888 A JP2020155888 A JP 2020155888A JP 2020155888 A JP2020155888 A JP 2020155888A JP 2022049604 A JP2022049604 A JP 2022049604A
Authority
JP
Japan
Prior art keywords
layer
region
oxide semiconductor
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020155888A
Other languages
English (en)
Inventor
淳司 片岡
Junji Kataoka
知正 上田
Tomomasa Ueda
述述 鄭
Shushu Zheng
信美 斉藤
Nobumi Saito
圭司 池田
Keiji Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020155888A priority Critical patent/JP2022049604A/ja
Priority to CN202110220032.2A priority patent/CN114267728A/zh
Priority to TW110107051A priority patent/TWI789716B/zh
Priority to US17/198,673 priority patent/US11769810B2/en
Publication of JP2022049604A publication Critical patent/JP2022049604A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Figure 2022049604000001
【課題】耐熱性の高い半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する酸化物半導体層と、ゲート電極と、第３の領域とゲート電極との間に設けられたゲート絶縁層と、第１の領域に電気的に接続された第１の電極と、第２の領域に電気的に接続された第２の電極と、第１の領域と第１の電極との間、及び、第２の領域と第２の電極との間の少なくとも一方の位置に設けられ、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、第１の金属元素及び第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体記憶装置に関する。
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが検討されている。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、メモリセルや配線の形成に伴う熱処理を経ることになる。したがって、熱処理を経ても特性の変動が少ない、耐熱性の高い酸化物半導体トランジスタの実現が期待されている。
特開２０１７－１６８６２３号公報
本発明が解決しようとする課題は、耐熱性の高い半導体装置を提供することにある。
実施形態の半導体装置は、第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する酸化物半導体層と、ゲート電極と、前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、前記第１の領域に電気的に接続された第１の電極と、前記第２の領域に電気的に接続された第２の電極と、前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられ、第１の金属元素と、前記第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、前記酸化物半導体層と前記第１の導電層との間に設けられ、前記第１の金属元素及び前記第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体記憶装置のブロック図。 第４の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第４の実施形態の半導体記憶装置のメモリセルアレイの模式断面図。 第４の実施形態の半導体記憶装置の第１のメモリセルの模式断面図。 第４の実施形態の半導体記憶装置の第２のメモリセルの模式断面図。 第５の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置及び半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ－Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離、結晶粒径等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する酸化物半導体層と、ゲート電極と、第３の領域とゲート電極との間に設けられたゲート絶縁層と、第１の領域に電気的に接続された第１の電極と、第２の領域に電気的に接続された第２の電極と、第１の領域と第１の電極との間、及び、第２の領域と第２の電極との間の少なくとも一方の位置に設けられ、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、第１の金属元素及び第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。
第１の実施形態の半導体装置は、トランジスタ１００である。トランジスタ１００は、酸化物半導体層にチャネルが形成される酸化物半導体トランジスタである。トランジスタ１００は、チャネルが形成される酸化物半導体層の下側にゲート電極、上側にソース電極及びドレイン電極が設けられた、いわゆるボトムゲート型のトランジスタである。
トランジスタ１００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、コンタクト層２２、第１の絶縁層２４、第２の絶縁層２６を備える。
ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は第２の導電層の一例である。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。
酸化物半導体層１０には、トランジスタ１００のオン動作時に、電流経路となるチャネルが形成される。チャネルの中で電子が流れる方向を、チャネル長方向と称する。図１中にチャネル長方向を両矢印で示す。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む。酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。第３の領域１０ｃの少なくとも一部が、第１の領域１０ａと第２の領域１０ｂとの間に設けられる。
第１の領域１０ａはトランジスタ１００のソース領域、第２の領域１０ｂはトランジスタ１００のドレイン領域として機能する。また、第３の領域１０ｃにトランジスタ１００のオン動作時にチャネルが形成される。
第１の領域１０ａと第２の領域１０ｂは、例えば、ｎ型半導体である。第１の領域１０ａの酸素欠損濃度、及び、第２の領域１０ｂの酸素欠損濃度は、例えば、第３の領域１０ｃの酸素欠損濃度よりも高い。酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
第１の領域１０ａのｎ型キャリア濃度、及び、第２の領域１０ｂのｎ型キャリア濃度は、例えば、第３の領域１０ｃのｎ型キャリア濃度よりも高い。第１の領域１０ａの電気抵抗、及び、第２の領域１０ｂの電気抵抗は、例えば、第３の領域１０ｃの電気抵抗よりも低い。
酸化物半導体層１０の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
酸化物半導体層１０は、例えば、原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法：ＡＬＤ法）により形成される。
ゲート電極１２は、酸化物半導体層１０の下側に設けられる。ゲート電極１２は、例えば、金属、金属化合物、又は半導体である。ゲート電極１２は、例えば、タングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。
ゲート絶縁層１４は、酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン又は酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、酸化物半導体層１０の上側に設けられる。酸化物半導体層１０は、ゲート電極１２とソース電極１６との間に挟まれる。
ソース電極１６は、第１の領域１０ａの上側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属又は金属化合物である。ソース電極１６は、例えば、バリア層２０と異なる化学組成を有する金属である。ソース電極１６は、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）を含む。
ソース電極１６に含まれる第１の金属元素の濃度は、例えば、１原子％以下である。第１の金属元素は、バリア層２０に含まれる金属元素である。
ドレイン電極１８は、酸化物半導体層１０の上側に設けられる。酸化物半導体層１０は、ゲート電極１２とドレイン電極１８との間に挟まれる。
ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、金属又は金属化合物である。ドレイン電極１８は、例えば、バリア層２０と異なる化学組成を有する金属である。ドレイン電極１８は、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）を含む。
ドレイン電極１８に含まれる第１の金属元素の濃度は、例えば、１原子％以下である。第１の金属元素は、バリア層２０に含まれる金属元素である。
バリア層２０は、酸化物半導体層１０とソース電極１６との間に設けられる。バリア層２０は、第１の領域１０ａとソース電極１６との間に設けられる。バリア層２０は、例えば、ソース電極１６に接する。バリア層２０は、酸化物半導体層１０からソース電極１６側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、酸化物半導体層１０とドレイン電極１８との間に設けられる。バリア層２０は、第２の領域１０ｂとドレイン電極１８との間に設けられる。バリア層２０は、例えば、ドレイン電極１８に接する。バリア層２０は、酸化物半導体層１０からドレイン電極１８側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。第１の元素は２種類以上含まれても構わない。
第１の金属元素は、例えば、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である。また、第１の元素は、例えば、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である。
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）、第１の元素として亜鉛（Ｚｎ）及びシリコン（Ｓｉ）を含む酸化物である。
バリア層２０に含まれる第１の金属元素の濃度は、例えば、３原子％以上３０原子％以下である。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも厚い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの１．５倍以上である。バリア層２０の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、第１の領域１０ａとソース電極１６との間に設けられる。また、コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。
コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。コンタクト層２２は、例えば、第１の領域１０ａに接する。コンタクト層２２は、例えば、第２の領域１０ｂに接する。
コンタクト層２２は、第１の領域１０ａとソース電極１６との間の抵抗を低減する機能を備える。コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間の抵抗を低減する機能を備える。
コンタクト層２２は、第１の金属元素及び第１の元素と異なる第２の元素を含む。第２の元素は２種類以上含まれても構わない。
第２の元素は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である。
コンタクト層２２は、例えば、金属酸化物である。
コンタクト層２２は、例えば、第２の元素として、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
コンタクト層２２は、例えば、結晶質である。
第１の絶縁層２４は、酸化物半導体層１０の下側に設けられる。第１の絶縁層２４は、例えば、酸化物、窒化物、又は酸窒化物である。第１の絶縁層２４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
第２の絶縁層２６は、酸化物半導体層１０の上側に設けられる。第２の絶縁層２６は、ソース電極１６とドレイン電極１８の間に設けられる。
第２の絶縁層２６は、ソース電極１６とドレイン電極１８とを電気的に分離する。第２の絶縁層２６は、例えば、酸化物、窒化物、又は酸窒化物である。第２の絶縁層２６は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
例えば、酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタは、メモリセルや配線の形成に伴う熱処理を経ることになる。熱処理を経ることにより酸化物半導体トランジスタの閾値電圧の変動が生じる場合がある。
酸化物半導体トランジスタの閾値電圧の変動は、チャネルが形成される酸化物半導体層の中の酸素が、ソース電極やドレイン電極の側に抜けることにより生ずる。酸化物半導体層の中の酸素が抜けることで、酸化物半導体層の中に酸素欠損が生じる。酸素欠損は、酸化物半導体層の中でドナーとして機能する。したがって、例えば、酸化物半導体トランジスタがｎチャネル型トランジスタの場合、酸化物半導体トランジスタの閾値電圧が低下する。
第１の実施形態のトランジスタ１００は、酸化物半導体層１０とソース電極１６との間、及び、酸化物半導体層１０とドレイン電極１８との間に、酸素の拡散を抑制するバリア層２０を備える。バリア層２０を備えることで、酸化物半導体層１０の中の酸素が、ソース電極１６やドレイン電極１８の側に抜けることが抑制される。したがって、トランジスタ１００の閾値電圧の変動が抑制される。
バリア層２０は、第１の金属元素を含むことにより、例えば、第１の金属元素を含まない場合と比較して、電気抵抗率が低減する。したがって、酸化物半導体層１０とソース電極１６との間、及び、酸化物半導体層１０とドレイン電極１８との間にバリア層２０を設けることによるコンタクト抵抗の増加を抑制できる。
第１の実施形態のトランジスタ１００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。コンタクト層２２を備えることにより、例えば、コンタクト層２２を設けずバリア層２０が直接に酸化物半導体層１０に接する場合と比較して、コンタクト抵抗が低減する。
酸素の拡散を抑制する観点から、バリア層２０の結晶粒径は小さいことが好ましい。酸素の拡散を抑制する観点から、バリア層２０の結晶粒径は、コンタクト層２２の結晶粒径よりも小さいことが好ましい。また、酸素の拡散を抑制する観点から、バリア層２０はアモルファスであることが好ましい。
酸素の拡散を抑制する観点から、バリア層２０は酸化物であることが好ましい。
酸素の拡散を抑制する観点から、バリア層２０は、シリコン（Ｓｉ）を含む酸化物であることが好ましい。すなわち、第１の元素がシリコン（Ｓｉ）であることが好ましい。
また、酸素の拡散を抑制する観点から、バリア層２０は、シリコン（Ｓｉ）及び亜鉛（Ｚｎ）を含む酸化物であることが好ましい。すなわち、第１の元素がシリコン（Ｓｉ）及び亜鉛（Ｚｎ）であることが好ましい。
また、バリア層２０の電気抵抗率を低減する観点から、バリア層２０は、チタン（Ｔｉ）を含むことが好ましい。すなわち、第１の金属元素がチタン（Ｔｉ）であることが好ましい。
バリア層２０の厚さは、５ｎｍ以上３０ｎｍ以下であることが好ましく、８ｎｍ以上２０ｎｍ以下であることがより好ましい。上記下限値を上回ることにより、酸素の拡散抑制効果が向上する。上記上限値を下回ることにより、コンタクト抵抗が低減する。
バリア層２０の厚さは、コンタクト層２２の厚さよりも厚いことが好ましい。バリア層２０の厚さは、コンタクト層２２の厚さの１．５倍以上であることが好ましい。
酸化物半導体層１０とコンタクト層２２との間の接触抵抗を低減する観点から、コンタクト層２２は金属酸化物であることが好ましい。コンタクト層２２が金属酸化物であることにより、酸化物半導体層１０とコンタクト層２２との間に、熱処理により高抵抗の反応生成物が形成されることが抑制できる。
高抵抗の反応生成物が形成されることを抑制する観点から、第２の元素は、酸化物半導体層１０に含まれる元素の少なくとも一つであることが好ましい。
酸化物半導体層１０とコンタクト層２２との間の接触抵抗を低減する観点から、コンタクト層２２は、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物であることが好ましい。
コンタクト層２２の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましく、３ｎｍ以上５ｎｍ以下であることがより好ましい。上記下限値を上回ることにより、酸化物半導体層１０とコンタクト層２２との間の接触抵抗が低減できる。したがって、コンタクト抵抗が低減する。
また、上記上限値を下回ることにより、コンタクト層２２自体の電気抵抗が低減できる。したがって、コンタクト抵抗が低減する。
ソース電極１６及びドレイン電極１８は、タングステン（Ｗ）又はモリブデン（Ｍｏ）を含む金属であることが、耐熱性及び抵抗を低減する観点から好ましい。
以上、第１の実施形態によれば、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた酸化物半導体トランジスタが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の電極又は第２の電極と第１の導電層との間に設けられ、第１の金属元素を含み、第１の金属元素の濃度が、第１の導電層の第１の金属元素の濃度より高い第３の導電層を、更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図２は、第２の実施形態の半導体装置の模式断面図である。
第２の実施形態の半導体装置は、トランジスタ２００である。
トランジスタ２００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、コンタクト層２２、金属層２３、第１の絶縁層２４、第２の絶縁層２６を備える。
ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は第２の導電層の一例である。金属層は第３の導電層の一例である。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。
金属層２３は、ソース電極１６とバリア層２０との間、及び、ドレイン電極１８とバリア層２０との間に設けられる。金属層２３は、例えば、ソース電極１６及びバリア層２０に接する。金属層２３は、例えば、ドレイン電極１８及びバリア層２０に接する。金属層２３は、例えば、トランジスタ２００の製造において、バリア層２０に含まれる第１の金属元素の供給源として機能する。
金属層２３は、金属である。金属層２３は、バリア層２０に含まれる第１の金属元素を含む。金属層２３に含まれる第１の金属元素の濃度は、バリア層２０に含まれる第１の金属元素の濃度よりも高い。金属層２３に含まれる第１の金属元素の濃度は、例えば、７０原子％以上１００原子％以下である。
第１の金属元素は、例えば、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である。
金属層２３は、金属である。金属層２３には、例えば、チタン（Ｔｉ）が含まれる。金属層２３は、例えば、チタン層である。
金属層２３の厚さは、例えば、バリア層２０の厚さよりも薄い。金属層２３の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
バリア層２０の化学組成は、ソース電極１６及びドレイン電極１８の化学組成と異なる。ソース電極１６及びドレイン電極１８に含まれる上記第１の金属元素の濃度は、例えば、１原子％以下である。
第２の実施形態のトランジスタ２００は、金属層２３を設けることで、バリア層２０に第１の金属元素を導入することが容易となる。
以上、第２の実施形態によれば、第１の実施形態と同様、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた酸化物半導体トランジスタが実現される。
（第３の実施形態）
第３の実施形態の半導体装置は、ゲート電極が、酸化物半導体層を囲む点で、第１の実施形態の半導体装置と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図３、図４は、第３の実施形態の半導体装置の模式断面図である。図４は、図３のＡＡ’断面図である。図３において、水平方向を第１の方向、奥行方向を第２の方向、上下方向を第３の方向と称する。
第３の実施形態の半導体装置は、トランジスタ３００である。トランジスタ３００は、酸化物半導体にチャネルが形成される酸化物半導体トランジスタである。トランジスタ３００は、ゲート電極が、チャネルが形成される酸化物半導体層を囲んで設けられる、いわゆるＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）である。トランジスタ３００は、いわゆる縦型トランジスタである。
トランジスタ３００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、コンタクト層２２、層間絶縁層３２を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は、第２の導電層の一例である。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。
酸化物半導体層１０は、ソース電極１６とドレイン電極１８との間に設けられる。酸化物半導体層１０には、トランジスタ３００のオン動作時に、電流経路となるチャネルが形成される。酸化物半導体層１０は、第３の方向に延びる。酸化物半導体層１０は、第３の方向に延びる柱状である。酸化物半導体層１０は、例えば、円柱状である。
チャネルの中で電子が流れる方向を、チャネル長方向と称する。第３の方向が、トランジスタ３００のチャネル長方向である。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む。酸化物半導体層１０の中に含まれる金属元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。第３の領域１０ｃの少なくとも一部が、第１の領域１０ａと第２の領域１０ｂとの間に設けられる。
第１の領域１０ａはトランジスタ３００のソース領域、第２の領域１０ｂはトランジスタ３００のドレイン領域として機能する。また、第３の領域１０ｃにトランジスタ３００のオン動作時にチャネルが形成される。
第１の領域１０ａと第２の領域１０ｂは、例えば、ｎ型半導体である。第１の領域１０ａの酸素欠損濃度、及び、第２の領域１０ｂの酸素欠損濃度は、例えば、第３の領域１０ｃの酸素欠損濃度よりも高い。酸化物半導体層１０の中の酸素欠損は、ドナーとして機能する。
第１の領域１０ａのｎ型キャリア濃度、及び、第２の領域１０ｂのｎ型キャリア濃度は、例えば、第３の領域１０ｃのｎ型キャリア濃度よりも高い。第１の領域１０ａの電気抵抗、及び、第２の領域１０ｂの電気抵抗は、例えば、第３の領域１０ｃの電気抵抗よりも低い。
酸化物半導体層１０の第１の方向の幅は、例えば、２０ｎｍ以上１００ｎｍ以下である。酸化物半導体層１０の第３の方向の長さは、例えば、８０ｎｍ以上２００ｎｍ以下である。
酸化物半導体層１０は、例えば、ＡＬＤ法により形成される。
ゲート電極１２は、酸化物半導体層１０を囲んで設けられる。ゲート電極１２は、酸化物半導体層１０の周囲に設けられる。
ゲート電極１２は、例えば、金属、金属化合物、又は半導体である。ゲート電極１２は、例えば、タングステン（Ｗ）である。ゲート電極１２のゲート長は、例えば、２０ｎｍ以上１００ｎｍ以下である。ゲート電極１２のゲート長は、ゲート電極１２の第３の方向の長さである。
ゲート絶縁層１４は、酸化物半導体層１０とゲート電極１２との間に設けられる。ゲート絶縁層１４は、酸化物半導体層１０を囲んで設けられる。ゲート絶縁層１４は、少なくとも第３の領域１０ｃとゲート電極１２との間に設けられる。
ゲート絶縁層１４は、例えば、酸化物又は酸窒化物である。ゲート絶縁層１４は、例えば、酸化シリコン又は酸化アルミニウムである。ゲート絶縁層１４の厚さは、例えば、２ｎｍ以上１０ｎｍ以下である。
なお、酸化物半導体層１０とゲート絶縁層１４との間に、ゲート絶縁層１４と異なる材料の図示しない酸化物層を設けることも可能である。
ソース電極１６は、酸化物半導体層１０の下側に設けられる。ソース電極１６は、第１の領域１０ａの下側に設けられる。ソース電極１６は、第１の領域１０ａに電気的に接続される。
ソース電極１６は、例えば、金属又は金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）である。
ドレイン電極１８は、酸化物半導体層１０の上側に設けられる。ドレイン電極１８は、第２の領域１０ｂの上側に設けられる。ドレイン電極１８は、第２の領域１０ｂに電気的に接続される。
ドレイン電極１８は、例えば、金属、又は、金属化合物である。ソース電極１６は、例えば、タングステン（Ｗ）モリブデン（Ｍｏ）である。
バリア層２０は、酸化物半導体層１０とソース電極１６との間に設けられる。バリア層２０は、第１の領域１０ａとソース電極１６との間に設けられる。バリア層２０は、例えば、ソース電極１６に接する。バリア層２０は、酸化物半導体層１０からソース電極１６側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、酸化物半導体層１０とドレイン電極１８との間に設けられる。バリア層２０は、第２の領域１０ｂとドレイン電極１８との間に設けられる。バリア層２０は、例えば、ドレイン電極１８に接する。バリア層２０は、酸化物半導体層１０からドレイン電極１８側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。第１の元素は２種類以上含まれても構わない。
第１の金属元素は、例えば、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である。また、第１の元素は、例えば、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である。
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）、第１の元素として亜鉛（Ｚｎ）及びシリコン（Ｓｉ）を含む酸化物である。
バリア層２０に含まれる第１の金属元素の濃度は、例えば、３原子％以上３０原子％以下である。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも厚い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からソース電極１６へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの１．５倍以上である。バリア層２０の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、第１の領域１０ａとソース電極１６との間に設けられる。また、コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間に設けられる。
コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。コンタクト層２２は、例えば、第１の領域１０ａに接する。コンタクト層２２は、例えば、第２の領域１０ｂに接する。
コンタクト層２２は、第１の領域１０ａとソース電極１６との間の抵抗を低減する機能を備える。コンタクト層２２は、第２の領域１０ｂとドレイン電極１８との間の抵抗を低減する機能を備える。
コンタクト層２２は、第１の金属元素及び第１の元素と異なる第２の元素を含む。第２の元素は２種類以上含まれても構わない。
第２の元素は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である。
コンタクト層２２は、例えば、金属酸化物である。
コンタクト層２２は、例えば、第２の元素として、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。コンタクト層２２は、例えば、結晶質である。
層間絶縁層３２は、ゲート電極１２、ソース電極１６、及びドレイン電極１８の周囲に設けられる。層間絶縁層３２は、例えば、酸化物、窒化物、又は酸窒化物である。層間絶縁層３２は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
なお、ソース電極１６とバリア層２０との間、及び、ドレイン電極１８とバリア層２０との間に第２の実施形態で説明したと同様の金属層を設けることも可能である。
以上、第３の実施形態によれば、第１の実施形態と同様、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた酸化物半導体トランジスタが実現される。また、第３の実施形態によれば、ＳＧＴであることにより、単位面積あたりに高い密度でトランジスタを配置することが可能となる。
（第４の実施形態）
第４の実施形態の半導体記憶装置は、第１の方向に延びる第１の配線と、第１の方向と交差する第２の方向に延びる第２の配線と、メモリセルと、を備え、メモリセルは、第１の配線に電気的に接続された第１の領域と、第２の領域と、第１の領域と第２の領域との間の第３の領域と、を有する酸化物半導体層と、酸化物半導体層を囲み、第２の配線に電気的に接続されたゲート電極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、第２の領域に電気的に接続されたキャパシタと、第１の領域と第１の配線との間、及び、第２の領域とキャパシタとの間の少なくとも一方の位置に設けられ、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、第１の金属元素及び第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、を備える。以下、第１ないし第３の実施形態と重複する内容については、一部記述を省略する場合がある。
第４の実施形態の半導体記憶装置は、半導体メモリ４００である。第４の実施形態の半導体記憶装置は、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）である。半導体メモリ４００は、第３の実施形態のトランジスタ３００を、ＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する。
図５は、第４の実施形態の半導体記憶装置のブロック図である。
図５に示すように、半導体メモリ４００は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び制御回路２２１を備える。
図６、図７は、第４の実施形態の半導体記憶装置のメモリセルアレイの模式断面図である。図６は、第１の方向と第３の方向を含む面の断面図、図７は、第２の方向と第３の方向を含む面の断面図である。第１の方向と第２の方向は交差する。第１の方向と第２の方向は、例えば垂直である。第３の方向は、第１の方向及び第２の方向に対して垂直な方向である。第３の方向は、例えば基板に対して垂直な方向である。
第４の実施形態のメモリセルアレイ２１０は、メモリセルが立体的に配置された三次元構造を備える。図６、図７において破線で囲まれた領域がそれぞれ１個のメモリセルを表している。
メモリセルアレイ２１０は、シリコン基板２５０を備える。
メモリセルアレイ２１０は、シリコン基板２５０の上に、例えば、複数のビット線ＢＬと複数のワード線ＷＬを備える。ビット線ＢＬは第１の方向に伸長する。ワード線ＷＬは第２の方向に伸長する。
ビット線ＢＬとワード線ＷＬとは、例えば、垂直に交差する。ビット線ＢＬとワード線ＷＬとの交差する領域に、メモリセルが配置される。メモリセルには、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２が含まれる。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、メモリセルの一例である。
第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２に接続されるビット線ＢＬがビット線ＢＬｘである。ビット線ＢＬｘは、第１の配線の一例である。第１のメモリセルＭＣ１に接続されるワード線ＷＬがワード線ＷＬｘである。ワード線ＷＬｘは、第２の配線の一例である。
第２のメモリセルＭＣ２に接続されるワード線ＷＬがワード線ＷＬｙである。ワード線ＷＬｘは、ビット線ＢＬｘの一方の側に設けられる。ワード線ＷＬｙは、ビット線ＢＬｘの他方の側に設けられる。
メモリセルアレイ２１０は、複数のプレート電極線ＰＬを有する。プレート電極線ＰＬは各メモリセルのプレート電極７２に接続される。
メモリセルアレイ２１０は、各配線及び各電極の電気的分離のために層間絶縁層２６０を備える。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に電気的に接続される。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、ビット線ＢＬの電位を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び制御回路２２１などの回路は、例えば、図示しないトランジスタや配線層によって構成される。トランジスタは、例えば、シリコン基板２５０を用いて形成される。
ビット線ＢＬ及びワード線ＷＬは、例えば金属である。ビット線ＢＬ及びワード線ＷＬは、例えば、窒化チタン、タングステン、又は窒化チタンとタングステンの積層構造である。
図８は、第４の実施形態の半導体記憶装置の第１のメモリセルの模式断面図である。図９は、第４の実施形態の半導体記憶装置の第２のメモリセルの模式断面図である。
第１のメモリセルＭＣ１は、シリコン基板２５０とビット線ＢＬｘとの間に設けられる。シリコン基板２５０と第２のメモリセルＭＣ２との間に、ビット線ＢＬｘが設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの下側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの上側に設けられる。
第１のメモリセルＭＣ１は、ビット線ＢＬｘの一方の側に設けられる。第２のメモリセルＭＣ２は、ビット線ＢＬｘの他方の側に設けられる。
第２のメモリセルＭＣ２は、第１のメモリセルＭＣ１を上下反転させた構造を有する。第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２は、それぞれトランジスタ３００及びキャパシタ２０１を備える。
トランジスタ３００は、酸化物半導体層１０、ゲート電極１２、ゲート絶縁層１４、ソース電極１６、ドレイン電極１８、バリア層２０、及びコンタクト層２２を備える。ソース電極１６は第１の電極の一例である。ドレイン電極１８は第２の電極の一例である。バリア層２０は第１の導電層の一例である。コンタクト層２２は第２の導電層の一例である。トランジスタ３００は、第３の実施形態のトランジスタ３００と同様の構成を備える。
酸化物半導体層１０は、第１の領域１０ａ、第２の領域１０ｂ、及び第３の領域１０ｃを有する。
キャパシタ２０１は、セル電極７１、プレート電極７２、キャパシタ絶縁膜７３を備える。セル電極７１及びプレート電極７２は、例えば、窒化チタンである。また、キャパシタ絶縁膜７３は、例えば、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの積層構造を有する。
キャパシタ２０１は、第１のメモリセルＭＣ１及び第２のメモリセルＭＣ２の酸化物半導体層１０の一端に電気的に接続される。キャパシタ２０１のセル電極７１は、ドレイン電極１８に接続される。プレート電極７２はプレート電極線ＰＬに接続される。
ソース電極１６はビット線ＢＬに接続される。ゲート電極１２はワード線ＷＬに接続される。
なお、図６、図７、図８、図９では、ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、同一の材料で同時形成される場合を例に示している。ビット線ＢＬとソース電極１６、及び、ワード線ＷＬとゲート電極１２は、それぞれ異なる材料で別々に形成されるものであっても構わない。
第１のメモリセルＭＣ１の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）に、ビット線ＢＬｘが電気的に接続される。第２のメモリセルＭＣ２の酸化物半導体層１０のキャパシタ２０１が接続される端部と反対側の端部（他端）にビット線ＢＬｘが電気的に接続される。
第１のメモリセルＭＣ１のゲート電極１２にワード線ＷＬｘが電気的に接続される。また、第２のメモリセルＭＣ２のゲート電極１２にワード線ＷＬｙが電気的に接続される。
トランジスタ３００は、酸化物半導体層１０とソース電極１６及びドレイン電極１８との間にバリア層２０を備える。また、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。
酸化物半導体トランジスタをＤＲＡＭのメモリセルのスイッチングトランジスタとして使用する場合、トランジスタ形成後に高温かつ長時間の熱処理が加えられる。熱処理は、例えば、キャパシタ形成のための熱処理である。高温かつ長時間の熱処理により、酸化物半導体トランジスタの閾値電圧の変動が生じやすい。
トランジスタ３００は、酸化物半導体層１０とソース電極１６及びドレイン電極１８との間にバリア層２０を備える。したがって、トランジスタ形成後に高温かつ長時間の熱処理が加えられても、閾値電圧の変動が抑制される。
また、トランジスタ３００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。したがって、コンタクト抵抗が低減する。よって、トランジスタ３００のオン電流が増加する。
第４の実施形態によれば、第３の実施形態のトランジスタ３００をＤＲＡＭのスイッチングトランジスタとして用いることにより、熱処理後の閾値電圧の変動が抑制され、高い耐熱性を備えた半導体メモリが実現される。
（第５の実施形態）
第５の実施形態の半導体装置は、酸化物半導体層と、電極と、酸化物半導体層と電極との間に設けられ、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、酸化物半導体層と第１の導電層との間に設けられ、第１の金属元素及び第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１０は、第５の実施形態の半導体装置の模式断面図である。
第５の実施形態の半導体装置は、コンタクト構造５００を含む。コンタクト構造５００は、酸化物半導体層１０、バリア層２０、コンタクト層２２、配線層４０、コンタクトプラグ４２、層間絶縁層４４を備える。バリア層２０は第１の導電層の一例である。コンタクト層２２は、第２の導電層の一例である。コンタクトプラグ４２は電極の一例である。
酸化物半導体層１０は、酸化物半導体である。酸化物半導体層１０は、金属酸化物である。酸化物半導体層１０は、例えば、アモルファスである。
酸化物半導体層１０は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む。酸化物半導体層１０の中に含まれる第１の金属元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。また、酸化物半導体層１０の中に含まれる酸素以外の元素の中の、インジウム、ガリウム、及び亜鉛の総和の原子比は、例えば、９０％以上である。例えば、酸化物半導体層１０の中には、酸素以外の元素で、インジウム、ガリウム、及び亜鉛のいずれか一つよりも大きな原子比を有する元素は存在しない。
配線層４０は、例えば、金属又は金属化合物である。
コンタクトプラグ４２は、酸化物半導体層１０と配線層４０との間に設けられる。コンタクトプラグ４２は、金属を含む。コンタクトプラグ４２は、例えば、金属又は金属化合物である。コンタクトプラグ４２は、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）である。
バリア層２０は、酸化物半導体層１０とコンタクトプラグ４２との間に設けられる。バリア層２０は、例えば、コンタクトプラグ４２に接する。バリア層２０は、酸化物半導体層１０からコンタクトプラグ４２側へ拡散する酸素の拡散バリアとして機能する。
バリア層２０は、第１の金属元素と、第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む。第１の元素は２種類以上含まれても構わない。
第１の金属元素は、例えば、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である。また、第１の元素は、例えば、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である。
バリア層２０は、例えば、酸化物、窒化物、又は酸窒化物である。
バリア層２０は、例えば、第１の金属元素としてチタン（Ｔｉ）、第１の元素として亜鉛（Ｚｎ）及びシリコン（Ｓｉ）を含む酸化物である。
バリア層２０に含まれる第１の金属元素の濃度は、例えば、３原子％以上３０原子％以下である。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さよりも厚い。バリア層２０の厚さ及びコンタクト層２２の厚さは、酸化物半導体層１０からコンタクトプラグ４２へ向かう方向の厚さである。
バリア層２０の厚さは、例えば、コンタクト層２２の厚さの１．５倍以上である。バリア層２０の厚さは、例えば、５ｎｍ以上３０ｎｍ以下である。
バリア層２０は、例えば、結晶質である。バリア層２０の結晶粒径は、例えば、コンタクト層２２の結晶粒径よりも小さい。バリア層２０及びコンタクト層２２の結晶粒径は、例えば、結晶粒の長径の中央値で代表させる。
バリア層２０は、例えば、アモルファスである。
コンタクト層２２は、酸化物半導体層１０とバリア層２０との間に設けられる。コンタクト層２２は、例えば、バリア層２０に接する。コンタクト層２２は、例えば、酸化物半導体層１０に接する。
コンタクト層２２は、酸化物半導体層１０とコンタクトプラグ４２との間の抵抗を低減する機能を備える。
コンタクト層２２は、第１の金属元素及び第１の元素と異なる第２の元素を含む。第２の元素は２種類以上含まれても構わない。
第２の元素は、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である。
コンタクト層２２は、例えば、金属酸化物である。
コンタクト層２２は、例えば、第２の元素として、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む。コンタクト層２２は、例えば、インジウム（Ｉｎ）及びスズ（Ｓｎ）を含む酸化物である。
コンタクト層２２の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。コンタクト層２２は、例えば、結晶質である。
層間絶縁層４４は、酸化物半導体層１０と配線層４０との間に設けられる。層間絶縁層４４は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
コンタクト構造５００が、バリア層２０を備えない場合、コンタクト構造５００を形成した後に加わる熱処理によりコンタクトプラグ４２が酸化される。すなわち、酸化物半導体層１０に含まれる酸素がコンタクトプラグ４２に拡散し、コンタクトプラグ４２を構成する金属が酸化され、金属酸化物層が形成される。
酸化物半導体層１０とコンタクトプラグ４２との間に金属酸化物層が形成されることで、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が増加する。
コンタクト構造５００は、酸化物半導体層１０とコンタクトプラグ４２との間にバリア層２０を備える。バリア層２０を備えることにより、コンタクトプラグ４２の酸化が抑制される。したがって、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗の増加が抑制される。
また、コンタクト構造５００は、酸化物半導体層１０とバリア層２０との間に、コンタクト層２２を備える。したがって、酸化物半導体層１０とコンタクトプラグ４２との間のコンタクト抵抗が低減する。
なお、コンタクトプラグ４２とバリア層２０との間に、第２の実施形態で説明したと同様の金属層を設けることも可能である。
以上、第５の実施形態によれば、熱処理後のコンタクト抵抗の増加が抑制され、高い耐熱性を備えた半導体装置が実現される。
第１ないし第４の実施形態では、第１の領域１０ａとソース電極１６との間、及び、第２の領域１０ｂとドレイン電極１８との間の両方の位置に、バリア層２０及びコンタクト層２２が設けられるトランジスタを例に説明した。しかし、バリア層２０及びコンタクト層２２が、第１の領域１０ａとソース電極１６との間、及び、第２の領域１０ｂとドレイン電極１８との間の、いずれか一方の位置のみに設けるトランジスタとすることも可能である。
第１ないし第５の実施形態では、酸化物半導体層１０が、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む金属酸化物である場合を例に説明したが、酸化物半導体層１０にその他の金属酸化物を適用することも可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 酸化物半導体層
１０ａ 第１の領域
１０ｂ 第２の領域
１０ｃ 第３の領域
１２ ゲート電極
１４ ゲート絶縁層
１６ ソース電極（第１の電極）
１８ ドレイン電極（第２の電極）
２０ バリア層（第１の導電層）
２２ コンタクト層（第２の導電層）
２３ 金属層（第３の導電層）
４２ コンタクトプラグ（導電層）
１００ トランジスタ（半導体装置）
２００ トランジスタ（半導体装置）
２０１ キャパシタ
３００ トランジスタ（半導体装置）
４００ 半導体メモリ（半導体記憶装置）
ＢＬｘ ビット線（第１の配線）
ＭＣ１ 第１のメモリセル（メモリセル）
ＷＬｘ ワード線（第２の配線）

Claims (20)

  1. 第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する酸化物半導体層と、
    ゲート電極と、
    前記第３の領域と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第１の領域に電気的に接続された第１の電極と、
    前記第２の領域に電気的に接続された第２の電極と、
    前記第１の領域と前記第１の電極との間、及び、前記第２の領域と前記第２の電極との間の少なくとも一方の位置に設けられ、第１の金属元素と、前記第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、前記第１の金属元素及び前記第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、
    を備える半導体装置。
  2. 前記第１の金属元素は、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である請求項１記載の半導体装置。
  3. 前記第１の元素は、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の元素は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の電極及び前記第２の電極は、前記第１の導電層と異なる化学組成を有する金属である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の電極及び前記第２の電極は、タングステン（Ｗ）又はモリブデン（Ｍｏ）を含む請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第１の電極又は前記第２の電極と前記第１の導電層との間に設けられ、前記第１の金属元素を含み、前記第１の金属元素の濃度が、前記第１の導電層の前記第１の金属元素の濃度より高い第３の導電層を、更に備える請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第１の導電層の厚さは、前記第２の導電層の厚さよりも厚い請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記第１の導電層の結晶粒径は、前記第２の導電層の結晶粒径よりも小さい請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第１の導電層はアモルファスである請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記ゲート電極は、前記酸化物半導体層を囲む請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 第１の方向に延びる第１の配線と、
    前記第１の方向と交差する第２の方向に延びる第２の配線と、
    メモリセルと、を備え、
    前記メモリセルは、
    前記第１の配線に電気的に接続された第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間の第３の領域と、を有する酸化物半導体層と、
    前記酸化物半導体層を囲み、前記第２の配線に電気的に接続されたゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に設けられたゲート絶縁層と、
    前記第２の領域に電気的に接続されたキャパシタと、
    前記第１の領域と前記第１の配線との間、及び、前記第２の領域と前記キャパシタとの間の少なくとも一方の位置に設けられ、第１の金属元素と、前記第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、前記第１の金属元素及び前記第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、
    を備える半導体記憶装置。
  14. 前記第１の金属元素は、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である請求項１３記載の半導体記憶装置。
  15. 前記第１の元素は、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である請求項１３又は請求項１４記載の半導体記憶装置。
  16. 前記第２の元素は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である請求項１３ないし請求項１５いずれか一項記載の半導体記憶装置。
  17. 酸化物半導体層と、
    電極と、
    前記酸化物半導体層と前記電極との間に設けられ、第１の金属元素と、前記第１の金属元素と異なる第１の元素と、酸素（Ｏ）及び窒素（Ｎ）の少なくともいずれか一方の元素とを含む第１の導電層と、
    前記酸化物半導体層と前記第１の導電層との間に設けられ、前記第１の金属元素及び前記第１の元素と異なる第２の元素と、酸素（Ｏ）とを含む第２の導電層と、
    を備える半導体装置。
  18. 前記第１の金属元素は、チタン（Ｔｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から成る群から選ばれる少なくとも一つの元素である請求項１７記載の半導体装置。
  19. 前記第１の元素は、亜鉛（Ｚｎ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、ハフニウム（Ｈｆ）、ランタン（Ｌａ）、及びセリウム（Ｃｅ）から成る群から選ばれる少なくとも一つの元素である請求項１７又は請求項１８記載の半導体装置。
  20. 前記第２の元素は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、及びカドミウム（Ｃｄ）から成る群から選ばれる少なくとも一つの元素である請求項１７ないし請求項１９いずれか一項記載の半導体装置。
JP2020155888A 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置 Pending JP2022049604A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020155888A JP2022049604A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置
CN202110220032.2A CN114267728A (zh) 2020-09-16 2021-02-26 半导体装置及半导体存储装置
TW110107051A TWI789716B (zh) 2020-09-16 2021-02-26 半導體裝置及半導體記憶裝置
US17/198,673 US11769810B2 (en) 2020-09-16 2021-03-11 Semiconductor device and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155888A JP2022049604A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2022049604A true JP2022049604A (ja) 2022-03-29

Family

ID=80627113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155888A Pending JP2022049604A (ja) 2020-09-16 2020-09-16 半導体装置及び半導体記憶装置

Country Status (4)

Country Link
US (1) US11769810B2 (ja)
JP (1) JP2022049604A (ja)
CN (1) CN114267728A (ja)
TW (1) TWI789716B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279602A1 (en) 2022-03-25 2023-11-22 Seiko Epson Corporation Cellulose saccharification method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022143580A (ja) 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置及び半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937173B1 (ko) * 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102244389B1 (ko) * 2010-01-22 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6347704B2 (ja) * 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
JP5856227B2 (ja) 2014-05-26 2016-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6538598B2 (ja) 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置
JP2018157101A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
JP7051511B2 (ja) * 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
CN112970122B (zh) * 2018-10-09 2024-05-14 美光科技公司 形成装置的方法及相关装置与电子***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279602A1 (en) 2022-03-25 2023-11-22 Seiko Epson Corporation Cellulose saccharification method

Also Published As

Publication number Publication date
US20220085182A1 (en) 2022-03-17
CN114267728A (zh) 2022-04-01
TWI789716B (zh) 2023-01-11
TW202213720A (zh) 2022-04-01
US11769810B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
US11430886B2 (en) Semiconductor device and semiconductor memory device
US20200381557A1 (en) Semiconductor device and semiconductor memory device
US11769810B2 (en) Semiconductor device and semiconductor memory device
US11374130B2 (en) Semiconductor device and semiconductor memory device
US11978807B2 (en) Semiconductor device and semiconductor memory device
US20220302120A1 (en) Semiconductor device and semiconductor memory device
US11978806B2 (en) Semiconductor device and semiconductor storage device
TWI830322B (zh) 半導體裝置及半導體記憶裝置
US20230200050A1 (en) Semiconductor device and semiconductor memory device
US20230088864A1 (en) Semiconductor memory device
US20230090044A1 (en) Semiconductor device, semiconductor memory device, and method for manufacturing semiconductor device
US20230290882A1 (en) Semiconductor device and semiconductor memory device
TW202401757A (zh) 半導體裝置及半導體記憶裝置
CN115867025A (zh) 半导体装置及半导体存储装置