JP2022049327A - 半導体記憶装置 - Google Patents

Abstract

【課題】放熱性の向上を図ることができる半導体記憶装置を提供することである。【解決手段】実施形態の半導体記憶装置は、筐体と、第１基板モジュールと、複数の放熱板と、１つ以上の接続部と、を有する。第１基板モジュールは、第１基板と、１つ以上の第１電子部品と、を含む。第１基板モジュールは、筐体内に収容される。複数の放熱板は、筐体内において第１基板モジュールに対して第１基板の厚さ方向に向かい合う位置に、厚さ方向に配置される。１つ以上の接続部は、第１基板モジュールおよび複数の放熱板に接する。【選択図】図２

Description

本発明の実施形態は、半導体記憶装置に関する。

半導体記憶装置は、筐体と、筐体に収容される基板と、基板に実装される半導体メモリ部品と、を備える。半導体記憶装置は、放熱性の向上が期待されている。

米国特許第１０２８９１７４号明細書

本発明が解決しようとする課題は、放熱性の向上を図ることができる半導体記憶装置を提供することである。

実施形態の半導体記憶装置は、筐体と、第１基板モジュールと、複数の放熱板と、１つ以上の接続部と、を有する。第１基板モジュールは、第１基板と、１つ以上の第１電子部品と、を含む。第１基板モジュールは、筐体内に収容される。複数の放熱板は、筐体内において第１基板モジュールに対して第１基板の厚さ方向に向かい合う位置に、厚さ方向に配置される。１つ以上の接続部は、第１基板モジュールおよび複数の放熱板に接する。

第１の実施形態に係る半導体記憶装置の外観の一例を示す斜視図。 図１のＩＩ－ＩＩ線に沿う断面図。 第１の実施形態のベース側基板モジュールの底面図。 第１の実施形態のベース側基板モジュールの平面図。 第１の実施形態のカバー側基板モジュールの底面図。 第１の実施形態のカバー側基板モジュールの平面図。 第１の実施形態のカバーを取り外した状態を示す半導体記憶装置の斜視断面図。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図。 第２の実施形態の半導体記憶装置の断面図。 第２の実施形態の基板モジュールの底面図。 第２の実施形態の基板モジュールの平面図。

以下、実施形態の半導体記憶装置を、図面を参照して説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本明細書で「平行」とは「略平行」である場合を含む。本明細書で「直交」とは「略直交」である場合を含む。本明細書で「向かい合う」とは、２つの部材の少なくとも一部が重なり合うことを意味する。本明細書において「接続」とは、２つの部材が間に何も介在せずに隣り合う場合だけでなく、２つの部材の間に別の部材が介在する場合も含む。また、「接する」とは、２つの部材の間に何も介在せずに隣り合うことを意味する。

まず、Ｘ方向、Ｙ方向、およびＺ方向について定義する。Ｘ方向およびＹ方向は、後述する子基板４０の第１面４０ａに沿う方向のうち、互いに交差する方向である（図２参照）。Ｘ方向は、＋Ｘ方向と、－Ｘ方向の総称である。＋Ｘ方向は、後述する筐体２の第２側壁１８ｂから第１側壁１８ａに向かう方向である（図２参照）。以下では、＋Ｘ方向を便宜上「＋Ｘ」と称する。－Ｘ方向は、＋Ｘとは反対方向である。以下では、－Ｘ方向を便宜上「－Ｘ」と称する。＋Ｘと－Ｘとを区別しない場合は、単に「Ｘ方向」と称する。Ｘ方向は、「第１方向」の一例である。Ｙ方向は、＋Ｙ方向と、－Ｙ方向の総称である。＋Ｙ方向は、後述するＤＲＡＭ３２Ａからコントローラ３１に向かう方向である（図３参照）。以下では、＋Ｙ方向を便宜上「＋Ｙ」と称する。－Ｙ方向は、＋Ｙとは反対方向である。以下では、－Ｙ方向を便宜上「－Ｙ」と称する。＋Ｙと－Ｙとを区別しない場合は、単に「Ｙ方向」と称する。Ｙ方向は、「第２方向」の一例である。Ｚ方向は、Ｘ方向およびＹ方向とは交差する方向である。Ｚ方向は、＋Ｚ方向と、－Ｚ方向の総称である。＋Ｚ方向は、後述するベース側基板モジュール３からカバー側基板モジュール４に向かう方向である（図２参照）。以下では、＋Ｚ方向を便宜上「＋Ｚ」と称する。－Ｚ方向は、＋Ｚとは反対方向である。以下では、－Ｚ方向を便宜上「－Ｚ」と称する。＋Ｚと－Ｚとを区別しない場合は、単に「Ｚ方向」と称する。Ｚ方向は、後述する主基板３０、子基板４０および基板１１０の各々の厚さ方向である。

（第１の実施形態）
本実施形態の半導体記憶装置１は、例えばＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）のような記憶装置である。半導体記憶装置１は、例えば、サーバ装置やパーソナルコンピュータ等の情報処理装置に取り付けられる。半導体記憶装置１は、情報処理装置の記憶領域として利用される。本実施形態では、半導体記憶装置１が取り付けられる情報処理装置をホスト装置と称する。

半導体記憶装置１は、例えば、筐体２と、ベース側基板モジュール３と、カバー側基板モジュール４と、放熱モジュール５とを備える。カバー側基板モジュール４は、第１基板モジュールの一例である。放熱モジュール５は、カバー側基板モジュール４に対して＋Ｚ側に位置する。

次に、筐体２について詳細に説明する。図１は、第１の実施形態に係る半導体記憶装置１の外観の一例を示す斜視図である。

筐体２は、半導体記憶装置１の外郭を構成する。筐体２は、例えば、Ｘ方向を長手方向、Ｙ方向を短手方向、Ｚ方向を厚さ方向とする箱状である。筐体２は、例えば、金属製である。筐体２は、複数の部材により構成されていてもよい。

筐体２は、ベース１１とカバー１２とを有する。筐体２は、ベース１１とカバー１２とがＺ方向に組み合わされることで形成される。ベース１１およびカバー１２は、締結部材１７で締結される。締結部材１７は、例えば、ねじである。

ベース１１は、カバー１２に向けて開口する箱型である。すなわち、ベース１１は＋Ｚが開放された椀状である。ベース１１は、第１主壁１３と、第１周壁１４とを備える。第１主壁１３は、Ｘ方向を長手方向とし、Ｙ方向を短手方向とし、Ｚ方向を厚さ方向とする矩形状である。第１主壁１３は、ベース１１のなかで最も－Ｚ側に位置する。第１主壁１３は、４つの端部を持つ。第１主壁１３の４つの端部とは、すなわち、＋Ｘ側、－Ｘ側、＋Ｙ側、および－Ｙ側の端部である。第１周壁１４は、第１主壁１３の－Ｘ側の端部を除く３つの端部それぞれから＋Ｚ側に延びる（カバー１２側）。すなわち、第１周壁１４は、第１主壁１３の＋Ｘ側の端部、第１主壁１３の＋Ｙ側の端部、および第１主壁１３の－Ｙ側の端部のそれぞれから＋Ｚ側に延びる。

カバー１２は、ベース１１に向けて開口する箱型である。すなわち、カバー１２は－Ｚが開放された椀状である。カバー１２は、第２主壁１５と、第２周壁１６とを備える。第２主壁１５は、Ｘ方向を長手方向とし、Ｙ方向を短手方向とし、Ｚ方向を厚さ方向する矩形状である。第２主壁１５は、「第１壁」の一例である。第２主壁１５は、カバー１２のなかで最も＋Ｚ側に位置する。第２主壁１５は、第１主壁１３とＺ方向に向かい合う。第２主壁１５は、４つの端部を持つ。第２主壁１５の４つの端部とは、すなわち、＋Ｘ側、－Ｘ側、＋Ｙ側、および－Ｙ側の端部である。第２周壁１６は、第２主壁１５の４つの端部それぞれから－Ｚ側に延びる。

続いて、筐体２の構成について、さらに詳細に説明する。図２は、図１のＩＩ－ＩＩ線に沿う断面図である。

ベース１１の第１周壁１４およびカバー１２の第２周壁１６は、筐体２の周壁１８を構成する。周壁１８のうち＋Ｘ側を第１側壁１８ａと称する。第１側壁１８ａは、Ｙ方向およびＺ方向に沿う板状である。第１側壁１８ａは、第１部分１４ａ、及び第２部分１６ａにより構成される。第１部分１４ａは、第１周壁１４のうち第１主壁１３に対して＋Ｘ側に位置する。第２部分１６ａは、第２周壁１６のうち第２主壁１５に対して＋Ｘ側に位置する。第１側壁１８ａには、複数の第１連通孔２２が形成される。周壁１８のうち－Ｘ側を第２側壁１８ｂと称する。第２側壁１８ｂは、Ｙ方向およびＺ方向に沿う板状である。第２側壁１８ｂは、第２周壁１６のうち第２主壁１５に対して－Ｘ側に位置する第３部分１６ｂにより構成される。第３部分１６ｂは、第２周壁１６のうち第２主壁１５に対して－Ｘ側に位置する。第２側壁１８ｂには、複数の第２連通孔２３が形成される。第１側壁１８ａおよび第２側壁１８ｂの各々は、第２壁の一例である。

第１連通孔２２は、第１側壁１８ａをＸ方向に貫通する通気孔である。第１連通孔２２は、筐体２の内外を連通させる。より詳細には、第１連通孔２２は、第１側壁１８ａの第２部分１６ａに形成される。複数の第１連通孔２２は、第１側壁１８ａにおいてＹ方向およびＺ方向に間隔をあけて形成される。

第２連通孔２３は、第２側壁１８ｂをＸ方向に貫通する通気孔である。第２連通孔２３は、筐体２の内外を連通させる。より詳細には、第２連通孔２３は、第２側壁１８ｂの第３部分１６ｂに形成される。複数の第２連通孔２３は、第２側壁１８ｂにおいてＹ方向およびＺ方向に間隔をあけて形成される。

第１連通孔２２および第２連通孔２３は、何れかが吸気孔として機能し、何れかが排気孔として機能してもよい。例えば、＋Ｘ側から－Ｘ側に風が流れる環境に半導体記憶装置１が置かれる場合、筐体２の外部の空気は第１連通孔２２から筐体２の内部に流入し、第２連通孔２３から筐体２の外部に排気される。＋Ｘ側から－Ｘ側に風が流れる環境に半導体記憶装置１が置かれる場合、筐体２の外部の空気は第２連通孔２３から筐体２の内部に流入し、第１連通孔２２から筐体２の外部に排気される。以下では、＋Ｘ側から－Ｘ側に風が流れる環境に半導体記憶装置１が置かれる場合について説明する。

さらに、第２側壁１８ｂには、接続口２５が形成される。より詳細には、接続口２５は、第２側壁１８ｂのうち第１周壁１４を構成する部分に形成される。接続口２５は、第１連通孔２２および第２連通孔２３よりも大きな開口部である。接続口２５は、第２連通孔２３よりも－Ｚ側に位置する。接続口２５は、後述する外部コネクタ３４を筐体２の外部に露出させる開口部である。

次に、ベース側基板モジュール３について詳細に説明する。図３は、第１の実施形態のベース側基板モジュール３の底面図である。図４は、第１の実施形態のベース側基板モジュール３の平面図である。

ベース側基板モジュール３は、電子回路実装基板である。ベース側基板モジュール３は、第２基板モジュールの一例である。ベース側基板モジュール３は、カバー側基板モジュール４に対して－Ｚ側に位置する。

ベース側基板モジュール３は、主基板３０と、コントローラ３１と、複数のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３２と、複数のＮＡＮＤ型フラッシュメモリ（ＮＡＮＤ）３３と、外部コネクタ３４と、内部コネクタ３５とを備える。

主基板３０は、基板である。主基板３０は、例えば、プリント配線基板である。主基板３０は、第２基板の一例である。主基板３０は、Ｘ方向を長手方向とし、Ｙ方向を短手方向、Ｚ方向を厚さ方向とする板状である。主基板３０には、任意の数の電子部品を実装できる。主基板３０は、筐体２内に配置される。主基板３０は、ビス等によってベース１１に固定される。主基板３０は、第１面３０ａと、第２面３０ｂとを備える。第１面３０ａは、第１主壁１３と向かい合う面である。第１面３０ａは、－Ｚ側の面である。第２面３０ｂは、第１面３０ａとは反対側に位置する。第２面３０ｂは、カバー側基板モジュール４に向かい合う面である。第２面３０ｂは、＋Ｚ側の面である。

コントローラ３１は、ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）である。コントローラ３１は、第２電子部品の一例である。コントローラ３１は、半導体記憶装置１を統括的に制御する。コントローラ３１は、ＤＲＡＭ３２およびＮＡＮＤ３３と比べて、発熱量が大きい。図３に示す例では、コントローラ３１が、主基板３０の第１面３０ａにおける中央部に実装される。コントローラ３１は、Ｘ方向において、１つ以上のＮＡＮＤ３３と外部コネクタ３４との間に位置する。

ＤＲＡＭ３２は、データバッファである。ＤＲＡＭ３２は、揮発性の半導体メモリである。ＤＲＡＭ３２は、第２電子部品の別の一例である。ＤＲＡＭ３２は、半導体メモリ部品の一例である。ＤＲＡＭ３２には、ホスト装置から受信した書き込みデータ、および／またはＮＡＮＤ３３から読み出された読み出しデータが一時的に格納される。ＤＲＡＭ３２には、ＤＲＡＭ３２Ａと、ＤＲＡＭ３２Ｂとの２種類がある。ＤＲＡＭ３２Ａは、第１面３０ａに実装される。ＤＲＡＭ３２Ｂは、第２面３０ｂに実装される。

ＮＡＮＤ３３は、不揮発性の半導体メモリチップである。ＮＡＮＤ３３は、第２電子部品の別の一例である。ＮＡＮＤ３３は、半導体メモリ部品の別の一例である。複数のＮＡＮＤ３３には、ＮＡＮＤ３３Ａと、ＮＡＮＤ３３Ｂとの２種類がある。ＮＡＮＤ３３Ａは、第１面３０ａに実装される。ＮＡＮＤ３３Ｂは、第２面３０ｂに実装される。

外部コネクタ３４は、半導体記憶装置１とホスト装置とを接続する。外部コネクタ３４は、主基板３０のうち－Ｘ側に形成される。図２に示すように、外部コネクタ３４は、ベース側基板モジュール３が筐体２内に収容された状態において、接続口２５を通じて筐体２の外部に露出する。外部コネクタ３４は、複数の接続端子を有する。複数の接続端子は、Ｙ方向に並んでいる。複数の接続端子は、主基板３０の第１面３０ａおよび第２面３０ｂに露出する。

内部コネクタ３５は、いわゆる基板間接続コネクタである（Ｂ ｔｏ Ｂコネクタ）。内部コネクタ３５は、例えば、主基板３０の第２面３０ｂの中央部に実装される。内部コネクタ３５は、後述する内部コネクタ４１に接続される複数の接続端子を有する。

図２に示すように、ベース側基板モジュール３は、複数のベース側緩衝部３８を介して第１主壁１３に接する。ベース側緩衝部３８は、いわゆるＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）である。ベース側緩衝部３８は、緩衝機能と放熱機能（熱伝導機能）とを有する。ベース側緩衝部３８は、「熱伝導性部材」と称されてもよい。ベース側緩衝部３８は、熱伝導性に優れ、かつコントローラ３１、ＤＲＡＭ３２、およびＮＡＮＤ３３よりも弾性に優れた材料（例えば、樹脂材料等）により形成される。ベース側緩衝部３８は、例えば主基板３０および子基板４０と比べて熱伝導率が高い材料で形成される。ベース側緩衝部３８は、Ｚ方向を厚さ方向とするシート状に形成される。ベース側緩衝部３８は、コントローラ３１と第１主壁１３との間、ＤＲＡＭ３２Ａと第１主壁１３との間、ＮＡＮＤ３３Ａと第１主壁１３との間、およびその他の各種電子部品と第１主壁１３との間に介在する。ベース側緩衝部３８は、例えば、グリスや接着材等であってもよい。コントローラ３１、ＤＲＡＭ３２Ａ、およびＮＡＮＤ３３Ａの各々は、ベース側緩衝部３８を介して第１主壁１３に熱的に接続される。ベース側緩衝部３８は、主基板３０の第１面３０ａと第１主壁１３との間に介在され、主基板３０の第１面３０ａを第１主壁１３に熱的に接続してもよい。

次に、カバー側基板モジュール４について詳細に説明する。図５は、カバー側基板モジュール４の底面図である。

カバー側基板モジュール４は、電子回路実装基板である。カバー側基板モジュール４は、例えば、子基板４０と、内部コネクタ４１と、複数のＮＡＮＤ４２と、複数のコンデンサ４３と、を備える。

子基板４０は、基板（例えばプリント配線基板）である。子基板４０は、第１基板の一例である。子基板４０は、Ｘ方向を長手方向とし、Ｙ方向を短手方向、Ｚ方向を厚さ方向とする板状である。子基板４０には、任意の数の電子部品を実装できる。子基板４０は、筐体２内に配置される。子基板４０は、主基板３０と平行に配置される。子基板４０は、ビス等によってベース１１に固定される。子基板４０のうち＋Ｘ側の端部には、切欠き部４９が形成される。切欠き部４９は、子基板４０をＺ方向に貫通するとともに、＋Ｘ側に開放される。子基板４０は第１面４０ａと、第２面４０ｂとを備える。第１面４０ａは、ベース側基板モジュール３と向かい合う面である。第１面４０ａは、－Ｚ側の面である。第２面４０ｂは、第２主壁１５に向かい合う面である。第２面４０ｂは、第１面４０ａとは反対側に位置する。第２面４０ｂは、＋Ｚ側の面である。

内部コネクタ４１は、ベース側基板モジュール３の内部コネクタ３５に接続されるコネクタである。内部コネクタ４１は、複数の接続端子を有する。内部コネクタ４１は、例えば、子基板４０の第１面４０ａの中央部に実装される。

ＮＡＮＤ４２は、不揮発性の半導体メモリである。ＮＡＮＤ４２は、半導体メモリ部品の別の一例である。ＮＡＮＤ４２には、ＮＡＮＤ４２Ａと、ＮＡＮＤ４２Ｂとの２種類がある。ＮＡＮＤ４２Ａは、子基板４０の第１面４０ａに実装される。ＮＡＮＤ４２Ｂは、子基板４０の第２面４０ｂに実装される。

コンデンサ４３は、電源バックアップ機能を担うコンデンサである。コンデンサ４３は、実装部品の一例である。コンデンサ４３は、例えば、アルミ電解コンデンサまたは導電性高分子タンタル固体電解コンデンサなどである。例えば、コンデンサ４３は、ホスト装置からの電力供給が予期せず遮断された場合、コントローラ３１、ＤＲＡＭ３２、ＮＡＮＤ３３、およびＮＡＮＤ４２に対して電力を供給する。例えば、コンデンサ４３は、ＤＲＡＭ３２に一時的に記憶されたデータが、ＮＡＮＤ３３またはＮＡＮＤ４２へ記憶されるまでの間、コントローラ３１、ＤＲＡＭ３２、ＮＡＮＤ３３、およびＮＡＮＤ４２に電力を供給する。コンデンサ４３は、Ｘ方向を軸方向とする円柱状である。コンデンサ４３のＺ方向の厚さは、ＮＡＮＤ４２のＺ方向の厚さと比べて大きい。例えば、コンデンサ４３のＺ方向の厚さは、ＮＡＮＤ４２のＺ方向の厚さの２倍以上である。図６に示すように、コンデンサ４３は、複数用いられる。複数のコンデンサ４３は、子基板４０の切欠き部４９内に収容された状態で、子基板４０に実装される。複数のコンデンサ４３は、切欠き部４９内においてＹ方向に並んでいる。図７に示すように、Ｙ方向に隣り合う２つのコンデンサ４３の間の隙間は、中央部から＋Ｚ側または－Ｚ側に向かうに従い漸次広くなる。図２に示すように、コンデンサ４３は、子基板４０に対してＺ方向の両側に突出する。例えば、子基板４０の第１面４０ａに対する－Ｚ側へのコンデンサ４３の突出量Ｈ１は、子基板４０の第２面４０ｂに対する＋Ｚ側へのコンデンサ４３の突出量Ｈ２よりも小さい。例えば、子基板４０の第２面４０ｂに対するコンデンサ４３の突出量Ｈ２は、子基板４０の第２面４０ｂに対するＮＡＮＤ４２Ｂの突出量Ｈ３よりも大きい。ＮＡＮＤ４２Ｂの突出量Ｈ３とは、ＮＡＮＤ４２ＢのＺ方向の厚さである。例えば、コンデンサ４３の突出量Ｈ２は、ＮＡＮＤ４２Ｂの突出量Ｈ３の２倍以上である。例えば、コンデンサ４３の突出量Ｈ２は、主基板３０の第１面３０ａと第１主壁１３との間のＺ方向の隙間よりも大きい。カバー側基板モジュール４のコンデンサ４３の－Ｚ側の端部は、ベース側基板モジュール３のＮＡＮＤ３３Ｂに対してＺ方向に離間する。

次に、放熱モジュール５について詳細に説明する。放熱モジュール５は、カバー側基板モジュール４で発生した熱を放散する。図２に示すように、放熱モジュール５は、筐体２内において、第２主壁１５と子基板４０との間に配置される。放熱モジュール５は、コンデンサ４３に対して－Ｘ側にずれた位置において、カバー側基板モジュール４を+Ｚ側から覆う。放熱モジュール５は、少なくともカバー側基板モジュール４に接していれば、筐体２と離間していてもよい。放熱モジュール５は、例えばベース側基板モジュール３およびカバー側基板モジュール４との間に配置されていてもよい。放熱モジュール５は、ベース側基板モジュール３とベース１１との間に配置されていてもよい。

放熱モジュール５は、例えば、複数のインナプレート５０と、複数の接続部５１とを備える。インナプレート５０は、例えば、２枚である。接続部５１は、例えば、７つである。以下、インナプレート５０および接続部５１について詳細に説明する。

インナプレート５０について詳細に説明する。インナプレート５０は、ヒートシンクである。インナプレート５０は、放熱板の一例である。インナプレート５０は、ベース側基板モジュール３で発生した熱を放散させる。インナプレート５０は、Ｘ方向を長手方向とし、Ｙ方向を短手方向、Ｚ方向を厚さ方向とする板状である。インナプレート５０は、子基板４０および第２主壁１５と平行である。複数のインナプレート５０は、Ｚ方向に隙間をあけて配置される。複数のインナプレート５０の間のＺ方向の隙間は、主基板３０と第１主壁１３との間のＺ方向の隙間よりも小さい。複数のインナプレート５０の間のＺ方向の隙間は、主基板３０と子基板４０との間のＺ方向の隙間よりも小さい。インナプレート５０は、少なくとも全てのＮＡＮＤ４２Ｂを+Ｚ側から覆う大きさを有する。例えば、インナプレート５０のＸ方向の長さは、主基板３０のＸ方向の長さの１／２以上である。インナプレート５０のＸ方向の長さは、子基板４０のＸ方向の長さの１／２以上である。例えば、インナプレート５０のＹ方向の長さは、主基板３０のＹ方向の長さの１／２以上である。インナプレート５０のＹ方向の長さは、子基板４０のＹ方向の長さの１／２以上である。インナプレート５０は、主基板３０および子基板４０よりも熱伝導性に優れた材料により形成される。熱伝導性に優れた材料とは、例えば、アルミニウムや銅等の金属材料である。インナプレート５０の最小厚さは、主基板３０および子基板４０の最小厚さよりも薄い。インナプレート５０は、コンデンサ４３の高さ範囲内に位置する。すなわち、複数のインナプレート５０のうち最も＋Ｚ側のインナプレート５０（後述する第１プレート５０Ａ）の＋Ｚ側の面は、コンデンサ４３の＋Ｚ側の端よりも－Ｚ側に位置する。したがって、複数のインナプレート５０は、Ｘ方向にコンデンサ４３と重なる。なお、インナプレート５０の厚さや枚数、レイアウト等は任意に設定が可能である。インナプレート５０とＮＡＮＤ４２Ｂとが接続部５１を介して接続される構成であれば、例えばインナプレート５０は一枚であってもよい。

複数のインナプレート５０は、第１プレート５０Ａと、第２プレート５０Ｂとを含む。第１プレート５０Ａと、第２プレート５０Ｂとは、互いに平行である。

第１プレート５０Ａは、複数のインナプレート５０のうち最も＋Ｚ側のインナプレート５０である。第１プレート５０Ａは、第２主壁１５と向かい合う。第１プレート５０Ａと第２主壁１５との間のＺ方向の隙間は、主基板３０と第１主壁１３との間のＺ方向の隙間よりも小さい。第１プレート５０Ａと第２主壁１５との間のＺ方向の隙間は、主基板３０と子基板４０との間のＺ方向の隙間よりも小さい。

第２プレート５０Ｂは、複数のインナプレート５０のうち最も－Ｚ側のインナプレート５０である。第２プレート５０Ｂは、カバー側基板モジュール４と向かい合う。第２プレート５０ＢとＮＡＮＤ４２Ｂとの間のＺ方向の隙間は、主基板３０と第１主壁１３との間のＺ方向の隙間よりも小さい。第２プレート５０ＢとＮＡＮＤ４２Ｂとの間のＺ方向の隙間は、主基板３０と子基板４０との間のＺ方向の隙間よりも小さい。第２プレート５０Ｂのうち、内部コネクタ４１と重なり合う領域には、膨出部５５が形成される。膨出部５５は、第２プレート５０Ｂの他の部分に対して子基板４０に向けて膨出する。

次に、接続部５１について詳細に説明する。図７は、カバー１２を取り外した状態を示す半導体記憶装置１の斜視断面図である。

接続部５１は、放熱モジュール５と筐体２とを接続する部材である。接続部５１は、カバー側基板モジュール４、インナプレート５０、および第２主壁１５に接する。接続部５１は、カバー側基板モジュール４で発生した熱を複数のインナプレート５０および第２主壁１５に移動させる。接続部５１は、ＮＡＮＤ４２ＢとＺ方向に重なる位置に配置される。接続部５１は、ＮＡＮＤ４２Ｂと第２主壁１５との間に介在する。接続部５１のＸ方向およびＹ方向の寸法は、対応するＮＡＮＤ４２のＸ方向およびＹ方向の寸法よりも小さい。隣り合う接続部５１の間の隙間は、空気が流れる。

接続部５１は、締結部７１と、カバー側緩衝部７２とを備える。締結部７１は、複数のインナプレート５０と第２主壁１５とを連結する部材である。締結部７１は、子基板４０に接していてもよい。カバー側緩衝部７２は、締結部７１とカバー側基板モジュール４との間に介在された緩衝部材である。カバー側緩衝部７２は、締結部７１とＮＡＮＤ４２Ｂとに接する。カバー側緩衝部７２は、ＮＡＮＤ４２Ｂから締結部７１に熱を移動させる。

次に、締結部７１の詳細について詳細に説明する。ここではまず、締結部７１が、第２主壁１５、第１プレート５０Ａ及び第２プレート５０Ｂを貫通するための貫通孔である、主壁貫通孔８０、第１貫通孔８１および第２貫通孔８２について説明する。図８に示すように、主壁貫通孔８０は、第２主壁１５に形成される。主壁貫通孔８０は、第２主壁１５をＺ方向に貫通する。主壁貫通孔８０は、Ｘ方向およびＹ方向に間隔をあけて並んでいる。第２主壁１５のうち主壁貫通孔８０の周囲には、窪み部８５が形成されていてもよい。図８の例において、主壁貫通孔８０は、窪み部８５の底面で開口する。
第１貫通孔８１は、第１プレート５０Ａに形成される。第１貫通孔８１は、第１プレート５０ＡをＺ方向に貫通する。第１貫通孔８１は、Ｘ方向およびＹ方向に間隔をあけて並んでいる。
第２貫通孔８２は、第２プレート５０Ｂに形成される。第２貫通孔８２は、第２プレート５０ＢをＺ方向に貫通する。第２貫通孔８２は、Ｘ方向およびＹ方向に間隔をあけて並んでいる。複数の主壁貫通孔８０、第１貫通孔８１および第２貫通孔８２のうち、対応する主壁貫通孔８０、第１貫通孔８１および第２貫通孔８２は、Ｚ方向から見て重なり合う。

締結部７１は、第１スペーサ７５、第２スペーサ７６、および締結ピン７７を備える。第１スペーサ７５および第２スペーサ７６は、スペーサの一例である。締結ピン７７は、保持部の一例である。

第１スペーサ７５は、第２主壁１５と第１プレート５０Ａとの間に隙間を確保するスペーサである。第１スペーサ７５は、Ｚ方向を軸方向とする筒状である。第１スペーサ７５は、熱伝導性に優れた材料により形成される。熱伝導性に優れた材料とは、例えば、アルミニウムや銅等の金属材料である。第１スペーサ７５は、主基板３０および子基板４０と比べて熱伝導率が高い材料で形成される。第１スペーサ７５は、第１プレート５０Ａと第２主壁１５との間に介在する。第１スペーサ７５は、第１プレート５０Ａと第２主壁１５とにそれぞれ接する。図７に示すように、第１スペーサ７５の外径は、ＮＡＮＤ４２におけるＸ方向の最大寸法よりも小さい。第１スペーサ７５の外径は、ＮＡＮＤ４２におけるＹ方向の最大寸法よりも小さい。第１スペーサ７５には、第１スペーサ７５をＺ方向に貫通する第１通過孔７５ａが形成される。第１通過孔７５ａは、第１貫通孔８１と主壁貫通孔８０とに連通する。

第２スペーサ７６は、第１プレート５０Ａと第２プレート５０Ｂとの間に隙間を確保するスペーサである。第２スペーサ７６は、Ｚ方向を軸方向とする筒状である。第２スペーサ７６は、熱伝導性に優れた材料により形成される。熱伝導性に優れた材料とは、例えば、アルミニウムや銅等の金属材料である。第２スペーサ７６は、主基板３０および子基板４０と比べて熱伝導率が高い材料で形成される。第２スペーサ７６は、第１プレート５０Ａと第２プレート５０Ｂとの間に、第１スペーサ７５と同軸に配置される。第２スペーサ７６は、第１プレート５０Ａと第２プレート５０Ｂとの間に介在する。第２スペーサ７６は、第１プレート５０Ａと第２プレート５０Ｂとにそれぞれ接する。第２スペーサ７６には、第２スペーサ７６をＺ方向に貫通する第２通過孔７６ａが形成される。第２スペーサ７６の第２通過孔７６ａは、第１貫通孔８１と第２貫通孔８２とに連通する。図７に示すように、第２スペーサ７６の外径は、第１スペーサ７５の外径と同等である。

締結ピン７７は、いわゆるカシメピンである。締結ピン７７は、熱伝導性に優れた材料により形成される。熱伝導性に優れた材料とは、例えば、アルミニウムや銅等の金属材料である。締結ピン７７は、主基板３０および子基板４０と比べて熱伝導率が高い材料で形成される。

締結ピン７７は、頭部７７ａおよび軸部７７ｂを有する。頭部７７ａは、締結ピン７７の＋Ｚ側の端部である。頭部７７ａは、軸部７７ｂからフランジ状に張り出す。頭部７７ａの一部は、第２主壁１５、第１スペーサ７５、および第２スペーサ７６とＺ方向に向かい合う。頭部７７ａは、第２主壁１５に対して第１スペーサ７５とは反対側から第２主壁１５に接する。頭部７７ａは、窪み部８５内に配置される。軸部７７ｂは、主壁貫通孔８３、第１通過孔７５ａ、第１貫通孔８１、第２貫通孔８２、および第２通過孔７６ａ内をＺ方向に貫通する。

軸部７７ｂの先端部には、カシメ部７７ｃが形成される。カシメ部７７ｃは、締結ピン７７の－Ｚ側の端部である。カシメ部７７ｃは、軸部７７ｂが主壁貫通孔８３、第１通過孔７５ａ、第１貫通孔８１、第２貫通孔８２、および第２通過孔７６ａ内に挿通された後に軸部７７ｂの－Ｚ側の端部が外周側に押し広げられるように塑性変形させられることで形成される。カシメ部７７ｃは、第２貫通孔８２の開口縁から張り出す。カシメ部７７ｃの一部（第２貫通孔８２の開口縁から張り出した部分）は、頭部７７ａ、第２主壁１５、第１スペーサ７５、および第２スペーサ７６とＺ方向に向かい合う。カシメ部７７ｃは、第２プレート５０Ｂに対して第２スペーサ７６とは反対側から第２プレート５０Ｂに接する。

これにより、第２主壁１５および各インナプレート５０は、第１プレート５０Ａおよび第２主壁１５との間、並びに隣り合う２つのインナプレート５０の間に隙間をあけた状態で、頭部７７ａおよびカシメ部７７ｃの間に挟持される。複数のインナプレート５０の間の隙間は、第１連通孔２２および第２連通孔２３の少なくとも何れかや、Ｙ方向に隣り合う複数のコンデンサ４３の間の隙間に、Ｘ方向に重なり合うことが好ましい。第１プレート５０Ａと第２主壁１５との間の隙間は、第１連通孔２２および第２連通孔２３の少なくとも何れかや、Ｙ方向に隣り合う複数のコンデンサ４３の間の隙間に、Ｘ方向に重なり合うことが好ましい。第２プレート５０Ｂと子基板４０との間の隙間は、第１連通孔２２および第２連通孔２３の少なくとも何れかや、Ｙ方向に隣り合う複数のコンデンサ４３の間の隙間に、Ｘ方向に重なり合うことが好ましい。なお、締結ピン７７は、頭部７７ａが-Ｚ側に位置し、カシメ部７７ｃが＋Ｚ側に位置する状態で組み付けられてもよい。

次に、カバー側緩衝部７２の詳細について説明する。カバー側緩衝部７２は、緩衝機能および熱伝導機能を有する部材である。カバー側緩衝部７２は、いわゆるＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）である。カバー側緩衝部７２は、Ｚ方向を厚さ方向とするシート状である。カバー側緩衝部７２は、熱伝導性に優れ、かつ第１スペーサ７５、第２スペーサ７６、主基板３０、および子基板４０よりも弾性に優れた樹脂材料により形成される。カバー側緩衝部７２は、例えば主基板３０および子基板４０と比べて熱伝導率が高い材料で形成される。カバー側緩衝部７２は、グリスや接着材等であってもよい。カバー側緩衝部７２は、熱伝導性部材の一例である。

カバー側緩衝部７２は、第１緩衝部７２Ａと、第２緩衝部７２Ｂとの２種類がある。

第１緩衝部７２Ａは、第２プレート５０ＢとＮＡＮＤ４２Ｂとの間に位置するカバー側緩衝部７２である。図８に示すように、第１緩衝部７２Ａは、締結ピン７７のカシメ部７７ｃとＮＡＮＤ４２Ｂとの間に介在する。第１緩衝部７２Ａは、締結ピン７７のカシメ部７７ｃとＮＡＮＤ４２Ｂに接する。第１緩衝部７２Ａは、第２プレート５０ＢとＮＡＮＤ４２Ｂとの間に介在した状態で、第２プレート５０ＢとＮＡＮＤ４２Ｂに接していてもよい。

第２緩衝部７２Ｂは、子基板４０と膨出部５５との間に位置するカバー側緩衝部７２である。第２緩衝部７２Ｂは、膨出部５５と子基板４０とに接する。膨出部５５は、子基板４０のうち内部コネクタ４１とＺ方向に重なる部分に第２緩衝部７２Ｂを介して向かい合う。膨出部５５は、ベース側基板モジュール３に対するカバー側基板モジュール４の＋Ｚ側への変位を抑制する。ベース側基板モジュール３の内部コネクタ３５と、カバー側基板モジュール４の内部コネクタ４１との接続が確保される。

次に、半導体記憶装置１の作用について説明する。

ＮＡＮＤ４２Ａまたは４２Ｂで発生した熱の一部は、第１緩衝部７２Ａおよび締結部７１を通じて複数のインナプレート５０およびカバー１２に伝達される。これにより、ＮＡＮＤ４２Ａまたは４２Ｂで発生した熱が効率的に放散される。また、カバー側基板モジュール４の温度上昇が抑制される。

また、半導体記憶装置１に対して例えば+Ｘ側から-Ｘ側に流れる空気は、第１連通孔２２を通じて筐体２内に流入する。筐体２内に流入した空気は、コンデンサ４３の周囲を通過して放熱モジュール５に到達する。コンデンサ４３の周囲を通過する空気は、Ｙ方向に隣り合うコンデンサ４３間の隙間のうち、＋Ｚ側に位置する部分を流れる。

放熱モジュール５に到達した空気は、Ｚ方向に隣り合う複数のインナプレート５０の間の隙間、第１プレート５０Ａと第２主壁１５との間の隙間、および第２プレート５０Ｂと子基板４０との間の隙間を通じて-Ｘ側に流れる。これにより、放熱モジュール５から熱が放散される。放熱モジュール５を通過した空気は、第２連通孔２３を通じて筐体２から排出される。

なお、ベース側基板モジュール３で発生した熱は、ベース側緩衝部３８を介してベース１１に伝達されたり、内部コネクタ３５を介してカバー側基板モジュール４に伝達されたりする。カバー側基板モジュール４に伝達された熱の一部は、上述した通りカバー側緩衝部７２を介して複数のインナプレート５０およびカバー１２に伝達されることで放散される。

次に、本実施形態の構成による効果について説明する。

本実施形態の半導体記憶装置１は、筐体２内においてカバー側基板モジュール４に対してＺ方向に向かい合う位置に、Ｚ方向に配置された複数のインナプレート５０と、カバー側基板モジュール４および複数のインナプレート５０に接する接続部５１とを備える。この構成によれば、カバー側基板モジュール４で発生した熱の一部を接続部５１を通じて複数のインナプレート５０に伝達できる。これにより、インナプレート５０が無い構成に比べ、放熱性を向上できる。また、カバー側基板モジュール４の温度上昇を抑制できる。

本実施形態の半導体記憶装置１では、接続部５１が半導体記憶装置１の主な発熱源であるＮＡＮＤ４２Ｂに接する。この構成によれば、ＮＡＮＤ４２Ｂで発生した熱が接続部５１を介して複数のインナプレート５０に伝わり易い。これにより、カバー側基板モジュール４で発生した熱を効率的に放散することができる。また、放熱性が向上する。

本実施形態では、複数の接続部５１が複数のＮＡＮＤ４２Ｂに各別に接する。この構成によれば、各ＮＡＮＤ４２Ｂで発生した熱を、各接続部５１を通じて複数のインナプレート５０に効率的に伝達することができる。これにより、放熱性が向上する。

本実施形態では、接続部５１が筐体２（第２主壁１５）に接する。この構成によれば、接続部５１を伝達する熱の一部が筐体２に伝達された後、筐体２から放散される。これにより、放熱性が向上する。

本実施形態では、インナプレート５０がカバー側基板モジュール４と第２主壁１５との間に配置される。この構成によれば、インナプレート５０に伝達された熱を第２主壁１５に伝達し易くなる。これにより、筐体２内で発生した熱が筐体２内で滞留するのを抑制できる。

本実施形態では、インナプレート５０はコンデンサ４３とＸ方向に重なる位置に配置される。これにより、小型で放熱性に優れた半導体記憶装置を提供できる。

本実施形態では、筐体２の第１側壁１８ａには、筐体２の内外を連通させる第１連通孔２２が形成される。この構成によれば、例えば第１連通孔２２を通じて筐体２内に流入した空気と、放熱モジュール５と、の間で熱交換を行うことで、放熱モジュール５の熱を効果的に放散できる。

本実施形態では、接続部５１（締結部７１）がＸ方向およびＹ方向に互いに間隔をあけて配置される。この構成によれば、カバー側基板モジュール４で発生した熱をインナプレート５０に伝達できる。これにより、放熱性が向上する。

本実施形態では、接続部５１が、Ｚ方向に隣り合う２つのインナプレート５０の間に介在する第２スペーサ７６を備える。この構成によれば、Ｚ方向に隣り合う２つのインナプレート５０の間隔を確保できる。これにより、Ｚ方向に隣り合う２つのインナプレート５０の間に空気を流通させることができる。また、放熱モジュール５の表面積を確保できる。

本実施形態では、締結ピン７７がインナプレート５０、第１スペーサ７５および第２スペーサ７６をまとめて保持する。この構成によれば、放熱モジュール５が締結ピン７７によって一体に組み付けられる。そのため、半導体記憶装置１に放熱モジュール５を組み付けやすい。

本実施形態の半導体記憶装置１では、締結ピン７７によって放熱モジュール５が筐体２に固定される。この構成によれば、締結ピン７７を通じて筐体２に熱を放散できる。また、放熱モジュール５によって筐体２を補強することもできる。

本実施形態では、第２プレート５０ＢとＮＡＮＤ４２との間に緩衝部７２が介在する。この構成によれば、耐衝撃性を向上できる。また、部品公差を吸収できる。

本実施形態では、ＮＡＮＤ４２Ｂと第１主壁１３との間の最小距離Ｄ１は、ＮＡＮＤ３３Ａと第２主壁１５との間の最小距離Ｄ２よりも大きい。この構成によれば、放熱モジュール５の配置スペースを確保できる。

（第２の実施形態）
図９は、第２の実施形態の半導体記憶装置１００の断面図である。図９に示すように、第２の実施形態に係る半導体記憶装置１００は、筐体２と、基板モジュール１０１と、放熱モジュール１２０と、を備える。第２の実施形態に係る半導体記憶装置１００では、ベース側基板モジュール３およびカバー側基板モジュール４に代わって基板モジュール１０１が用いられる点で上述した第１の実施形態と相違している。第２の実施形態に係る半導体記憶装置１００において、基板モジュール１０１は、筐体２内において、Ｚ方向の中央部よりも－Ｚ側（ベース１１側）に位置する。

図１０は、基板モジュール１０１の底面図である。図１０に示すように、基板モジュール１０１は、電子回路実装基板である。基板モジュール１０１は、例えば、基板１１０と、コントローラ３１と、複数のＤＲＡＭ３２と、複数のＮＡＮＤ３３と、外部コネクタ３４と、コンデンサ４３とを備える。基板モジュール１０１は、第１基板モジュールの一例である。

基板１１０は、例えばプリント配線基板である。基板１１０は、「第１基板」の一例である。基板１１０は、Ｚ方向から見て、Ｘ方向を長手方向とし、Ｙ方向を短手方向とする矩形状である。図９に示すように、基板１１０は、Ｚ方向を厚さ方向として筐体２内に配置される。基板１１０は、第１主壁１３および第２主壁１５と平行に配置される。基板１１０は、ビス等によってベース１１に固定される。基板１１０は、第１面１１０ａと、第２面１１０ｂとを備える。第１面１１０ａは、第１主壁１３に向かい合う面である。第２面１１０ｂは、第１面１１０ａとは反対側に位置する。第２面１１０ｂは、放熱モジュール１２０に向かい合う面である。

図１０に示すように、コントローラ３１は、基板１１０の第１面１１０ａ上において、基板１１０の中央部に対して-Ｘ側に実装される。複数のＤＲＡＭ３２Ａは、第１面１１０ａ上でＸ方向に間隔をあけて並んでいる。基板１１０の中央部に対して-Ｙ側に位置する（図１１参照）。複数のＤＲＡＭ３２Ｂは、第２面１１０ｂ上でＸ方向に間隔をあけて並んでいる。

複数のＮＡＮＤ３３Ａは、第１面１１０ａ上でＸ方向およびＹ方向に間隔をあけて並んでいる。複数のＮＡＮＤ３３Ｂは、第２面１１０ｂ上でＸ方向およびＹ方向に間隔をあけて並んでいる。複数のＮＡＮＤ３３Ｂは、「第１電子部品」の一例である。

図１１は、基板モジュール１０１の平面図である。図１１に示すように、複数のコンデンサ４３は、基板１１０の第２面１１０ｂの外周部分において、Ｘ方向およびＹ方向に並んでいる。各コンデンサ４３の一部は、Ｚ方向から見てＮＡＮＤ３３Ｂと重なり合う。

放熱モジュール１２０は、放熱部材である。放熱モジュール１２０は、例えば基板モジュール１０１で発生した熱の一部を放散する機能を有する。図９に示すように、放熱モジュール１２０は、複数のインナプレート５０と、複数の接続部５１とを備える。例えば、複数のインナプレート５０は、Ｚ方向に間隔をあけて配置された３枚のインナプレート５０を含む。各インナプレート５０の＋Ｘ側の端部には、逃げ部１２１が形成される。逃げ部１２１は、インナプレート５０がコンデンサ４３との干渉を避けるための切り欠き部である。言い換えると、各インナプレート５０の一部は、コンデンサ４３の－Ｘ側の端部と比べて＋Ｘ側に位置する。各接続部５１は、締結部７１および緩衝部７２を備える。複数の接続部５１は、Ｘ方向およびＹ方向に間隔をあけて並んでいる。接続部５１は、緩衝部７２を介してＤＲＡＭ３２Ｂ、ＮＡＮＤ３３Ｂ、および基板１１０に接する。

本実施形態の半導体記憶装置１００は、基板モジュール１０１が筐体２内に１つのみ収容される。これにより、筐体２内において放熱モジュールの配置スペースを確保し易い。そのため、放熱性の更なる向上を図ることができる。

以上説明した少なくともひとつの実施形態によれば、筐体と、第１基板モジュールと、複数の放熱板と、１つ以上の接続部と、を有する。第１基板モジュールは、第１基板と、１つ以上の第１電子部品と、を含む。第１基板モジュールは、筐体内に収容される。複数の放熱板は、筐体内において第１基板モジュールに対して第１基板の厚さ方向に向かい合う位置に、厚さ方向に複数配置される。１つ以上の接続部は、第１基板モジュールおよび複数の放熱板に接する。この構成によれば、放熱性の向上を図ることができる。

実施形態は例示であり、発明の範囲はそれらに限定されない。

１…半導体記憶装置
２…筐体
３…ベース側基板モジュール（第２基板モジュール）
４…カバー側基板モジュール（第１基板モジュール）
１５…第２主壁（第１壁）
１８ａ…第１側壁（第２壁）
１８ｂ…第２側壁（第２壁）
２２…第１連通孔（連通孔）
２３…第２連通孔（連通孔）
３０…主基板（第２基板）
３３…ＮＡＮＤ（第２電子部品）
４０…子基板（第１基板）
４２…ＮＡＮＤ（第１電子基板）
４３…コンデンサ（実装部品）
５０…インナプレート（放熱板）
５０Ａ…第１プレート（放熱板）
５０Ｂ…第２プレート（放熱板）
５１…接続部
７２…カバー側緩衝部（熱伝導性部材）
７５…第１スペーサ（スペーサ）
７６…第２スペーサ（スペーサ）
７７…締結ピン（保持部）
１００…半導体記憶装置
１０１…基板モジュール（第１基板モジュール）
１１０…基板（第１基板）

Claims (14)

1. 筐体と、
   第１基板と、前記第１基板に実装された１つ以上の第１電子部品とを含み、前記筐体内に収容された第１基板モジュールと、
   前記筐体内において前記第１基板モジュールに対して前記第１基板の厚さ方向に向かい合う位置に、前記厚さ方向に配置された複数の放熱板と、
   前記第１基板モジュールおよび前記複数の放熱板に接する１つ以上の接続部と、を備える
   半導体記憶装置。
2. 前記１つ以上の接続部は、前記１つ以上の第１電子部品に接する
   請求項１に記載の半導体記憶装置。
3. 前記１つ以上の接続部は、複数の接続部を含み、
   前記１つ以上の第１電子部品は、複数の第１電子部品を含み、
   前記複数の接続部は、前記複数の第１電子部品それぞれに接する
   請求項２に記載の半導体記憶装置。
4. 前記１つ以上の接続部は、前記筐体に接する
   請求項１から請求項３の何れか１項に記載の半導体記憶装置。
5. 前記筐体は、前記第１基板モジュールに対して前記厚さ方向に向かい合う第１壁を備え、
   前記複数の放熱板は、前記第１基板と前記第１壁との間に配置される
   請求項１から請求項４の何れか１項に記載の半導体記憶装置。
6. 前記第１基板モジュールは、前記第１基板に実装された状態で、前記厚さ方向において前記第１基板から前記第１壁側への突出量が前記１つ以上の第１電子部品よりも大きい実装部品を備え、
   前記放熱板は、前記厚さ方向から見て前記実装部品とずれた位置で、前記厚さ方向における前記実装部品の突出高さの範囲内に配置される
   請求項５に記載の半導体記憶装置。
7. 前記筐体のうち、前記厚さ方向に交差する第１方向を向く第２壁には、前記筐体の内外を連通させる連通孔が形成される
   請求項１から請求項６の何れか１項に記載の半導体記憶装置。
8. 前記１つ以上の接続部は、複数の接続部を含み、
   前記複数の接続部は、前記第１方向、および前記厚さ方向から見て前記第１方向に交差する第２方向にそれぞれ並んでいる
   請求項７に記載の半導体記憶装置。
9. 前記１つ以上の接続部は、前記厚さ方向に隣り合う前記複数の放熱板同士の間に介在するスペーサを備える請求項１から請求項８の何れか１項に記載の半導体記憶装置。
10. 前記１つ以上の接続部は、前記複数の放熱板および前記スペーサを貫通して、前記複数の放熱板および前記スペーサをまとめて保持する保持部を備える
    請求項９に記載の半導体記憶装置。
11. 前記保持部は、前記筐体に固定される
    請求項１０に記載の半導体記憶装置。
12. 前記１つ以上の接続部は、前記複数の放熱板のうち、前記厚さ方向に最も前記第１基板モジュール側に配置された放熱板および前記第１基板モジュールの間に介在するとともに、前記スペーサよりも弾性に優れた熱伝導性部材を備える請求項９から請求項１１の何れか１項に記載の半導体記憶装置。
13. 前記筐体内において、前記第１基板モジュールに対して前記厚さ方向に前記複数の放熱板とは反対側には、第２基板と、前記第２基板に実装された第２電子部品と、を含む第２基板モジュールが収容され、
    前記厚さ方向において、前記１つ以上の第１電子部品と前記筐体との最小距離は、前記第２電子部品と前記筐体との最小距離よりも大きい
    請求項１から請求項１２の何れか１項に記載の半導体記憶装置。
14. 筐体と、
    第１基板と、前記第１基板に実装された１つ以上の第１電子部品とを含み、前記筐体内に収容された第１基板モジュールと、
    前記筐体内において前記第１基板モジュールに対して前記第１基板の厚さ方向に向かい合う１つ以上の放熱板と、
    前記１つ以上の第１電子部品および前記１つ以上の放熱板に接する接続部と、を備える
    半導体記憶装置。

Images