JP2009129979A

JP2009129979A - プリント基板

Info

Publication number: JP2009129979A
Application number: JP2007300733A
Authority: JP
Inventors: Takuya Mukohara; 卓也向原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-11-20
Filing date: 2007-11-20
Publication date: 2009-06-11

Abstract

【課題】安価な構成でレーザドライバＩＣをノイズ源として発生する不要輻射を抑制可能なプリント基板を提供することである。
【解決手段】レーザ素子と、レーザを駆動する第１の回路と、第１の回路を前段で駆動する第２の回路と、第３の回路とを備え、前記各回路が有する各電源・ＧＮＤ端子とが内部的に分離されたＩＣにおいて、このＩＣを搭載するプリント基板に、レーザ素子と第１及び第２の回路の電源・ＧＮＤ配線から第３の回路及びプリント基板の電源・ＧＮＤ配線へと導かれる経路に設けられるインダクタを備え、そのインダクタによりレーザ素子と第１及び第２の回路の動作によって発生した高周波の電位変動を抑制する。
【選択図】図２

Description

本発明はレーザを高速駆動する半導体集積回路を搭載するプリント基板に関するものである。

近年の半導体集積回路（以下、ＩＣと称す）は、プロセス技術の微細化等が進み、動作スピードは年々高速化し続けている。動作スピードがより高速化されたＩＣを使用することにより、様々な装置の小型化や高機能化等が図られている。

一方、ＩＣの動作スピードが高速化される中で、ＩＣに接続される電源端子、ＧＮＤ端子及び信号端子部の高周波ノイズレベルは増大している。ＩＣの信号端子、電源端子及びＧＮＤ端子に伝播した高周波の電位変動は、ＩＣを搭載するプリント基板、ケーブル、及び金属筐体に伝播し、最終的に機器からの輻射ノイズレベルを増大させている。機器からの輻射ノイズを抑制するためには、ＩＣ内部での対策、プリント基板での対策、機器でのケーブル這いまわし方法や板金構成を工夫する対策等が施されている。

ケーブル這いまわし方法や板金構成に対策を施すためには、多大な検討時間や機器の大幅なコストアップを招く場合が多いため、一般的には、ＩＣ内部での対策やプリント基板での対策を施す方が良い。

以上のような背景から、上述のようなＩＣから発生する高周波ノイズを抑制することを主な目的として、以下に例示するように、ＩＣの内部配線を分離する技術が、これまでに提案されている。

特許文献１は、少なくとも１つの特定回路の電源と基準電位の配線の少なくとも一方が、その特定回路と同一チップ上に形成された他の回路の電源及び／又は基準電位の配線と電気的に分離かつ絶縁されているＩＣ内部の配線構成を開示している。従って、たとえその特定回路には大電流が流れてノイズパルスが発生しても、そのノイズパルスが他の回路には伝達されず、このノイズによる回路の誤動作を招くことがないようにしている。

特許文献２は、半導体チップの電源層とグランド層とを信号配線層と分離し、さらにこの電源層とグランド層の夫々に入力専用バッファ、出力専用バッファ、及び内部論理回路をそれぞれ分離して設けたＩＣ内部の配線構成を開示している。これにより、出力バッファの同時動作時のスイッチングノイズによる影響を避けるための配線上の対策を容易にしている。

特許文献３は、所定の基板上に作り込まれた素子間を複数の配線層夫々に作り込まれた配線を用いて接続して形成された回路が組み込まれた重層構造のＩＣを開示している。特に、そのＩＣは、複数の配線層夫々に作り込まれた、ノイズ発生源の回路部分とノイズを低減する回路部分とを分離する形状のレイアウトパターンを有する複数の配線と、これら複数の配線を互いに接続するコンタクトとを備えている。さらに、そのＩＣは互いに接続されたこれら複数の配線を、定電位部位に接続する定電位配線とを備えている。これにより、ＩＣ内のある回路部分の信号がそのＩＣ内の他の回路部分へとノイズとして誘導されてしまうことを低減するようにしている。

特許文献４は、第１の電源及びＧＮＤ配線と第２の電源及びＧＮＤ配線とを有するＩＣに関するものである。特許文献４によれば、第１の電源及びＧＮＤ配線と第２の電源及びＧＮＤ配線は分離され、第１の電源及びＧＮＤ配線は同時動作する出力バッファ回路に接続され、第２の電源及びＧＮＤ配線はその出力バッファ回路以外の入出力バッファ回路に接続される。このように、特許文献４では同時動作する出力バッファ回路と入力バッファ回路の電源グランド配線を分離して、出力バッファ回路の同時動作数を大幅に増加させるという効果を達成している。

特許文献５は、複数の出力端子を有する半導体メモリに関するものである。特許文献５によれば、これら出力端子に連なる出力トランジスタに接続された電源線並びに接地線の配線を隣接する配線と分離したことが特徴となっている。これにより、周辺回路からの影響を低減し、かつ隣接する他の出力回路からの影響を低減することができ、特に並行して配列された電源線（或いは接地線）の一部を接続することにより配線幅を細くすることが出来、面積の増加を抑える効果を達成している。

さて、ＩＣの動作スピードの高速化が進むに従い、動作時に発生するグランド（接地）ＧＮＤあるいは電源電圧の変動によるノイズ量が外部出力端子部において大きくなっている。ＩＣの使用動作電圧は益々低下する傾向にあり、ノイズマージンも減少している。これに伴い、ノイズによる誤動作も大きな問題となってきている。この問題を解決するため、特許文献６ではＩＣ内部において、外部出力端子或いは外部入出力端子用の周辺電源ライン及びＧＮＤラインと、内部回路に電源電圧を供給する内部回路用電源ライン及びＧＮＤラインとをＩＣ内部のパターン上で分割している。これにより、前者で発生したノイズが後者に接続されている内部回路に影響を及ぼさない効果を達成している。

特許文献７は周期パルス信号の発生／出力する回路とその周期パルス信号により動作する回路とを内部回路として有するＩＣに関するものである。そのＩＣは、入力端子をプルアップ或いはプルダウンする負荷手段と出力端子を駆動する駆動手段とを含む出力回路及び前記内部回路が、別々の電源及び接地配線ならびに電源及び接地端子を夫々備えることを特徴としている。そして、周期パルス信号を扱う割合が大きい回路を内部回路として１まとめにし、入力端子をプルアップ或いはプルダウンする負荷手段と出力端子を駆動する駆動手段とを含む出力回路の電源系と別に構成している。これにより、内部回路で発生した高調波ノイズは、出力端子だけでなくプルアップ或いはプルダウンされた入力端子からもＩＣ外部へ放射されなくなる。従って、特許文献７によれば、ノイズを内部回路の電源系からのみの放射に制限でき、ＩＣから電磁放射される周期スペクトル高調波を低減できる効果を達成している。

また、ＩＣ内部で互いに分離された各電源配線とＧＮＤ配線は、半導体チップ内の配線部に寄生するインダクタンス成分と半導体チップからリードフレームに接続するボンディングワイヤの寄生インダクタンス成分とにより高周波分離されている状態となる。従って、プリント基板でのパターン配線に関わらず、誤動作やノイズ伝播等が発生しないように図れることになる。

このように、ＩＣ内部での様々なノイズ干渉を防止するために、ＩＣ内部で各機能ブロック毎の電源、ＧＮＤ配線を他の機能ブロック用の電源ＧＮＤ配線から分離する技術が開示されている。

一方、複数のＩＣを搭載するプリント基板上でも、各ＩＣ間の電源配線又はＧＮＤ配線を分離する、またはインダクタンス素子等を用いて高周波成分を分離することにより、輻射ノイズや誤動作等といったノイズに関する課題を解決する提案がなされている。

特許文献８〜１４はＩＣの外部電源端子又はＧＮＤ端子の配線をプリント基板上に搭載される他のＩＣの外部電源端子又はＧＮＤ端子の配線と物理的にパターン分離したプリント基板やインダクタンス素子を用いて分離したプリント基板を開示している。

また、特許文献１５は、ＡＳＩＣ等のように複数の電源端子とＧＮＤ端子を備えるＩＣを搭載する多層回路基板を開示している。特許文献１５によれば、バイパスコンデンサの数を少なく抑えながら、回路基板から放射されるＥＭＩノイズの低減を図ることができる回路基板を提供するものとして、次の構成を開示している。即ち、第１の層に、主電源プレーンと、主電源プレーンとの間に電気的な接続を絶つクリアランスを介して島状に設けられるサブ電源プレーンとを設ける。そして、主電源プレーンとサブ電源プレーンとの間は、第１の層とは異なる層に形成され、バイパスコンデンサが接続される第１の電源供給パターンにより接続される。さらに、少なくともＩＣの一部の電源端子への電源供給をサブ電源プレーンとの間にバイパスコンデンサを設けずに接続される第２の電源供給パターンを介して行うようにしている。
特開昭６１−１１９０７１号公報特開平５−６７６８２号公報特開平６−３７２５８号公報特開平６−１１２３２０号公報特開平７−７４２５９号公報特開平５−２９１５１１号公報特開平９−８２３３号公報特開平５−１３９０９号公報特開平１０−４１６２９号公報特開平１０−２２３９９７号公報特開平１１−２３３９５１号公報特開２００１−２７４５５８号公報特開２００３−６９１６９号公報特開２００３−１３３７４７号公報特開２００３−２８２７８１号公報

さて、前述のように、ＩＣは、プロセス技術の微細化等が進み、動作スピードは年々高速化し続けている。従って、ＩＣの内部回路で発生したノイズが他のブロック回路に伝播しないようにするためには、特許文献１〜７で提案されたようなＩＣ内部で各電源配線間と各ＧＮＤ配線間を分離する構成だけでは不十分になってきている。言い換えると、ＩＣの内部対策とプリント板のパターン配線方法との両側面から対策を施す必要性が高まっている。

一方、特許文献８〜１４には、複数のＩＣが搭載されるプリント基板上において、各ＩＣ間の電源パターン又はＧＮＤパターンを分離して配線することやインダクタンス素子等を用いて分離する構成が開示されている。これらの構成によれば、プリント基板上に別々に搭載されている各ＩＣの電源端子やＧＮＤ端子に発生する高周波の電位変動が他のＩＣの電源端子やＧＮＤ端子へ伝播することは抑制可能である。しかしながら、１個のパッケージ内に複数の機能ブロックを備えたＩＣでは、各機能ブロック毎に電源端子とＧＮＤ端子を夫々備えるため、同一ＩＣの電源端子またはＧＮＤ端子は、プリント基板上では同じ配線で接続されてしまう。そのため、ＩＣ内で高速動作する回路部から発生した高周波の電位変動がプリント基板上のパターンを介してＩＣの電源端子又はＧＮＤ端子に伝播し、ＩＣ内で低速動作する回路部に接続されている信号線にも高周波の電位変動が伝播してしまう。

その結果、プリント基板上の電源配線パターン、ＧＮＤ配線パターン及び信号線パターンに伝播した高周波の電位変動は、高周波ノイズとして、プリント基板に接続されるケーブル及び金属筐体に伝播する。ケーブルは、伝播したノイズを放射するアンテナと化する。金属筐体は、その形によりノイズ輻射のアンテナと化する場合がある。例えば、平面板金が非常に峡い距離で平行に配置されていたり、複数の筐体間の接続部に細長い接隙等が構成されている場合には、アンテナと化する。

プリント基板及びケーブル全体をＢＯＸ型の金属筐体で囲う機器等の場合には、ケーブルにノイズが伝播していた場合においても、最終的にＢＯＸ型の金属筐体でノイズが遮蔽されるため、機器からの輻射ノイズレベルは抑制されやすい。また、機器を囲うＢＯＸ型の金属筐体は、多数の接続点で各板金が接触する構成とされることにより、機器からの輻射ノイズレベルがより抑制されやすい。ＢＯＸ型の金属筐体で囲まれる機器とは、例えば、オシロスコープ等のような測定器やパーソナルコンピュータである。

しかしながら、機器全体を金属筐体で囲うことが困難な機器の場合には、ケーブル等に伝播したノイズが抑制されず、最終的に機器からの輻射ノイズレベルが増大するという問題を生じさせてしまう。

例えば、画像形成装置は、プリント基板やケーブルといった電装パーツ以外に電子写真プロセスを構成するためのパーツが多く装備され、カートリッジや定着器といったユーザ交換パーツが多く、記録媒体の供給部である給紙カセットも構成される。従って、機器全体を筐体で囲むことはユーザビリティを低下させるという課題があった。また、プリント基板及びケーブル等を部分的に金属筐体で囲む場合には、複雑なパーツが多く構成され、装置のサイズアップやコストアップを招くという課題があった。

特許文献１６は、１個のＩＣに備えられる複数の電源端子を、主電源プレーンと島状に設けられ且つバイパスコンデンサを設けないサブ電源プレーンとに分け、一部の端子への電源供給を各電源プレーンから分けて供給する構成を開示している。その構成によれば、バイパスコンデンサの数を抑制するとともに、ＩＣの高速スイッチング動作等に起因するコモンモードノイズの主電源プレーンへの漏洩を抑制することができる。さらに、特許文献１５によれば、接地電位に接続されたＧＮＤのプレーン層が形成されており、ＡＳＩＣの内部ロジック用ＧＮＤ端子が安定したＧＮＤ電位に接続されている構成となっている。このために、内部ロジック用ＧＮＤからのノイズ漏洩については大きな問題とはならなかった。しかしながら、ＩＣ動作がさらに高速化し、その高調波ノイズがＧＮＤプレーンのインピーダンスを無視できないノイズ周波数に及ぶと、共通インピーダンスとして形成されているＧＮＤプレーン層に流れる電流がノイズ源となってしまう。そのノイズ周波数は、例えば、５００ＭＨｚ〜５ＧＨｚ程度である。これにより、ＩＣのＧＮＤ電位が高周波帯域で安定せず、回路基板から輻射されるＥＭＩノイズレベルを増加させてしまうという問題が生じる。ＧＮＤプレーンのインダクタンス成分を小さくするためには、導電層（一般的には、３５μｍ厚の銅箔）の厚みを数倍に増す等の対策が考えられるが、コストアップを招くという別の問題が生じてしまう。

一方、単層の片面プリント基板と２層の両面プリント基板では、ＧＮＤパターンのインダクタンス成分が比較的大きいため、より低い周波数帯域（例えば、１００ＭＨｚ〜２００ＭＨｚ帯域）においても、ＧＮＤパターンの配線インピーダンスが影響しやすい。このため、ＩＣのＧＮＤ電位がより低い周波数帯域で電位が安定せず、ＧＮＤパターンに流れる高周波電流がノイズの問題を発生しやすい。

つまり、単層の片面プリント基板や２層の両面プリント基板では、安定した電位の電源電圧と基準ＧＮＤ電位とをプリント基板全体に供給可能な電源プレーンやＧＮＤプレーンを構成することは非常に困難である。このため、ＧＮＤパターンを可能な限り４層基板に近いベタＧＮＤ構成で接続することがノイズ対策とされている場合が多い。

しかしながら、高周波で動作するＩＣが単層の片面プリント基板に搭載されている場合には、ベタＧＮＤ構成に近い配線パターンにしようとした場合でも、ＧＮＤパターンのインダクタンスが及ぼす影響は一段と大きい。また、プリント基板のＧＮＤを機器のアース板金に直接接続できない場合には、ＧＮＤパターンのインダクタンスが及ぼす影響はさらに大きくなる。このような高周波で動作するＩＣを単層の片面プリント基板に搭載する例として、画像形成装置に搭載されるレーザドライバＩＣ及びレーザドライバＩＣを搭載するレーザ基板がある。

この画像形成装置に搭載されるレーザを駆動する制御回路は、ＩＣチップ化が進んでいるため、一層の片面プリント基板を用いて低コストな構成を実現している場合も多い。従って、レーザ基板におけるＧＮＤパターンのインダクタンスが及ぼす影響が大きくなっている。

また、画像形成装置の搭載されるレーザ素子は、光学系のレンズ等を構成したレーザスキャナユニットとともに構成される必要があり、レーザ素子を駆動するレーザドライバＩＣ及びレーザ基板は、一般的にレーザスキャナユニットに構成されている。レーザスキャナユニットは画像形成装置内で独立したユニットとして構成せざるを得ない場合が多く、搭載されるレーザ基板を画像形成装置本体のアース板金に接続するためには課題が生じる。例えば、メカニカルな構成が複雑となり、組立性やサービス交換の作業性を低下させたり、コストアップを招く場合が多い。従って、画像形成装置のレーザ基板はアース板金に接続されていない場合が多く、ＧＮＤパターンのインダクタンスがノイズに及ぼす影響が大きくなっている。

レーザ基板は上述のように構成されている一方で、画像形成装置のプリントスピードの高速化に伴い、感光ドラム上をレーザで走査するスキャン速度は高速化している。スキャン速度の高速化に伴い、レーザ駆動の周波数が高くなっている。さらに、近年、プリント解像度の高階調化を図るために、より高周波でレーザが駆動されるようになってきている。また、レーザを駆動する方式には、シングルエンド駆動方式と差動駆動方式が存在する。シングルエンド方式に比較して差動駆動方式では、
その結果、輻射ノイズに含まれる高調波成分の周波数帯域がより高くなってきている。輻射ノイズ成分の周波数が高くなると、プリント板のパターン配線によるインピーダンス値は増加し、プリント板のＧＮＤ電位はより不安定化してしまう。従って、４層プリント基板のような平面状の電源配線やＧＮＤ配線を構成できない単層の片面プリント基板では、比較的安定したフレームＧＮＤまでのインピーダンスが大きくなりＩＣのＧＮＤ端子電位に与える影響が益々大きくなっている。

同一のレーザドライバＩＣに備えられるレーザ駆動部及びプリドライバ回路部用の電源端子とＧＮＤ端子とＩ／Ｏ部用の電源端子とＧＮＤ端子とは、プリント基板全体の大きさを考慮すると、ほぼ同じロケーションに配置される。このため、多数の電源端子とＧＮＤ端子を備えるレーザドライバＩＣの各電源端子間、各ＧＮＤ端子間の配線インピーダンスが安定したＧＮＤ電位部（例えば、フレームＧＮＤ）までのインピーダンスよりも小さく、従来よりも高周波帯域で干渉しやすくなってしまう。つまり、プリント基板上のパターン配線を介して、レーザ駆動部及びプリドライバ回路部の電源端子やＧＮＤ端子に発生した高周波の電位変動がＩ／Ｏ部の電源端子及びＧＮＤ端子に、より伝播しやすくなってしまう。その結果、Ｉ／Ｏ部の信号入出力端子に伝播する輻射ノイズレベルが増大してしまうという問題が生じてしまう。

また、インピーダンスの低いベタＧＮＤを構成するために、単層の片面プリント基板から、２層の両面プリント基板や４層のプリント基板に変更した場合には、プリント基板の大幅なコストアップを招いてしまうという別の問題が生じてしまう。

これを防止するためには、プリント基板上に多数のフィルタを追加したり、フェライトコアやシールド板金等を用いることが必要になる。しかしながら、そのような対策には、膨大な設計時間とコストアップを招いてしまうという問題がある。

本発明は上記従来例に鑑みてなされたもので、単層、２層、４層等の多くの種類のプリント基板に適応可能であり、安価かつ簡単な構成でノイズ源からの輻射を抑制可能なプリント基板を提供することを目的としている。本発明は特に、内部で分離された多数の対となる電源端子とＧＮＤ端子とを備えるレーザドライバＩＣを搭載するプリント基板に適用されることが好ましい。

ここでいう内部で分離された多数の対となる電源端子とＧＮＤ端子を備えるレーザドライバＩＣとは、ＩＣ内部の各機能ブロックの種類ごとに別々の外部接続電源端子・ＧＮＤ端子を備えたＩＣである。

上記目的を達成するために、本発明のアノード・コモン型レーザを搭載するプリント基板は以下の構成からなる。

レーザ素子と、前記レーザ素子のアノード端子に接続されるレーザ素子用電源と、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種のＧＮＤ端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種のＧＮＤ端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、前記レーザ素子用電源及び前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、前記第１種のＧＮＤ端子及び前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段とが設けられることを特徴とする。

ここで、前記第２種の電源端子と前記第３種の電源端子と前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子は、前記レーザドライバＩＣの端子からそれぞれ内側に引き出されてパターン配線されるとともに、前記第１の抑制手段を介して前記第２種の電源端子と前記第３種の電源端子とがパターン接続される電源配線経路と、前記第２の抑制手段を介して前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子とがパターン接続されるＧＮＤ配線経路とを備えることが望ましい。

さらに、前記レーザドライバＩＣの周囲を時計回りに進んでいく順序において、前記第２種のＧＮＤ端子、前記第２種の電源端子、前記第３種の電源端子、前記第３種のＧＮＤ端子の順にピン端子がアサインされ、前記電源配線経路と前記ＧＮＤ配線経路は、ジャンパ部品なしで前記レーザドライバＩＣの端子にそれぞれ接続されることが望ましい。

さらに、前記レーザドライバＩＣの端子とＧＮＤパターンとに配線接続される抵抗器と容量素子は、前記ＧＮＤ配線経路にジャンパ部品なしでパターン接続されることが望ましい。

また、本発明のアノード・コモン型レーザを搭載するプリント基板は以下の構成でも良い。

レーザ素子と、前記レーザ素子のアノード端子に接続されるレーザ素子用電源と、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種のＧＮＤ端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種のＧＮＤ端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段と、前記レーザ素子用電源からの配線が前記第２種の電源端子乃至前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制するための第３の抑制手段と、前記第１種のＧＮＤ端子からの配線が前記第２種のＧＮＤ端子乃至前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制するための第４の抑制手段とが設けられることを特徴とする。

ここで、前記第２種の電源端子と前記第３種の電源端子と前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子は、前記レーザドライバＩＣの端子からレーザドライバＩＣの内側にそれぞれ引き出されてパターン配線されるとともに、前記第１の抑制手段を介して前記第２種の電源端子と前記第３種の電源端子とがパターン接続される電源配線経路と、前記第２の抑制手段を介して前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子とがパターン接続されるＧＮＤ配線経路とを備えることが望ましい。

さらに、前記レーザドライバＩＣの端子とＧＮＤパターンとに配線接続される抵抗器と容量素子は、前記ＧＮＤ配線経路にジャンパ部品なしでパターン接続されること配置することが望ましい。

また、本発明のカソード・コモン型レーザを搭載するプリント基板は以下の構成からなる。

レーザ素子と、前記レーザ素子のカソード端子に接続されるレーザ素子用ＧＮＤと、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種の電源端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種の電源端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段と、前記第１種の電源端子からの配線が前記第２種の電源端子乃至前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第３の抑制手段と、前記レーザ素子用ＧＮＤからの配線が前記第２種のＧＮＤ端子乃至前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第４の抑制手段とが設けられることを特徴とする。

また、本発明のカソード・コモン型レーザを搭載するプリント基板は以下の構成でも良い。

レーザ素子と、前記レーザ素子のカソード端子に接続されるレーザ素子用ＧＮＤと、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種の電源端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種の電源端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、前記第１種の電源端子及び前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、前記レーザ素子用ＧＮＤ及び前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段とが設けられることを特徴とする。

前記抑制手段の態様としては、フェライトビーズが考えられる。また、パターン配線により形成されるインダクタであっても良い。

また、前記第１の抑制手段と第２の抑制手段のペアは、コモンモードチョークで兼用されても良い。また、前記第３の抑制手段と第４の抑制手段のペアは、コモンモードチョークで兼用されても良い。

さらに、前記レーザ素子用電源と前記第１種のＧＮＤ端子との間に接続される第１の電荷蓄積手段を有することが望ましい。前記第２種の電源端子と前記第２種のＧＮＤ端子との間に接続される第２の電荷蓄積手段を有することが望ましい。前記第３種の電源端子と前記第３種のＧＮＤ端子との間に接続される第３の電荷蓄積手段を有することが望ましい。

尚、前記プリント基板の代表的な実施態様は、単層の片面プリント基板である。

従って本発明によれば、簡単な構成によりレーザドライバＩＣのレーザ駆動回路及びプリドライバの動作により発生した高周波の電位変動がそのレーザドライバＩＣの他の回路の電源端子やＧＮＤ端子、さらにプリント基板全体へと伝播していくことを抑制することができるという効果がある。

これにより、プリント基板のみならず、例えば、ケーブルや金属筐体を備える機器からの不要な輻射を安価な構成で抑制することが可能となる。

以下添付図面を参照して本発明の好適ないくつかの実施例について、さらに具体的かつ詳細に説明する。以下に説明するいくつかの実施例で説明するレーザドライバＩＣは、レーザダイオードの駆動回路とレーザ光量の自動調整回路とレーザの各発光状態を遷移させる制御回路を内蔵したＩＣである。

まず、画像形成装置におけるレーザ駆動装置の簡単な説明と、以下に説明する実施例に共通な不要輻射のノイズ源となるレーザドライバＩＣの制御動作とレーザドライバＩＣの輻射ノイズについて説明する。

＜画像形成装置のレーザ駆動装置＞
電子写真方式を採用する画像形成装置においては、電子写真感光体（以下、感光体ドラムという）の表面を帯電装置によって一様に帯電し、帯電された感光体ドラム表面を露光装置によって露光して静電潜像を形成している。そして、この静電潜像を現像装置で現像して現像剤像を形成し、この現像剤像を転写装置によって用紙などの転写材に転写している。転写材上に転写された現像材像は、定着装置により転写材上に定着される。この露光装置の走査光学装置部分にレーザ駆動装置が構成されている。

図３を用いて、画像形成装置のレーザ駆動装置を説明する。画像形成装置のレーザ駆動装置は、レーザ基板１とエンジンコントローラ６５とビデオコントローラ６１とから構成されている。レーザ基板１は、感光ドラム表面を露光するレーザ１３とレーザ１３を駆動するレーザドライバＩＣ２とが構成される。エンジンコントローラ６５は、ビデオコントローラ６１との通信やレーザドライバＩＣ２の動作制御を行うＣＰＵ６６が構成される。ビデオコントローラ６１は、レーザドライバＩＣ２へ伝送する画像データを出力するためのドライバ回路（例えば、ＬＶＤＳドライバ６３を内蔵したＡＳＩＣ６２等）が構成される。

画像形成装置は、ホストコンピュータ（不図示）から印字コマンド及びプリントデータを受信すると、各種アクチュエータやモータ等を所定のシーケンスに従って起動制御し、画像形成を開始する。ホストコンピュータから画像形成装置に送信されたプリントデータは、ビデオコントローラ６１によって画像形成装置で使用する画像データに展開され、レーザ１３を駆動するレーザドライバＩＣ２へ伝送される。レーザドライバＩＣ２は、ＣＰＵ６６により、後述する強制発光、ＡＰＣ（ＡＵＴＯＰＯＷＥＲＣＯＮＴＲＯＬ）制御による自動光量調整、ビデオ発光の各モードに制御される。レーザドライバＩＣ２は、ＣＰＵ６６によりビデオ発光モードに設定されると、ビデオコントローラ６１から伝送された画像データに従ってレーザの発光をオン・オフする。レーザが発光されることにより感光ドラム表面に前記静電潜像が形成される。

＜レーザドライバＩＣの制御＞
次に、レーザのＡＰＣ制御モードについて図４を用いて説明する。

レーザ１３は温度特性をもっており、温度が高くなるほど一定の光量を得るための電流量は増加する。また、レーザは自己発熱するため、一定の電流を供給するだけでは一定の光量を得ることができず、画像形成に重大な影響を及ぼす。

従って、レーザ駆動回路では、感光体ドラムの表面を一走査する最中のレーザ光量を一定にするため、一走査中に発光光量をモニタして所定光量に補正するための制御区間を非画像領域に設けている。そして、所定光量に補正されたレーザの駆動電流量は、次の一走査の間に及んで一定に保持するという方法が取られている。そこで、レーザ１３の内部にはレーザの発光量をモニタするための光検出素子ＰＤ（フォトダイオード）が構成され、レーザドライバＩＣ２の内部には、サンプル・ホールド回路部３３が構成されている。

レーザ１３のＡＰＣ制御モードは、図３に示したエンジンコントローラ６５のＣＰＵ６６から出力されるＣＴＲＬ０及びＣＴＲＬ１信号（図３ではレーザ制御信号と表す。）により、レーザドライバＩＣ２のモード制御部２６が設定され、ＡＰＣ制御モードに状態遷移がなされる。ＡＰＣ制御モード時において、レーザ駆動信号部２０はビデオ信号（ＶＤＯ、／ＶＤＯ）の状態に関わらずレーザを強制発光させるための信号をプリドライバ部４０へ出力する。このＡＰＣ制御モードに設定されると、レーザドライバＩＣ２は、サンプル・ホールド回路部３３をサンプリングモードに設定し、レーザ１３を強制発光しながらレーザ光量を調整するモードに遷移させる。また、レーザ１３の駆動回路部には、レーザを定電流駆動するための定電流回路が構成される。定電流回路には、電流設定アンプ３４と電流増幅用のトランジスタ４３と電流を電圧信号に変換する可変抵抗器ＲＭ１とＲＭ２が構成される。

レーザが強制発光されると、光検出素子ＰＤは、レーザの発光量を電流Ｉｐｄに変換する。また、光検出素子ＰＤが抵抗器ＲＭ１とＲＭ２と光量設定アンプ３２の反転入力端子に接続されているため、発光量のモニタ電圧Ｖ２は、Ｉｐｄと抵抗器（ＲＭ１＋ＲＭ２）の設定値とにより決定される。つまり、Ｖ２＝Ｉｐｄ・（ＲＭ１＋ＲＭ２）となる。

光量設定アンプ３２の非反転入力端子にはレーザ光量設定の基準電圧Ｖ１が接続されており、発光量のモニタ電圧Ｖ２と等しくなるように比較制御が行われる。比較制御された状態における光量設定アンプ３２の出力電圧値をＶ３とする。

光量設定アンプ３２の出力端子には、ホールドコンデンサＣ５が接続されており、サンプル・ホールド回路部３３がホールドモードに設定されると、電位Ｖ３が保持される。ホールドコンデンサＣ５は、電流設定アンプ３４に接続されており、ホールドコンデンサＣ５が保持している電位Ｖ３に従った電流値でレーザが駆動される。このようにしてレーザのＡＰＣ制御が行われる。

次にビデオ発光モードについて説明する。レーザのビデオ発光モードに関しても、エンジンコントローラ６５のＣＰＵ６６によりレーザドライバＩＣ２のモード制御部２６が設定されることにより状態遷移がなされる。ビデオ発光モード時においては、ＬＤ駆動信号部２０はビデオ信号（ＶＤＯ、／ＶＤＯ）に従った出力信号をプリドライバ部４０へ出力する。プリドライバ４０の出力に従ってトランジスタ４１が駆動され、レーザがビデオ発光する。

＜レーザドライバＩＣの輻射ノイズ＞
次に、レーザドライバＩＣが輻射ノイズを発生させる様子を図５に示す。

図５に示されるように、レーザ基板１には、レーザドライバＩＣ２、コネクタ１１が実装されている。コネクタ１１には、レーザドライバＩＣ２のロジック回路Ｉ／Ｏ部２５に入力される信号線と電源Ｖｃｃ７及びＧＮＤ８がパターンレイアウトされ、ケーブル６８でエンジンコントローラ６５と接続されている。レーザ基板１上のＧＮＤ８はフレームＧＮＤには直接接続されておらず、レーザ基板１のＧＮＤパターンはケーブル６８を介してエンジンコントローラ６５のフレームＧＮＤ７０に接続されている。

レーザ１３のレーザダイオードを高周波（数十MHｚから数百MHｚ）で駆動することにより、レーザドライバＩＣ２の電源パターンには、高周波のノイズが発生する。レーザドライバＩＣ２の電源端子に伝播した高周波のノイズ変動は、レーザ基板上の電源パターンに伝播し、電源電圧Ｖｃｃが印加される箇所全体に及んで高周波の電位変動が伝播される。

コネクタ１１には電源電圧Ｖｃｃを印加するパターンが接続されているため、ケーブル６８をアンテナとして高周波のノイズ変動が輻射される。また、単層の片面プリント基板の場合には、ＧＮＤパターンのインダクタンス成分が大きくなるため、ＧＮＤパターン８の電位は不安定な状態となりやすい。

従って、レーザドライバＩＣ２は、電源端子のみならずＧＮＤ端子にも高周波の電位変動が発生し、輻射ノイズの原因となる。また、レーザドライバＩＣ２のロジック回路Ｉ／Ｏ部２５の入力信号端子にも電源やＧＮＤから寄生容量等を介して高周波ノイズが伝播する。この入力信号端子に伝播した高周波のノイズは、コネクタ１１に接続されるケーブル６８に伝播し、ケーブル６８をアンテナとして輻射され数百MHｚから数GHｚに及ぶ放射ノイズとなる。

尚、背景技術で説明したように、ＩＣ内に機能ブロック部が複数構成されている場合には、各機能ブロック部の電源及びＧＮＤの配線が他の機能ブロック部の電源及びＧＮＤの配線とＩＣ内で互いに独立して配線されていないとノイズ干渉による誤動作が生じる。

従って、本実施例に従うレーザドライバＩＣの内部では、図６に示すように、ＬＤ駆動部４１及びプリドライバ４０の電源ＧＮＤ配線は、その他の回路部の電源ＧＮＤ配線と互いに独立して配線されている。

図６は、図４で説明したレーザドライバＩＣ２の内部を回路ブロックで示し、電源端子及びＧＮＤ端子を追加して示したものである。電源端子及びＧＮＤ端子は、大きく３種類のグループに分けて接続される場合を例示している。

ＬＤ駆動部４１は、レーザ１３を駆動するＬＤ端子と数十ｍＡのレーザ駆動電流が流れるＬＤ用のＧＮＤ端子（以下、ＬＤＧＮＤ端子と称す。）で外部に接続されている。本実施例ではアノード・コモン型レーザを例として示している。

プリドライバ部４０は、ＬＤ駆動部前段のドライブ回路であり、ＤＲＩＶＥＲ―ＶＣＣ端子（以下、ＤＶＣＣ端子と称す。）とＤＲＩＶＥＲ―ＧＮＤ端子（以下、ＤＶＳＳ端子と称す。）が接続される。

Ｉ／Ｏ回路部１５は、ＬＤ駆動信号部２０とロジック回路Ｉ／Ｏ部２５とアナログ回路部３０とからなり、Ｉ／Ｏ用ＶＣＣ端子（以下、ＶＣＣＯ端子と称す。）とＩ／Ｏ用ＧＮＤ端子（以下、ＶＳＳＯ端子と称す。）とに接続される。

本実施例で説明を行うレーザドライバＩＣは、説明の便宜上、外部に出力する端子を構成していないものを例に説明を行う。レーザドライバＩＣが外部に出力する端子を備えている場合には、ロジック回路Ｉ／Ｏ部の電源端子ＶＣＣＯとＧＮＤ端子ＶＳＳＯに内部的に接続される。

レーザ１３に電源を供給するＶｃｃｌｄとＬＤＧＮＤ端子間には、バイパスコンデンサＣ１が接続され、ＬＤ駆動部４１及びレーザ１３への電流供給が行われる。ＤＶＣＣ端子とＤＶＳＳ端子間にはバイパスコンデンサＣ２が接続され、プリドライバ４０への電流供給が行われる。ＶＣＣＯ端子とＶＳＳＯ端子間にはバイパスコンデンサＣ３が接続され、ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５及びアナログ回路部３０に電流供給が行われる。アナログ回路部３０はレーザ１３の光検知器PDの出力電流Ipdが抵抗RM1,RM2に流れることにより生じる電圧V2と、基準電圧V1を比較する。それを所定のタイミングでサンプルホールド回路３３でホールドした電圧V3に応じた電流をオペアンプ３４とトランジスタ４３からなる定電流回路で発生させる。さらにその電流をカーレントミラー回路からなる定電流回路４２に流し、レーザ１３のレーザダイオードLDに流す電流を決定する。

また、レーザドライバＩＣ２の内部は、不図示の半導体チップとリードフレームとボンディングワイヤが構成されている。半導体チップとリードフレームは、ボンディングワイヤ６により接続されている。レーザドライバＩＣ２の内部回路の電源配線及びＧＮＤ配線は、半導体チップ内部の配線部分とボンディングワイヤと半導体チップ外部のリードフレームとを介して、レーザ基板１上の電源配線パターン７とＧＮＤ配線パターン８に接続されている。このボンディングワイヤを６ｌｄ、６ｌｄｇｎｄ、６ｄｖｃｃ、６ｄｖｓｓ、６ｖｃｃｏ、６ｖｓｓｏで示す。

ＬＤ駆動部４１は、ビデオ信号に従いプリドライバ４０を介してレーザ１３を高速でスイッチング駆動する。ＬＤ駆動部４１が高速スイッチングされることにより、ＬＤ端子とＬＤＧＮＤ端子には高周波電流ｉ１ａが流れる。高周波電流ｉ１ａは、ボンディングワイヤ６ｌｄと６ｌｄｇｎｄと、ＬＤ駆動部４１内の配線のインダクタンスと、レーザ基板１上のパターン配線によるインダクタンスと、バイパスコンデンサＣ１とを介して流れ、コモンモードのノイズ電流ｉ１１ａとノイズ電流ｉ１２ａが発生する。

また、プリドライバ４０が高速スイッチングされることにより、ＤＶＣＣ端子とＤＶＳＳ端子には高周波電流ｉ２ａが流れる。高周波電流ｉ２ａは、ボンディングワイヤ６ｄｖｃｃと６ｄｖｓｓと、プリドライバ４０内の配線のインダクタンスと、レーザ基板２上のパターン配線によるインダクタンスと、バイパスコンデンサＣ２とを介して流れ、コモンモードのノイズ電流ｉ２１ａとノイズ電流ｉ２２ａが発生する。

４層や２層のプリント基板を用いている場合には、レーザ基板１上のパターン配線によるインダクタンスを小さく構成することが出来るため、ノイズ電流ｉ１１ａ、ノイズ電流ｉ１２ａ、ノイズ電流ｉ２１ａ及びノイズ電流ｉ２２ａのノイズレベルは比較的小さい。一方、一層の片面プリント基板を用いる場合には、レーザ基板１上のパターン配線によるインダクタンスが大きいために、ノイズ電流ｉ１１ａ、ノイズ電流ｉ１２ａ、ノイズ電流ｉ２１ａ及びノイズ電流ｉ２２ａのノイズレベルは大きくなる。

ノイズ電流ｉ１１ａ及びｉ２１ａはフェライトビーズＦＢ１の高周波インピーダンスにより、電源端子ＶＣＣＯ及び電源Ｖｃｃへの伝播が抑制される。ノイズ電流ｉ１２ａ及びｉ２１ａは、ノーマルモードのノイズ電流ｉ１１ａ及びｉ２１ａに変化し、レーザ基板１のパターン配線によるインダクタンス成分及びコネクタ１１に接続されるケーブル６８を介してエンジンコントローラ６５のフレームＧＮＤ７０に流れる。

ここで、レーザ基板１のパターン配線によるインダクタンス及びケーブル６８のインダクタンスは比較的大きい値となるので、ＧＮＤ端子ＬＤＧＮＤ及びＤＶＳＳから発生した高周波のノイズ電流ｉ２１ａとレーザ基板１の配線インダクタンスによって発生する高周波の電位変動がＧＮＤ端子ＶＳＳＯに生じ、バイパスコンデンサＣ３を介して電源端子ＶＣＣＯへも伝播する。

また、Ｉ／Ｏ回路部１５（アナログ回路部３０、ロジック回路部２５、ＬＤ駆動信号部２０）に接続されるレーザドライバＩＣ内部の電源配線及びＧＮＤ配線と信号端子間には寄生容量が存在するため、この寄生容量を介して高周波の電位変動が信号端子にも伝播する。つまり、電源端子ＶＣＣＯとＧＮＤ端子ＶＳＳＯに伝播された高周波の電位変動がアナログ回路部３０、ロジック回路部２５、ＬＤ駆動信号部２０の入出力信号全体に重畳されてしまうことになる。

実施例１に従うレーザ基板は、レーザドライバＩＣの高速ドライブ回路をノイズ源として発生する輻射ノイズをフェライトビーズを用いて抑制することを特徴とする。図１はレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板におけるレーザドライバＩＣとの接続を示す図である。尚、図１において、既に図４及び図６において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。

図１に示すように、レーザドライバＩＣ２のＬＤＧＮＤ端子とＤＶＳＳ端子は、レーザ基板１のＧＮＤパターン８に直接接続されず、フェライトビーズＦＢ２を介してＧＮＤパターン８に接続される。一方、レーザドライバＩＣ２のＶＳＳＯ端子は、ＧＮＤパターン８にそのまま接続される。つまり、レーザドライバＩＣ２のＬＤＧＮＤ端子及びＤＶＳＳ端子は、ＶＳＳＯ端子からフェライトビーズＦＢ２を介して高周波帯域で分離され、一方のＶＳＳＯ端子はＧＮＤパターン８に直接接続される。

また、レーザ１３に接続されるレーザ用電源ＶｃｃｌｄとＤＶＣＣ端子には、電源電圧Ｖｃｃ７からフェライトビーズＦＢ１を介して電源電圧が供給されるように接続されている。つまり、レーザ用電源Ｖｃｃｌｄ及びＤＶＣＣ端子は、ＶＣＣＯ端子に対しフェライトビーズＦＢ１を介して高周波帯域で分離され、一方のＶＣＣＯ端子は電源電圧Ｖｃｃ７に直接接続される。

次にフェライトビーズＦＢ２及びＦＢ１が高周波ノイズの伝播を抑制することについて説明する。

レーザ基板１に伝送されたビデオ信号はレーザドライバＩＣ２のＬＤ駆動信号部２０に入力され、プリドライバ４０にビデオ信号が伝達される。プリドライバ４０は、伝達されたビデオ信号に従ってＬＤ駆動部４１をスイッチング駆動する。そして、ＬＤ駆動部４１は、ビデオ信号に従ってレーザ１３を高速でスイッチング駆動する。ＬＤ駆動部４１が高速スイッチングされることにより、ＬＤ端子とＬＤＧＮＤ端子には高周波電流ｉ１ｂが流れる。高周波電流ｉ１ｂは、ボンディングワイヤ６ｌｄと６ｌｄｇｎｄと、ＬＤ駆動部４１内の配線のインダクタンスと、レーザ基板１上のパターン配線によるインダクタンスと、バイパスコンデンサＣ１とを介して流れ、コモンモードのノイズ電流ｉ１１ｂとノイズ電流ｉ１２ｂが発生する。

また、プリドライバ４０が高速スイッチングされることにより、ＤＶＣＣ端子とＤＶＳＳ端子には高周波電流ｉ２ｂが流れる。高周波電流ｉ２ｂは、ボンディングワイヤ６ｄｖｃｃと６ｄｖｓｓと、プリドライバ４０内の配線のインダクタンスと、レーザ基板１上のパターン配線によるインダクタンスと、バイパスコンデンサＣ２とを介して流れ、コモンモードのノイズ電流ｉ２１ｂとノイズ電流ｉ２２ｂが発生する。

４層や２層のプリント基板を用いている場合には、レーザ基板１上のパターン配線によるインダクタンス値を小さく構成することが出来るため、発生するノイズ電流ｉ１１ｂ、ノイズ電流ｉ１２ｂ、ノイズ電流ｉ２１ｂ及びノイズ電流ｉ２２ｂのノイズレベルは比較的小さい。一方、一層の片面プリント基板を用いる場合には、レーザ基板１上のパターン配線によるインダクタンス値が大きいために、発生するノイズ電流ｉ１１ｂ、ノイズ電流ｉ１２ｂ、ノイズ電流ｉ２１ｂ及びノイズ電流ｉ２２ｂのノイズレベルは大きくなる。

しかしながら、本実施例によれば、ＬＤ駆動部４１から電源配線パターンに発生したノイズ電流ｉ１１ｂは、フェライトビーズＦＢ１の高周波インピーダンスにより、電源端子ＶＣＣＯ及び電源電圧Ｖｃｃへの伝播が抑制される。一方、ＬＤ駆動部４１からＧＮＤ配線パターンに発生したノイズ電流ｉ１２ｂは、フェライトビーズＦＢ２の高周波インピーダンスにより、ＧＮＤ端子ＶＳＳＯ及びＧＮＤパターン８への伝播が抑制される。従って、ＬＤ駆動部４１のスイッチング動作により発生した高周波ノイズは、レーザ基板１のＩ／Ｏ回路部１５やコネクタ１１へ伝播することが抑制される。

また、プリドライバ４０から電源配線パターンに発生したノイズ電流ｉ２１ｂに関しても、フェライトビーズＦＢ１の高周波インピーダンスにより、電源端子ＶＣＣＯ及び電源電圧Ｖｃｃへの伝播が抑制される。プリドライバ４０からＧＮＤ配線パターンに発生したノイズ電流ｉ２２ｂに関しても、フェライトビーズＦＢ２の高周波インピーダンスにより、ＧＮＤ端子ＶＳＳＯ及びＧＮＤパターン８への伝播が抑制される。従って、プリドライバ４０のスイッチング動作により発生した高周波ノイズは、レーザ基板１のＩ／Ｏ回路部１５やコネクタ１１へ伝播することが抑制される。

つまり、ＬＤ駆動部４１及びプリドライバ４０から発生したノイズ電流ｉ１１ｂ、ｉ１２ｂ、ｉ２１ｂ、ｉ２２ｂは、ＬＤ駆動部４１又はプリドライバ４０内に封じ込めることが可能となる。言い換えれば、ＬＤ駆動部４１及びプリドライバ４０のスイッチング動作により発生する高周波の電位変動がレーザ基板１のＩ／Ｏ回路部１５へ伝播することなく、ＬＤ駆動部４１とバイパスコンデンサＣ１で形成される電流閉ループ内、又はプリドライバ４０とバイパスコンデンサＣ２で形成される電流閉ループ内に封じ込めることが可能となる。

しかしながら、一般的には、あるＧＮＤ電位が他のＧＮＤ電位とオフセットした電位を保持していた場合には、オフセットされたＧＮＤ電位に接続される回路部と他の回路部とが基準としているＧＮＤ電位とに差が生じるため、動作不良等を招く恐れがある。つまり、ＧＮＤ端子にインダクタンス素子を挿入することは、動作不良を招く恐れがあると一般的には考えられる。

本実施例に係るレーザ基板１は、ＬＤ駆動部４１のＬＤＧＮＤ端子及びプリドライバ４０のＤＶＳＳ端子がフェライトビーズＦＢ２を介してレーザ基板のＧＮＤパターン８と高周波帯域において高インピーダンスで接続されている。

その一方で、以下に後述で説明するように、本実施例では、バイパスコンデンサＣ１及びＣ２の適正な接続により上記懸念は回避される。バイパスコンデンサＣ１及びＣ２が接続されることにより、フェライトビーズＦＢ２をＬＤＧＮＤ端子に接続されたＬＤ駆動部４１と、フェライトビーズをＧＮＤ端子に接続されていないＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）とのレーザドライバＩＣ内部での信号接続部においても、動作不良等の問題が生じることはない。その結果、ＬＤ駆動部４１及びプリドライバ４０により発生した高周波ノイズをＬＤ駆動部４１内又はプリドライバ４０内に封じ込めることが可能となる。尚、バイパスコンデンサＣ１及びＣ２の要否及び容量値は、レーザドライバＩＣより発生するノイズのレベル、レーザの駆動スピード、レーザの駆動電流等によって決定される。

次に、上述した高周波電流の封じ込めについて説明する。図７は本実施例に従う高周波電流の封じ込めの様子を模式的に示す図である。

図７（ａ）に示すように、ＬＤ駆動部４１の高速スイッチング動作に必要な瞬時電流ｉ１ｂは、バイパスコンデンサＣ１により充放電を繰り返して供給される。プリドライバ４０の高速スイッチング動作に必要な瞬時電流ｉ２ｂは、バイパスコンデンサＣ２により充放電を繰り返して供給される。一方、図７（ｂ）に示すように、ＬＤ駆動部４１及びプリドライバ４０で消費される電力は、電源電圧Ｖｃｃ７よりフェライトビーズＦＢ１、ＦＢ２を介して供給される。

つまり、ＬＤ駆動部４１及びプリドライバ４０が高速動作するための必要な交流の瞬時電流は、各バイパスコンデンサから供給され、電力消費のための直流電流は電源電圧Ｖｃｃ７からフェライトビーズＦＢ１，ＦＢ２を介して供給される。瞬時電流が流れることによって発生した高周波のノイズ電流ｉ１１ａ、ｉ２１ａ、ｉ１２ａ、ｉ２２ａはフェライトビーズＦＢ１及びＦＢ２により遮断されて、高周波の電位変動が伝播することが抑制される。

例えば、フェライトビーズのインピーダンスとして１００ＭＨｚで１００Ω、直流抵抗が０．１〜０．２Ω程度の特性のもので十分なノイズ源の封じ込めを行うことが可能である。尚、輻射ノイズレベルが強い周波数帯域にあわせたフェライトビーズの選択も可能である。例えば、ＬＤ駆動部が消費する電流が５０ｍＡであれば、フェライトビーズの直流抵抗を０．２Ωとして、電圧降下は０．０１Ｖとなる。従って、Ｉ／Ｏ回路部１５（アナログ回路部３０、ロジック回路Ｉ／Ｏ部２５、ＬＤ駆動信号部２０）が接続されるＶＳＳＯ端子のＧＮＤ電位と比較して０．０１Ｖ分オフセットされたＧＮＤ電位上において、ＬＤ駆動部４１及びプリドライバ４０は動作することとなる。しかしながら、電源電圧Ｖｃｃは３．３Ｖ〜５Ｖ程度であるので、通常動作上に関しても支障は生じない。

また、レーザドライバＩＣ２の消費電流が多い場合には、より直流抵抗の小さいものを選択すれば良い。また、ＬＤ駆動部４１のスイッチング周波数及び駆動電流値に応じて、バイパスコンデンサＣ１の容量値は決定される。バイパスコンデンサＣ２の容量値は、プリドライバ４０のスイッチング周波数及び駆動電流値に応じて決定される。通常、ＭＨｚ帯域でのインピーダンスが小さいチップセラミックコンデンサが用いられる。また、レーザ１３に電源を供給するＶｃｃｌｄにもフェライトビーズＦＢ１が構成されているため、実際にはフェライトビーズの直流抵抗分の電圧降下によって、レーザ１３に供給される電源Ｖｃｃｌｄの電圧においても、ＶＣＣＯ端子の電源電圧と比較して電位が若干低下する。

しかしながら、本発明では、レーザドライバＩＣ２に接続されるＧＮＤ電位及び電源電圧の電位が消費電流にあわせて若干オフセットされた電位となるのみなので、通常動作上に関しても支障は生じない。

尚、図１において、双方向に構成されたダイオードＤ１及びＤ２は、高周波帯域で分離されたＬＤＧＮＤ端子、ＤＶＳＳ端子とＶＳＳＯ端子間とのＥＳＤ対策として追加されたものである。通常、これはレーザドライバＩＣ２内に備えられているものの、レーザドライバＩＣ外部においても追加構成することにより、ＥＳＤ耐量をより向上させることが可能となる場合もある。

次に、本実施例の具体的なパターン配線の例について、レーザドライバＩＣ２のピンアサインとともに説明する。図２（ａ）は、図１で示したレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板１の接続回路について、具体的なパターンレイアウトを模式的に例示した図である。図２（ｂ）は、レーザドライバＩＣ２に備えられる端子のピンアサインを示したものである。

図１で示したように、レーザドライバＩＣ２は、ＬＤ駆動部４１用のＧＮＤ端子ＬＤＧＮＤと、プリドライバ４０用の電源端子ＤＶＣＣ及びＧＮＤ端子ＤＶＳＳと、Ｉ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用の共用電源端子ＶＣＣＯと共用ＧＮＤ端子ＶＳＳＯを備えている。

ＬＤ駆動部４１のＬＤＧＮＤ端子とプリドライバ４０のＤＶＳＳ端子に接続される配線パターンをＰ２ｇ、Ｉ／Ｏ回路部１５のＶＳＳＯ端子に接続される配線パターンをＰ３ｇ、レーザ１３に供給される電源及びプリドライバ４０のＤＶＣＣ端子に接続される配線パターンをＰ２ｖ、Ｉ／Ｏ回路部１５のＶＣＣＯに接続されるパターンをＰ３ｖとして示す。

ＧＮＤ配線パターンＰ２ｇとＰ３ｇは、フェライトビーズＦＢ２により高周波帯域で分離される。電源配線パターンＰ２ｖとＰ３ｖは、フェライトビーズＦＢ１により高周波帯域で分離される。また、バイパスコンデンサＣ１、Ｃ２及びＣ３は、瞬時電流を供給する回路ブロックの近傍に配置されるとともに、この近接配置が可能なように各電源及びＧＮＤ端子がレーザドライバＩＣにピンアサインされている。尚、ＲＭ１とＲＭ２は可変抵抗器であり、レーザ光量の可変調整に利用される。１４はチェックパッドであり、レーザ基板１の動作チェックを行う際に利用される。

本実施例のレーザ基板１は、主に単層の片面プリント基板に適用するため、フェライトビーズＦＢ１及びＦＢ２は、レーザドライバＩＣ２のパッケージと重ならない位置に実装される必要がある。

そこで、本実施例のレーザドライバＩＣ２は、ＬＤＧＮＤ端子とＤＶＳＳ端子を隣接したピンアサインとし、さらにＤＶＳＳ端子とＤＶＣＣ端子を隣接したピンアサインとしている。また、ＤＶＣＣ端子とＶＣＣＯ端子をレーザドライバＩＣ２の直下で接続した配線パターンと、ＤＶＳＳ端子とＶＳＳＯ端子をレーザドライバＩＣ２の直下で接続した配線パターンとが交差しないように各ピンアサインが工夫して設定される。

その結果、ＤＶＳＳ端子とＶＳＳＯ端子をフェライトビーズＦＢ２で分離配線することと、ＤＶＣＣ端子とＶＣＣＯ端子をフェライトビーズＦＢ１で分離配線することと、バイパスコンデンサＣ１、Ｃ２及びＣ３を瞬時電流を供給する回路ブロックの近傍に配置することとがジャンパレスで単層の片面プリント基板を用いて可能とされる。さらに、ジャンパレスで上記分離配線を可能としたため、レーザドライバＩＣ２の直下部分を電源・ＧＮＤのパターン配線に用いつつ、基板面積を大きくすることなく、輻射ノイズの抑制が可能なレーザ基板を提供することが可能となる。

以上述べたように本実施例に従えば、ＬＤ駆動部４１のＧＮＤ端子ＬＤＧＮＤとプリドライバのＧＮＤ端子ＤＶＳＳとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤＧＮＤ端子・ＤＶＳＳ端子とＶＳＳＯ端子間と、電源Ｖｃｃｌｄ・ＤＶＣＣ端子とＶＣＣＯ端子間とにインダクタンス素子がそれぞれ追加されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部４１用のＧＮＤ端子ＬＤＧＮＤとプリドライバ用のＧＮＤ端子ＤＶＳＳに発生した高周波の電位変動が、レーザドライバＩＣ２を搭載するレーザ基板１上のパターンを介して、レーザ基板１の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

つまり、以上説明した実施例によれば、レーザ基板、ケーブル、及び金属筐体を備える機器からの輻射を抑制可能な構成を数個のフェライトビーズの追加のみで実現することが可能となる。

また、従来、プリント基板のＧＮＤパターンをできる限り広いスペースでベタ状に形成して輻射ノイズ対策を行っていたことに対し、本実施例によれば、プリント基板のＧＮＤパターン面積にほとんど依存せずにレーザドライバＩＣの輻射ノイズ対策を行うことが可能となる。これにより、従来においては輻射ノイズ対策のために、２層の両面プリント基板を用いる等を行ってきたことに対し、単層の片面プリント基板を用いた対策を実施することが可能となり、コストダウンが可能となる。

加えて、レーザドライバＩＣを搭載するレーザ基板を備えた機器に備えられる輻射ノイズ対策のシールド部材等を削減することも可能となる。

実施例２に従うレーザ基板は、レーザドライバＩＣの高速ドライブ回路をノイズ源として発生する輻射ノイズをフェライトビーズを用いて抑制することを特徴とする。図８はレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板におけるレーザドライバＩＣとの接続を示す図である。尚、図８において、既に図１〜図７において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。

実施例１では、ＬＤ駆動部４１とプリドライバ４０の電源端子を合わせてフェライトビーズＦＢ１で分離し、またＬＤ駆動部４１とプリドライバ４０のＧＮＤ端子を合わせてフェライトビーズＦＢ２で分離する構成について説明を行った。実施例２は、ＬＤ駆動部４１とプリドライバ４０の各電源端子及びＧＮＤ端子を独立してＩ／Ｏ回路部１５の電源端子及びＧＮＤ端子から４個のフェライトビーズで分離されたものである。図８は、４個のフェライトビーズを用いてＩＣからの輻射ノイズを抑制するレーザ基板を示す図である。図９は、図８に示すレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板１の接続回路について、具体的なパターンレイアウトを模式的に例示した図である。

実施例２に従うレーザ基板は、レーザドライバＩＣ２内に構成されるＬＤ駆動部４１のＧＮＤ端子ＬＤＧＮＤと、プリドライバ４０のＧＮＤ端子ＤＶＳＳと、Ｉ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）のＧＮＤ端子ＶＳＳＯがフェライトビーズを介してそれぞれ接続される。また、レーザ１３に供給される電源電圧Ｖｃｃｌｄと、プリドライバの電源端子ＤＶＣＣと、Ｉ／Ｏ回路部１５の電源端子ＶＣＣＯもフェライトビーズを介してそれぞれ接続される。ＬＤ駆動部４１には高周波且つ数十ｍＡの大電流が流れ、プリドライバには高周波の僅かな瞬時電流が流れるので、特にＬＤ駆動部のノイズレベルが大きい場合には、本実施例のようにＬＤ駆動部４１とプリドライバ４０の電源ＧＮＤ端子接続とすることにより、さらなるノイズの抑制を行うことが可能となる。

図８について説明する。ＬＤ駆動部４１のＬＤＧＮＤ端子は、プリドライバ４０のＤＶＳＳ端子に直接接続されず、フェライトビーズＦＢ４を介して接続される。プリドライバ４０のＤＶＳＳ端子は、Ｉ／Ｏ回路部１５のＶＳＳＯ端子に直接接続されず、フェライトビーズＦＢ２を介して接続される。一方、Ｉ／Ｏ回路部１５のＶＳＳＯ端子は、ＧＮＤパターン８にそのまま接続される。

つまり、プリドライバ４０のＤＶＳＳ端子は、ＶＳＳＯ端子からフェライトビーズＦＢ２を介して高周波帯域で分離され、ＬＤＧＮＤ端子は、そのＤＶＳＳ端子からさらにフェライトビーズＦＢ４を介して高周波帯域で分離される。一方のＶＳＳＯ端子はＧＮＤパターン８に直接接続される。

また、レーザ用電源Ｖｃｃｌｄは、Ｉ／Ｏ回路部１５の電源端子ＶＣＣＯからフェライトビーズＦＢ１とＦＢ３を介して接続されている。プリドライバ４０の電源端子ＤＶＣＣは、フェライトビーズＦＢ１を介して電源電圧が供給されるように接続されている。

つまり、レーザ１３に電源を供給するＶｃｃｌｄは、フェライトビーズＦＢ１とＦＢ３を介してＤＶＣＣ端子と高周波帯域で分離され、ＤＶＣＣ端子は、フェライトビーズＦＢ１を介してＤＶＣＣ端子と高周波帯域で分離される。一方のＶＣＣＯ端子は電源電圧Ｖｃｃ７に直接接続される。

つまり、プリドライバ４０のＤＶＣＣ端子は、ＶＣＣＯ端子からフェライトビーズＦＢ１を介して高周波帯域で分離され、レーザ１３に電源を供給するＶｃｃｌｄは、そのＤＶＣＣ端子からさらにフェライトビーズＦＢ３を介して高周波帯域で分離される。一方のＶＣＣＯ端子は電源電圧Ｖｃｃ７に直接接続される。

次に上記４個のフェライトビーズが高周波ノイズの伝播を抑制することについて説明する。

ＬＤ駆動部４１は、ビデオ信号に従いプリドライバ４０を介してレーザ１３を高速でスイッチング駆動する。ＬＤ駆動部４１が高速スイッチングされることにより、ＬＤ端子とＬＤＧＮＤ端子には高周波電流ｉ１ｃが流れる。高周波電流ｉ１ｃは、ボンディングワイヤ６ｌｄと６ｌｄｇｎｄと、ＬＤ駆動部４１内の配線のインダクタンスと、レーザ基板１上のパターン配線によるインダクタンスと、バイパスコンデンサＣ１とを介して流れ、コモンモードのノイズ電流ｉ１１ｃとノイズ電流ｉ１２ｃが発生する。

また、プリドライバ４０が高速スイッチングされることにより、ＤＶＣＣ端子とＤＶＳＳ端子には高周波電流ｉ２ｃが流れる。高周波電流ｉ２ｃは、ボンディングワイヤ６ｄｖｃｃと６ｄｖｓｓと、プリドライバ４０内の配線のインダクタンスと、レーザ基板１上のパターン配線によるインダクタンスと、バイパスコンデンサＣ２とを介して流れ、コモンモードのノイズ電流ｉ２１ｃとノイズ電流ｉ２２ｃが発生する。

４層や２層のプリント基板を用いている場合には、レーザ基板１上のパターン配線によるインダクタンス値を小さく構成することが出来るため、発生するノイズ電流ｉ１１ｃ、ノイズ電流ｉ１２ｃ、ノイズ電流ｉ２１ｃ及びノイズ電流ｉ２２ｃのノイズレベルは比較的小さい。一方、一層の片面プリント基板を用いる場合には、レーザ基板１上のパターン配線によるインダクタンス値が大きいために、発生するノイズ電流ｉ１１ｃ、ノイズ電流ｉ１２ｃ、ノイズ電流ｉ２１ｃ及びノイズ電流ｉ２２ｃのノイズレベルは大きくなる。

しかしながら、本実施例によれば、ＬＤ駆動部４１から電源配線パターンに発生したノイズ電流ｉ１１ｃは、フェライトビーズＦＢ３の高周波インピーダンスにより、電源端子ＤＶＣＣへの伝播が抑制される。一方、ＬＤ駆動部４１からＧＮＤ配線パターンに発生したノイズ電流ｉ１２ｃは、フェライトビーズＦＢ４の高周波インピーダンスにより、ＧＮＤ端子ＤＶＳＳへの伝播が抑制される。従って、ＬＤ駆動部４１のスイッチング動作により発生した高周波ノイズは、レーザ基板１のプリドライバ４０、Ｉ／Ｏ回路部１５及びコネクタ１１へ伝播することが抑制される。

また、プリドライバ４０から電源配線パターンに発生したノイズ電流ｉ２１ｃは、フェライトビーズＦＢ１の高周波インピーダンスにより、電源端子ＶＣＣＯ及び電源電圧Ｖｃｃへの伝播が抑制される。一方、プリドライバ４０からＧＮＤ配線パターンに発生したノイズ電流ｉ２２ｃは、フェライトビーズＦＢ２の高周波インピーダンスにより、ＧＮＤ端子ＶＳＳＯ及びＧＮＤパターン８への伝播が抑制される。従って、プリドライバ４０のスイッチング動作により発生した高周波ノイズは、レーザ基板１のＬＤ駆動部４１、Ｉ／Ｏ回路部１５及びコネクタ１１へ伝播することが抑制される。

つまり、ＬＤ駆動部４１及びプリドライバ４０から発生したノイズ電流ｉ１１ｂ、ｉ１２ｂ、ｉ２１ｂ、ｉ２２ｂは、ＬＤ駆動部４１又はプリドライバ４０内に封じ込めることが可能となる。言い換えれば、ＬＤ駆動部４１及びプリドライバ４０のスイッチング動作により発生する高周波の電位変動がレーザ基板１のＩ／Ｏ回路１５へ伝播することなく、ＬＤ駆動部４１とバイパスコンデンサＣ１で形成される電流閉ループ内、及びプリドライバ４０とバイパスコンデンサＣ２で形成される電流閉ループ内に封じ込めることが可能となる。

しかしながら、一般的には、あるＧＮＤ電位が他のＧＮＤ電位とオフセットした電位を保持していた場合には、オフセットされたＧＮＤ電位に接続される回路部と他の回路部とが基準としているＧＮＤ電位とに差が生じるため、動作不良等を招く恐れがある。しかしながら、実施例１で説明したように、本実施例では、バイパスコンデンサＣ１及びＣ２の適正な接続により上記懸念は回避される。バイパスコンデンサＣ１及びＣ２が接続されることにより、フェライトビーズＦＢ２をＬＤＧＮＤ端子に接続されたＬＤ駆動部４１と、フェライトビーズをＧＮＤ端子に接続されていないアナログ回路部３０、ロジック回路Ｉ／Ｏ部２５、ＬＤ駆動信号部２０とのＩＣ内部での信号接続部においても、動作不良等の問題が生じることはない。その結果、ＬＤ駆動部４１及びプリドライバ４０により発生した高周波ノイズをＬＤ駆動部４１内又はプリドライバ４０内に封じ込めることが可能となる。

次に、本実施例の具体的なパターン配線の例について、レーザドライバＩＣ２のピンアサインとともに説明する。図９（ａ）は、図８で示したレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板１の接続回路について、具体的なパターンレイアウトを模式的に例示した図である。図９（ｂ）は、レーザドライバＩＣ２に備えられる端子のピンアサインを示したものである。

図８で示したように、レーザドライバＩＣ２は、ＬＤ駆動部４１用のＧＮＤ端子ＬＤＧＮＤと、プリドライバ４０用の電源端子ＤＶＣＣ及びＧＮＤ端子ＤＶＳＳと、Ｉ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）の共用電源端子ＶＣＣＯと共用ＧＮＤ端子ＶＳＳＯを備えている。

ＬＤ駆動部４１のＬＤＧＮＤ端子に接続される配線パターンをＰ１ｇ、プリドライバ４０のＤＶＳＳ端子に接続される配線パターンをＰ２ｇ、Ｉ／Ｏ回路部１５のＶＳＳＯ端子に接続される配線パターンをＰ３ｇ、レーザ１３に供給される電源に接続される配線パターンをＰ１ｖ、プリドライバ４０のＤＶＣＣ端子に接続される配線パターンをＰ２ｖ、Ｉ／Ｏ回路部１５のＶＣＣＯに接続されるパターンをＰ３ｖとして示す。

ＧＮＤ配線パターンＰ１ｇとＰ２ｇは、フェライトビーズＦＢ４により高周波帯域で分離される。電源ＧＮＤ配線パターンＰ２ｇとＰ３ｇは、フェライトビーズＦＢ２により高周波帯域で分離される。電源配線パターンＰ１ｖとＰ２ｖは、フェライトビーズＦＢ３により高周波帯域で分離される。電源配線パターンＰ２ｖとＰ３ｖは、フェライトビーズＦＢ１により高周波帯域で分離される。また、バイパスコンデンサＣ１、Ｃ２及びＣ３は、瞬時電流を供給する回路ブロックの近傍に配置されるとともに、この近接配置が可能なように各電源及びＧＮＤ端子がレーザドライバＩＣにピンアサインされている。

本実施例のレーザ基板１は、単層の片面プリント基板を用いているため、フェライトビーズＦＢ１、ＦＢ２、ＦＢ３及びＦＢ４は、レーザドライバＩＣ２のパッケージと重ならない位置に実装される必要がある。

その結果、ＬＤＧＮＤ端子とＤＶＳＳ端子をフェライトビーズＦＢ４で分離配線することと、ＤＶＳＳ端子とＶＳＳＯ端子をフェライトビーズＦＢ２で分離配線することと、レーザ１３の電源ＶｃｃｌｄとＤＶＣＣ端子をフェライトビーズＦＢ３で分離配線することと、ＤＶＣＣ端子とＶＣＣＯ端子をフェライトビーズＦＢ１で分離配線することと、バイパスコンデンサＣ１、Ｃ２及びＣ３を瞬時電流を供給する回路ブロックの近傍に配置することとがジャンパ部品レスで単層の片面プリント基板を用いて容易に可能となる。さらに、レーザドライバＩＣ２直下の部分を電源ＧＮＤのパターン配線に用いつつ、ジャンパレスで上記分離配線を可能としたため、基板面積を大きくすることなく、輻射ノイズの抑制が可能なレーザ基板を提供することが可能となる。

以上述べたように本実施例に従えば、ＬＤ駆動部のＧＮＤ端子ＬＤＧＮＤとプリドライバのＧＮＤ端子ＤＶＳＳとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤＧＮＤ端子とＤＶＳＳ端子の間と、ＤＶＳＳ端子とＶＳＳＯ端子の間と、電源ＶｃｃｌｄとＤＶＣＣ端子間と、ＤＶＣＣ端子とＶＣＣＯ端子間とにインダクタンス素子がそれぞれ追加されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部用の電源端子・ＧＮＤ端子とプリドライバ用の電源端子・ＧＮＤ端子に発生した高周波の電位変動が、レーザドライバＩＣを搭載するプリント基板上のパターンを介して、レーザ基板の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

つまり、以上説明した実施例によれば、プリント基板、ケーブル、及び金属筐体を備える機器からの輻射を抑制可能な構成を数個のフェライトビーズの追加のみで実現することが可能となる。

また、従来、プリント基板のＧＮＤパターンをできる限り広いスペースでベタ状に形成して輻射ノイズ対策を行っていたことに対し、本実施例によれば、プリント基板のＧＮＤパターン面積にほとんど依存せずにＩＣの輻射ノイズ対策を行うことが可能となる。これにより、従来においては輻射ノイズ対策のために、２層の両面プリント基板を用いる等を行ってきた対策を単層の片面プリント基板で実施することが可能となり、コストダウンが可能となる。

加えて、ＩＣを搭載するレーザ基板を備えた機器に備えられる輻射ノイズ対策のシールド部材等を削減することも可能となる。

尚、本実施例において用いられるフェライトビーズＦＢ１及びＦＢ２をコモンモードチョークに変更することで、同様の効果が得られることは言うまでもない。フェライトビーズＦＢ３及びＦＢ４をコモンモードチョークに変更することで、同様の効果が得られることは言うまでもない。

実施例３に従うレーザ基板は、実施例２にて説明を行ったアノード・コモン型１ビームレーザドライバＩＣの輻射ノイズを抑制する構成を、アノード・コモン型２ビームレーザドライバＩＣに適用した例である。実施例３においても、高速ドライブ回路をノイズ源として発生する輻射ノイズをフェライトビーズを用いて抑制することを特徴とする。図１０は、本実施例の具体的なパターン配線の例について示したものである。レーザ動作に関する内容は、実施例１及び２で説明したアノード・コモン型１ビームレーザドライバと同様であるため説明を省略し、以下に示す実施例３のパターンレイアウトについて説明する。

図１０（ａ）は、本実施例のレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板１の接続回路について、具体的なパターンレイアウトを模式的に例示した図である。図１０（ｂ）は、レーザドライバＩＣ２に備えられる端子のピンアサインを示したものである。

１ビームレーザドライバにおいては、モード設定を行う端子が２本（２ｂｉｔ）であったことに対して、２ビームレーザドライバは３本（３ｂｉｔ）化されており、２ビームレーザの各モード遷移がＣＰＵにより制御される。レーザドライバＩＣ２ｃは、レーザ接続用の端子ＬＤ１とＬＤ２、ＬＤ駆動部４１用のＧＮＤ接続端子ＬＤ１ＧＮＤとＬＤ２ＧＮＤが２チャンネル分構成される。また、サンプルホールドコンデンサの接続端子ＣＨ１とＣＨ２、定電流設定用の抵抗器を接続する端子Ｒ５とＲ６、ＰＤ電流の検知用抵抗を接続する端子ＲＭ１とＲＭ２、データ信号が入力される端子ＤＡＴＡ１及び／ＤＡＴＡ１、／ＤＡＴＡ２及び／ＤＡＴＡ２に関しても２チャンネル分構成される。その他の端子（ＰＤ、ＤＶＣＣ、ＤＶＳＳ、ＶＣＣＯ、ＶＳＳＯ）は実施例１及び２で説明を行った１ビームレーザドライバＩＣと同様に各１本づつの端子が構成される。

ＬＤ駆動部４１のＬＤＧＮＤ端子に接続される配線パターンをＰ１ｇ、プリドライバ４０のＤＶＳＳ端子に接続される配線パターンをＰ２ｇ、Ｉ／Ｏ回路部１５のＶＳＳＯ端子に接続される配線パターンをＰ３ｇ、レーザ１３に供給される電源Ｖｃｃｌｄに接続される配線パターンをＰ１ｖ、プリドライバ４０のＤＶＣＣ端子に接続される配線パターンをＰ２ｖ、Ｉ／Ｏ回路部１５のＶＣＣＯに接続されるパターンをＰ３ｖとして示す。

ＧＮＤ配線パターンＰ１ｇとＰ２ｇは、フェライトビーズＦＢ４により高周波帯域で分離される。ＧＮＤ配線パターンＰ２ｇとＰ３ｇは、フェライトビーズＦＢ２により高周波帯域で分離される。電源配線パターンＰ１ｖとＰ２ｖは、フェライトビーズＦＢ３により高周波帯域で分離される。電源配線パターンＰ２ｖとＰ３ｖは、フェライトビーズＦＢ１により高周波帯域で分離される。また、バイパスコンデンサＣ１、Ｃ２及びＣ３は、瞬時電流を供給する回路ブロックの近傍に配置されるとともに、この近接配置が可能なように各電源及びＧＮＤ端子がレーザドライバＩＣ２ｃにピンアサインされる。

本実施例のレーザ基板１ｃは、単層の片面プリント基板を用いているため、フェライトビーズＦＢ１、ＦＢ２、ＦＢ３及びＦＢ４は、レーザドライバＩＣ２ｃのパッケージと重ならない位置に実装される必要がある。

そこで、本実施例のレーザドライバＩＣ２ｃは、ＬＤ１ＧＮＤ端子とＤＶＳＳ端子を隣接したピンアサインとし、さらにＤＶＳＳ端子とＤＶＣＣ端子を隣接したピンアサインとしている。さらに、ＰＤ端子の両側に隣接してＬＤ１端子とＬＤ２端子をピンアサインし、さらにＬＤ１端子に隣接してＬＤ１ＧＮＤ端子を、ＬＤ２端子に隣接してＬＤ２ＧＮＤ端子をピンアサインする。また、ＤＶＣＣ端子とＶＣＣＯ端子をレーザドライバＩＣ２ｃの直下で接続した配線パターンと、ＤＶＳＳ端子とＶＳＳＯ端子をレーザドライバＩＣ２ｃの直下で接続した配線パターンとが交差しないように各ピンアサインが工夫して設定される。また、ＤＶＳＳ端子とＶＳＳＯ端子をレーザドライバＩＣ２ｃの直下で接続した配線パターン側にＧＮＤ接続を必要とされる部品（サンプルホールドコンデンサの接続端子ＣＨ１とＣＨ２、定電流設定用の抵抗器を接続する端子Ｒ５とＲ６、ＰＤ電流の検知用抵抗を接続する端子ＲＭ１とＲＭ２）をジャンパレスで配置できるように、ＲＳ１端子、ＲＳ２端子、ＣＨ１端子、ＣＨ２端子、ＲＭ１端子、ＲＭ２端子がピンアサインされる。

その結果、ＬＤ１ＧＮＤ端子とＤＶＳＳ端子をフェライトビーズＦＢ４で分離配線することと、ＤＶＳＳ端子とＶＳＳＯ端子をフェライトビーズＦＢ２で分離配線することと、レーザ１３の電源ＶｃｃｌｄとＤＶＣＣ端子をフェライトビーズＦＢ３で分離配線することと、ＤＶＣＣ端子とＶＣＣＯ端子をフェライトビーズＦＢ１で分離配線することと、バイパスコンデンサＣ１、Ｃ２及びＣ３を瞬時電流を供給する回路ブロックの近傍に配置することとがジャンパ部品レスで単層の片面プリント基板を用いて容易に可能となる。さらに、レーザドライバＩＣ２直下の部分を電源・ＧＮＤのパターン配線に用いつつ、ジャンパレスで上記分離配線を可能としたため、基板面積を大きくすることなく、輻射ノイズの抑制が可能なレーザ基板を提供することが可能となる。

以上述べたように本実施例に従えば、ＬＤ駆動部のＧＮＤ端子ＬＤＧＮＤとプリドライバのＧＮＤ端子ＤＶＳＳとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤ１ＧＮＤ端子とＤＶＳＳ端子の間と、ＬＤ２ＧＮＤ端子とＤＶＳＳ端子の間と、ＤＶＳＳ端子とＶＳＳＯ端子の間と、電源ＶｃｃｌｄとＤＶＣＣ端子間と、ＤＶＣＣ端子とＶＣＣＯ端子間とにインダクタンス素子がそれぞれ追加されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部用の電源端子・ＧＮＤ端子とプリドライバ用の電源端子・ＧＮＤ端子に発生した高周波の電位変動が、レーザドライバＩＣを搭載するプリント基板上のパターンを介して、レーザ基板の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

実施例４に従うレーザ基板は、実施例３にて説明を行ったアノード・コモン型２ビームレーザドライバＩＣの輻射ノイズを抑制する構成を、カソード・コモン型２ビームレーザドライバＩＣに適用した例である。実施例４においても、高速ドライブ回路をノイズ源として発生する輻射ノイズをフェライトビーズを用いて抑制することを特徴とする。図１１は、本実施例の具体的なパターン配線の例について示したものである。レーザ動作に関する内容は、実施例１及び２で説明したアノード・コモン型１ビームレーザドライバと同様であるため説明を省略し、以下に示す実施例４のパターンレイアウトについて説明する。

図１１（ａ）は、本実施例のレーザドライバＩＣからの輻射ノイズを抑制するレーザ基板１の接続回路について、具体的なパターンレイアウトを模式的に例示した図である。図１１（ｂ）は、レーザドライバＩＣ２に備えられる端子のピンアサインを示したものである。

実施例３で説明を行ったアノード・コモン型２ビームレーザドライバＩＣと同様に、モード設定を行う端子は３本（３ｂｉｔ）化されており、２ビームレーザの各モード遷移がＣＰＵにより制御される。レーザドライバＩＣ２ｄは、レーザ接続用の端子ＬＤ１とＬＤ２、ＬＤ駆動部４１用の電源接続端子ＬＤ１ＶＣＣとＬＤ２ＶＣＣが２チャンネル分構成される。カソード・コモン型のレーザドライバＩＣは、アノード・コモン型のレーザドライバＩＣに対して、ＩＣから見たレーザの駆動電流方向が逆になるため、ＬＤ駆動部には電源端子が接続される。アノード・コモン型のレーザドライバＩＣでは、ＬＤ電流の引き込みを行っていたことに対し、カソード・コモン型のレーザドライバＩＣは、電流の流し込みを行う。

また、サンプルホールドコンデンサの接続端子ＣＨ１とＣＨ２、定電流設定用の抵抗器を接続する端子Ｒ５とＲ６、ＰＤ電流の検知用抵抗を接続する端子ＲＭ１とＲＭ２、データ信号が入力される端子ＤＡＴＡ１及び／ＤＡＴＡ１、／ＤＡＴＡ２及び／ＤＡＴＡ２に関しても２チャンネル分構成される。その他の端子（ＰＤ、ＤＶＣＣ、ＤＶＳＳ、ＶＣＣＯ、ＶＳＳＯ）は実施例１及び２で説明を行った１ビームレーザドライバＩＣと同様に各１本づつの端子が構成される。
また、アノード・コモン型のレーザドライバＩＣでは、ＰＤ電流がレーザドライバＩＣに流れ込んでいたことに対し、カソード・コモン型のレーザドライバＩＣは、ＰＤ電流がレーザドライバＩＣから流れ出す。従って、本実施例に構成されるカソード・コモン型のレーザドライバＩＣは、カレントミラー回路を内蔵し、ＰＤ電流方向の反転を行われる。従って、ＰＤ電流の検知用抵抗を接続する端子ＲＭ１とＲＭ２は、アノード・コモン型レーザドライバと同様にＧＮＤパターンに接続される。

上述したようにＬＤ駆動部４１には電源端子ＬＤＶＣＣが接続される。このＬＤＶＣＣ端子に接続される配線パターンをＰ１ｖ、プリドライバ４０のＤＶＣＣ端子に接続される配線パターンをＰ２ｖ、Ｉ／Ｏ回路部１５のＶＣＣＯに接続されるパターンをＰ３ｖ、レーザ１３に接続されるＧＮＤ配線パターンをＰ１ｇ、プリドライバ４０のＤＶＳＳ端子に接続される配線パターンをＰ２ｇ、Ｉ／Ｏ回路部１５のＶＳＳＯ端子に接続される配線パターンをＰ３ｇとして示す。

ＧＮＤ配線パターンＰ１ｇとＰ２ｇは、フェライトビーズＦＢ４により高周波帯域で分離される。ＧＮＤ配線パターンＰ２ｇとＰ３ｇは、フェライトビーズＦＢ２により高周波帯域で分離される。電源配線パターンＰ１ｖとＰ２ｖは、フェライトビーズＦＢ３により高周波帯域で分離される。電源配線パターンＰ２ｖとＰ３ｖは、フェライトビーズＦＢ１により高周波帯域で分離される。また、バイパスコンデンサＣ１、Ｃ２及びＣ３は、瞬時電流を供給する回路ブロックの近傍に配置されるとともに、この近接配置が可能なように各電源及びＧＮＤ端子がレーザドライバＩＣ２ｄにピンアサインされる。

本実施例のレーザ基板１ｄは、単層の片面プリント基板を用いているため、フェライトビーズＦＢ１、ＦＢ２、ＦＢ３及びＦＢ４は、レーザドライバＩＣ２ｄのパッケージと重ならない位置に実装される必要がある。

そこで、本実施例のレーザドライバＩＣ２ｄは、ＬＤ１ＶＣＣ端子とＤＶＣＣ端子を隣接したピンアサインとし、さらにＤＶＣＣ端子とＤＶＳＳ端子を隣接したピンアサインとしている。さらに、ＰＤ端子の両側に隣接してＬＤ１端子とＬＤ２端子をピンアサインし、さらにＬＤ１端子に隣接してＬＤ１ＶＣＣ端子を、ＬＤ２端子に隣接してＬＤ２ＶＣＣ端子をピンアサインする。また、ＤＶＣＣ端子とＶＣＣＯ端子をレーザドライバＩＣ２ｄの直下で接続した配線パターンと、ＤＶＳＳ端子とＶＳＳＯ端子をレーザドライバＩＣ２ｄの直下で接続した配線パターンとが交差しないように各ピンアサインが工夫して設定される。また、ＤＶＳＳ端子とＶＳＳＯ端子をレーザドライバＩＣ２ｄの直下で接続した配線パターン側にＧＮＤ接続を必要とされる部品（サンプルホールドコンデンサの接続端子ＣＨ１とＣＨ２、定電流設定用の抵抗器を接続する端子Ｒ５とＲ６、ＰＤ電流の検知用抵抗を接続する端子ＲＭ１とＲＭ２）をジャンパレスで配置できるように、ＲＳ１端子、ＲＳ２端子、ＣＨ１端子、ＣＨ２端子、ＲＭ１端子、ＲＭ２端子がピンアサインされる。

その結果、レーザ１３に接続されるＧＮＤ配線パターンとＤＶＳＳ端子をフェライトビーズＦＢ４で分離配線することと、ＤＶＳＳ端子とＶＳＳＯ端子をフェライトビーズＦＢ２で分離配線することと、ＬＤ１ＶＣＣ端子とＤＶＣＣ端子をフェライトビーズＦＢ３で分離配線することと、ＤＶＣＣ端子とＶＣＣＯ端子をフェライトビーズＦＢ１で分離配線することと、バイパスコンデンサＣ１、Ｃ２及びＣ３を瞬時電流を供給する回路ブロックの近傍に配置することとがジャンパ部品レスで単層の片面プリント基板を用いて容易に可能となる。さらに、レーザドライバＩＣ２直下の部分を電源・ＧＮＤのパターン配線に用いつつ、ジャンパレスで上記分離配線を可能としたため、基板面積を大きくすることなく、輻射ノイズの抑制が可能なレーザ基板を提供することが可能となる。

以上述べたように本実施例に従えば、ＬＤ駆動部の電源端子ＬＤ１ＶＣＣ及びＬＤ２ＶＣＣとプリドライバの電源端子ＤＶＣＣとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤ１ＶＣＣ端子とＤＶＣＣ端子の間と、ＬＤ２ＶＣＣ端子とＤＶＣＣ端子の間と、ＤＶＣＣ端子とＶＣＣＯ端子の間と、レーザ１３に接続されるＧＮＤ配線パターンとＤＶＳＳ端子間と、ＤＶＳＳ端子とＶＳＳＯ端子間とにインダクタンス素子がそれぞれ追加されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部用の電源端子・ＧＮＤ端子とプリドライバ用の電源端子・ＧＮＤ端子に発生した高周波の電位変動が、レーザドライバＩＣを搭載するプリント基板上のパターンを介して、レーザ基板の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

尚、実施例４は、実施例２と同様に、ＬＤ駆動部４１とプリドライバ４０の各電源端子及びＧＮＤ端子を独立してＩ／Ｏ回路部１５の電源端子及びＧＮＤ端子から４個のフェライトビーズで分離されたものを説明したけれども、実施例１と同様に、ＬＤ駆動部４１とプリドライバ４０の電源端子を合わせてフェライトビーズＦＢ１の１個で分離し、またＬＤ駆動部４１とプリドライバ４０のＧＮＤ端子を合わせてフェライトビーズＦＢ２の１個で分離する構成であっても良い。

本発明の実施例５を説明する。

実施例５は、実施例１乃至実施例４で説明を行ったフェライトビーズＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の代わりに、パターン配線によるインダクタンスを用いて、レーザドライバＩＣの高速ドライブ回路をノイズ源として発生する輻射ノイズを抑制することを特徴とする。高速ドライブ回路のノイズ成分が比較的小さい場合には、フェライトビーズの代わりにパターンによるインダクタンスを用いれば、高周波帯域において各電源端子とＧＮＤ端子を分離配線することが可能となる。

図１２は、実施例２で説明を行ったアノード・コモン型１ビームレーザドライバＩＣを搭載するレーザ基板について、本実施例の形態を図に例示したものである。実施例３乃至実施例４で説明を行ったレーザドライバＩＣを搭載するレーザ基板についても、図１２と同様にフェライトビーズＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４の代わりにパターン配線によるインダクタンス成分が構成される。パターン配線によるインダクタンス成分の構成方法は同様であるため図示を省略する。また、レーザ動作に関する内容、高周波分離する構成については、抑制効果の違いのみであるため、説明を省略する。

本実施例に従えば、ノイズの抑制効果が実施例１乃至実施例３よりも低下するものの、ＬＤ駆動部のＧＮＤ端子ＬＤＧＮＤとプリドライバのＧＮＤ端子ＤＶＳＳとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤＧＮＤ端子とＤＶＳＳ端子の間と、ＤＶＳＳ端子とＶＳＳＯ端子の間と、電源ＶｃｃｌｄとＤＶＣＣ端子間と、ＤＶＣＣ端子とＶＣＣＯ端子間とにパターン配線により形成されたインダクタンス成分が介されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部用の電源端子・ＧＮＤ端子とプリドライバ用の電源端子・ＧＮＤ端子に発生した高周波の電位変動が、レーザドライバＩＣを搭載するプリント基板上のパターンを介して、レーザ基板の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

本実施例に従えば、ノイズの抑制効果が実施例４よりも低下するものの、ＬＤ駆動部の電源端子ＬＤ１ＶＣＣ及びＬＤ２ＶＣＣとプリドライバの電源端子ＤＶＣＣとＩ／Ｏ回路部１５（ＬＤ駆動信号部２０、ロジック回路Ｉ／Ｏ部２５、アナログ回路部３０）用のＧＮＤ端子とが内部で分離されたレーザドライバＩＣを搭載するプリント基板において、ＬＤ１ＶＣＣ端子とＤＶＣＣ端子の間と、ＬＤ２ＶＣＣ端子とＤＶＣＣ端子の間と、ＤＶＣＣ端子とＶＣＣＯ端子の間と、レーザ１３に接続されるＧＮＤ配線パターンとＤＶＳＳ端子間と、ＤＶＳＳ端子とＶＳＳＯ端子間とにパターン配線により形成されたインダクタンス成分が介されることにより、高周波帯域におけるインピーダンス分離が行われる。その結果、ＬＤ駆動部用の電源端子・ＧＮＤ端子とプリドライバ用の電源端子・ＧＮＤ端子に発生した高周波の電位変動が、レーザドライバＩＣを搭載するプリント基板上のパターンを介して、レーザ基板の電源パターン、ＧＮＤパターン、信号線パターン及びプリント基板全体へと伝播していくことを抑制可能となる。

本発明の実施例１に従う輻射ノイズを抑制するレーザ基板上のレーザドライバＩＣとその接続の様子を示す図である。本発明の実施例１に従うレーザ基板のパターン配線の一例を示す図である。画像形成装置のレーザ駆動装置とそのシステム接続構成を示す図である。レーザドライバＩＣの内部ブロック回路を示す図である。レーザドライバＩＣのノイズが装置内へ伝播する様子を示す図である。レーザドライバＩＣのノイズがレーザ基板内を伝播する様子を示す図である。本発明の実施例に従う高周波電流の封じ込めの様子を模式的に示す図である。本発明の実施例２に従う輻射ノイズを抑制するレーザ基板上のレーザドライバＩＣとその接続の様子を示す図である。発明の実施例２に従うレーザ基板のパターン配線の一例を示す図である。発明の実施例３に従うレーザ基板のパターン配線の一例を示す図である。発明の実施例４に従うレーザ基板のパターン配線の一例を示す図である。発明の実施例５に従うレーザ基板のパターン配線の一例を示す図である。

符号の説明

１レーザ基板
２レーザドライバＩＣ
７電源
８ＧＮＤパターン
１１コネクタ
１３レーザ素子
１５Ｉ／Ｏ回路部
２０ＬＤ駆動信号部
２５ロジック回路Ｉ／Ｏ部
３０アナログ回路部
４０プリドライバ
４１ＬＤ駆動部
ＦＢ１、ＦＢ２、ＦＢ３、ＦＢ４フェライトビーズ
Ｃ１、Ｃ２、Ｃ３コンデンサ

Claims

レーザ素子と、前記レーザ素子のアノード端子に接続されるレーザ素子用電源と、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種のＧＮＤ端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種のＧＮＤ端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、
前記レーザ素子用電源及び前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、
前記第１種のＧＮＤ端子及び前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段とが設けられることを特徴とするプリント基板。
前記第２種の電源端子と前記第３種の電源端子と前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子は、前記レーザドライバＩＣの端子からレーザドライバＩＣの内側にそれぞれ引き出されてパターン配線されるとともに、前記第１の抑制手段を介して前記第２種の電源端子と前記第３種の電源端子とがパターン接続される電源配線経路と、前記第２の抑制手段を介して前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子とがパターン接続されるＧＮＤ配線経路とを備えることを特徴とする請求項１記載のプリント基板。
前記レーザドライバＩＣの周囲を時計回りに進んでいく順序において、前記第２種のＧＮＤ端子、前記第２種の電源端子、前記第３種の電源端子、前記第３種のＧＮＤ端子の順にピン端子がアサインされ、前記電源配線経路と前記ＧＮＤ配線経路は、ジャンパ部品なしで前記レーザドライバＩＣの端子にそれぞれパターン接続されることを特徴とする請求項２記載のプリント基板。
前記レーザドライバＩＣの端子とＧＮＤパターンとに配線接続される抵抗器乃至容量素子は、前記ＧＮＤ配線経路にジャンパ部品なしでパターン接続されることを特徴とする請求項３記載のプリント基板。
レーザ素子と、前記レーザ素子のアノード端子に接続されるレーザ素子用電源と、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種のＧＮＤ端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種のＧＮＤ端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、
前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、
前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段と、
前記レーザ素子用電源からの配線が前記第２種の電源端子乃至前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第３の抑制手段と、
前記第１種のＧＮＤ端子からの配線が前記第２種のＧＮＤ端子乃至前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第４の抑制手段とが設けられることを特徴とするプリント基板。
前記第２種の電源端子と前記第３種の電源端子と前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子は、前記レーザドライバＩＣの端子からレーザドライバＩＣの内側にそれぞれ引き出されてパターン配線されるとともに、前記第１の抑制手段を介して前記第２種の電源端子と前記第３種の電源端子とがパターン接続される電源配線経路と、前記第２の抑制手段を介して前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子とがパターン接続されるＧＮＤ配線経路とを備えることを特徴とする請求項５記載のプリント基板。
前記レーザドライバＩＣの周囲を時計回りに進んでいく順序において、前記第２種のＧＮＤ端子、前記第２種の電源端子、前記第３種の電源端子、前記第３種のＧＮＤ端子の順にピン端子がアサインされ、前記電源配線経路と前記ＧＮＤ配線経路は、ジャンパ部品なしで前記レーザドライバＩＣの端子にそれぞれ接続されることを特徴とする請求項６記載のプリント基板。
前記レーザドライバＩＣの端子とＧＮＤパターンとに配線接続される抵抗器乃至容量素子は、前記ＧＮＤ配線経路にジャンパ部品なしでパターン接続されることを特徴とする請求項７記載のプリント基板。
レーザ素子と、前記レーザ素子のカソード端子に接続されるレーザ素子用ＧＮＤと、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種の電源端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種の電源端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、
前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、
前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段と、
前記第１種の電源端子からの配線が前記第２種の電源端子乃至前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第３の抑制手段と、
前記レーザ素子用ＧＮＤからの配線が前記第２種のＧＮＤ端子乃至前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路の動作によって発生した高周波の電位変動を抑制する第４の抑制手段とが設けられることを特徴とするプリント基板。
前記第２種の電源端子と前記第３種の電源端子と前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子は、前記レーザドライバＩＣの端子からレーザドライバＩＣの内側にそれぞれ引き出されてパターン配線されるとともに、前記第１の抑制手段を介して前記第２種の電源端子と前記第３種の電源端子とがパターン接続される電源配線経路と、前記第２の抑制手段を介して前記第２種のＧＮＤ端子と前記第３種のＧＮＤ端子とがパターン接続されるＧＮＤ配線経路とを備えることを特徴とする請求項９記載のプリント基板。
前記レーザドライバＩＣの周囲を時計回りに進んでいく順序において、前記第２種のＧＮＤ端子、前記第２種の電源端子、前記第３種の電源端子、前記第３種のＧＮＤ端子の順にピン端子がアサインされ、前記電源配線経路と前記ＧＮＤ配線経路は、ジャンパ部品なしで前記レーザドライバＩＣの端子にそれぞれ接続されることを特徴とする請求項１０記載のプリント基板。
前記レーザドライバＩＣの端子とＧＮＤパターンとに配線接続される抵抗器と容量素子は、前記ＧＮＤ配線経路にジャンパ部品なしでパターン接続されることを特徴とする請求項１１記載のプリント基板。
レーザ素子と、前記レーザ素子のカソード端子に接続されるレーザ素子用ＧＮＤと、レーザ素子を駆動する第１の回路と、前記第１の回路に接続される第１種の電源端子と、第１の回路を前段で駆動する第２の回路と、前記第２の回路に接続される第２種の電源端子と第２種のＧＮＤ端子との第２種のペア端子と、前記第１及び第２の回路と異なるその他の第３の回路と、前記第３の回路に接続される第３種の電源端子と第３種のＧＮＤ端子との第３種のペア端子とを備え、前記第１種の電源端子と前記第２種のペア端子と前記第３種のペア端子とが内部的に分離されたレーザドライバＩＣを搭載するプリント基板であって、
前記第１種の電源端子及び前記第２種の電源端子からの配線が前記第３種の電源端子及び前記プリント基板の電源パターンへと導かれる経路に、前記第１の回路の動作及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第１の抑制手段と、
前記レーザ素子用ＧＮＤ及び前記第２種のＧＮＤ端子からの配線が前記第３種のＧＮＤ端子及び前記プリント基板のＧＮＤパターンへと導かれる経路に、前記第１の回路及び前記第２の回路の動作によって発生した高周波の電位変動を抑制する第２の抑制手段とが設けられることを特徴とするプリント基板。
前記抑制手段はフェライトビーズであることを特徴とする請求項１乃至１３の何れかに記載のプリント基板。
前記抑制手段は、パターン配線により形成されるインダクタであることを特徴とする請求項１乃至１３の何れかに記載のプリント基板。
前記第１の抑制手段と前記第２の抑制手段のペアは、コモンモードチョークで兼用されることを特徴とする請求項１乃至１３の何れかに記載のプリント基板。
前記第３の抑制手段と前記第４の抑制手段のペアは、コモンモードチョークで兼用されることを特徴とする請求項５乃至１３の何れかに記載のプリント基板。
更に、前記レーザ素子用電源と前記第１種のＧＮＤ端子との間に接続される第１の電荷蓄積手段を有することを特徴とする請求項１乃至１７の何れかに記載のプリント基板。
更に、前記第２種の電源端子と前記第２種のＧＮＤ端子との間に接続される第２の電荷蓄積手段を有することを特徴とする請求項１乃至１８の何れかに記載のプリント基板。
更に、前記第３種の電源端子と前記第３種のＧＮＤ端子との間に接続される第３の電荷蓄積手段を有することを特徴とする請求項１乃至１９の何れかに記載のプリント基板。
単層の片面プリント基板であることを特徴とする請求項１乃至２０の何れかに記載のプリント基板。