JP2022032215A - Method of forming oxide semiconductor film and electronic component - Google Patents

Method of forming oxide semiconductor film and electronic component Download PDF

Info

Publication number
JP2022032215A
JP2022032215A JP2020135777A JP2020135777A JP2022032215A JP 2022032215 A JP2022032215 A JP 2022032215A JP 2020135777 A JP2020135777 A JP 2020135777A JP 2020135777 A JP2020135777 A JP 2020135777A JP 2022032215 A JP2022032215 A JP 2022032215A
Authority
JP
Japan
Prior art keywords
less
oxide semiconductor
active layer
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020135777A
Other languages
Japanese (ja)
Other versions
JP7440372B2 (en
Inventor
学 原田
Manabu Harada
真也 中村
Shinya Nakamura
拓 半那
Taku Hanna
充 上野
Mitsuru Ueno
大士 小林
Hiroshi Kobayasi
智 種田
Satoshi Taneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2020135777A priority Critical patent/JP7440372B2/en
Publication of JP2022032215A publication Critical patent/JP2022032215A/en
Application granted granted Critical
Publication of JP7440372B2 publication Critical patent/JP7440372B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

To provide a method of forming an oxide semiconductor film which maintains desired characteristics even after a heat treatment, and an electronic component.SOLUTION: A method of forming an oxide semiconductor film comprises: providing a film deposition source capable of emitting In, Ge and Sn toward a substrate in a vacuum container; and forming plasma including oxygen in the vacuum container. On the substrate, a film is formed which includes 5.0 to 25.0 at% of In, 8.0 to 40.0 at% of Ge, 5.0 to 12.0 at% of Sn, and 50.0 to 60.0 at% of oxygen.SELECTED DRAWING: Figure 1

Description

本発明は、酸化物半導体膜の形成方法及び電子部品に関する。 The present invention relates to a method for forming an oxide semiconductor film and electronic components.

DRAM等の電子部品の微細加工が進行する中、ゲートリーク電流の増加、オン抵抗の増加などが顕在化してくる。 As the microfabrication of electronic components such as DRAM progresses, an increase in gate leakage current and an increase in on-resistance become apparent.

このような状況の中、酸化物半導体層をチャネル層とする酸化物半導体トランジスタが注目されている(例えば、特許文献1参照)。チャネル層を酸化物半導体層とすることにより、オフ動作時のチャネルリーク電流が抑えられ、オン抵抗の増加が抑えられる。 Under such circumstances, an oxide semiconductor transistor having an oxide semiconductor layer as a channel layer has attracted attention (see, for example, Patent Document 1). By using the oxide semiconductor layer as the channel layer, the channel leakage current during off operation is suppressed, and the increase in on resistance is suppressed.

特開2019-169490号公報Japanese Unexamined Patent Publication No. 2019-169490

しかしながら、酸化物半導体層においては、上記の特性が抑えられたとしても、酸化物半導体層を形成した後のウェーハプロセスによって酸化物半導体層に熱負荷がかけられたり、あるいは、加熱処理時に特定の雰囲気ガスに晒されたりすると、その特性が変化するものがある。 However, in the oxide semiconductor layer, even if the above-mentioned characteristics are suppressed, a heat load is applied to the oxide semiconductor layer by the wafer process after forming the oxide semiconductor layer, or a specific one is specified during the heat treatment. Some of them change their characteristics when exposed to atmospheric gas.

以上のような事情に鑑み、本発明の目的は、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a method for forming an oxide semiconductor film and electronic components that maintain desired properties even after heat treatment.

上記目的を達成するため、本発明の一形態に係る酸化物半導体膜の形成方法では、In、Ge、及びSnを下地に向けて放出することが可能な成膜源を真空容器内に設け、上記真空容器内に酸素を含むプラズマが形成される。
上記下地に5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む膜が形成される。
In order to achieve the above object, in the method for forming an oxide semiconductor film according to one embodiment of the present invention, a film forming source capable of discharging In, Ge, and Sn toward the substrate is provided in a vacuum vessel. A plasma containing oxygen is formed in the vacuum vessel.
In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 at% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. A film containing oxygen of 0 at% or less is formed.

このような酸化物半導体膜の形成方法によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。 According to such a method for forming an oxide semiconductor film, the oxide semiconductor film maintains desired characteristics even when the oxide semiconductor film is heat-treated.

上記の酸化物半導体膜の形成方法においては、上記プラズマは、上記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の20%以上30%以下であってもよい。 In the method for forming the oxide semiconductor film, the plasma is formed by a gas containing oxygen supplied in the vacuum vessel, and even if the flow rate of oxygen is 20% or more and 30% or less of the total gas flow rate. good.

このような酸化物半導体膜の形成方法によれば、酸素流量が上記流量に調整されるため、酸化物半導体膜が所望の特性を維持する。 According to such a method for forming the oxide semiconductor film, the oxygen flow rate is adjusted to the above flow rate, so that the oxide semiconductor film maintains the desired characteristics.

上記の酸化物半導体膜の形成方法においては、上記膜を大気雰囲気下で350℃、30分間の第1加熱処理を行った場合と、上記膜を水素を含むガス雰囲気下で350℃、30分の第2加熱処理を行った場合、上記膜の上記第1加熱処理後の移動度に対する上記膜の上記第2加熱処理後の移動度の割合が90%以上100%以下であってもよい。 In the method for forming the oxide semiconductor film, the film is first heat-treated at 350 ° C. for 30 minutes in an atmospheric atmosphere, and the film is heated at 350 ° C. for 30 minutes in a gas atmosphere containing hydrogen. When the second heat treatment is performed, the ratio of the mobility of the film after the second heat treatment to the mobility of the film after the first heat treatment may be 90% or more and 100% or less.

このような酸化物半導体膜の形成方法によれば、酸化物半導体膜の第1加熱処理後の移動度に対する膜の上記第2加熱処理後の移動度の割合が90%以上100%以下であるため、酸化物半導体膜が所望の特性を維持する。 According to such an oxide semiconductor film forming method, the ratio of the mobility of the oxide semiconductor film after the first heat treatment to the mobility of the film after the second heat treatment is 90% or more and 100% or less. Therefore, the oxide semiconductor film maintains the desired properties.

上記目的を達成するため、本発明の一形態に係る電子部品は、ゲート電極と、活性層と、ゲート絶縁膜と、不純物拡散領域とを具備する。
上記活性層は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む酸化物半導体膜で構成される。
上記ゲート絶縁膜は、上記ゲート電極と上記活性層との間に配置される。
上記不純物拡散領域は、上記活性層に電気的に接続される。
In order to achieve the above object, the electronic component according to one embodiment of the present invention includes a gate electrode, an active layer, a gate insulating film, and an impurity diffusion region.
The active layer includes In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more. It is composed of an oxide semiconductor film containing 60.0 at% or less of oxygen.
The gate insulating film is arranged between the gate electrode and the active layer.
The impurity diffusion region is electrically connected to the active layer.

このような電子部品によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。 According to such an electronic component, the oxide semiconductor film maintains a desired property even when the oxide semiconductor film is heat-treated.

上記の電子部品においては、上記不純物拡散領域に電気的に接続されたキャパシタをさらに具備してもよい。 The electronic component may further include a capacitor electrically connected to the impurity diffusion region.

このような電子部品によれば、酸化物半導体膜が所望の特性を維持した状態で、キャパシタが有効に機能する。 According to such an electronic component, the capacitor functions effectively while the oxide semiconductor film maintains the desired characteristics.

上記の電子部品においては、上記活性層は、非晶質でもよい。 In the electronic component, the active layer may be amorphous.

このような電子部品によれば、活性層が優れたエッチング加工性を有する。 According to such electronic components, the active layer has excellent etching processability.

以上述べたように、本発明によれば、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品が提供される。 As described above, according to the present invention, there is provided a method for forming an oxide semiconductor film and an electronic component that maintain desired properties even after heat treatment.

本実施形態の電子部品の一例を表す模式的断面図である。It is a schematic cross-sectional view which shows an example of the electronic component of this embodiment. 活性層を形成する成膜装置の一例を示す模式図である。It is a schematic diagram which shows an example of the film forming apparatus which forms an active layer. 活性層を形成する別の成膜装置の例を示す模式図である。It is a schematic diagram which shows the example of another film formation apparatus which forms an active layer. 活性層のX線回折結果を示す図である。It is a figure which shows the X-ray diffraction result of an active layer.

以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、XYZ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。また、以下に示す数値は例示であり、この例に限らない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. XYZ axis coordinates may be introduced in each drawing. Further, the same member or a member having the same function may be designated by the same reference numeral, and the description may be omitted as appropriate after the description of the member. Moreover, the numerical values shown below are examples, and are not limited to this example.

本実施形態で提示される酸化物半導体膜の形成方法を説明する前に、酸化物半導体膜が適用されるデバイスの一例について説明する。 Before explaining the method for forming the oxide semiconductor film presented in the present embodiment, an example of a device to which the oxide semiconductor film is applied will be described.

図1は、本実施形態の電子部品の一例を表す模式的断面図である。 FIG. 1 is a schematic cross-sectional view showing an example of an electronic component of the present embodiment.

図1には、DRAM(Dynamic Random Access Memory)として機能する半導体素子の要部が例示されている。図1では、メモリ部とスイッチング素子を示し、メモリ部及びスイッチング素子の周辺回路の記載を省略している。 FIG. 1 illustrates a main part of a semiconductor element that functions as a DRAM (Dynamic Random Access Memory). In FIG. 1, the memory unit and the switching element are shown, and the description of the peripheral circuit of the memory unit and the switching element is omitted.

電子部品1は、ゲート電極11、12と、活性層20と、ゲート絶縁膜15、16と、不純物拡散領域30、31、32と、キャパシタ41、42とを具備する。活性層20は、酸化物半導体膜で構成される。活性層20は、非晶質層である。ゲート絶縁膜15は、ゲート電極11と活性層20との間に設けられる。ゲート絶縁膜16は、ゲート電極12と活性層20との間に設けられる。不純物拡散領域30、31、32のそれぞれは、活性層20に電気的に接続される。キャパシタ41は、不純物拡散領域31に電気的に接続される。キャパシタ42は、不純物拡散領域32に電気的に接続される。 The electronic component 1 includes gate electrodes 11 and 12, an active layer 20, gate insulating films 15 and 16, impurity diffusion regions 30, 31 and 32, and capacitors 41 and 42. The active layer 20 is composed of an oxide semiconductor film. The active layer 20 is an amorphous layer. The gate insulating film 15 is provided between the gate electrode 11 and the active layer 20. The gate insulating film 16 is provided between the gate electrode 12 and the active layer 20. Each of the impurity diffusion regions 30, 31, and 32 is electrically connected to the active layer 20. The capacitor 41 is electrically connected to the impurity diffusion region 31. The capacitor 42 is electrically connected to the impurity diffusion region 32.

活性層20は、図示しない半導体基板の表面に設けられる。半導体基板は、所定濃度の不純物を含有する半導体基材(例えば、Si基板)で構成される。活性層20は、InGeSnで表される酸化物半導体で構成される。例えば、at%を原子分率とした場合、活性層20は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素(O)を含む膜によって構成されている。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。 The active layer 20 is provided on the surface of a semiconductor substrate (not shown). The semiconductor substrate is composed of a semiconductor substrate (for example, a Si substrate) containing impurities having a predetermined concentration. The active layer 20 is composed of an oxide semiconductor represented by Imp Ge q Sn r Os . For example, when at% is defined as an atomic fraction, the active layer 20 has In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 at% or less, and 5.0 at% or more and 12. It is composed of a membrane containing Sn of 0 at% or less and oxygen (O) of 50.0 at% or more and 60.0 at% or less. The combination of the respective concentrations of In, Ge, Sn, and O is such that the sum of the atomic fractions of In, Ge, Sn, and O is 100 at%, and In, Ge, Sn, and The atomic fractions of O are combined.

このような活性層20であれば、活性層20が形成された後のウェーハプロセスによって活性層20に熱負荷がかけられたり、加熱処理時に水素ガス等の還元性のガスに晒されたりしても、活性層20の移動度の変化及びシート抵抗率の変化が抑えられる。 In such an active layer 20, a heat load is applied to the active layer 20 by the wafer process after the active layer 20 is formed, or the active layer 20 is exposed to a reducing gas such as hydrogen gas during the heat treatment. Also, changes in mobility of the active layer 20 and changes in sheet resistivity are suppressed.

活性層20の表面には、ソース・ドレイン領域として機能する不純物拡散領域30、31、32が設けられている。また、活性層20の表面には、素子分離領域25、26が設けられる。素子分離領域25から素子分離領域26に向かう方向(Y軸方向)において、不純物拡散領域31、不純物拡散領域30、不純物拡散領域32がこの順に並んでいる。例えば、中央に配置された不純物拡散領域30がソース領域、不純物拡散領域30の両側に配置された不純物拡散領域31、32がドレイン領域として機能する。 The surface of the active layer 20 is provided with impurity diffusion regions 30, 31, and 32 that function as source / drain regions. Further, element separation regions 25 and 26 are provided on the surface of the active layer 20. In the direction from the element separation region 25 to the element separation region 26 (Y-axis direction), the impurity diffusion region 31, the impurity diffusion region 30, and the impurity diffusion region 32 are arranged in this order. For example, the impurity diffusion region 30 arranged in the center functions as a source region, and the impurity diffusion regions 31 and 32 arranged on both sides of the impurity diffusion region 30 function as a drain region.

また、活性層20上には、ゲート絶縁膜15、16が設けられている。ゲート絶縁膜15上にはゲート電極11が設けられ、ゲート絶縁膜16上にはゲート電極12が設けられている。ゲート電極11は、ゲート絶縁膜15を介して活性層20に対向している。ゲート電極12は、ゲート絶縁膜16を介して活性層20に対向している。ゲート電極11、12は、Y軸方向に並ぶ。 Further, the gate insulating films 15 and 16 are provided on the active layer 20. A gate electrode 11 is provided on the gate insulating film 15, and a gate electrode 12 is provided on the gate insulating film 16. The gate electrode 11 faces the active layer 20 via the gate insulating film 15. The gate electrode 12 faces the active layer 20 via the gate insulating film 16. The gate electrodes 11 and 12 are arranged in the Y-axis direction.

不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向する。また、不純物拡散領域30の該一部と反対側の不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。不純物拡散領域31の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。また、ゲート電極11、12のそれぞれの上には、絶縁膜17が設けられている。ゲート電極11、12のそれぞれの側壁には、絶縁物で構成された側壁膜18が設けられている。 A part of the impurity diffusion region 30 faces the gate electrode 11 via the gate insulating film 15. Further, a part of the impurity diffusion region 30 on the opposite side of the impurity diffusion region 30 faces the gate electrode 11 via the gate insulating film 15. A part of the impurity diffusion region 31 faces the gate electrode 11 via the gate insulating film 15. A part of the impurity diffusion region 30 faces the gate electrode 11 via the gate insulating film 15. Further, an insulating film 17 is provided on each of the gate electrodes 11 and 12. A side wall film 18 made of an insulating material is provided on each side wall of the gate electrodes 11 and 12.

電子部品1において、ゲート電極11、ゲート絶縁膜15、活性層20、及び不純物拡散領域30、31によってMOSトランジスタが構成され、ゲート電極12、ゲート絶縁膜16、活性層20、及び不純物拡散領域30、32によって別のMOSトランジスタが構成される。これら2つのMOSトランジスタは、素子分離領域25、26によって、素子分離領域25、26によって囲まれた活性層20外の領域から絶縁分離されている。これらのMOSトランジスタは、選択用スイッチング素子として機能する。 In the electronic component 1, the MOS transistor is composed of the gate electrode 11, the gate insulating film 15, the active layer 20, and the impurity diffusion regions 30 and 31, and the gate electrode 12, the gate insulating film 16, the active layer 20, and the impurity diffusion region 30. , 32 constitutes another MOS transistor. These two MOS transistors are isolated from the region outside the active layer 20 surrounded by the element separation regions 25 and 26 by the element separation regions 25 and 26. These MOS transistors function as a switching element for selection.

また、電子部品1には、一例として、シリンダ型のキャパシタ41、42が設けられている。キャパシタ41、42は、Y軸方向に並ぶ。キャパシタ41は、コンタクトプラグ51を介して、不純物拡散領域31に電気的に接続される。キャパシタ42は、コンタクトプラグ52を介して、不純物拡散領域32に電気的に接続される。コンタクトプラグ51、52のそれぞれは、Z軸方向に延在する。 Further, the electronic component 1 is provided with cylinder type capacitors 41 and 42 as an example. Capacitors 41 and 42 are arranged in the Y-axis direction. The capacitor 41 is electrically connected to the impurity diffusion region 31 via the contact plug 51. The capacitor 42 is electrically connected to the impurity diffusion region 32 via the contact plug 52. Each of the contact plugs 51 and 52 extends in the Z-axis direction.

キャパシタ41は、下部電極410と、上部電極412と、下部電極410と上部電極412との間に設けられた絶縁層411とを有する。キャパシタ42は、下部電極420と、上部電極422と、下部電極420と上部電極422との間に設けられた絶縁層421とを有する。下部電極、上部電極、及び下部電極と上部電極とに挟まれた絶縁層により、データを蓄積するキャパシタが構成される。 The capacitor 41 has a lower electrode 410, an upper electrode 412, and an insulating layer 411 provided between the lower electrode 410 and the upper electrode 412. The capacitor 42 has a lower electrode 420, an upper electrode 422, and an insulating layer 421 provided between the lower electrode 420 and the upper electrode 422. A capacitor for storing data is composed of a lower electrode, an upper electrode, and an insulating layer sandwiched between the lower electrode and the upper electrode.

また、電子部品1においては、コンタクトプラグ50の下端が不純物拡散領域31に電気的に接続されている。コンタクトプラグ50は、Z軸方向に延在する。また、コンタクトプラグ50の上端は、配線55(Bit LineまたはDigit Line)に電気的に接続される。 Further, in the electronic component 1, the lower end of the contact plug 50 is electrically connected to the impurity diffusion region 31. The contact plug 50 extends in the Z-axis direction. Further, the upper end of the contact plug 50 is electrically connected to the wiring 55 (Bit Line or Digit Line).

キャパシタ41、42、コンタクトプラグ50、51、52、及び配線55は、絶縁層60内に設けられる。絶縁層60の上方には図示しない層間配線、層間絶縁膜、コンタクトプラグ等がさらに設けられている。絶縁層60は、単層に限らず、複数の絶縁層が積層されたものでもよい。電子部品1において、キャパシタ及びMOSトランジスタのそれぞれの数については、図示した例に限らない。 Capacitors 41, 42, contact plugs 50, 51, 52, and wiring 55 are provided in the insulating layer 60. An interlayer wiring (not shown), an interlayer insulating film, a contact plug, and the like, which are not shown, are further provided above the insulating layer 60. The insulating layer 60 is not limited to a single layer, and may be a laminated layer of a plurality of insulating layers. The number of each of the capacitor and the MOS transistor in the electronic component 1 is not limited to the illustrated example.

図2は、活性層を形成する成膜装置の一例を示す模式図である。 FIG. 2 is a schematic diagram showing an example of a film forming apparatus that forms an active layer.

図2には、多元スパッタリング装置が例示されている。成膜装置200Aは、真空容器201と、ターゲット(スパッタリングターゲット)202I、202G、202Sと、電源203と、ステージ204と、圧力計205と、ガス供給系206、208と、ガス流量計207、209と、排気系230と、制御装置210とを具備する。ステージ204上には、ウェーハ状の基板220が設置されている。基板220は、シリコン等の半導体材を含む。ターゲット202I、202G、202Sのそれぞれの周辺には、防着板211が設けられている。 FIG. 2 illustrates a multi-dimensional sputtering apparatus. The film forming apparatus 200A includes a vacuum vessel 201, targets (sputtering targets) 202I, 202G, 202S, a power supply 203, a stage 204, a pressure gauge 205, a gas supply system 206, 208, and a gas flow meter 207, 209. The exhaust system 230 and the control device 210 are provided. A wafer-shaped substrate 220 is installed on the stage 204. The substrate 220 contains a semiconductor material such as silicon. A protective plate 211 is provided around each of the targets 202I, 202G, and 202S.

真空容器201は、排気系230によって減圧雰囲気を維持する。真空容器201は、ターゲット202I、202G、202S、ステージ204、及び基板220等を収容する。真空容器201には、真空容器201内の圧力を計測する圧力計205が取り付けられる。また、真空容器201には、放電ガス(例えば、Ar)を供給するガス供給系206が取り付けられる。ガス供給系206から真空容器201内に供給されるガス流量は、ガス流量計207で調整される。さらに、真空容器201には、酸素を供給するガス供給系208が取り付けられる。ガス供給系208から真空容器201内に供給されるガス流量は、ガス流量計209で調整される。 The vacuum vessel 201 maintains a reduced pressure atmosphere by the exhaust system 230. The vacuum vessel 201 accommodates the targets 202I, 202G, 202S, the stage 204, the substrate 220, and the like. A pressure gauge 205 for measuring the pressure inside the vacuum container 201 is attached to the vacuum container 201. Further, a gas supply system 206 for supplying a discharge gas (for example, Ar) is attached to the vacuum container 201. The gas flow rate supplied from the gas supply system 206 into the vacuum vessel 201 is adjusted by the gas flow meter 207. Further, a gas supply system 208 for supplying oxygen is attached to the vacuum container 201. The gas flow rate supplied from the gas supply system 208 into the vacuum vessel 201 is adjusted by the gas flow meter 209.

ターゲット202I、202G、202Sは、成膜装置200Aの成膜源である。成膜源は、In、Ge、及びSnを下地である基板220に向けて放出することできる。ターゲット202Iは、例えば、In焼結体で構成されている。ターゲット202Gは、例えば、GeO焼結体で構成されている。ターゲット202Sは、例えば、SnO焼結体で構成されている。また、ターゲット202Iは、Inで構成され、ターゲット202Gは、Geで構成され、ターゲット202Sは、Snで構成されてもよい。 The targets 202I, 202G, and 202S are film forming sources of the film forming apparatus 200A. The film forming source can discharge In, Ge, and Sn toward the substrate 220 which is the base. The target 202I is composed of, for example, an In 2 O 3 sintered body. The target 202G is composed of, for example, a GeO 2 sintered body. The target 202S is composed of, for example, a SnO 2 sintered body. Further, the target 202I may be composed of In, the target 202G may be composed of Ge, and the target 202S may be composed of Sn.

電源203は、ターゲット202I、202G、202Sのそれぞれに独立して放電電力を供給することができる。電源203としては、RF、VHF等の高周波電源が適用される。真空容器201内に、Ar/Oガスが供給されて、ターゲット202I、202G、202Sに電源203から放電電力が供給されると、ターゲット202I、202G、202Sのスパッタリング面の近傍にArとOとが活性化したプラズマが形成される。 The power supply 203 can independently supply the discharge power to each of the targets 202I, 202G, and 202S. As the power supply 203, a high frequency power supply such as RF or VHF is applied. When Ar / O 2 gas is supplied into the vacuum vessel 201 and discharge power is supplied from the power supply 203 to the targets 202I, 202G, 202S, Ar and O are generated in the vicinity of the sputtering surface of the targets 202I, 202G, 202S. Activated plasma is formed.

これにより、ターゲット202Iからは、InとOとが放出され、ターゲット202Gからは、GeとOとが放出され、ターゲット202Sからは、SnとOとが放出される。さらに、プラズマ中のOが基板220に入射することによって、基板220に、In、Ge、Sn、及びOを含む活性層20が形成される。 As a result, In and O are emitted from the target 202I, Ge and O are emitted from the target 202G, and Sn and O are emitted from the target 202S. Further, when O in the plasma is incident on the substrate 220, the active layer 20 containing In, Ge, Sn, and O is formed on the substrate 220.

ステージ204は、ターゲット202I、202G、202Sに対向する。ステージ204は、基板220を支持する。ステージ204には、温調機構が設けられている。ステージ204には、必要に応じてバイアス電位を印加することができる。 Stage 204 faces targets 202I, 202G, 202S. The stage 204 supports the substrate 220. The stage 204 is provided with a temperature control mechanism. A bias potential can be applied to the stage 204 as needed.

制御装置210は、成膜装置200Aを制御する。例えば、制御装置210は、電源203の電力、ガス流量計207、209の開度、ステージ204に印加されるバイアス電位、ステージ204の温度等を制御する。圧力計205で計測された圧力は、制御装置210に送られる。 The control device 210 controls the film forming device 200A. For example, the control device 210 controls the electric power of the power supply 203, the opening degree of the gas flow meters 207 and 209, the bias potential applied to the stage 204, the temperature of the stage 204, and the like. The pressure measured by the pressure gauge 205 is sent to the control device 210.

制御装置210が成膜条件を変更することにより、基板220上に形成される膜中の元素濃度比を変えることができる。例えば、ターゲット202I、202G、202Sのそれぞれに投入する電力を個別に調整することにより、ターゲット202Iから放出されるIn及びOの相対量が調整され、ターゲット202Gから放出されるGe及びOの放出量が調整され、ターゲット202Sから放出されるSn及びOの放出量が調整される。 By changing the film forming conditions of the control device 210, the element concentration ratio in the film formed on the substrate 220 can be changed. For example, by individually adjusting the electric power applied to each of the targets 202I, 202G, and 202S, the relative amounts of In and O emitted from the target 202I are adjusted, and the amounts of Ge and O emitted from the target 202G are adjusted. Is adjusted, and the amount of Sn and O released from the target 202S is adjusted.

成膜中の真空容器201内の圧力は。例えば、制御装置210がガス流量計207の開度を調整したり、排気系230に設けられたバルブの開度を調整したりすることで、所定値に維持される。 What is the pressure inside the vacuum vessel 201 during film formation? For example, the control device 210 adjusts the opening degree of the gas flow meter 207 or the opening degree of the valve provided in the exhaust system 230 to maintain the predetermined value.

図3は、活性層を形成する別の成膜装置の例を示す模式図である。 FIG. 3 is a schematic diagram showing an example of another film forming apparatus that forms an active layer.

成膜装置の成膜源は、多元ターゲットに限ることなく、成膜装置200Bのように、1つのターゲット202を用いてもよい。この場合、ターゲット202は、In、Ge、Sn、及びOを含む。 The film forming source of the film forming apparatus is not limited to the multiple target, and one target 202 may be used as in the film forming apparatus 200B. In this case, the target 202 includes In, Ge, Sn, and O.

例えば、ターゲット202は、InGeSnで表される酸化物半導体で構成される。例えば、ターゲット202は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素(O)を含む材料によって構成されている。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。 For example, the target 202 is composed of an oxide semiconductor represented by Imp Ge q Sn r Os . For example, the target 202 is In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at%. It is composed of a material containing oxygen (O) of 60.0 at% or less. The combination of the respective concentrations of In, Ge, Sn, and O is such that the sum of the atomic fractions of In, Ge, Sn, and O is 100 at%, and In, Ge, Sn, and The atomic fractions of O are combined.

成膜装置200Aによって活性層20を形成する方法では、真空容器201内において成膜源と下地である基板との間に酸素を含むプラズマが形成される。これにより、成膜源からIn、Ge及びSn、またはIn、Ge、Sn、及びOが基板に向けて放出され、プラズマ中の酸素が膜に取り込まれて、基板に酸化物半導体膜が形成される。酸化物半導体膜は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。 In the method of forming the active layer 20 by the film forming apparatus 200A, plasma containing oxygen is formed between the film forming source and the substrate which is the substrate in the vacuum vessel 201. As a result, In, Ge and Sn, or In, Ge, Sn, and O are released from the film forming source toward the substrate, oxygen in the plasma is taken into the film, and an oxide semiconductor film is formed on the substrate. To. The oxide semiconductor film includes In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at%. Contains oxygen of 60.0 at% or less. The combination of the respective concentrations of In, Ge, Sn, and O is such that the sum of the atomic fractions of In, Ge, Sn, and O is 100 at%, and In, Ge, Sn, and The atomic fractions of O are combined.

ここで、プラズマは、Ar等の不活性ガスに酸素が含まれるガスによって形成される。真空容器201内に供給される酸素の流量は、全ガス流量の20%以上30%以下に調整される。酸化物半導体膜におけるIn、Ge、Snの含有率は、同じでもよい。 Here, the plasma is formed by a gas containing oxygen in an inert gas such as Ar. The flow rate of oxygen supplied into the vacuum vessel 201 is adjusted to 20% or more and 30% or less of the total gas flow rate. The contents of In, Ge, and Sn in the oxide semiconductor film may be the same.

以下、具体的な活性層20の成膜条件と、活性層20の具体的な組成と、活性層20の特性評価について説明する。活性層20としては、In-Ge-Sn-O系の7種のサンプル(sampleA~sampleG)を準備した。各サンプルの膜厚は、80nmで、SiO膜(100nm)付のSi基板上に形成した。表1にsampleA~sampleGの成膜条件を示す。 Hereinafter, specific film forming conditions of the active layer 20, specific composition of the active layer 20, and evaluation of the characteristics of the active layer 20 will be described. As the active layer 20, seven kinds of samples (sampleA to sampleG) of the In-Ge-Sn-O system were prepared. The film thickness of each sample was 80 nm, and the film was formed on a Si substrate with a SiO 2 film (100 nm). Table 1 shows the film forming conditions of sampleA to sampleG.

表1における流量の単位sccmは、standard cc/min(1013hPa)の略である。表1には、酸素の流量について、全ガス流量における率(%)が示されている。各スパッタリングターゲットの直径は、440mmである。電源203は、13.56MHzのRF電源である。ステージ204の温度は、100℃に設定される。成膜時の圧力は、0.05Pa以上1.5Pa以下である。 The unit of flow rate sccm in Table 1 is an abbreviation for standard cc / min (1013hPa). Table 1 shows the percentage of the total gas flow rate for the oxygen flow rate. The diameter of each sputtering target is 440 mm. The power supply 203 is an RF power supply of 13.56 MHz. The temperature of the stage 204 is set to 100 ° C. The pressure at the time of film formation is 0.05 Pa or more and 1.5 Pa or less.

Figure 2022032215000002
Figure 2022032215000002

表1に示すように、各ターゲットに投入する電力を個別に調整することで、目的値に応じた組成を持つ酸化物半導体膜が形成される。 As shown in Table 1, by individually adjusting the electric power applied to each target, an oxide semiconductor film having a composition corresponding to a target value is formed.

sampleA~sampleGにおいて、活性層20である膜を大気雰囲気下で350℃、30分間の加熱処理を行った後の場合と、水素を含むガス雰囲気下で350℃、30分の加熱処理を行った後の場合とに分けて、それぞれのサンプルにおける、移動度(cm/Vs)、キャリア密度(cm-3)、及びシート抵抗(Ω/square)をホール測定器(ECOPIA HMS-5000、Vander Pauw方法)で測定した。前者の加熱処理を第1加熱処理とし、後者の加熱処理を第2加熱処理とする。 In sampleA to sampleG, the film as the active layer 20 was heat-treated at 350 ° C. for 30 minutes in an atmospheric atmosphere and heat-treated at 350 ° C. for 30 minutes in a gas atmosphere containing hydrogen. The mobility (cm 2 / Vs), carrier density (cm -3 ), and sheet resistance (Ω / square) in each sample are measured by Hall measuring instruments (ECOPIA HMS-5000, Vander Pauw) separately from the latter cases. Method). The former heat treatment is referred to as a first heat treatment, and the latter heat treatment is referred to as a second heat treatment.

ここで、水素を含むガスとは、窒素と水素とを含む混合ガス中に、水素の流量が全流量の2%となるように調整されたガスである。このようなガスを用いる根拠として、活性層20を形成した後の別の層形成でのCVD工程、還元性ガス雰囲気でのアニール工程等を想定している。いずれの工程において、水素雰囲気でのアニール処理がなされる。 Here, the gas containing hydrogen is a gas adjusted so that the flow rate of hydrogen becomes 2% of the total flow rate in the mixed gas containing nitrogen and hydrogen. As a basis for using such a gas, a CVD step in forming another layer after forming the active layer 20, an annealing step in a reducing gas atmosphere, and the like are assumed. In any step, annealing treatment is performed in a hydrogen atmosphere.

本実施形態では、活性層20の特性が安定しているか否かの指標として、第1加熱処理後の移動度(A)に対する第2加熱処理後の移動度(B)の割合(B/A(%))を導入する。この割合が100%に漸近するほど、第1加熱処理の後の移動度と第2加熱処理の後の移動度との差が小さいこと意味する。換言すれば、この割合が100%に近いということは、第1加熱処理及び第2加熱処理という、異なる条件での加熱処理が活性層20に施されたとしても、活性層20がそれぞれの加熱処理に対する耐性がより高いことを意味する。 In the present embodiment, as an index of whether or not the characteristics of the active layer 20 are stable, the ratio (B / A) of the mobility (B) after the second heat treatment to the mobility (A) after the first heat treatment. (%)) Is introduced. The closer this ratio is to 100%, the smaller the difference between the mobility after the first heat treatment and the mobility after the second heat treatment. In other words, the fact that this ratio is close to 100% means that even if the active layer 20 is subjected to the heat treatment under different conditions of the first heat treatment and the second heat treatment, the active layer 20 is heated respectively. It means that it is more resistant to processing.

Figure 2022032215000003
Figure 2022032215000003

表2に、B/A値の結果を示す。表2において、「a」は、極めて良好であることを意味し、「b」は、良好であることを意味し、「f」は、良好でないことを意味する。表2に示すように、sampleA、B、Fでは、B/A値が90%より低くなり、sampleE、Gでは、B/A値が150%を超えた。特に、sampleE、Gでは、In、Snのいずれかの含有率が他の元素の2倍となることが元素分析で判明しており、sampleE、Gでは、B/A値が100%に漸近しなかった。 Table 2 shows the results of B / A values. In Table 2, "a" means very good, "b" means good, and "f" means not good. As shown in Table 2, the B / A value was lower than 90% in samples A, B, and F, and the B / A value exceeded 150% in samples E and G. In particular, in sampleE and G, it was found by elemental analysis that the content of either In or Sn was twice that of the other elements, and in sampleE and G, the B / A value gradually approached 100%. There wasn't.

これに対し、sampleA、B、C、D、Fでは、B/A値が80%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が小さくなることが分かった。特に、sampleC、Dでは、B/A値が90%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差がより小さくなることが分かった。また、sampleC、Dにおいては、第1加熱処理の後のシート抵抗と第2加熱処理の後のシート抵抗との差について、その差が一桁ほどの差に収まった。 On the other hand, in samples A, B, C, D and F, the B / A value is within the range of 80% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment becomes smaller. I found out. In particular, in samples C and D, it was found that the B / A value was within the range of 90% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment became smaller. Further, in samples C and D, the difference between the sheet resistance after the first heat treatment and the sheet resistance after the second heat treatment was within an order of magnitude.

このように、sampleC、Dのように、スパッタリング時、Ar/Oガスにおける酸素の流量を全ガス流量の20%以上30%以下に調整し、InとGeとSnとの含有率の比を目的値に設定することで、第1及び第2加熱処理を施した後においても優れた特性を維持する活性層20が形成できることが分かった。 In this way, as in samples C and D, the oxygen flow rate in the Ar / O 2 gas is adjusted to 20% or more and 30% or less of the total gas flow rate during sputtering, and the ratio of the content rates of In, Ge, and Sn is adjusted. It was found that by setting the target value, the active layer 20 that maintains excellent properties even after the first and second heat treatments can be formed.

特に、移動度の変化及びシート抵抗の変化が抑制された活性層であれば、電子部品1がオフ状態となっても活性層でのリーク電流がより抑えられることになる。これにより、電子部品1は、キャパシタからの電荷の漏れが抑制された信頼性の高いDRAM素子として機能する。 In particular, if the active layer suppresses changes in mobility and sheet resistance, the leakage current in the active layer can be further suppressed even when the electronic component 1 is turned off. As a result, the electronic component 1 functions as a highly reliable DRAM element in which electric charge leakage from the capacitor is suppressed.

表3に、sampleA~Gに、In、Ge、Sn、及びOの組成比の測定結果を示す。組成分析手段は、例えば、X線電子分光法(XPS)に従い、In、Ge、Sn、及びOのそれぞれの信号線から濃度を測定した。なお、表3には、酸素の流量が全ガス流量における率(%)で示されている。 Table 3 shows the measurement results of the composition ratios of In, Ge, Sn, and O in samples A to G. The composition analysis means measured the concentration from each signal line of In, Ge, Sn, and O according to, for example, X-ray electron spectroscopy (XPS). In Table 3, the flow rate of oxygen is shown as a percentage (%) of the total gas flow rate.

Figure 2022032215000004
Figure 2022032215000004

これにより、sampleA、B、C、D、Fの評価結果(aまたはb)と、その濃度が示すように、19.8at%以上24.1at%以下のIn、8.7at%以上13.3at%以下のGe、8.9at%以上11.1at%以下のSn、及び56.6at%以上58.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が80%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が小さくなることが分かった。 As a result, as shown by the evaluation results (a or b) of samples A, B, C, D, and F and their concentrations, In of 19.8 at% or more and 24.1 at% or less, 8.7 at% or more and 13.3 at or more. In-Ge-Sn-O system samples containing 5% or less Ge, 8.9 at% or more and 11.1 at% or less Sn, and 56.6 at% or more and 58.0 at% or less oxygen have a B / A value. It was found that the mobility was within the range of 80% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment was small.

さらに追試によって、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が100±20%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が採用可能な程度であることが分かった。 Further, by additional test, In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. In the In-Ge-Sn-O system sample containing oxygen of .0 at% or less, the B / A value is within the range of 100 ± 20% or less, and the difference in mobility between the first heat treatment and the second heat treatment. Was found to be acceptable.

特に、sampleC、Dの評価結果(a)と、その濃度が示すように、22.5at%以上23.1at%以下のIn、8.8at%以上9.0at%以下のGe、10.6at%以上11.1at%以下のSn、及び57.2at%以上58.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が90%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差がより小さくなることが分かった。 In particular, as shown by the evaluation results (a) of samples C and D and their concentrations, In in 22.5 at% or more and 23.1 at% or less, Ge in 8.8 at% or more and 9.0 at% or less, 10.6 at%. In the In-Ge-Sn-O system sample containing Sn of 11.1 at% or less and oxygen of 57.2 at% or more and 58.0 at% or less, the B / A value is in the range of 90% or more and 100% or less. It was found that the difference in mobility between the first heat treatment and the second heat treatment became smaller.

なお、B/A値が80%以上100%以下の範囲、より好ましくはB/A値が90%以上100%以下の範囲に収まるサンプルでは、In、Ge、Sn、及びOのそれぞれの濃度の組み合わせがIn、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。 In the sample in which the B / A value is in the range of 80% or more and 100% or less, more preferably the B / A value is in the range of 90% or more and 100% or less, the concentrations of In, Ge, Sn, and O are respectively. The atomic fractions of In, Ge, Sn, and O are combined so that the sum of the atomic fractions of In, Ge, Sn, and O is 100 at%.

ここで、比較例のサンプルとして、In-Ga-Zn-O系の5種のサンプル(refA~refE)と、In-Ga-Sn-O系のサンプルrefFと、In-Zn-Sn-O系のサンプルrefGとを準備した。表4にrefA~refGの成膜条件を示す。 Here, as samples of comparative examples, five kinds of In-Ga-Zn-O-based samples (refA to refE), In-Ga-Sn-O-based sample refF, and In-Zn-Sn-O-based samples. Sample refG and was prepared. Table 4 shows the film forming conditions of refA to refG.

Figure 2022032215000005
Figure 2022032215000005

また、表5にrefA~refGにおける移動度(cm/Vs)、キャリア密度(cm-3)、及びシート抵抗(Ω/square)の測定結果を示す。 Table 5 shows the measurement results of mobility (cm 2 / Vs), carrier density (cm -3 ), and sheet resistance (Ω / square) in refA to refG.

Figure 2022032215000006
Figure 2022032215000006

表5に示すように、In-Ga-Zn-O系のサンプルrefA~refEでは、refAのB/A値が150%近くになり、refBのB/A値は200%を超えた。また、refC~refEでは、第1加熱処理後の移動が計測できず、B/A値が求まらない結果になった。また、refA~refEの中には、移動度以外の一部評価項目の測定ができないものがあった。 As shown in Table 5, in the samples refA to refE of the In—Ga—Zn—O system, the B / A value of refA was close to 150%, and the B / A value of refB exceeded 200%. Further, in refC to refE, the movement after the first heat treatment could not be measured, and the B / A value could not be obtained. In addition, some of refA to refE could not measure some evaluation items other than mobility.

In-Ga-Sn-O系のサンプルrefFにおいては、B/A値が200%を超えた。また、In-Zn-Sn-O系のサンプルrefGにおいては、B/A値が150%を超えた。 In the sample refF of the In-Ga-Sn-O system, the B / A value exceeded 200%. Further, in the sample refG of the In—Zn—Sn—O system, the B / A value exceeded 150%.

このように、活性層20を構成する酸化物半導体の3元金属元素の組み合わせとしては、In、Ga、Zn、Ge、及びSnの中からIn、Ge、及びSnを選択することが適正であることが分かった。 As described above, it is appropriate to select In, Ge, and Sn from In, Ga, Zn, Ge, and Sn as the combination of the ternary metal elements of the oxide semiconductor constituting the active layer 20. It turned out.

図4は、活性層のX線回折結果を示す図である。 FIG. 4 is a diagram showing the results of X-ray diffraction of the active layer.

図4には、例えば、sampleDに係る成膜直後(as depo)、第1加熱処理後、及び第2加熱処理後のX線回折結果が示されている。X線回折測定は、θ-2θ法に従った。図4に示すように、成膜直後、第1加熱処理後、及び第2加熱処理後のいずれのX線回折において結晶性を示すピークが観測されなかった。 FIG. 4 shows, for example, the X-ray diffraction results immediately after film formation (as depo), after the first heat treatment, and after the second heat treatment according to sample D. The X-ray diffraction measurement was performed according to the θ-2θ method. As shown in FIG. 4, no peak showing crystallinity was observed in any of the X-ray diffractions immediately after the film formation, after the first heat treatment, and after the second heat treatment.

活性層20が加熱処理後において非晶質状態を維持することから、活性層20はウェーハプロセスにおいて、エッチング加工性に優れた膜であることが分かった。 Since the active layer 20 maintains an amorphous state after the heat treatment, it was found that the active layer 20 is a film having excellent etching processability in the wafer process.

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications can be made. Each embodiment is not limited to an independent form, and can be combined as technically as possible.

1…電子部品
11、12…ゲート電極
15、16…ゲート絶縁膜
17…絶縁膜
18…側壁膜
20…活性層
25…素子分離領域
26…素子分離領域
30、31、32…不純物拡散領域
41、42…キャパシタ
50、51、52…コンタクトプラグ
55…配線
60…絶縁層
200A、200B…成膜装置
201…真空容器
202、202I、202S、202G…ターゲット
203…電源
204…ステージ
205…圧力計
206、208…ガス供給系
207、209…ガス流量計
210…制御装置
211…防着板
220…基板
230…排気系
410、420…下部電極
411、421…絶縁層
412、422…上部電極
1 ... Electronic components 11, 12 ... Gate electrodes 15, 16 ... Gate insulating film 17 ... Insulating film 18 ... Side wall film 20 ... Active layer 25 ... Element separation region 26 ... Element separation region 30, 31, 32 ... Impure diffusion region 41, 42 ... Capacitors 50, 51, 52 ... Contact plugs 55 ... Wiring 60 ... Insulation layer 200A, 200B ... Film deposition equipment 201 ... Vacuum containers 202, 202I, 202S, 202G ... Target 203 ... Power supply 204 ... Stage 205 ... Pressure gauge 206, 208 ... Gas supply system 207, 209 ... Gas flow meter 210 ... Control device 211 ... Adhesive plate 220 ... Substrate 230 ... Exhaust system 410, 420 ... Lower electrode 411, 421 ... Insulation layer 412, 422 ... Upper electrode

Claims (6)

In、Ge、及びSnを下地に向けて放出することが可能な成膜源を真空容器内に設け、前記真空容器内に酸素を含むプラズマを形成し、
前記下地に5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む膜を形成する
酸化物半導体膜の形成方法。
A film forming source capable of discharging In, Ge, and Sn toward the substrate is provided in a vacuum vessel, and a plasma containing oxygen is formed in the vacuum vessel.
In, 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 at% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. A method for forming an oxide semiconductor film for forming a film containing oxygen of 0 at% or less.
請求項1に記載された酸化物半導体膜の形成方法において、
前記プラズマは、前記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の20%以上30%以下である
酸化物半導体膜の形成方法。
In the method for forming an oxide semiconductor film according to claim 1,
The plasma is formed by a gas containing oxygen supplied in the vacuum vessel, and the flow rate of oxygen is 20% or more and 30% or less of the total gas flow rate.
請求項1または2に記載された酸化物半導体膜の形成方法において、
前記膜を大気雰囲気下で350℃、30分間の第1加熱処理を行った場合と、前記膜を水素を含むガス雰囲気下で350℃、30分の第2加熱処理を行った場合、前記膜の前記第1加熱処理後の移動度に対する前記膜の前記第2加熱処理後の移動度の割合が90%以上100%以下である
酸化物半導体膜の形成方法。
In the method for forming an oxide semiconductor film according to claim 1 or 2.
When the membrane is subjected to the first heat treatment at 350 ° C. for 30 minutes in an air atmosphere, and when the membrane is subjected to the second heat treatment at 350 ° C. for 30 minutes in a gas atmosphere containing hydrogen, the membrane is said. A method for forming an oxide semiconductor film, wherein the ratio of the mobility of the film after the second heat treatment to the mobility after the first heat treatment is 90% or more and 100% or less.
ゲート電極と、
5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む酸化物半導体膜で構成された活性層と、
前記ゲート電極と前記活性層との間に配置されたゲート絶縁膜と、
前記活性層に電気的に接続された不純物拡散領域と
を具備する電子部品。
With the gate electrode
In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60.0 at% or less. An active layer composed of an oxide semiconductor film containing oxygen,
A gate insulating film arranged between the gate electrode and the active layer,
An electronic component including an impurity diffusion region electrically connected to the active layer.
請求項4に記載された電子部品において、
前記不純物拡散領域に電気的に接続されたキャパシタをさらに具備する
電子部品。
In the electronic component according to claim 4,
An electronic component further comprising a capacitor electrically connected to the impurity diffusion region.
請求項4または5に記載された電子部品において、
前記活性層は、非晶質である
電子部品。
In the electronic component according to claim 4 or 5.
The active layer is an amorphous electronic component.
JP2020135777A 2020-08-11 2020-08-11 Formation method of oxide semiconductor film and electronic component Active JP7440372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020135777A JP7440372B2 (en) 2020-08-11 2020-08-11 Formation method of oxide semiconductor film and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020135777A JP7440372B2 (en) 2020-08-11 2020-08-11 Formation method of oxide semiconductor film and electronic component

Publications (2)

Publication Number Publication Date
JP2022032215A true JP2022032215A (en) 2022-02-25
JP7440372B2 JP7440372B2 (en) 2024-02-28

Family

ID=80349821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020135777A Active JP7440372B2 (en) 2020-08-11 2020-08-11 Formation method of oxide semiconductor film and electronic component

Country Status (1)

Country Link
JP (1) JP7440372B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285019B2 (en) 2003-02-07 2009-06-24 住友金属鉱山株式会社 Transparent conductive thin film and method for producing the same, transparent conductive substrate for display panel using the same, and electroluminescence device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5372776B2 (en) 2007-12-25 2013-12-18 出光興産株式会社 Oxide semiconductor field effect transistor and manufacturing method thereof
CN102742015A (en) 2010-02-01 2012-10-17 日本电气株式会社 Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor
JP2013070010A (en) 2010-11-26 2013-04-18 Kobe Steel Ltd Semiconductor layer oxide and spattering target for thin film transistor, and thin film transistor
KR102477984B1 (en) 2015-12-11 2022-12-15 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method of that
WO2019244945A1 (en) 2018-06-21 2019-12-26 株式会社アルバック Oxide semiconductor thin film, thin film transistor and method of manufacturing same, and sputtering target

Also Published As

Publication number Publication date
JP7440372B2 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
Kotecki et al. (Ba, Sr) TiO 3 dielectrics for future stacked-capacitor DRAM
Kamiyama et al. Ultrathin tantalum oxide capacitor dielectric layers fabricated using rapid thermal nitridation prior to low pressure chemical vapor deposition
US5874364A (en) Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US6218256B1 (en) Electrode and capacitor structure for a semiconductor device and associated methods of manufacture
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
US7923357B2 (en) Method for forming poly-silicon film
US20090289327A1 (en) Capacitor insulating film and method for forming the same, and capacitor and semiconductor device
US6177305B1 (en) Fabrication of metal-insulator-metal capacitive structures
US20020047146A1 (en) Ferroelectric memory device and manufacturing method thereof
US11670671B2 (en) Precision capacitor
JP7440372B2 (en) Formation method of oxide semiconductor film and electronic component
Henkel et al. Atomic layer-deposited platinum in high-k/metal gate stacks
Sone et al. Low temperature deposition of (Ba, Sr) TiO3 films by electron cyclotron resonance plasma chemical vapor deposition
KR20040047704A (en) Semiconductor Structure, Semiconductor device, and Method and Apparatus for Manufacturing The Same
JPS63175418A (en) Doped polycrystalline silicon layer for semiconductor device
JP7051617B2 (en) Manufacturing method of semiconductor device
US6770561B2 (en) Method for depositing metal film through chemical vapor deposition process
US11569342B2 (en) Precision capacitor
CN109891559B (en) Method for manufacturing semiconductor device
JPH0574763A (en) Formation of gate insulating film
US20220367604A1 (en) Method and system for forming metal-insulator-metal capacitors
JP5608315B2 (en) Capacitor electrode and manufacturing method thereof, capacitor
US10879064B2 (en) Method for manufacturing semiconductor device and film forming apparatus
Weber et al. Improving cmos performance by AVD® grown high-k dielectrics and advanced metal electrodes
Lee et al. Amorphous to Polycrystalline Phase Transition in La2O3 Films Grown on a Silicon Substrate Forming Si‐Doped La2O3 Films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230607

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230607

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240215

R150 Certificate of patent or registration of utility model

Ref document number: 7440372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150