JP2022032215A - Method of forming oxide semiconductor film and electronic component - Google Patents
Method of forming oxide semiconductor film and electronic component Download PDFInfo
- Publication number
- JP2022032215A JP2022032215A JP2020135777A JP2020135777A JP2022032215A JP 2022032215 A JP2022032215 A JP 2022032215A JP 2020135777 A JP2020135777 A JP 2020135777A JP 2020135777 A JP2020135777 A JP 2020135777A JP 2022032215 A JP2022032215 A JP 2022032215A
- Authority
- JP
- Japan
- Prior art keywords
- less
- oxide semiconductor
- active layer
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 48
- 238000010438 heat treatment Methods 0.000 claims abstract description 44
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 37
- 229910052718 tin Inorganic materials 0.000 claims abstract description 36
- 229910052738 indium Inorganic materials 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007789 gas Substances 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 71
- 230000006870 function Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 229910020923 Sn-O Inorganic materials 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、酸化物半導体膜の形成方法及び電子部品に関する。 The present invention relates to a method for forming an oxide semiconductor film and electronic components.
DRAM等の電子部品の微細加工が進行する中、ゲートリーク電流の増加、オン抵抗の増加などが顕在化してくる。 As the microfabrication of electronic components such as DRAM progresses, an increase in gate leakage current and an increase in on-resistance become apparent.
このような状況の中、酸化物半導体層をチャネル層とする酸化物半導体トランジスタが注目されている(例えば、特許文献1参照)。チャネル層を酸化物半導体層とすることにより、オフ動作時のチャネルリーク電流が抑えられ、オン抵抗の増加が抑えられる。 Under such circumstances, an oxide semiconductor transistor having an oxide semiconductor layer as a channel layer has attracted attention (see, for example, Patent Document 1). By using the oxide semiconductor layer as the channel layer, the channel leakage current during off operation is suppressed, and the increase in on resistance is suppressed.
しかしながら、酸化物半導体層においては、上記の特性が抑えられたとしても、酸化物半導体層を形成した後のウェーハプロセスによって酸化物半導体層に熱負荷がかけられたり、あるいは、加熱処理時に特定の雰囲気ガスに晒されたりすると、その特性が変化するものがある。 However, in the oxide semiconductor layer, even if the above-mentioned characteristics are suppressed, a heat load is applied to the oxide semiconductor layer by the wafer process after forming the oxide semiconductor layer, or a specific one is specified during the heat treatment. Some of them change their characteristics when exposed to atmospheric gas.
以上のような事情に鑑み、本発明の目的は、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a method for forming an oxide semiconductor film and electronic components that maintain desired properties even after heat treatment.
上記目的を達成するため、本発明の一形態に係る酸化物半導体膜の形成方法では、In、Ge、及びSnを下地に向けて放出することが可能な成膜源を真空容器内に設け、上記真空容器内に酸素を含むプラズマが形成される。
上記下地に5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む膜が形成される。
In order to achieve the above object, in the method for forming an oxide semiconductor film according to one embodiment of the present invention, a film forming source capable of discharging In, Ge, and Sn toward the substrate is provided in a vacuum vessel. A plasma containing oxygen is formed in the vacuum vessel.
In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 at% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. A film containing oxygen of 0 at% or less is formed.
このような酸化物半導体膜の形成方法によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。 According to such a method for forming an oxide semiconductor film, the oxide semiconductor film maintains desired characteristics even when the oxide semiconductor film is heat-treated.
上記の酸化物半導体膜の形成方法においては、上記プラズマは、上記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の20%以上30%以下であってもよい。 In the method for forming the oxide semiconductor film, the plasma is formed by a gas containing oxygen supplied in the vacuum vessel, and even if the flow rate of oxygen is 20% or more and 30% or less of the total gas flow rate. good.
このような酸化物半導体膜の形成方法によれば、酸素流量が上記流量に調整されるため、酸化物半導体膜が所望の特性を維持する。 According to such a method for forming the oxide semiconductor film, the oxygen flow rate is adjusted to the above flow rate, so that the oxide semiconductor film maintains the desired characteristics.
上記の酸化物半導体膜の形成方法においては、上記膜を大気雰囲気下で350℃、30分間の第1加熱処理を行った場合と、上記膜を水素を含むガス雰囲気下で350℃、30分の第2加熱処理を行った場合、上記膜の上記第1加熱処理後の移動度に対する上記膜の上記第2加熱処理後の移動度の割合が90%以上100%以下であってもよい。 In the method for forming the oxide semiconductor film, the film is first heat-treated at 350 ° C. for 30 minutes in an atmospheric atmosphere, and the film is heated at 350 ° C. for 30 minutes in a gas atmosphere containing hydrogen. When the second heat treatment is performed, the ratio of the mobility of the film after the second heat treatment to the mobility of the film after the first heat treatment may be 90% or more and 100% or less.
このような酸化物半導体膜の形成方法によれば、酸化物半導体膜の第1加熱処理後の移動度に対する膜の上記第2加熱処理後の移動度の割合が90%以上100%以下であるため、酸化物半導体膜が所望の特性を維持する。 According to such an oxide semiconductor film forming method, the ratio of the mobility of the oxide semiconductor film after the first heat treatment to the mobility of the film after the second heat treatment is 90% or more and 100% or less. Therefore, the oxide semiconductor film maintains the desired properties.
上記目的を達成するため、本発明の一形態に係る電子部品は、ゲート電極と、活性層と、ゲート絶縁膜と、不純物拡散領域とを具備する。
上記活性層は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む酸化物半導体膜で構成される。
上記ゲート絶縁膜は、上記ゲート電極と上記活性層との間に配置される。
上記不純物拡散領域は、上記活性層に電気的に接続される。
In order to achieve the above object, the electronic component according to one embodiment of the present invention includes a gate electrode, an active layer, a gate insulating film, and an impurity diffusion region.
The active layer includes In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more. It is composed of an oxide semiconductor film containing 60.0 at% or less of oxygen.
The gate insulating film is arranged between the gate electrode and the active layer.
The impurity diffusion region is electrically connected to the active layer.
このような電子部品によれば、酸化物半導体膜に加熱処理が施されても、酸化物半導体膜は、所望の特性を維持する。 According to such an electronic component, the oxide semiconductor film maintains a desired property even when the oxide semiconductor film is heat-treated.
上記の電子部品においては、上記不純物拡散領域に電気的に接続されたキャパシタをさらに具備してもよい。 The electronic component may further include a capacitor electrically connected to the impurity diffusion region.
このような電子部品によれば、酸化物半導体膜が所望の特性を維持した状態で、キャパシタが有効に機能する。 According to such an electronic component, the capacitor functions effectively while the oxide semiconductor film maintains the desired characteristics.
上記の電子部品においては、上記活性層は、非晶質でもよい。 In the electronic component, the active layer may be amorphous.
このような電子部品によれば、活性層が優れたエッチング加工性を有する。 According to such electronic components, the active layer has excellent etching processability.
以上述べたように、本発明によれば、加熱処理を施しても、所望の特性を維持する酸化物半導体膜の形成方法及び電子部品が提供される。 As described above, according to the present invention, there is provided a method for forming an oxide semiconductor film and an electronic component that maintain desired properties even after heat treatment.
以下、図面を参照しながら、本発明の実施形態を説明する。各図面には、XYZ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。また、以下に示す数値は例示であり、この例に限らない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. XYZ axis coordinates may be introduced in each drawing. Further, the same member or a member having the same function may be designated by the same reference numeral, and the description may be omitted as appropriate after the description of the member. Moreover, the numerical values shown below are examples, and are not limited to this example.
本実施形態で提示される酸化物半導体膜の形成方法を説明する前に、酸化物半導体膜が適用されるデバイスの一例について説明する。 Before explaining the method for forming the oxide semiconductor film presented in the present embodiment, an example of a device to which the oxide semiconductor film is applied will be described.
図1は、本実施形態の電子部品の一例を表す模式的断面図である。 FIG. 1 is a schematic cross-sectional view showing an example of an electronic component of the present embodiment.
図1には、DRAM(Dynamic Random Access Memory)として機能する半導体素子の要部が例示されている。図1では、メモリ部とスイッチング素子を示し、メモリ部及びスイッチング素子の周辺回路の記載を省略している。 FIG. 1 illustrates a main part of a semiconductor element that functions as a DRAM (Dynamic Random Access Memory). In FIG. 1, the memory unit and the switching element are shown, and the description of the peripheral circuit of the memory unit and the switching element is omitted.
電子部品1は、ゲート電極11、12と、活性層20と、ゲート絶縁膜15、16と、不純物拡散領域30、31、32と、キャパシタ41、42とを具備する。活性層20は、酸化物半導体膜で構成される。活性層20は、非晶質層である。ゲート絶縁膜15は、ゲート電極11と活性層20との間に設けられる。ゲート絶縁膜16は、ゲート電極12と活性層20との間に設けられる。不純物拡散領域30、31、32のそれぞれは、活性層20に電気的に接続される。キャパシタ41は、不純物拡散領域31に電気的に接続される。キャパシタ42は、不純物拡散領域32に電気的に接続される。
The
活性層20は、図示しない半導体基板の表面に設けられる。半導体基板は、所定濃度の不純物を含有する半導体基材(例えば、Si基板)で構成される。活性層20は、InpGeqSnrOsで表される酸化物半導体で構成される。例えば、at%を原子分率とした場合、活性層20は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素(O)を含む膜によって構成されている。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。
The
このような活性層20であれば、活性層20が形成された後のウェーハプロセスによって活性層20に熱負荷がかけられたり、加熱処理時に水素ガス等の還元性のガスに晒されたりしても、活性層20の移動度の変化及びシート抵抗率の変化が抑えられる。
In such an
活性層20の表面には、ソース・ドレイン領域として機能する不純物拡散領域30、31、32が設けられている。また、活性層20の表面には、素子分離領域25、26が設けられる。素子分離領域25から素子分離領域26に向かう方向(Y軸方向)において、不純物拡散領域31、不純物拡散領域30、不純物拡散領域32がこの順に並んでいる。例えば、中央に配置された不純物拡散領域30がソース領域、不純物拡散領域30の両側に配置された不純物拡散領域31、32がドレイン領域として機能する。
The surface of the
また、活性層20上には、ゲート絶縁膜15、16が設けられている。ゲート絶縁膜15上にはゲート電極11が設けられ、ゲート絶縁膜16上にはゲート電極12が設けられている。ゲート電極11は、ゲート絶縁膜15を介して活性層20に対向している。ゲート電極12は、ゲート絶縁膜16を介して活性層20に対向している。ゲート電極11、12は、Y軸方向に並ぶ。
Further, the
不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向する。また、不純物拡散領域30の該一部と反対側の不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。不純物拡散領域31の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。不純物拡散領域30の一部は、ゲート絶縁膜15を介してゲート電極11と対向している。また、ゲート電極11、12のそれぞれの上には、絶縁膜17が設けられている。ゲート電極11、12のそれぞれの側壁には、絶縁物で構成された側壁膜18が設けられている。
A part of the
電子部品1において、ゲート電極11、ゲート絶縁膜15、活性層20、及び不純物拡散領域30、31によってMOSトランジスタが構成され、ゲート電極12、ゲート絶縁膜16、活性層20、及び不純物拡散領域30、32によって別のMOSトランジスタが構成される。これら2つのMOSトランジスタは、素子分離領域25、26によって、素子分離領域25、26によって囲まれた活性層20外の領域から絶縁分離されている。これらのMOSトランジスタは、選択用スイッチング素子として機能する。
In the
また、電子部品1には、一例として、シリンダ型のキャパシタ41、42が設けられている。キャパシタ41、42は、Y軸方向に並ぶ。キャパシタ41は、コンタクトプラグ51を介して、不純物拡散領域31に電気的に接続される。キャパシタ42は、コンタクトプラグ52を介して、不純物拡散領域32に電気的に接続される。コンタクトプラグ51、52のそれぞれは、Z軸方向に延在する。
Further, the
キャパシタ41は、下部電極410と、上部電極412と、下部電極410と上部電極412との間に設けられた絶縁層411とを有する。キャパシタ42は、下部電極420と、上部電極422と、下部電極420と上部電極422との間に設けられた絶縁層421とを有する。下部電極、上部電極、及び下部電極と上部電極とに挟まれた絶縁層により、データを蓄積するキャパシタが構成される。
The
また、電子部品1においては、コンタクトプラグ50の下端が不純物拡散領域31に電気的に接続されている。コンタクトプラグ50は、Z軸方向に延在する。また、コンタクトプラグ50の上端は、配線55(Bit LineまたはDigit Line)に電気的に接続される。
Further, in the
キャパシタ41、42、コンタクトプラグ50、51、52、及び配線55は、絶縁層60内に設けられる。絶縁層60の上方には図示しない層間配線、層間絶縁膜、コンタクトプラグ等がさらに設けられている。絶縁層60は、単層に限らず、複数の絶縁層が積層されたものでもよい。電子部品1において、キャパシタ及びMOSトランジスタのそれぞれの数については、図示した例に限らない。
図2は、活性層を形成する成膜装置の一例を示す模式図である。 FIG. 2 is a schematic diagram showing an example of a film forming apparatus that forms an active layer.
図2には、多元スパッタリング装置が例示されている。成膜装置200Aは、真空容器201と、ターゲット(スパッタリングターゲット)202I、202G、202Sと、電源203と、ステージ204と、圧力計205と、ガス供給系206、208と、ガス流量計207、209と、排気系230と、制御装置210とを具備する。ステージ204上には、ウェーハ状の基板220が設置されている。基板220は、シリコン等の半導体材を含む。ターゲット202I、202G、202Sのそれぞれの周辺には、防着板211が設けられている。
FIG. 2 illustrates a multi-dimensional sputtering apparatus. The
真空容器201は、排気系230によって減圧雰囲気を維持する。真空容器201は、ターゲット202I、202G、202S、ステージ204、及び基板220等を収容する。真空容器201には、真空容器201内の圧力を計測する圧力計205が取り付けられる。また、真空容器201には、放電ガス(例えば、Ar)を供給するガス供給系206が取り付けられる。ガス供給系206から真空容器201内に供給されるガス流量は、ガス流量計207で調整される。さらに、真空容器201には、酸素を供給するガス供給系208が取り付けられる。ガス供給系208から真空容器201内に供給されるガス流量は、ガス流量計209で調整される。
The
ターゲット202I、202G、202Sは、成膜装置200Aの成膜源である。成膜源は、In、Ge、及びSnを下地である基板220に向けて放出することできる。ターゲット202Iは、例えば、In2O3焼結体で構成されている。ターゲット202Gは、例えば、GeO2焼結体で構成されている。ターゲット202Sは、例えば、SnO2焼結体で構成されている。また、ターゲット202Iは、Inで構成され、ターゲット202Gは、Geで構成され、ターゲット202Sは、Snで構成されてもよい。
The
電源203は、ターゲット202I、202G、202Sのそれぞれに独立して放電電力を供給することができる。電源203としては、RF、VHF等の高周波電源が適用される。真空容器201内に、Ar/O2ガスが供給されて、ターゲット202I、202G、202Sに電源203から放電電力が供給されると、ターゲット202I、202G、202Sのスパッタリング面の近傍にArとOとが活性化したプラズマが形成される。
The
これにより、ターゲット202Iからは、InとOとが放出され、ターゲット202Gからは、GeとOとが放出され、ターゲット202Sからは、SnとOとが放出される。さらに、プラズマ中のOが基板220に入射することによって、基板220に、In、Ge、Sn、及びOを含む活性層20が形成される。
As a result, In and O are emitted from the target 202I, Ge and O are emitted from the
ステージ204は、ターゲット202I、202G、202Sに対向する。ステージ204は、基板220を支持する。ステージ204には、温調機構が設けられている。ステージ204には、必要に応じてバイアス電位を印加することができる。
制御装置210は、成膜装置200Aを制御する。例えば、制御装置210は、電源203の電力、ガス流量計207、209の開度、ステージ204に印加されるバイアス電位、ステージ204の温度等を制御する。圧力計205で計測された圧力は、制御装置210に送られる。
The
制御装置210が成膜条件を変更することにより、基板220上に形成される膜中の元素濃度比を変えることができる。例えば、ターゲット202I、202G、202Sのそれぞれに投入する電力を個別に調整することにより、ターゲット202Iから放出されるIn及びOの相対量が調整され、ターゲット202Gから放出されるGe及びOの放出量が調整され、ターゲット202Sから放出されるSn及びOの放出量が調整される。
By changing the film forming conditions of the
成膜中の真空容器201内の圧力は。例えば、制御装置210がガス流量計207の開度を調整したり、排気系230に設けられたバルブの開度を調整したりすることで、所定値に維持される。
What is the pressure inside the
図3は、活性層を形成する別の成膜装置の例を示す模式図である。 FIG. 3 is a schematic diagram showing an example of another film forming apparatus that forms an active layer.
成膜装置の成膜源は、多元ターゲットに限ることなく、成膜装置200Bのように、1つのターゲット202を用いてもよい。この場合、ターゲット202は、In、Ge、Sn、及びOを含む。
The film forming source of the film forming apparatus is not limited to the multiple target, and one
例えば、ターゲット202は、InpGeqSnrOsで表される酸化物半導体で構成される。例えば、ターゲット202は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素(O)を含む材料によって構成されている。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。
For example, the
成膜装置200Aによって活性層20を形成する方法では、真空容器201内において成膜源と下地である基板との間に酸素を含むプラズマが形成される。これにより、成膜源からIn、Ge及びSn、またはIn、Ge、Sn、及びOが基板に向けて放出され、プラズマ中の酸素が膜に取り込まれて、基板に酸化物半導体膜が形成される。酸化物半導体膜は、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む。In、Ge、Sn、及びOのそれぞれの濃度の組み合わせは、In、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。
In the method of forming the
ここで、プラズマは、Ar等の不活性ガスに酸素が含まれるガスによって形成される。真空容器201内に供給される酸素の流量は、全ガス流量の20%以上30%以下に調整される。酸化物半導体膜におけるIn、Ge、Snの含有率は、同じでもよい。
Here, the plasma is formed by a gas containing oxygen in an inert gas such as Ar. The flow rate of oxygen supplied into the
以下、具体的な活性層20の成膜条件と、活性層20の具体的な組成と、活性層20の特性評価について説明する。活性層20としては、In-Ge-Sn-O系の7種のサンプル(sampleA~sampleG)を準備した。各サンプルの膜厚は、80nmで、SiO2膜(100nm)付のSi基板上に形成した。表1にsampleA~sampleGの成膜条件を示す。
Hereinafter, specific film forming conditions of the
表1における流量の単位sccmは、standard cc/min(1013hPa)の略である。表1には、酸素の流量について、全ガス流量における率(%)が示されている。各スパッタリングターゲットの直径は、440mmである。電源203は、13.56MHzのRF電源である。ステージ204の温度は、100℃に設定される。成膜時の圧力は、0.05Pa以上1.5Pa以下である。
The unit of flow rate sccm in Table 1 is an abbreviation for standard cc / min (1013hPa). Table 1 shows the percentage of the total gas flow rate for the oxygen flow rate. The diameter of each sputtering target is 440 mm. The
表1に示すように、各ターゲットに投入する電力を個別に調整することで、目的値に応じた組成を持つ酸化物半導体膜が形成される。 As shown in Table 1, by individually adjusting the electric power applied to each target, an oxide semiconductor film having a composition corresponding to a target value is formed.
sampleA~sampleGにおいて、活性層20である膜を大気雰囲気下で350℃、30分間の加熱処理を行った後の場合と、水素を含むガス雰囲気下で350℃、30分の加熱処理を行った後の場合とに分けて、それぞれのサンプルにおける、移動度(cm2/Vs)、キャリア密度(cm-3)、及びシート抵抗(Ω/square)をホール測定器(ECOPIA HMS-5000、Vander Pauw方法)で測定した。前者の加熱処理を第1加熱処理とし、後者の加熱処理を第2加熱処理とする。
In sampleA to sampleG, the film as the
ここで、水素を含むガスとは、窒素と水素とを含む混合ガス中に、水素の流量が全流量の2%となるように調整されたガスである。このようなガスを用いる根拠として、活性層20を形成した後の別の層形成でのCVD工程、還元性ガス雰囲気でのアニール工程等を想定している。いずれの工程において、水素雰囲気でのアニール処理がなされる。
Here, the gas containing hydrogen is a gas adjusted so that the flow rate of hydrogen becomes 2% of the total flow rate in the mixed gas containing nitrogen and hydrogen. As a basis for using such a gas, a CVD step in forming another layer after forming the
本実施形態では、活性層20の特性が安定しているか否かの指標として、第1加熱処理後の移動度(A)に対する第2加熱処理後の移動度(B)の割合(B/A(%))を導入する。この割合が100%に漸近するほど、第1加熱処理の後の移動度と第2加熱処理の後の移動度との差が小さいこと意味する。換言すれば、この割合が100%に近いということは、第1加熱処理及び第2加熱処理という、異なる条件での加熱処理が活性層20に施されたとしても、活性層20がそれぞれの加熱処理に対する耐性がより高いことを意味する。
In the present embodiment, as an index of whether or not the characteristics of the
表2に、B/A値の結果を示す。表2において、「a」は、極めて良好であることを意味し、「b」は、良好であることを意味し、「f」は、良好でないことを意味する。表2に示すように、sampleA、B、Fでは、B/A値が90%より低くなり、sampleE、Gでは、B/A値が150%を超えた。特に、sampleE、Gでは、In、Snのいずれかの含有率が他の元素の2倍となることが元素分析で判明しており、sampleE、Gでは、B/A値が100%に漸近しなかった。 Table 2 shows the results of B / A values. In Table 2, "a" means very good, "b" means good, and "f" means not good. As shown in Table 2, the B / A value was lower than 90% in samples A, B, and F, and the B / A value exceeded 150% in samples E and G. In particular, in sampleE and G, it was found by elemental analysis that the content of either In or Sn was twice that of the other elements, and in sampleE and G, the B / A value gradually approached 100%. There wasn't.
これに対し、sampleA、B、C、D、Fでは、B/A値が80%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が小さくなることが分かった。特に、sampleC、Dでは、B/A値が90%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差がより小さくなることが分かった。また、sampleC、Dにおいては、第1加熱処理の後のシート抵抗と第2加熱処理の後のシート抵抗との差について、その差が一桁ほどの差に収まった。 On the other hand, in samples A, B, C, D and F, the B / A value is within the range of 80% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment becomes smaller. I found out. In particular, in samples C and D, it was found that the B / A value was within the range of 90% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment became smaller. Further, in samples C and D, the difference between the sheet resistance after the first heat treatment and the sheet resistance after the second heat treatment was within an order of magnitude.
このように、sampleC、Dのように、スパッタリング時、Ar/O2ガスにおける酸素の流量を全ガス流量の20%以上30%以下に調整し、InとGeとSnとの含有率の比を目的値に設定することで、第1及び第2加熱処理を施した後においても優れた特性を維持する活性層20が形成できることが分かった。
In this way, as in samples C and D, the oxygen flow rate in the Ar / O 2 gas is adjusted to 20% or more and 30% or less of the total gas flow rate during sputtering, and the ratio of the content rates of In, Ge, and Sn is adjusted. It was found that by setting the target value, the
特に、移動度の変化及びシート抵抗の変化が抑制された活性層であれば、電子部品1がオフ状態となっても活性層でのリーク電流がより抑えられることになる。これにより、電子部品1は、キャパシタからの電荷の漏れが抑制された信頼性の高いDRAM素子として機能する。
In particular, if the active layer suppresses changes in mobility and sheet resistance, the leakage current in the active layer can be further suppressed even when the
表3に、sampleA~Gに、In、Ge、Sn、及びOの組成比の測定結果を示す。組成分析手段は、例えば、X線電子分光法(XPS)に従い、In、Ge、Sn、及びOのそれぞれの信号線から濃度を測定した。なお、表3には、酸素の流量が全ガス流量における率(%)で示されている。 Table 3 shows the measurement results of the composition ratios of In, Ge, Sn, and O in samples A to G. The composition analysis means measured the concentration from each signal line of In, Ge, Sn, and O according to, for example, X-ray electron spectroscopy (XPS). In Table 3, the flow rate of oxygen is shown as a percentage (%) of the total gas flow rate.
これにより、sampleA、B、C、D、Fの評価結果(aまたはb)と、その濃度が示すように、19.8at%以上24.1at%以下のIn、8.7at%以上13.3at%以下のGe、8.9at%以上11.1at%以下のSn、及び56.6at%以上58.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が80%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が小さくなることが分かった。 As a result, as shown by the evaluation results (a or b) of samples A, B, C, D, and F and their concentrations, In of 19.8 at% or more and 24.1 at% or less, 8.7 at% or more and 13.3 at or more. In-Ge-Sn-O system samples containing 5% or less Ge, 8.9 at% or more and 11.1 at% or less Sn, and 56.6 at% or more and 58.0 at% or less oxygen have a B / A value. It was found that the mobility was within the range of 80% or more and 100% or less, and the difference in mobility between the first heat treatment and the second heat treatment was small.
さらに追試によって、5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が100±20%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差が採用可能な程度であることが分かった。 Further, by additional test, In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. In the In-Ge-Sn-O system sample containing oxygen of .0 at% or less, the B / A value is within the range of 100 ± 20% or less, and the difference in mobility between the first heat treatment and the second heat treatment. Was found to be acceptable.
特に、sampleC、Dの評価結果(a)と、その濃度が示すように、22.5at%以上23.1at%以下のIn、8.8at%以上9.0at%以下のGe、10.6at%以上11.1at%以下のSn、及び57.2at%以上58.0at%以下の酸素を含むIn-Ge-Sn-O系のサンプルにおいて、B/A値が90%以上100%以下の範囲に収まり、第1加熱処理及び第2加熱処理での移動度の差がより小さくなることが分かった。 In particular, as shown by the evaluation results (a) of samples C and D and their concentrations, In in 22.5 at% or more and 23.1 at% or less, Ge in 8.8 at% or more and 9.0 at% or less, 10.6 at%. In the In-Ge-Sn-O system sample containing Sn of 11.1 at% or less and oxygen of 57.2 at% or more and 58.0 at% or less, the B / A value is in the range of 90% or more and 100% or less. It was found that the difference in mobility between the first heat treatment and the second heat treatment became smaller.
なお、B/A値が80%以上100%以下の範囲、より好ましくはB/A値が90%以上100%以下の範囲に収まるサンプルでは、In、Ge、Sn、及びOのそれぞれの濃度の組み合わせがIn、Ge、Sn、及びOのそれぞれの原子分率を足し合わせた合計が100at%になるように、In、Ge、Sn、及びOの原子分率が組み合わされる。 In the sample in which the B / A value is in the range of 80% or more and 100% or less, more preferably the B / A value is in the range of 90% or more and 100% or less, the concentrations of In, Ge, Sn, and O are respectively. The atomic fractions of In, Ge, Sn, and O are combined so that the sum of the atomic fractions of In, Ge, Sn, and O is 100 at%.
ここで、比較例のサンプルとして、In-Ga-Zn-O系の5種のサンプル(refA~refE)と、In-Ga-Sn-O系のサンプルrefFと、In-Zn-Sn-O系のサンプルrefGとを準備した。表4にrefA~refGの成膜条件を示す。 Here, as samples of comparative examples, five kinds of In-Ga-Zn-O-based samples (refA to refE), In-Ga-Sn-O-based sample refF, and In-Zn-Sn-O-based samples. Sample refG and was prepared. Table 4 shows the film forming conditions of refA to refG.
また、表5にrefA~refGにおける移動度(cm2/Vs)、キャリア密度(cm-3)、及びシート抵抗(Ω/square)の測定結果を示す。 Table 5 shows the measurement results of mobility (cm 2 / Vs), carrier density (cm -3 ), and sheet resistance (Ω / square) in refA to refG.
表5に示すように、In-Ga-Zn-O系のサンプルrefA~refEでは、refAのB/A値が150%近くになり、refBのB/A値は200%を超えた。また、refC~refEでは、第1加熱処理後の移動が計測できず、B/A値が求まらない結果になった。また、refA~refEの中には、移動度以外の一部評価項目の測定ができないものがあった。 As shown in Table 5, in the samples refA to refE of the In—Ga—Zn—O system, the B / A value of refA was close to 150%, and the B / A value of refB exceeded 200%. Further, in refC to refE, the movement after the first heat treatment could not be measured, and the B / A value could not be obtained. In addition, some of refA to refE could not measure some evaluation items other than mobility.
In-Ga-Sn-O系のサンプルrefFにおいては、B/A値が200%を超えた。また、In-Zn-Sn-O系のサンプルrefGにおいては、B/A値が150%を超えた。 In the sample refF of the In-Ga-Sn-O system, the B / A value exceeded 200%. Further, in the sample refG of the In—Zn—Sn—O system, the B / A value exceeded 150%.
このように、活性層20を構成する酸化物半導体の3元金属元素の組み合わせとしては、In、Ga、Zn、Ge、及びSnの中からIn、Ge、及びSnを選択することが適正であることが分かった。
As described above, it is appropriate to select In, Ge, and Sn from In, Ga, Zn, Ge, and Sn as the combination of the ternary metal elements of the oxide semiconductor constituting the
図4は、活性層のX線回折結果を示す図である。 FIG. 4 is a diagram showing the results of X-ray diffraction of the active layer.
図4には、例えば、sampleDに係る成膜直後(as depo)、第1加熱処理後、及び第2加熱処理後のX線回折結果が示されている。X線回折測定は、θ-2θ法に従った。図4に示すように、成膜直後、第1加熱処理後、及び第2加熱処理後のいずれのX線回折において結晶性を示すピークが観測されなかった。 FIG. 4 shows, for example, the X-ray diffraction results immediately after film formation (as depo), after the first heat treatment, and after the second heat treatment according to sample D. The X-ray diffraction measurement was performed according to the θ-2θ method. As shown in FIG. 4, no peak showing crystallinity was observed in any of the X-ray diffractions immediately after the film formation, after the first heat treatment, and after the second heat treatment.
活性層20が加熱処理後において非晶質状態を維持することから、活性層20はウェーハプロセスにおいて、エッチング加工性に優れた膜であることが分かった。
Since the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and it goes without saying that various modifications can be made. Each embodiment is not limited to an independent form, and can be combined as technically as possible.
1…電子部品
11、12…ゲート電極
15、16…ゲート絶縁膜
17…絶縁膜
18…側壁膜
20…活性層
25…素子分離領域
26…素子分離領域
30、31、32…不純物拡散領域
41、42…キャパシタ
50、51、52…コンタクトプラグ
55…配線
60…絶縁層
200A、200B…成膜装置
201…真空容器
202、202I、202S、202G…ターゲット
203…電源
204…ステージ
205…圧力計
206、208…ガス供給系
207、209…ガス流量計
210…制御装置
211…防着板
220…基板
230…排気系
410、420…下部電極
411、421…絶縁層
412、422…上部電極
1 ...
Claims (6)
前記下地に5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む膜を形成する
酸化物半導体膜の形成方法。 A film forming source capable of discharging In, Ge, and Sn toward the substrate is provided in a vacuum vessel, and a plasma containing oxygen is formed in the vacuum vessel.
In, 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 at% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60. A method for forming an oxide semiconductor film for forming a film containing oxygen of 0 at% or less.
前記プラズマは、前記真空容器内に供給される酸素を含むガスによって形成され、酸素の流量が全ガス流量の20%以上30%以下である
酸化物半導体膜の形成方法。 In the method for forming an oxide semiconductor film according to claim 1,
The plasma is formed by a gas containing oxygen supplied in the vacuum vessel, and the flow rate of oxygen is 20% or more and 30% or less of the total gas flow rate.
前記膜を大気雰囲気下で350℃、30分間の第1加熱処理を行った場合と、前記膜を水素を含むガス雰囲気下で350℃、30分の第2加熱処理を行った場合、前記膜の前記第1加熱処理後の移動度に対する前記膜の前記第2加熱処理後の移動度の割合が90%以上100%以下である
酸化物半導体膜の形成方法。 In the method for forming an oxide semiconductor film according to claim 1 or 2.
When the membrane is subjected to the first heat treatment at 350 ° C. for 30 minutes in an air atmosphere, and when the membrane is subjected to the second heat treatment at 350 ° C. for 30 minutes in a gas atmosphere containing hydrogen, the membrane is said. A method for forming an oxide semiconductor film, wherein the ratio of the mobility of the film after the second heat treatment to the mobility after the first heat treatment is 90% or more and 100% or less.
5.0at%以上25.0at%以下のIn、8.0at%以上40.0at%以下のGe、5.0at%以上12.0at%以下のSn、及び50.0at%以上60.0at%以下の酸素を含む酸化物半導体膜で構成された活性層と、
前記ゲート電極と前記活性層との間に配置されたゲート絶縁膜と、
前記活性層に電気的に接続された不純物拡散領域と
を具備する電子部品。 With the gate electrode
In of 5.0 at% or more and 25.0 at% or less, Ge of 8.0 at% or more and 40.0 att% or less, Sn of 5.0 at% or more and 12.0 at% or less, and 50.0 at% or more and 60.0 at% or less. An active layer composed of an oxide semiconductor film containing oxygen,
A gate insulating film arranged between the gate electrode and the active layer,
An electronic component including an impurity diffusion region electrically connected to the active layer.
前記不純物拡散領域に電気的に接続されたキャパシタをさらに具備する
電子部品。 In the electronic component according to claim 4,
An electronic component further comprising a capacitor electrically connected to the impurity diffusion region.
前記活性層は、非晶質である
電子部品。 In the electronic component according to claim 4 or 5.
The active layer is an amorphous electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020135777A JP7440372B2 (en) | 2020-08-11 | 2020-08-11 | Formation method of oxide semiconductor film and electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020135777A JP7440372B2 (en) | 2020-08-11 | 2020-08-11 | Formation method of oxide semiconductor film and electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022032215A true JP2022032215A (en) | 2022-02-25 |
JP7440372B2 JP7440372B2 (en) | 2024-02-28 |
Family
ID=80349821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020135777A Active JP7440372B2 (en) | 2020-08-11 | 2020-08-11 | Formation method of oxide semiconductor film and electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7440372B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4285019B2 (en) | 2003-02-07 | 2009-06-24 | 住友金属鉱山株式会社 | Transparent conductive thin film and method for producing the same, transparent conductive substrate for display panel using the same, and electroluminescence device |
US7242039B2 (en) | 2004-03-12 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
JP5372776B2 (en) | 2007-12-25 | 2013-12-18 | 出光興産株式会社 | Oxide semiconductor field effect transistor and manufacturing method thereof |
CN102742015A (en) | 2010-02-01 | 2012-10-17 | 日本电气株式会社 | Amorphous oxide thin film, thin film transistor comprising same, and process for production of the thin film transistor |
JP2013070010A (en) | 2010-11-26 | 2013-04-18 | Kobe Steel Ltd | Semiconductor layer oxide and spattering target for thin film transistor, and thin film transistor |
KR102477984B1 (en) | 2015-12-11 | 2022-12-15 | 삼성디스플레이 주식회사 | Liquid crystal display and manufacturing method of that |
WO2019244945A1 (en) | 2018-06-21 | 2019-12-26 | 株式会社アルバック | Oxide semiconductor thin film, thin film transistor and method of manufacturing same, and sputtering target |
-
2020
- 2020-08-11 JP JP2020135777A patent/JP7440372B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7440372B2 (en) | 2024-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Kotecki et al. | (Ba, Sr) TiO 3 dielectrics for future stacked-capacitor DRAM | |
Kamiyama et al. | Ultrathin tantalum oxide capacitor dielectric layers fabricated using rapid thermal nitridation prior to low pressure chemical vapor deposition | |
US5874364A (en) | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same | |
US6218256B1 (en) | Electrode and capacitor structure for a semiconductor device and associated methods of manufacture | |
US6930013B2 (en) | Method of forming a capacitor of an integrated circuit device | |
US7923357B2 (en) | Method for forming poly-silicon film | |
US20090289327A1 (en) | Capacitor insulating film and method for forming the same, and capacitor and semiconductor device | |
US6177305B1 (en) | Fabrication of metal-insulator-metal capacitive structures | |
US20020047146A1 (en) | Ferroelectric memory device and manufacturing method thereof | |
US11670671B2 (en) | Precision capacitor | |
JP7440372B2 (en) | Formation method of oxide semiconductor film and electronic component | |
Henkel et al. | Atomic layer-deposited platinum in high-k/metal gate stacks | |
Sone et al. | Low temperature deposition of (Ba, Sr) TiO3 films by electron cyclotron resonance plasma chemical vapor deposition | |
KR20040047704A (en) | Semiconductor Structure, Semiconductor device, and Method and Apparatus for Manufacturing The Same | |
JPS63175418A (en) | Doped polycrystalline silicon layer for semiconductor device | |
JP7051617B2 (en) | Manufacturing method of semiconductor device | |
US6770561B2 (en) | Method for depositing metal film through chemical vapor deposition process | |
US11569342B2 (en) | Precision capacitor | |
CN109891559B (en) | Method for manufacturing semiconductor device | |
JPH0574763A (en) | Formation of gate insulating film | |
US20220367604A1 (en) | Method and system for forming metal-insulator-metal capacitors | |
JP5608315B2 (en) | Capacitor electrode and manufacturing method thereof, capacitor | |
US10879064B2 (en) | Method for manufacturing semiconductor device and film forming apparatus | |
Weber et al. | Improving cmos performance by AVD® grown high-k dielectrics and advanced metal electrodes | |
Lee et al. | Amorphous to Polycrystalline Phase Transition in La2O3 Films Grown on a Silicon Substrate Forming Si‐Doped La2O3 Films |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230607 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230607 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7440372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |