JP2022019507A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2022019507A JP2022019507A JP2020219345A JP2020219345A JP2022019507A JP 2022019507 A JP2022019507 A JP 2022019507A JP 2020219345 A JP2020219345 A JP 2020219345A JP 2020219345 A JP2020219345 A JP 2020219345A JP 2022019507 A JP2022019507 A JP 2022019507A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- circuit
- bias
- dispersion
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現する。【解決手段】本開示の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路である増幅回路12と、増幅回路12に与えるバイアスを出力するバイアス回路32と、増幅回路12から出力される一対の差動信号それぞれに対応して設けられて増幅回路12のゲインの電源電圧依存を調整するディスパージョン回路41および42とを備える。【選択図】図7
Description
本発明は、電力増幅回路に関する。
近年、第5世代移動通信システムへの移行に伴い、消費電力の増加が懸念されている。電力効率の向上を図る高効率化技術として、エンベロープトラッキング(ET:Envelope Tracking)が採用されている。エンベロープトラッキングとは、入力信号の振幅レベルに応じて電力増幅回路の電源電圧を制御する方式である。エンベロープトラッキングにおいて高効率な特性を得るためには、ゲインの電源電圧依存(ゲインディスパージョン:gain dispersion)を最適な依存幅にすることが必要である。ゲインディスパージョンとは、トランジスタに供給される電源電位の変化に対する利得の差を意味する。ゲインディスパージョンを最適な依存幅にする一つの方法としてディスパージョン回路が用いられる。
特許文献1に開示の電力増幅回路には、調整回路を設けている。調整回路は、RF信号の包絡線に応じて制御される電源電圧に基づいて、増幅回路に供給されるバイアス電流の電流量を調整する。これにより、調整回路は、ゲインのレンジを調整する。
また、特許文献2には、エンベロープトラッキング電源回路から可変電源電位が供給され、可変電源電位が低い程、トランジスタのベースに流れるバイアス電流を減少させる、電力増幅回路が記載されている。特許文献2に記載の電力増幅回路は、可変電源電位が低い程、トランジスタの利得が低くなるので、ゲインディスパージョン特性を改善できる。従って、特許文献2に記載の電力増幅回路は、低電源電位時の利得の増加を抑制することができ、高電源電位時と利得を等しくすることができる。
特許文献1および特許文献2に記載の電力増幅回路においては、増幅回路の出力が差動信号である場合のゲインディスパージョンについて考慮されておらず、改善の余地がある。
本発明は、上記に鑑みてなされたものであって、その目的は、増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現できる電力増幅回路を提供することである。
本発明の一側面の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第1および第2のディスパージョン回路とを備える。
本発明の他の側面の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第1および第2のディスパージョン回路と、前記差動増幅回路から出力される一対の差動信号の一方に対応して設けられた第1の抵抗素子と、前記一対の差動信号の他方に対応して設けられた第2の抵抗素子とを有し、前記第1の抵抗素子の抵抗値素子と前記第2の抵抗の抵抗値とは実質的に等しく、前記第1の抵抗の一端と前記第2の抵抗の一端とが接続されており、前記第1の抵抗の他端に前記一対の差動信号の前記一方が印加され、前記第2の抵抗の他端に前記一対の差動信号の前記他方が印加され、前記第1の抵抗の一端と前記第2の抵抗の一端との接続点に、前記第1および第2のディスパージョン回路が接続されている。
本発明によれば、増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現できる。
以下に、本開示の電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能である。第2実施形態以降では第1実施形態と共通の事柄についての記述を適宜省略し、異なる点を中心に説明する。特に、同様の構成による同様の作用効果については説明を適宜省略し、実施形態毎には逐次言及しない。
(送信回路の全体構成)
図1は、第1実施形態の電力増幅回路を含む送信回路の構成を示す図である。送信回路200は、例えば、携帯電話装置等の無線通信端末装置において、音声、データ等の各種信号を基地局へ送信するために用いられる。なお、無線通信端末装置は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
図1は、第1実施形態の電力増幅回路を含む送信回路の構成を示す図である。送信回路200は、例えば、携帯電話装置等の無線通信端末装置において、音声、データ等の各種信号を基地局へ送信するために用いられる。なお、無線通信端末装置は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。
図1に示すように、送信回路200は、ベースバンド回路15と、RF(radio frequency)回路30と、電源回路40と、電力増幅回路100と、フロントエンド回路60と、アンテナ70と、を含む。
ベースバンド回路15は、HSUPA(High Speed Uplink Packet Access)、LTE(Long Term Evolution)等の変調方式に基づいて、音声、データ等の入力信号SINを変調し、変調信号SIQを出力する。変調信号SIQは、振幅および位相をIQ平面上で表したIQ信号(I信号およびQ信号)である。
RF回路30は、ベースバンド回路15から出力される変調信号SIQに基づいて、高周波信号である入力信号RFinを出力する。また、RF回路30は、変調信号SIQに基づいて、変調信号SIQの振幅レベルを検出する。そして、RF回路30は、電力増幅回路100に供給される電源電位Vccが入力信号RFinの振幅レベルに応じたレベルとなるように電源回路40を制御する制御信号SCTRLを、電源回路40に出力する。詳しくは、RF回路30は、電源電位Vccが入力信号RFinの包絡線に応じたレベルとなるように電源回路40を制御する制御信号SCTRLを、電源回路40に出力する。つまり、RF回路30は、エンベロープトラッキングを行うための制御信号SCTRLを、電源回路40に出力する。
なお、RF回路30において、変調信号SIQから入力信号RFinへのダイレクトコンバージョンが行われるのではなく、変調信号SIQが中間周波数(IF:Intermediate Frequency)信号に変換され、IF信号から入力信号RFinが生成されることとしてもよい。
電源回路40は、RF回路30から出力される制御信号SCTRLに応じたレベル、すなわち入力信号RFinの包絡線に応じたレベルの電源電位Vccを生成し、電力増幅回路100に出力する、エンベロープトラッキング電源回路である。電源回路40は、例えば、制御信号SCTRLに応じたレベルの電源電位Vccを入力電位から生成するDC-DCコンバータとリニアアンプにより構成することができる。
なお、電源電位Vccは、入力信号RFinの包絡線に応じて変化する電位である。
電力増幅回路100は、例えば、携帯電話装置等の移動体通信機において、無線周波数の入力信号RFinを増幅し、高周波信号である出力信号RFoutを出力する。入力信号RFinおよび出力信号RFoutの周波数は、例えば数百MHz(メガヘルツ)から数十GHz(ギガヘルツ)程度が例示されるが、本開示はこれに限定されない。
電力増幅回路100は、RF回路30から出力される入力信号RFinの電力を、基地局に送信するために必要なレベルまで増幅する。そして、電力増幅回路100は、増幅後の出力信号RFoutをフロントエンド回路60に出力する。
フロントエンド回路60は、出力信号RFoutに対するフィルタリング、基地局から受信する受信信号とのスイッチング等を行う。フロントエンド回路60から出力される出力信号RFoutは、アンテナ70を介して基地局に送信される。
電力増幅回路100は、1つの基板上に複数の部品(半導体集積回路等)が実装されたハイブリッドIC(モジュールと称しても良い)で実現されても良いが、本開示はこれに限定されない。
(比較例)
次に、各実施形態の理解を容易にするため、比較例の電力増幅回路を説明する。図2は、比較例の電力増幅回を有する路を示す図である。図2に示す電力増幅回路100は、整合回路1と、増幅回路11と、第1のトランス21と、増幅回路12と、第2のトランス22とを有する。入力端子10には、入力信号RFinが入力される。整合回路1は、入力端子10と増幅回路11との間に設けられている。整合回路1は、増幅回路11の入力側に設けられている。
次に、各実施形態の理解を容易にするため、比較例の電力増幅回路を説明する。図2は、比較例の電力増幅回を有する路を示す図である。図2に示す電力増幅回路100は、整合回路1と、増幅回路11と、第1のトランス21と、増幅回路12と、第2のトランス22とを有する。入力端子10には、入力信号RFinが入力される。整合回路1は、入力端子10と増幅回路11との間に設けられている。整合回路1は、増幅回路11の入力側に設けられている。
トランス21は、増幅回路11と増幅回路12との間に設けられている。増幅回路11はドライブ段の増幅回路であり、増幅回路12はパワー段の増幅回路である。トランス21は、増幅回路11の出力側に設けられている。トランス21は、増幅回路12の入力側に設けられている。増幅回路11の出力には、トランス21の入力側の巻線の一端が接続されている。トランス21の入力側の巻線の他端は、インダクタ5を介して電源電位Vccに接続されている。
トランス21の出力側の巻線は、増幅回路12の入力側に接続されている。増幅回路12は、差動増幅回路を構成する増幅回路12aおよび12bを有する。増幅回路12aおよび12bから出力される差動信号は、トランス22に入力される。トランス22は、増幅回路12と出力端子20との間に設けられている。トランス22は、増幅回路12の出力側に設けられている。トランス22の一次側の巻線の中点P22は、電源電位Vccに接続されている。トランス22の二次側の巻線の一端は、出力端子20に接続されている。トランス22の二次側の他端は、基準電位と接続されている。出力端子20から出力される出力信号RFoutは、電力増幅回路100の出力となる。
ところで、増幅回路11には、バイアス回路31が接続されている。バイアス回路31は、増幅回路11に与えるバイアスを出力する。バイアス回路31から出力されるバイアスは、増幅回路11に入力される。増幅回路12には、バイアス回路32が接続されている。バイアス回路32は、増幅回路12に与えるバイアスを出力する。バイアス回路32から出力されるバイアスは、差動増幅回路を構成する増幅回路12a、12bにそれぞれ入力される。
電力増幅回路100は、ディスパージョン回路4を有する。電力増幅回路100には、増幅回路12の出力側に単一のディスパージョン回路4が設けられている。増幅回路12の出力である差動信号について、ディスパージョン回路4は1つだけ設けられている。ディスパージョン回路4は、増幅回路12から出力される一対の差動信号の一方に基づいて、増幅回路12に供給するバイアスを制御する。このため、増幅回路12の出力である差動信号について、差動信号波形の対称性を保つことが難しい。
(ディスパージョン回路およびバイアス回路)
図3は、ディスパージョン回路4およびバイアス回路32の構成例を示す図である。バイアス回路32は、ディスパージョン回路4の出力に基づいて、出力するバイアスを変動させる。つまり、ディスパージョン回路4およびバイアス回路32は、増幅回路12に与えるバイアスを制御する。
図3は、ディスパージョン回路4およびバイアス回路32の構成例を示す図である。バイアス回路32は、ディスパージョン回路4の出力に基づいて、出力するバイアスを変動させる。つまり、ディスパージョン回路4およびバイアス回路32は、増幅回路12に与えるバイアスを制御する。
図3において、バイアス回路32に着目すると、バイアス回路32は、抵抗素子131と、トランジスタ132、133および135と、キャパシタ134と、を含む。
抵抗素子131の一端には、一例として、一定のバイアス電流Ibiasが入力される。抵抗素子131の他端は、トランジスタ132のコレクタおよびベースに電気的に接続されている。なお、抵抗素子131にバイアス電圧が入力されても良い。
トランジスタ132のコレクタとベースとは、電気的に接続されている。つまり、トランジスタ132は、ダイオード接続されている。トランジスタ132のエミッタは、トランジスタ133のコレクタおよびベースに電気的に接続されている。
トランジスタ133のコレクタとベースとは、電気的に接続されている。つまり、トランジスタ133は、ダイオード接続されている。トランジスタ133のエミッタは、基準電位に電気的に接続されている。
キャパシタ134の一端は、トランジスタ132のコレクタおよびベースに電気的に接続されている。キャパシタ134の他端は、基準電位に電気的に接続されている。キャパシタ134は、トランジスタ132および133の電圧、つまり、ダイオード2個分の電圧を安定させる。
トランジスタ135のコレクタは、一定の電源電位Vbatに電気的に接続されている。トランジスタ135のベースは、キャパシタ134の一端に電気的に接続されている。トランジスタ135のベースには、一定のバイアス電流が入力される。トランジスタ135のエミッタは、増幅回路12に接続されている。トランジスタ135は、一定の電流Ief_pwrを増幅回路12に出力する。
また、図3において、ディスパージョン回路4に着目すると、ディスパージョン回路4は、トランジスタQdと、抵抗素子Rd_b、Rd_cおよびRd_eと、を含む。抵抗素子Rd_b、Rd_cおよびRd_eは、配線抵抗であっても良い。
トランジスタQdは、そのエミッタとベースとがヘテロ接合を形成するヘテロ接合バイポーラトランジスタであり、エミッタのバンドギャップエネルギーは、ベースのバンドギャップエネルギーより大きい。
抵抗素子Rd_bの一端は、バイアス回路32のトランジスタ135のベースおよびキャパシタ134の一端に電気的に接続されている。抵抗素子Rd_bの他端は、トランジスタQdのベースに電気的に接続されている。
抵抗素子Rd_cの一端には、エンベロープトラッキング電源電位である電源電位Vccが入力される。抵抗素子Rd_cの他端は、トランジスタQdのコレクタに電気的に接続されている。
抵抗素子Rd_eの一端は、トランジスタQdのエミッタに電気的に接続されている。抵抗素子Rd_eの他端は、増幅回路12に電気的に接続される。なお、抵抗素子Rd_eは、設けられていなくても良い。つまり、トランジスタQdのエミッタが、抵抗素子Rbの一端に直接接続されても良い。
抵抗素子Rd_bの一端の電位は、キャパシタ134の電位(定電位)である。抵抗素子Rd_cの一端の電位は、エンベロープトラッキング電源電位である電源電位Vccである。従って、トランジスタQdの動作は、電源電位Vccに応じて変化する。
バイアス電流Ibは、トランジスタ135のエミッタ電流である電流Ief_pwrと、トランジスタQdのエミッタ電流である電流Id_eと、の和である。つまり、Ib=Ief_pwr+Id_eである。従って、電流Ief_pwrおよび電流Id_eの各々は、増幅回路12内のトランジスタのバイアスポイントの調整に寄与している。
ディスパージョン回路4は、電源電位Vccに応じた電流Id_eを、抵抗素子Rd_eを介して増幅回路12に出力することにより、バイアス電流を調整する。
本開示では、電源電位Vccの下限電位を、第1電位と称する。電源電位Vccの上限電位を、第2電位と称する。第1電位は、1.0V程度が例示されるが、本開示はこれに限定されない。第2電位は、5.5V程度が例示されるが、本開示はこれに限定されない。
トランジスタQdは、ヘテロ接合バイポーラトランジスタである。このため、トランジスタQdは、電源電位Vccが第1電位より高く第3電位(閾値電位)を境に、異なる挙動を示す。第3電位は、3V程度が例示されるが、本開示はこれに限定されない。
トランジスタQdは、電源電位Vccが第3電位より高い範囲では、エミッタフォロワ回路として動作する。一方、トランジスタQdは、電源電位Vccが第3電位以下の範囲では、2つのPN接合ダイオード(ベース-コレクタ間のPN接合、および、ベース-エミッタ間のPN接合)として動作する。
本開示では、バイアス回路32から抵抗素子Rbを介して増幅回路12内のトランジスタQxのベースに電流が流れる経路を、第1電流経路と称する。トランジスタ135のエミッタは、第1電流経路を介して、増幅回路12内のトランジスタQxのベースに電気的に接続されている。トランジスタQdのエミッタは、抵抗素子Rd_eを介して、第1電流経路に電気的に接続されている。
また、バイアス回路32から、抵抗素子Rd_b、トランジスタQdのベース-コレクタ間のPN接合、および、抵抗素子Rd_cを介して、接続点P11に電流が流れる経路を、第2電流経路と称する。トランジスタ135のベースは、抵抗素子Rd_bを介して第2電流経路に接続している。
また、接続点P11から、抵抗素子Rd_c、トランジスタQdのコレクタ-エミッタ間、抵抗素子Rd_e、および、抵抗素子Rbを介して、増幅回路12内のトランジスタQxのベースに電流が流れる経路を、第3電流経路と称する。
(トランジスタがエミッタフォロワ回路として動作する場合)
トランジスタQdがエミッタフォロワ回路として動作する場合について、説明する。この場合、バイアス回路32から第1電流経路を介してトランジスタQxのベースに電流Ief_pwrが流れる。それとともに、接続点P11から第3電流経路を介して、トランジスタQxのベースに電流Id_eが流れる。このとき、電流Id_bは、無視できる程に少ないため、電流Id_eは、電流Id_cに等しくなる。つまり、Id_e≒Id_cである。
トランジスタQdがエミッタフォロワ回路として動作する場合について、説明する。この場合、バイアス回路32から第1電流経路を介してトランジスタQxのベースに電流Ief_pwrが流れる。それとともに、接続点P11から第3電流経路を介して、トランジスタQxのベースに電流Id_eが流れる。このとき、電流Id_bは、無視できる程に少ないため、電流Id_eは、電流Id_cに等しくなる。つまり、Id_e≒Id_cである。
(トランジスタが2つのPN接合ダイオードとして動作する場合)
トランジスタQdが2つのPN接合ダイオードとして動作する場合について、説明する。この場合、バイアス回路32から第2電流経路を介して、接続点P11に電流が流れる。これは、トランジスタQdのベース-コレクタ間のPN接合のオン電圧がベース-エミッタ間のPN接合のオン電圧より低いので、トランジスタQdのベース-コレクタ間に優先的に電流が流れるからである。このとき、電流Id_cが流れる方向は、図3に示す矢印の方向とは逆方向である。
トランジスタQdが2つのPN接合ダイオードとして動作する場合について、説明する。この場合、バイアス回路32から第2電流経路を介して、接続点P11に電流が流れる。これは、トランジスタQdのベース-コレクタ間のPN接合のオン電圧がベース-エミッタ間のPN接合のオン電圧より低いので、トランジスタQdのベース-コレクタ間に優先的に電流が流れるからである。このとき、電流Id_cが流れる方向は、図3に示す矢印の方向とは逆方向である。
ディスパージョン回路4は、電源電位Vccが低い程、バイアス回路32から第2の電流経路を介して接続点P11に流れる方向(逆方向)に、電流Id_cを増大させる。換言すると、ディスパージョン回路4は、電源電位Vccが低い程、電流Id_bが第2の電流経路を介して接続点P11に流れる方向(逆方向)に、電流Id_cとして流れるため、トランジスタ135のベースに流れる電流を減少させる。つまり、ディスパージョン回路4は、電源電位Vccが低い程、トランジスタ135のベース電流が減少し、電流Ief_pwrが減少するのでバイアス電流Ibも減少する。
従って、トランジスタQxのコレクタ電流Iccも減少する。これにより、ディスパージョン回路4は、電源電位Vccが第3電位以下の範囲にある場合に、トランジスタQxの利得を下げることができる。例えば、ディスパージョン回路4は、電源電位Vccが下限電位である第1電位の場合のトランジスタQxの利得(ゲイン)を、トランジスタQxの最高出力時に効率が最大になるときの利得よりも下げることができる。これにより、ディスパージョン回路4は、電力増幅回路のゲインディスパージョン特性を改善できる。すなわち、ディスパージョン回路4は、増幅回路12のゲインの電源電圧依存を調整する。
(バイアス回路の他の例)
図4は、ディスパージョン回路およびバイアス回路の他の構成例を示す図である。図4は、図3中のバイアス回路32を他のバイアス回路32aに置き換えた図である。バイアス回路32aは、フィードバック型のバイアス回路である。バイアス回路32aは、トランジスタ132aと、抵抗136とを有する。抵抗136の一端は、トランジスタ135のエミッタに接続されている。抵抗136の他端は、トランジスタ132aのベースに接続されている。トランジスタ132aのコレクタはトランジスタ135のベースに接続されている。トランジスタ132aのエミッタは基準電位に接続されている。バイアス回路32aのその他の構成は、図3を参照して説明したバイアス回路32と同様である。
図4は、ディスパージョン回路およびバイアス回路の他の構成例を示す図である。図4は、図3中のバイアス回路32を他のバイアス回路32aに置き換えた図である。バイアス回路32aは、フィードバック型のバイアス回路である。バイアス回路32aは、トランジスタ132aと、抵抗136とを有する。抵抗136の一端は、トランジスタ135のエミッタに接続されている。抵抗136の他端は、トランジスタ132aのベースに接続されている。トランジスタ132aのコレクタはトランジスタ135のベースに接続されている。トランジスタ132aのエミッタは基準電位に接続されている。バイアス回路32aのその他の構成は、図3を参照して説明したバイアス回路32と同様である。
バイアス回路32aの動作について説明する。トランジスタ135のエミッタから出力される電流Ief_pwrは、増幅回路12に入力される。また、電流Ief_pwrの一部は、抵抗136側に流れる。このため、トランジスタ132aは、常にオンの状態になる。
電流Ief_pwrが増加すると、抵抗136に流れる電流が増加する。これにより、トランジスタ132aのベースへの電流が増加するように作用する。すると、バイアス電流Ibiasのうち、トランジスタ135側に流れる電流が増加するように作用する。したがって、トランジスタ135のベース-エミッタ間の電圧が減少するため、電流Ief_pwrを減少させるように作用する。
一方、電流Ief_pwrが減少すると、抵抗136に流れる電流が減少する。これにより、トランジスタ132aのベースへの電流が増加するように作用する。すると、バイアス電流Ibiasのうち、トランジスタ135側に流れる電流が減少するように作用する。したがって、トランジスタ135のベース-エミッタ間の電圧が増加するため、電流Ief_pwrを増加させるように作用する。
以上のように、トランジスタ132aおよび抵抗136は、電流Ief_pwrの一部をフィードバックするフィードバック回路となる。すなわち、図4のバイアス回路32aは、電流Ief_pwrの一部をフィードバックするフィードバック回路を有している。このフィードバック回路において、トランジスタ132aのオン状態を制御することにより、バイアス回路32aから増幅回路12に供給するバイアス電流を一定に保つことができる。つまり、バイアスの一部をフィードバックすることによって、電力増幅回路に与えるバイアスを一定に保つことができる。このため、電力増幅回路の利得の線形性を良好に保つことができる。
(ディスパージョン回路の動作特性)
図5および図6は、ディスパージョン回路4の動作特性を説明する図である。図5は、バイアス電流Ibiasに対する電源電位Vcc-コレクタ電流Icc特性を示す。図5において、横軸は電源電位Vccを示し、縦軸はコレクタ電流Iccを示す。
図5および図6は、ディスパージョン回路4の動作特性を説明する図である。図5は、バイアス電流Ibiasに対する電源電位Vcc-コレクタ電流Icc特性を示す。図5において、横軸は電源電位Vccを示し、縦軸はコレクタ電流Iccを示す。
図5において、一点鎖線DL1からDL4はディスパージョン回路4が接続されていない場合の動作特性を示し、実線SL1からSL4はディスパージョン回路4が接続されている場合の動作特性を示す。一点鎖線DL1および実線SL1はバイアス電流Ibiasが同じ値で高い状態に対応し、一点鎖線DL4および実線SL4はバイアス電流Ibiasが同じ値で低い状態に対応する。図5に示すように、ディスパージョン回路4が接続されていない一点鎖線DL1からDL4の動作特性に着目すると、各バイアス電流Ibiasの値において、電源電位Vccが低下すると、コレクタ電流Iccはほぼ一定であるかまたは緩やかに減少する。
これに対し、ディスパージョン回路4が接続されている実線SL1からSL4の各バイアス電流Ibiasの値に着目すると、電源電位Vccの値が比較的高い状態では、実線SL1からSL4は一点鎖線DL1からDL4とほぼ一致する。このため、電源電位Vccの値が比較的高い状態では、ディスパージョン回路4が接続されていない場合と同様の動作特性になる。一方、電源電位Vccの値が比較的低い状態では、ディスパージョン回路4がバイアス回路32から電流を引き抜き、コレクタ電流Iccを低下させるように動作する。本例では、電源電位Vccが低下すると、実線SL1からSL4で示す動作特性は直線的に低下し、一点鎖線DL1からDL4で示す動作特性に比べてコレクタ電流Iccが大きく低下する。このように、ディスパージョン回路4が接続されている場合、コレクタ電流Iccの変化する範囲が図5中の下側にシフトする。上述したように、電源電位Vccの値が上昇すると、ディスパージョン回路4がバイアス回路32から引き抜く電流量が低下する。このため、電源電位Vccの値が比較的高い状態では、上述したように、実線SL1からSL4で示す動作特性は、一点鎖線DL1からDL4で示す動作特性と同様になる。ここで、一点鎖線DL2および実線SL2に着目する。一点鎖線DL2および実線SL2は、電源電位Vccに関して、複数の区間、例えば4つの区間M1、M2、M3およびM4に分けることができる。4つの区間M1、M2、M3およびM4のうち、区間M1は電源電位が最も高い区間である。4つの区間M1、M2、M3およびM4のうち、区間M5は電源電位が最も低い区間である。各区間M1、M2、M3およびM4における電源電位Vccに対する利得の変動の例について、図6を参照して説明する。なお、利得(ゲイン)はコレクタ電流Iccに比例して増減する。
図6は、電力に対する利得の特性を示す図である。図6において、横軸は出力電力を示し、縦軸は利得(ゲイン)を示す。図6において、一点鎖線は図5中の各区間M1からM4について、ディスパージョン回路4が接続されていない場合の動作特性を示す。図6において、実線はディスパージョン回路4が接続されている場合の動作特性を示す。
図6に示すように、ディスパージョン回路4が接続されていない場合、図5中の区間M1からM4に対応する各動作特性は、一点鎖線で示すように、出力電力が大きくなると利得が急激に低下する。ディスパージョン回路4が接続されていない場合、区間M1から区間M4に対応する各動作特性において、利得が変化する範囲は矢印Y1で示す幅である。
これに対し、ディスパージョン回路4が接続されている場合、図5中の区間M1から区間M4に対応する各動作特性は、実線で示すように利得が低下する。特に、図5中の区間M4に対応する動作特性において利得が大きく低下する。ディスパージョン回路4が接続されている場合、区間M1から区間M4に対応する各動作特性において、利得が変化する範囲は矢印Y2で示す幅である。つまり、ディスパージョン回路4が接続されている場合、利得が変化する範囲は矢印Y2のように、より広い幅になる。したがって、バイアス回路32にディスパージョン回路4を接続することにより、利得が変化する範囲を拡げることができる。図5中の他の実線SL1および一点鎖線DL1、実線SL3および一点鎖線DL3、実線SL4および一点鎖線DL4についても同様に、複数の区間に分けることができる。そして、バイアス回路32にディスパージョン回路4を接続することにより、図6に示すように、各区間に対応する動作特性において利得が変化する範囲を拡げることができる。
図2に示す比較例の電力増幅回路100は、増幅回路11にディスパージョン回路4が接続されている。このため、増幅回路11が差動増幅回路である場合に、配線長の相違などによって非対称な配置になり、差動増幅回路の対称性を保てないことがある。
以下、本開示の電力増幅回路について説明する。本開示の電力増幅回路は、差動増幅回路を構成する増幅回路それぞれに対応するゲインディスパージョン回路を備える。
(第1実施形態)
[回路構成]
図7は、第1実施形態による電力増幅回路100Aの例を示す図である。図7に示す電力増幅回路100Aは、例えば、携帯電話等の移動体通信機に搭載され、入力信号RFinの電力を基地局に送信するために必要なレベルまで増幅し、これを出力信号RFoutとして出力する。入力信号RFinは、例えば、RFIC(Radio Frequency Integrated Circuit)等により所定の通信方式に応じて変調された無線周波数(RF:Radio Frequency)信号である。入力信号RFinの通信規格は、例えば2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)-FDD(Frequency Division Duplex)、LTE-TDD(Time Division Duplex)、LTE-Advanced、又はLTE-Advanced Pro等を含み、周波数は、例えば数百MHz~数十GHz程度である。なお、入力信号RFinの通信規格および周波数はこれらに限られない。
[回路構成]
図7は、第1実施形態による電力増幅回路100Aの例を示す図である。図7に示す電力増幅回路100Aは、例えば、携帯電話等の移動体通信機に搭載され、入力信号RFinの電力を基地局に送信するために必要なレベルまで増幅し、これを出力信号RFoutとして出力する。入力信号RFinは、例えば、RFIC(Radio Frequency Integrated Circuit)等により所定の通信方式に応じて変調された無線周波数(RF:Radio Frequency)信号である。入力信号RFinの通信規格は、例えば2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)-FDD(Frequency Division Duplex)、LTE-TDD(Time Division Duplex)、LTE-Advanced、又はLTE-Advanced Pro等を含み、周波数は、例えば数百MHz~数十GHz程度である。なお、入力信号RFinの通信規格および周波数はこれらに限られない。
図7に示す電力増幅回路100Aは、第1増幅回路である初段(ドライブ段)の増幅回路11と、第2増幅回路である後段(パワー段)の増幅回路12とを有する。また、電力増幅回路100Aは、増幅回路11の入力側に整合回路1、増幅回路11と増幅回路12との間に第1トランスであるトランス21、増幅回路12の出力側に第2トランスであるトランス22、をそれぞれ有する。さらに、電力増幅回路100Aは、インダクタ5を備える。
整合回路(MN:Matching Network)1は、入力端子10に入力される入力信号RFinを入力とする。整合回路1は、前段に設けられる回路(不図示)と増幅回路11とのインピーダンスを整合させる。
増幅回路11、増幅回路12は、それぞれ、入力される信号を増幅して出力する。増幅回路11、増幅回路12は、それぞれ、例えば、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のトランジスタにより構成される。なお、増幅回路11、増幅回路12は、HBTの代わりに電界効果トランジスタ(MOSFET:Metal-oxide-semiconductor Field-Effect Transistor)により構成されてもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。
電力増幅回路100Aは、バイアス回路31と、バイアス回路32とを備える。バイアス回路31は、増幅回路11にバイアスを供給する。バイアス回路32は、増幅回路12にバイアスを供給する。
増幅回路11の出力は、トランス21の一次巻線の一端に接続されている。トランス21の一次巻線の他端は、インダクタ5を介して電源電圧VCCに接続されている。電源電圧VCCは、RF信号の包絡線に応じて制御された電源電圧である。電力増幅回路100は、いわゆるエンベロープトラッキングによって変動する電源電圧によって動作する。トランス21の一次巻線とトランス21の二次巻線とは電磁結合しており、一次巻線側の信号を二次巻線側に伝達する。
トランス22の一次巻線の中点(センタータップ)は、電源電圧VCCに接続されている。トランス22の二次巻線の一端は、出力端子20に接続されている。トランス22の一次巻線とトランス22の二次巻線とは、電磁結合しており、一次巻線側の信号を二次巻線側に伝達する。
電力増幅回路100Aは、第1のディスパージョン回路であるディスパージョン回路41と、第2のディスパージョン回路であるディスパージョン回路42とを有する。ディスパージョン回路41、42は、増幅回路12の出力である、一対の差動信号それぞれに対応して設けられている。ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。ディスパージョン回路41および42は、増幅回路12のゲインの電源電圧依存を調整する。
[動作]
入力端子10に入力される入力信号RFinは、整合回路1を介して増幅回路11に入力される。増幅回路11は、入力される信号を増幅して出力する。増幅回路11の出力信号はシングルエンド信号である。増幅回路11の出力信号は、トランス21の一次巻線に一端に、入力される。
入力端子10に入力される入力信号RFinは、整合回路1を介して増幅回路11に入力される。増幅回路11は、入力される信号を増幅して出力する。増幅回路11の出力信号はシングルエンド信号である。増幅回路11の出力信号は、トランス21の一次巻線に一端に、入力される。
トランス21の二次巻線側の信号は、増幅回路12に入力される。増幅回路12は、トランス21を介して入力された信号を増幅する。増幅回路12は、増幅した信号を一対の差動信号として出力する。増幅回路12から出力される一対の差動信号は、トランス22の一次巻線側に入力される。トランス22の二次巻線側から出力端子20に、シングルエンド信号である出力信号RFoutが出力される。
バイアス回路31は、増幅回路11のベース又はゲートにバイアス(すなわち、バイアス電流またはバイアス電圧)を供給する。バイアス回路32は、増幅回路12を構成する増幅回路12a、12bにバイアス(すなわち、バイアス電流またはバイアス電圧)を供給する。ディスパージョン回路41および42は、増幅回路12から出力される一対の差動信号に基づいて、増幅回路12に供給するバイアスを制御する。これにより、ディスパージョン回路41および42によって制御されたバイアスが増幅回路12に供給される。
次に、図7中のバイアス回路、ディスパージョン回路の構成例について説明する。図8は、図7中のバイアス回路、ディスパージョン回路の構成例を示す図である。図8において、バイアス回路320は、図7中のバイアス回路32に相当する。バイアス回路320は、図3中のトランジスタ135に相当するトランジスタ135a、135bを有する。トランジスタ135a、135bは、ベースが共通である。トランジスタ135aのエミッタは、増幅回路12aに接続されている。トランジスタ135bのエミッタは、増幅回路12bに接続されている。
また、図8において、ディスパージョン回路412は、図7中のディスパージョン回路41および42に相当する。つまり、ディスパージョン回路412は、2つのディスパージョン回路41および42としての機能を有する。ディスパージョン回路412は、トランジスタQdに相当するトランジスタQda、Qdbを有する。トランジスタQda、Qdbは、ベースが共通である。ディスパージョン回路412は、図3中の抵抗素子Rd_cに相当する抵抗素子Rd_caおよび抵抗素子Rd_cbを有する。抵抗素子Rd_caは例えば10kΩである。抵抗素子Rd_cbは例えば10kΩである。
図8において、差動増幅回路を構成する増幅回路12aと増幅回路12bとは、同様の構成を有する。図8中の増幅回路12aは、図7中の増幅回路12aに相当する。図8中の増幅回路12bは、図7中の増幅回路12bに相当する。
図8において、増幅回路12aは、抵抗素子Rba、トランジスタQxaを有する。図8中の抵抗素子Rbaは、図3中の抵抗素子Rbに相当する。図8中のトランジスタQxaは、図3中のトランジスタQxに相当する。トランジスタQxaのコレクタは、ディスパージョン回路412の抵抗素子Rd_caを介して、トランジスタQdaのコレクタに接続される。
また、増幅回路12aは、キャパシタC1aと、キャパシタC2aと、インダクタL1aと、ダイオード群D1aおよびD2aと、を有する。キャパシタC1aは、増幅回路12aの入力段に設けられ、直流をカットする。キャパシタC2aの一端とインダクタL1aの一端とは直列接続される。キャパシタC2aの他端はトランジスタQxaのコレクタに接続される。インダクタL1aの他端は基準電位に接続される。ダイオード群D1a、D2aは、直列接続された複数のダイオードである。ダイオード群D1aは、例えば2個のダイオードが直列接続された構成である。ダイオード群D2aは、例えば10個のダイオードが直列接続された構成である。ダイオード群D1aのアノード側は、基準電位に接続される。ダイオード群D2aのカソード側は、基準電位に接続される。
図8において、増幅回路12bは、抵抗素子Rbb、トランジスタQxbを有する。図8中の抵抗素子Rbbは、図3中の抵抗素子Rbに相当する。図8中のトランジスタQxbは、図3中のトランジスタQxに相当する。トランジスタQxbのコレクタは、ディスパージョン回路412の抵抗素子Rd_cbを介して、トランジスタQdbのコレクタに接続される。
また、増幅回路12bは、キャパシタC1bと、キャパシタC2bと、インダクタL1bと、ダイオード群D1bおよびD2bと、を有する。キャパシタC1bは、増幅回路12bの入力段に設けられ、直流をカットする。キャパシタC2bの一端とインダクタL1bの一端とは直列接続される。キャパシタC2bの他端はトランジスタQxbのコレクタに接続される。インダクタL1bの他端は基準電位に接続される。ダイオード群D1b、D2bは、直列接続された複数のダイオードである。ダイオード群D1bは、例えば2個のダイオードが直列接続された構成である。ダイオード群D2bは、例えば10個のダイオードが直列接続された構成である。ダイオード群D1bのアノード側は、基準電位に接続される。ダイオード群D2bのカソード側は、基準電位に接続される。
以上の構成において、増幅回路12aのトランジスタQxaと増幅回路12bのトランジスタQxbとは互いに独立して動作して差動信号を出力する。このため、差動信号の対称性が維持される。
以上のように構成されたバイアス回路320およびディスパージョン回路412の動作は、図3を参照して説明したバイアス回路32およびディスパージョン回路4の動作と同様である。
図2を参照して説明した比較例の電力増幅回路100においては、差動増幅回路である増幅回路12に対して単一のディスパージョン回路4が設けられている。ディスパージョン回路4は、増幅回路12から出力される一対の差動信号の一方に基づいて、増幅回路12に供給するバイアスを制御する。このため、増幅回路12の出力である差動信号について、差動信号波形の対称性を保つことが難しい。これに対し、図7に示す第1実施形態による電力増幅回路100Aは、一対の差動信号それぞれに対応する、ディスパージョン回路41、ディスパージョン回路42を有する。このため、増幅回路12の出力である差動信号について、差動信号波形の対称性を保つことができる。したがって、電力増幅回路の出力が差動信号である場合においても、適切なゲインディスパージョン特性を実現できる。
(第2実施形態)
図9は、第2実施形態による電力増幅回路100Bの例を示す図である。図9に示すように、第2実施形態の電力増幅回路100Bは、図7を参照して説明した第1実施形態による電力増幅回路100Aとは異なり、ディスパージョン回路41およびディスパージョン回路42が、ドライブ段のバイアス回路31に接続されている。これにより、増幅回路11に供給するバイアスを制御する。つまり、電力増幅回路100Bは、差動増幅回路である増幅回路12の前段に設けられた他の増幅回路11をさらに備えており、バイアス回路31は他の増幅回路11にバイアスを与える。
図9は、第2実施形態による電力増幅回路100Bの例を示す図である。図9に示すように、第2実施形態の電力増幅回路100Bは、図7を参照して説明した第1実施形態による電力増幅回路100Aとは異なり、ディスパージョン回路41およびディスパージョン回路42が、ドライブ段のバイアス回路31に接続されている。これにより、増幅回路11に供給するバイアスを制御する。つまり、電力増幅回路100Bは、差動増幅回路である増幅回路12の前段に設けられた他の増幅回路11をさらに備えており、バイアス回路31は他の増幅回路11にバイアスを与える。
また、ディスパージョン回路41の出力とディスパージョン回路42の出力とは、接続点P44において合成された後、バイアス回路31に入力される。増幅回路12の出力である差動信号をバイアス回路31に入力する前に合成することにより、RF成分を除去できる。RF成分を除去することにより、直流成分だけを取り出してバイアス回路31に入力することができる。また、ドライブ段の増幅回路11にバイアス回路31の出力を入力することにより、線形性の変動を抑えることができる。
第2実施形態による電力増幅回路100Bは、増幅回路12から出力される一対の差動信号それぞれに対応する、ディスパージョン回路41、ディスパージョン回路42を有する。このため、増幅回路12の出力である差動信号について、差動信号波形の対称性を保つことができる。したがって、電力増幅回路の出力が差動信号である場合においても、適切なゲインディスパージョン特性を実現できる。
(第3実施形態)
図10は、第3実施形態による電力増幅回路100Cの例を示す図である。図10に示すように、第3実施形態の電力増幅回路100Cは、第1実施形態と同様に、第1のディスパージョン回路であるディスパージョン回路41と、第2のディスパージョン回路であるディスパージョン回路42とを有する。ディスパージョン回路41、42は、増幅回路12の出力である、一対の差動信号それぞれに対応して設けられている。ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。バイアス回路32は増幅回路12にバイアスを与える。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。
図10は、第3実施形態による電力増幅回路100Cの例を示す図である。図10に示すように、第3実施形態の電力増幅回路100Cは、第1実施形態と同様に、第1のディスパージョン回路であるディスパージョン回路41と、第2のディスパージョン回路であるディスパージョン回路42とを有する。ディスパージョン回路41、42は、増幅回路12の出力である、一対の差動信号それぞれに対応して設けられている。ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。バイアス回路32は増幅回路12にバイアスを与える。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。
電力増幅回路100Cは、トランス22の一次側に、一対の差動信号の一方に対応して設けられた第1の抵抗素子R1と、一対の差動信号の他方に対応して設けられた第2の抵抗素子R2とを有する。第1の抵抗素子R1の一端と第2の抵抗素子R2の一端とは接続点Prにおいて接続されている。第1の抵抗素子R1の他端は接続点Pr1に接続されている。第1の抵抗素子R1の他端には一対の差動信号の一方が印加される。第2の抵抗素子R2の他端は接続点Pr2に接続されている。第2の抵抗素子R2の他端には一対の差動信号の他方が印加される。
ところで、第1の抵抗素子R1の抵抗値と第2の抵抗素子R2の抵抗値とは実質的に等しい。実質的に等しいとは、抵抗素子R1および抵抗素子R2の製造ばらつきの範囲内で同じ抵抗値であることを意味する。以降の説明についても同様である。抵抗素子R1と抵抗素子R2との抵抗値が実質的に等しいため、接続点Prは、第1の抵抗素子R1と第2の抵抗素子R2とを直列接続した合成抵抗の中点になる。この中点である接続点Prに、第3の抵抗である抵抗素子Rd_cを介して、ディスパージョン回路41、42が接続されているため、ディスパージョン回路41、42は差動信号の対称性に影響を与えない。本開示において、抵抗素子の抵抗値が「実質的に等しい」には、製造ばらつきによる誤差を含んでいても、設計上、影響を与えない範囲も含む。
ここで、第1の抵抗素子R1および第2の抵抗素子R2ならびに抵抗素子Rd_cに着目すると、第1の抵抗素子R1および第2の抵抗素子R2によって信号が合成された後、接続点Prに抵抗素子Rd_cを介してディスパージョン回路41、42が接続されている。このため、図8を参照して説明した回路構成に比べて、トータルの抵抗値を低く抑えることができる。第1の抵抗素子R1の抵抗値および第2の抵抗素子R2の抵抗値は例えば500Ω、抵抗素子Rd_cの抵抗値は例えば5kΩである。
次に、図10中のバイアス回路、ディスパージョン回路の構成例について説明する。図11は、図10中のバイアス回路、ディスパージョン回路の構成例を示す図である。図11において、バイアス回路320は、図7中のバイアス回路32に相当する。バイアス回路320は、図8を参照して説明したバイアス回路320と同様の構成である。トランジスタ135aのエミッタは、増幅回路12aに接続されている。トランジスタ135bのエミッタは、増幅回路12bに接続されている。
また、図11において、ディスパージョン回路421は、図10中のディスパージョン回路41および42に相当する。つまり、ディスパージョン回路421は、2つのディスパージョン回路41および42としての機能を有する。ディスパージョン回路421は、トランジスタQdに相当するトランジスタQda、Qdbを有する。トランジスタQda、Qdbは、ベースが共通である。トランジスタQda、Qdbのコレクタは、抵抗素子Rd_cに接続される。抵抗素子Rd_cは、図3中の抵抗素子Rd_cに相当する。このため、抵抗素子Rd_cは、ディスパージョン回路421の一部とみなすことができる。なお、抵抗素子Rd_cの抵抗値は、例えば5kΩである。
図11において、差動増幅回路を構成する増幅回路12aと増幅回路12bとは、同様の構成を有する。図11中の増幅回路12aは、図10中の増幅回路12aに相当する。図11中の増幅回路12bは、図10中の増幅回路12bに相当する。図11中の増幅回路12a、12bは、図8を参照して説明した増幅回路12a、12bと同様の構成である。
増幅回路12aのトランジスタQxaのコレクタは、第1の抵抗素子R1に接続される。増幅回路12bのトランジスタQxbのコレクタは、第2の抵抗素子R2に接続される。第1の抵抗素子R1の一端と第2の抵抗R2の一端とは接続点Prにおいて接続されている。接続点Prには、抵抗素子Rd_cが接続されている。このように、差動信号について抵抗素子R1およびR2を介してショートさせることにより、トランス22への影響を排除しつつ、同相成分のみをディスパージョン回路のトランジスタQda、Qdbに印加することができる。
上述したように、接続点Prは、第1の抵抗素子R1と第2の抵抗素子R2とを直列接続した合成抵抗の中点である。この中点である接続点Prに、ディスパージョン回路421が接続されているため、ディスパージョン回路421は差動信号の対称性に影響を与えない。
以上のように構成されたバイアス回路320およびディスパージョン回路421の動作は、図3を参照して説明したバイアス回路32およびディスパージョン回路4の動作と同様である。
図10および図11を参照して説明したように、第3実施形態による電力増幅回路100Cでは、出力トランスであるトランス22の一次側の各端子にディスパージョン回路421(41、42)を接続している。トランス22の一次側の各端子に接続した抵抗素子R1、R2により、ディスパージョン回路421との接続前に差動信号を合成する。抵抗素子R1、R2によって差動信号のRF成分を除去することにより、直流成分だけを取り出すことができる。ディスパージョン回路421との接続前に差動信号を合成することにより、ディスパージョン回路421の抵抗素子Rd_cの抵抗値を小さくすることができる。抵抗素子Rd_cの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。抵抗素子R1およびR2を用いて中点を実現することにより、特別なパッドやバンプを設ける必要はなく、実装面積の増大を抑えることができる。
また、中点である接続点Prに接続されることによって、高周波信号と分離されるため、ディスパージョン回路421の一部である抵抗素子Rd_cの抵抗値を下げることができる。抵抗素子Rd_cの抵抗値を下げることにより、図5を参照して説明した実線SL1からSL4の傾きを大きくすることができ、利得が変化する範囲(図6参照)を拡げることができる。
一般に、各増幅段の出力や高周波信号の線路にディスパージョン回路を接続する場合、アイソレーションを確保するためディスパージョン回路の抵抗値を数kΩオーダーにする必要がある。これに対し、本開示のように中点である接続点Prにディスパージョン回路を接続することにより、アイソレーションが確保されるため、抵抗値を数百Ωオーダーまで低減でき、図5を参照して説明した実線SL1からSL4の傾きを大きくすることができる。
(第4実施形態)
図12は、第4実施形態による電力増幅回路100Dの例を示す図である。図12に示すように、第4実施形態の電力増幅回路100Dは、ディスパージョン回路41および42を有する。ディスパージョン回路41および42は、ドライブ段のバイアス回路31に接続されている。ディスパージョン回路41および42により、増幅回路11に供給するバイアスが制御される。つまり、電力増幅回路100Dは、差動増幅回路である増幅回路12の前段に設けられた他の増幅回路11をさらに備えており、バイアス回路31は他の増幅回路11にバイアスを与える。
図12は、第4実施形態による電力増幅回路100Dの例を示す図である。図12に示すように、第4実施形態の電力増幅回路100Dは、ディスパージョン回路41および42を有する。ディスパージョン回路41および42は、ドライブ段のバイアス回路31に接続されている。ディスパージョン回路41および42により、増幅回路11に供給するバイアスが制御される。つまり、電力増幅回路100Dは、差動増幅回路である増幅回路12の前段に設けられた他の増幅回路11をさらに備えており、バイアス回路31は他の増幅回路11にバイアスを与える。
第4実施形態の電力増幅回路100Dは、第3実施形態と同様に、トランス22の一次側に、一対の差動信号の一方に対応して設けられた第1の抵抗素子R1と、一対の差動信号の他方に対応して設けられた第2の抵抗素子R2とを有する。第1の抵抗素子R1と第2の抵抗素子R2とを直列接続した合成抵抗の中点である接続点Prに、第3の抵抗素子である抵抗Rd_cを介して、ディスパージョン回路41、42が接続されている。このため、ディスパージョン回路41、42は差動信号の対称性に影響を与えない。また、第3実施形態の場合と同様に、抵抗素子R1、R2によって差動信号のRF成分を除去し、直流成分だけを取り出すことができる。抵抗素子Rd_cの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。
(第5実施形態)
図13は、第5実施形態による電力増幅回路100Eの例を示す図である。図13に示すように、第5実施形態の電力増幅回路100Eは、増幅回路110と増幅回路12とを有する。増幅回路110と増幅回路12とは、ともに差動増幅回路である。増幅回路110はドライブ段の増幅回路であり、増幅回路12はパワー段の増幅回路である。
図13は、第5実施形態による電力増幅回路100Eの例を示す図である。図13に示すように、第5実施形態の電力増幅回路100Eは、増幅回路110と増幅回路12とを有する。増幅回路110と増幅回路12とは、ともに差動増幅回路である。増幅回路110はドライブ段の増幅回路であり、増幅回路12はパワー段の増幅回路である。
電力増幅回路100Eは、ディスパージョン回路41および42を有する。ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。つまり、差動増幅回路である増幅回路110の後段に設けられた他の増幅回路12を備え、バイアス回路32は増幅回路12にバイアスを与える。
電力増幅回路100Eの整合回路1は、トランス1aを有する。トランス1aの一次側は入力端子10に接続されている。トランス1aの二次側は差動信号となる。トランス1aの二次側は増幅回路110に出力されている。トランス1aの二次側から差動信号が出力される。増幅回路110は、差動増幅回路を構成する増幅回路11aおよび11bを有する。増幅回路11aおよび11bから出力される差動信号は、トランス21に入力される。
トランス21は、増幅回路110と増幅回路12との間に設けられている。トランス21は、増幅回路110の出力側に設けられている。トランス21は、増幅回路12の入力側に設けられている。増幅回路11の出力には、トランス21の入力側の巻線が接続されている。トランス21の入力側の巻線の中点P21は、インダクタ5を介して電源電位Vccに接続されている。
電力増幅回路100Eは、トランス21の一次側に、一対の差動信号の一方に対応して設けられた第1の抵抗R1と、一対の差動信号の他方に対応して設けられた第2の抵抗R2とを有する。第1の抵抗R1の一端と第2の抵抗R2の一端とは接続点Prにおいて接続されている。第1の抵抗R1の他端は接続点Pr1に接続されている。第1の抵抗R1の他端には一対の差動信号の一方が印加される。第2の抵抗R2の他端は接続点Pr2に接続されている。第2の抵抗R2の他端には一対の差動信号の他方が印加される。
第5実施形態においても、第1の抵抗R1の抵抗値と第2の抵抗R2の抵抗値とは実質的に等しい。実質的に等しいとは、抵抗R1および抵抗R2の製造ばらつきの範囲内で同じ抵抗値であることを意味する。抵抗R1と抵抗R2との抵抗値が実質的に等しいため、接続点Prは、第1の抵抗R1と第2の抵抗R2とを直列接続した合成抵抗の中点になる。この中点である接続点Prに、第3の抵抗である抵抗Rd_cを介して、ディスパージョン回路41、42が接続されている。このため、ディスパージョン回路41、42は差動信号の対称性に影響を与えない。また、第3実施形態の場合と同様に、抵抗R1、R2によって差動信号のRF成分を除去し、直流成分だけを取り出すことができる。抵抗Rd_cの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。
(第6実施形態)
図14は、第6実施形態による電力増幅回路100Fの例を示す図である。図14に示すように、第6実施形態の電力増幅回路100Fは、第4実施形態の電力増幅回路100Dと同様に、ディスパージョン回路41および42を有する。ディスパージョン回路41および42は、ドライブ段のバイアス回路31に接続されている。ディスパージョン回路41および42により、増幅回路11に供給するバイアスが制御される。さらに、ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。
図14は、第6実施形態による電力増幅回路100Fの例を示す図である。図14に示すように、第6実施形態の電力増幅回路100Fは、第4実施形態の電力増幅回路100Dと同様に、ディスパージョン回路41および42を有する。ディスパージョン回路41および42は、ドライブ段のバイアス回路31に接続されている。ディスパージョン回路41および42により、増幅回路11に供給するバイアスが制御される。さらに、ディスパージョン回路41および42は、パワー段のバイアス回路32に接続されている。ディスパージョン回路41および42により、増幅回路12に供給するバイアスが制御される。
電力増幅回路100Fは、前記差動増幅回路である増幅回路12の前段に設けられた他の増幅回路11と増幅回路11に対応して設けられた他のバイアス回路31とを備え、バイアス回路32は、増幅回路12にバイアスを与え、バイアス回路31は増幅回路11にバイアスを与える。また、第3実施形態の場合と同様に、抵抗R1、R2によって差動信号のRF成分を除去し、直流成分だけを取り出すことができる。抵抗Rd_cの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。
(バイアス回路に関する変形例)
図15および図16は、バイアス回路の変形例を示す図である。図15は、図8を参照して説明した第1実施形態による電力増幅回路100Aのバイアス回路32をフィードバック型のバイアス回路32bに置き換えた例を示す図である。
図15および図16は、バイアス回路の変形例を示す図である。図15は、図8を参照して説明した第1実施形態による電力増幅回路100Aのバイアス回路32をフィードバック型のバイアス回路32bに置き換えた例を示す図である。
バイアス回路32bは、抵抗136a、136bと、トランジスタ132aとを有する。抵抗136aの一端は、トランジスタ135aのエミッタに接続されている。抵抗136aの他端は、トランジスタ132aのベースに接続されている。抵抗136bの一端は、トランジスタ135bのエミッタに接続されている。抵抗136bの他端は、トランジスタ132aのベースに接続されている。トランジスタ132aのコレクタはトランジスタ135aのベース、および、トランジスタ135bのベースに接続されている。トランジスタ132aのエミッタは基準電位に接続されている。バイアス回路32bのその他の構成は、図5を参照して説明したバイアス回路32aと同様である。
バイアス回路32bは、バイアス回路32aと同様に、トランジスタ135aのエミッタ電流の一部をフィードバックさせてトランジスタ132aのオン状態を制御するフィードバック回路を有する。これにより、バイアス回路32bから増幅回路12aに供給するバイアス電流を一定に保つことができる。また、バイアス回路32bは、バイアス回路32aと同様に、トランジスタ135bのエミッタ電流のエミッタ電流の一部をフィードバックさせてトランジスタ132aのオン状態を制御する。これにより、バイアス回路32bから増幅回路12bに供給するバイアス電流を一定に保つことができる。このため、電力増幅回路100Aの利得の線形性を良好に保つことができる。
図16は、図11を参照して説明した第3の実施形態による電力増幅回路100Cのバイアス回路32をフィードバック型のバイアス回路32bに置き換えた例を示す図である。バイアス回路32bの構成および動作は、図15を参照して説明したバイアス回路32bと同様である。したがって、バイアス回路32bから増幅回路12aおよび増幅回路12bに供給するバイアス電流を一定に保つことができる。このため、電力増幅回路100Cの利得の線形性を良好に保つことができる。
1 整合回路
4、41、42 ディスパージョン回路
5 インダクタ
10 入力端子
11、11a、11b、12、12a、12b、110 増幅回路
20 出力端子
21、22 トランス
31、32、32a、32b バイアス回路
100、100A~100F 電力増幅回路
R1、R2 抵抗
RFin 入力信号
RFout 出力信号
Vcc 電源電圧
4、41、42 ディスパージョン回路
5 インダクタ
10 入力端子
11、11a、11b、12、12a、12b、110 増幅回路
20 出力端子
21、22 トランス
31、32、32a、32b バイアス回路
100、100A~100F 電力増幅回路
R1、R2 抵抗
RFin 入力信号
RFout 出力信号
Vcc 電源電圧
Claims (9)
- 信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第1および第2のディスパージョン回路とを備える電力増幅回路。
- 前記差動増幅回路から出力される一対の差動信号を入力とするトランスを備え、
前記第1および第2のディスパージョン回路は、前記トランスの一次側に接続されている請求項1に記載の電力増幅回路。 - 信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第1および第2のディスパージョン回路と、前記差動増幅回路から出力される一対の差動信号の一方に対応して設けられた第1の抵抗と、前記一対の差動信号の他方に対応して設けられた第2の抵抗とを有し、
前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値とは実質的に等しく、
前記第1の抵抗の一端と前記第2の抵抗の一端とが接続されており、
前記第1の抵抗の他端に前記一対の差動信号の前記一方が印加され、
前記第2の抵抗の他端に前記一対の差動信号の前記他方が印加され、
前記第1の抵抗の一端と前記第2の抵抗の一端との接続点に、前記第1および第2のディスパージョン回路が接続されている電力増幅回路。 - 前記差動増幅回路から出力される一対の差動信号を入力とするトランスを備え、
前記第1の抵抗の他端と前記第2の抵抗の他端とは、前記トランスの一次側に接続されている請求項3に記載の電力増幅回路。 - 前記バイアス回路は、前記差動増幅回路に前記バイアスを与える請求項1から請求項4のいずれか1つに記載の電力増幅回路。
- 前記差動増幅回路の後段に設けられた他の増幅回路を備え、
前記バイアス回路は、前記他の増幅回路に前記バイアスを与える請求項1から請求項5のいずれか1つに記載の電力増幅回路。 - 前記差動増幅回路の前段に設けられた他の増幅回路を備え、
前記バイアス回路は、前記他の増幅回路に前記バイアスを与える請求項1から請求項5のいずれか1つに記載の電力増幅回路。 - 前記差動増幅回路の前段に設けられた他の増幅回路と前記他の増幅回路に対応して設けられた他のバイアス回路とを備え、
前記バイアス回路は、前記差動増幅回路に前記バイアスを与え、前記他のバイアス回路は前記他の増幅回路にバイアスを与える請求項1から請求項5のいずれか1つに記載の電力増幅回路。 - 前記バイアス回路は、前記差動増幅回路に与えるバイアスの一部をフィードバックするフィードバック回路を有し、前記差動増幅回路に与えるバイアスを一定に保つ請求項1から請求項8のいずれか1つに記載の電力増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/376,878 US20220021341A1 (en) | 2020-07-16 | 2021-07-15 | Power amplifier circuit |
CN202110803742.8A CN113949356A (zh) | 2020-07-16 | 2021-07-15 | 功率放大电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020121804 | 2020-07-16 | ||
JP2020121804 | 2020-07-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022019507A true JP2022019507A (ja) | 2022-01-27 |
Family
ID=80204112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020219345A Pending JP2022019507A (ja) | 2020-07-16 | 2020-12-28 | 電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022019507A (ja) |
-
2020
- 2020-12-28 JP JP2020219345A patent/JP2022019507A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10778262B2 (en) | Power amplification module | |
JP6680235B2 (ja) | 電力増幅回路および高周波モジュール | |
CN110690859B (zh) | 功率放大电路 | |
US11545944B2 (en) | Power amplifier circuit | |
US11658622B2 (en) | Power amplifier circuit | |
JP2020072468A (ja) | 電力増幅モジュール | |
JP2017098892A (ja) | 電力増幅モジュール | |
CN110034737B (zh) | 功率放大电路 | |
US20220123698A1 (en) | Power amplifier circuit | |
JP2019103130A (ja) | 送信ユニット | |
CN113472304A (zh) | 功率放大电路 | |
US20220021341A1 (en) | Power amplifier circuit | |
US20220337205A1 (en) | System and method for adjusting amplifier bias using envelope tracking | |
JP2022019507A (ja) | 電力増幅回路 | |
KR102447749B1 (ko) | 전력 증폭 회로 | |
JP2021106376A (ja) | 電力増幅回路 | |
CN109951193B (zh) | 发送单元 | |
WO2024080122A1 (ja) | 増幅回路および通信装置 | |
CN113054916B (zh) | 功率放大电路 | |
KR20230156061A (ko) | 입력 신호 포락선 추적에 기초하여 증폭기 바이어스 전류를 조정하기 위한 시스템 및 방법 | |
WO2023154823A1 (en) | System and method for adjusting amplifier bias using envelope tracking |