JP2022019507A - 電力増幅回路 - Google Patents

Abstract

【課題】増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現する。【解決手段】本開示の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路である増幅回路１２と、増幅回路１２に与えるバイアスを出力するバイアス回路３２と、増幅回路１２から出力される一対の差動信号それぞれに対応して設けられて増幅回路１２のゲインの電源電圧依存を調整するディスパージョン回路４１および４２とを備える。【選択図】図７

Description

本発明は、電力増幅回路に関する。

近年、第５世代移動通信システムへの移行に伴い、消費電力の増加が懸念されている。電力効率の向上を図る高効率化技術として、エンベロープトラッキング（ＥＴ：Envelope Tracking）が採用されている。エンベロープトラッキングとは、入力信号の振幅レベルに応じて電力増幅回路の電源電圧を制御する方式である。エンベロープトラッキングにおいて高効率な特性を得るためには、ゲインの電源電圧依存（ゲインディスパージョン：gain dispersion）を最適な依存幅にすることが必要である。ゲインディスパージョンとは、トランジスタに供給される電源電位の変化に対する利得の差を意味する。ゲインディスパージョンを最適な依存幅にする一つの方法としてディスパージョン回路が用いられる。

特許文献１に開示の電力増幅回路には、調整回路を設けている。調整回路は、ＲＦ信号の包絡線に応じて制御される電源電圧に基づいて、増幅回路に供給されるバイアス電流の電流量を調整する。これにより、調整回路は、ゲインのレンジを調整する。

また、特許文献２には、エンベロープトラッキング電源回路から可変電源電位が供給され、可変電源電位が低い程、トランジスタのベースに流れるバイアス電流を減少させる、電力増幅回路が記載されている。特許文献２に記載の電力増幅回路は、可変電源電位が低い程、トランジスタの利得が低くなるので、ゲインディスパージョン特性を改善できる。従って、特許文献２に記載の電力増幅回路は、低電源電位時の利得の増加を抑制することができ、高電源電位時と利得を等しくすることができる。

特開２０２０－６５２４４号公報 特開２０１８－１９５９５４号公報

特許文献１および特許文献２に記載の電力増幅回路においては、増幅回路の出力が差動信号である場合のゲインディスパージョンについて考慮されておらず、改善の余地がある。

本発明は、上記に鑑みてなされたものであって、その目的は、増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現できる電力増幅回路を提供することである。

本発明の一側面の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第１および第２のディスパージョン回路とを備える。

本発明の他の側面の電力増幅回路は、信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第１および第２のディスパージョン回路と、前記差動増幅回路から出力される一対の差動信号の一方に対応して設けられた第１の抵抗素子と、前記一対の差動信号の他方に対応して設けられた第２の抵抗素子とを有し、前記第１の抵抗素子の抵抗値素子と前記第２の抵抗の抵抗値とは実質的に等しく、前記第１の抵抗の一端と前記第２の抵抗の一端とが接続されており、前記第１の抵抗の他端に前記一対の差動信号の前記一方が印加され、前記第２の抵抗の他端に前記一対の差動信号の前記他方が印加され、前記第１の抵抗の一端と前記第２の抵抗の一端との接続点に、前記第１および第２のディスパージョン回路が接続されている。

本発明によれば、増幅回路の出力が差動信号である場合に、差動信号の波形の対称性を保ちつつ適切なゲインディスパージョンを実現できる。

図１は、第１実施形態による電力増幅回路を含む送信回路の例を示す図である。 図２は、比較例の電力増幅回路を示す図である。 図３は、ディスパージョン回路およびバイアス回路の構成例を示す図である。 図４は、ディスパージョン回路およびバイアス回路の他の構成例を示す図である。 図５は、ディスパージョン回路の動作特性を説明する図である。 図６は、ディスパージョン回路の動作特性を説明する図である。 図７は、第１実施形態による電力増幅回路の例を示す図である。 図８は、図７中のバイアス回路、ディスパージョン回路の構成例を示す図である。 図９は、第２実施形態による電力増幅回路の例を示す図である。 図１０は、第３実施形態による電力増幅回路の例を示す図である。 図１１は、図１０中のバイアス回路、ディスパージョン回路の構成例を示す図である。 図１２は、第４実施形態による電力増幅回路の例を示す図である。 図１３は、第５実施形態による電力増幅回路の例を示す図である。 図１４は、第６実施形態による電力増幅回路の例を示す図である。 図１５は、第７実施形態による電力増幅回路の例を示す図である。 図１６は、第８実施形態による電力増幅回路の例を示す図である。

以下に、本開示の電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能である。第２実施形態以降では第１実施形態と共通の事柄についての記述を適宜省略し、異なる点を中心に説明する。特に、同様の構成による同様の作用効果については説明を適宜省略し、実施形態毎には逐次言及しない。

（送信回路の全体構成）
図１は、第１実施形態の電力増幅回路を含む送信回路の構成を示す図である。送信回路２００は、例えば、携帯電話装置等の無線通信端末装置において、音声、データ等の各種信号を基地局へ送信するために用いられる。なお、無線通信端末装置は基地局から信号を受信するための受信ユニットも備えるが、ここでは説明を省略する。

図１に示すように、送信回路２００は、ベースバンド回路１５と、ＲＦ（radio frequency）回路３０と、電源回路４０と、電力増幅回路１００と、フロントエンド回路６０と、アンテナ７０と、を含む。

ベースバンド回路１５は、ＨＳＵＰＡ（High Speed Uplink Packet Access）、ＬＴＥ（Long Term Evolution）等の変調方式に基づいて、音声、データ等の入力信号Ｓ_ＩＮを変調し、変調信号Ｓ_ＩＱを出力する。変調信号Ｓ_ＩＱは、振幅および位相をＩＱ平面上で表したＩＱ信号（Ｉ信号およびＱ信号）である。

ＲＦ回路３０は、ベースバンド回路１５から出力される変調信号Ｓ_ＩＱに基づいて、高周波信号である入力信号ＲＦｉｎを出力する。また、ＲＦ回路３０は、変調信号Ｓ_ＩＱに基づいて、変調信号Ｓ_ＩＱの振幅レベルを検出する。そして、ＲＦ回路３０は、電力増幅回路１００に供給される電源電位Ｖｃｃが入力信号ＲＦｉｎの振幅レベルに応じたレベルとなるように電源回路４０を制御する制御信号Ｓ_ＣＴＲＬを、電源回路４０に出力する。詳しくは、ＲＦ回路３０は、電源電位Ｖｃｃが入力信号ＲＦｉｎの包絡線に応じたレベルとなるように電源回路４０を制御する制御信号Ｓ_ＣＴＲＬを、電源回路４０に出力する。つまり、ＲＦ回路３０は、エンベロープトラッキングを行うための制御信号Ｓ_ＣＴＲＬを、電源回路４０に出力する。

なお、ＲＦ回路３０において、変調信号Ｓ_ＩＱから入力信号ＲＦｉｎへのダイレクトコンバージョンが行われるのではなく、変調信号Ｓ_ＩＱが中間周波数（ＩＦ：Intermediate Frequency）信号に変換され、ＩＦ信号から入力信号ＲＦｉｎが生成されることとしてもよい。

電源回路４０は、ＲＦ回路３０から出力される制御信号Ｓ_ＣＴＲＬに応じたレベル、すなわち入力信号ＲＦｉｎの包絡線に応じたレベルの電源電位Ｖｃｃを生成し、電力増幅回路１００に出力する、エンベロープトラッキング電源回路である。電源回路４０は、例えば、制御信号Ｓ_ＣＴＲＬに応じたレベルの電源電位Ｖｃｃを入力電位から生成するＤＣ－ＤＣコンバータとリニアアンプにより構成することができる。

なお、電源電位Ｖｃｃは、入力信号ＲＦｉｎの包絡線に応じて変化する電位である。

電力増幅回路１００は、例えば、携帯電話装置等の移動体通信機において、無線周波数の入力信号ＲＦｉｎを増幅し、高周波信号である出力信号ＲＦｏｕｔを出力する。入力信号ＲＦｉｎおよび出力信号ＲＦｏｕｔの周波数は、例えば数百ＭＨｚ（メガヘルツ）から数十ＧＨｚ（ギガヘルツ）程度が例示されるが、本開示はこれに限定されない。

電力増幅回路１００は、ＲＦ回路３０から出力される入力信号ＲＦｉｎの電力を、基地局に送信するために必要なレベルまで増幅する。そして、電力増幅回路１００は、増幅後の出力信号ＲＦｏｕｔをフロントエンド回路６０に出力する。

フロントエンド回路６０は、出力信号ＲＦｏｕｔに対するフィルタリング、基地局から受信する受信信号とのスイッチング等を行う。フロントエンド回路６０から出力される出力信号ＲＦｏｕｔは、アンテナ７０を介して基地局に送信される。

電力増幅回路１００は、１つの基板上に複数の部品（半導体集積回路等）が実装されたハイブリッドＩＣ（モジュールと称しても良い）で実現されても良いが、本開示はこれに限定されない。

（比較例）
次に、各実施形態の理解を容易にするため、比較例の電力増幅回路を説明する。図２は、比較例の電力増幅回を有する路を示す図である。図２に示す電力増幅回路１００は、整合回路１と、増幅回路１１と、第１のトランス２１と、増幅回路１２と、第２のトランス２２とを有する。入力端子１０には、入力信号ＲＦｉｎが入力される。整合回路１は、入力端子１０と増幅回路１１との間に設けられている。整合回路１は、増幅回路１１の入力側に設けられている。

トランス２１は、増幅回路１１と増幅回路１２との間に設けられている。増幅回路１１はドライブ段の増幅回路であり、増幅回路１２はパワー段の増幅回路である。トランス２１は、増幅回路１１の出力側に設けられている。トランス２１は、増幅回路１２の入力側に設けられている。増幅回路１１の出力には、トランス２１の入力側の巻線の一端が接続されている。トランス２１の入力側の巻線の他端は、インダクタ５を介して電源電位Ｖｃｃに接続されている。

トランス２１の出力側の巻線は、増幅回路１２の入力側に接続されている。増幅回路１２は、差動増幅回路を構成する増幅回路１２ａおよび１２ｂを有する。増幅回路１２ａおよび１２ｂから出力される差動信号は、トランス２２に入力される。トランス２２は、増幅回路１２と出力端子２０との間に設けられている。トランス２２は、増幅回路１２の出力側に設けられている。トランス２２の一次側の巻線の中点Ｐ２２は、電源電位Ｖｃｃに接続されている。トランス２２の二次側の巻線の一端は、出力端子２０に接続されている。トランス２２の二次側の他端は、基準電位と接続されている。出力端子２０から出力される出力信号ＲＦｏｕｔは、電力増幅回路１００の出力となる。

ところで、増幅回路１１には、バイアス回路３１が接続されている。バイアス回路３１は、増幅回路１１に与えるバイアスを出力する。バイアス回路３１から出力されるバイアスは、増幅回路１１に入力される。増幅回路１２には、バイアス回路３２が接続されている。バイアス回路３２は、増幅回路１２に与えるバイアスを出力する。バイアス回路３２から出力されるバイアスは、差動増幅回路を構成する増幅回路１２ａ、１２ｂにそれぞれ入力される。

電力増幅回路１００は、ディスパージョン回路４を有する。電力増幅回路１００には、増幅回路１２の出力側に単一のディスパージョン回路４が設けられている。増幅回路１２の出力である差動信号について、ディスパージョン回路４は１つだけ設けられている。ディスパージョン回路４は、増幅回路１２から出力される一対の差動信号の一方に基づいて、増幅回路１２に供給するバイアスを制御する。このため、増幅回路１２の出力である差動信号について、差動信号波形の対称性を保つことが難しい。

（ディスパージョン回路およびバイアス回路）
図３は、ディスパージョン回路４およびバイアス回路３２の構成例を示す図である。バイアス回路３２は、ディスパージョン回路４の出力に基づいて、出力するバイアスを変動させる。つまり、ディスパージョン回路４およびバイアス回路３２は、増幅回路１２に与えるバイアスを制御する。

図３において、バイアス回路３２に着目すると、バイアス回路３２は、抵抗素子１３１と、トランジスタ１３２、１３３および１３５と、キャパシタ１３４と、を含む。

抵抗素子１３１の一端には、一例として、一定のバイアス電流Ｉｂｉａｓが入力される。抵抗素子１３１の他端は、トランジスタ１３２のコレクタおよびベースに電気的に接続されている。なお、抵抗素子１３１にバイアス電圧が入力されても良い。

トランジスタ１３２のコレクタとベースとは、電気的に接続されている。つまり、トランジスタ１３２は、ダイオード接続されている。トランジスタ１３２のエミッタは、トランジスタ１３３のコレクタおよびベースに電気的に接続されている。

トランジスタ１３３のコレクタとベースとは、電気的に接続されている。つまり、トランジスタ１３３は、ダイオード接続されている。トランジスタ１３３のエミッタは、基準電位に電気的に接続されている。

キャパシタ１３４の一端は、トランジスタ１３２のコレクタおよびベースに電気的に接続されている。キャパシタ１３４の他端は、基準電位に電気的に接続されている。キャパシタ１３４は、トランジスタ１３２および１３３の電圧、つまり、ダイオード２個分の電圧を安定させる。

トランジスタ１３５のコレクタは、一定の電源電位Ｖｂａｔに電気的に接続されている。トランジスタ１３５のベースは、キャパシタ１３４の一端に電気的に接続されている。トランジスタ１３５のベースには、一定のバイアス電流が入力される。トランジスタ１３５のエミッタは、増幅回路１２に接続されている。トランジスタ１３５は、一定の電流Ｉｅｆ＿ｐｗｒを増幅回路１２に出力する。

また、図３において、ディスパージョン回路４に着目すると、ディスパージョン回路４は、トランジスタＱｄと、抵抗素子Ｒｄ＿ｂ、Ｒｄ＿ｃおよびＲｄ＿ｅと、を含む。抵抗素子Ｒｄ＿ｂ、Ｒｄ＿ｃおよびＲｄ＿ｅは、配線抵抗であっても良い。

トランジスタＱｄは、そのエミッタとベースとがヘテロ接合を形成するヘテロ接合バイポーラトランジスタであり、エミッタのバンドギャップエネルギーは、ベースのバンドギャップエネルギーより大きい。

抵抗素子Ｒｄ＿ｂの一端は、バイアス回路３２のトランジスタ１３５のベースおよびキャパシタ１３４の一端に電気的に接続されている。抵抗素子Ｒｄ＿ｂの他端は、トランジスタＱｄのベースに電気的に接続されている。

抵抗素子Ｒｄ＿ｃの一端には、エンベロープトラッキング電源電位である電源電位Ｖｃｃが入力される。抵抗素子Ｒｄ＿ｃの他端は、トランジスタＱｄのコレクタに電気的に接続されている。

抵抗素子Ｒｄ＿ｅの一端は、トランジスタＱｄのエミッタに電気的に接続されている。抵抗素子Ｒｄ＿ｅの他端は、増幅回路１２に電気的に接続される。なお、抵抗素子Ｒｄ＿ｅは、設けられていなくても良い。つまり、トランジスタＱｄのエミッタが、抵抗素子Ｒｂの一端に直接接続されても良い。

抵抗素子Ｒｄ＿ｂの一端の電位は、キャパシタ１３４の電位（定電位）である。抵抗素子Ｒｄ＿ｃの一端の電位は、エンベロープトラッキング電源電位である電源電位Ｖｃｃである。従って、トランジスタＱｄの動作は、電源電位Ｖｃｃに応じて変化する。

バイアス電流Ｉｂは、トランジスタ１３５のエミッタ電流である電流Ｉｅｆ＿ｐｗｒと、トランジスタＱｄのエミッタ電流である電流Ｉｄ＿ｅと、の和である。つまり、Ｉｂ＝Ｉｅｆ＿ｐｗｒ＋Ｉｄ＿ｅである。従って、電流Ｉｅｆ＿ｐｗｒおよび電流Ｉｄ＿ｅの各々は、増幅回路１２内のトランジスタのバイアスポイントの調整に寄与している。

ディスパージョン回路４は、電源電位Ｖｃｃに応じた電流Ｉｄ＿ｅを、抵抗素子Ｒｄ＿ｅを介して増幅回路１２に出力することにより、バイアス電流を調整する。

本開示では、電源電位Ｖｃｃの下限電位を、第１電位と称する。電源電位Ｖｃｃの上限電位を、第２電位と称する。第１電位は、１．０Ｖ程度が例示されるが、本開示はこれに限定されない。第２電位は、５．５Ｖ程度が例示されるが、本開示はこれに限定されない。

トランジスタＱｄは、ヘテロ接合バイポーラトランジスタである。このため、トランジスタＱｄは、電源電位Ｖｃｃが第１電位より高く第３電位（閾値電位）を境に、異なる挙動を示す。第３電位は、３Ｖ程度が例示されるが、本開示はこれに限定されない。

トランジスタＱｄは、電源電位Ｖｃｃが第３電位より高い範囲では、エミッタフォロワ回路として動作する。一方、トランジスタＱｄは、電源電位Ｖｃｃが第３電位以下の範囲では、２つのＰＮ接合ダイオード（ベース－コレクタ間のＰＮ接合、および、ベース－エミッタ間のＰＮ接合）として動作する。

本開示では、バイアス回路３２から抵抗素子Ｒｂを介して増幅回路１２内のトランジスタＱｘのベースに電流が流れる経路を、第１電流経路と称する。トランジスタ１３５のエミッタは、第１電流経路を介して、増幅回路１２内のトランジスタＱｘのベースに電気的に接続されている。トランジスタＱｄのエミッタは、抵抗素子Ｒｄ＿ｅを介して、第１電流経路に電気的に接続されている。

また、バイアス回路３２から、抵抗素子Ｒｄ＿ｂ、トランジスタＱｄのベース－コレクタ間のＰＮ接合、および、抵抗素子Ｒｄ＿ｃを介して、接続点Ｐ１１に電流が流れる経路を、第２電流経路と称する。トランジスタ１３５のベースは、抵抗素子Ｒｄ＿ｂを介して第２電流経路に接続している。

また、接続点Ｐ１１から、抵抗素子Ｒｄ＿ｃ、トランジスタＱｄのコレクタ－エミッタ間、抵抗素子Ｒｄ＿ｅ、および、抵抗素子Ｒｂを介して、増幅回路１２内のトランジスタＱｘのベースに電流が流れる経路を、第３電流経路と称する。

（トランジスタがエミッタフォロワ回路として動作する場合）
トランジスタＱｄがエミッタフォロワ回路として動作する場合について、説明する。この場合、バイアス回路３２から第１電流経路を介してトランジスタＱｘのベースに電流Ｉｅｆ＿ｐｗｒが流れる。それとともに、接続点Ｐ１１から第３電流経路を介して、トランジスタＱｘのベースに電流Ｉｄ＿ｅが流れる。このとき、電流Ｉｄ＿ｂは、無視できる程に少ないため、電流Ｉｄ＿ｅは、電流Ｉｄ＿ｃに等しくなる。つまり、Ｉｄ＿ｅ≒Ｉｄ＿ｃである。

（トランジスタが２つのＰＮ接合ダイオードとして動作する場合）
トランジスタＱｄが２つのＰＮ接合ダイオードとして動作する場合について、説明する。この場合、バイアス回路３２から第２電流経路を介して、接続点Ｐ１１に電流が流れる。これは、トランジスタＱｄのベース－コレクタ間のＰＮ接合のオン電圧がベース－エミッタ間のＰＮ接合のオン電圧より低いので、トランジスタＱｄのベース－コレクタ間に優先的に電流が流れるからである。このとき、電流Ｉｄ＿ｃが流れる方向は、図３に示す矢印の方向とは逆方向である。

ディスパージョン回路４は、電源電位Ｖｃｃが低い程、バイアス回路３２から第２の電流経路を介して接続点Ｐ１１に流れる方向（逆方向）に、電流Ｉｄ＿ｃを増大させる。換言すると、ディスパージョン回路４は、電源電位Ｖｃｃが低い程、電流Ｉｄ＿ｂが第２の電流経路を介して接続点Ｐ１１に流れる方向（逆方向）に、電流Ｉｄ＿ｃとして流れるため、トランジスタ１３５のベースに流れる電流を減少させる。つまり、ディスパージョン回路４は、電源電位Ｖｃｃが低い程、トランジスタ１３５のベース電流が減少し、電流Ｉｅｆ＿ｐｗｒが減少するのでバイアス電流Ｉｂも減少する。

従って、トランジスタＱｘのコレクタ電流Ｉｃｃも減少する。これにより、ディスパージョン回路４は、電源電位Ｖｃｃが第３電位以下の範囲にある場合に、トランジスタＱｘの利得を下げることができる。例えば、ディスパージョン回路４は、電源電位Ｖｃｃが下限電位である第１電位の場合のトランジスタＱｘの利得（ゲイン）を、トランジスタＱｘの最高出力時に効率が最大になるときの利得よりも下げることができる。これにより、ディスパージョン回路４は、電力増幅回路のゲインディスパージョン特性を改善できる。すなわち、ディスパージョン回路４は、増幅回路１２のゲインの電源電圧依存を調整する。

（バイアス回路の他の例）
図４は、ディスパージョン回路およびバイアス回路の他の構成例を示す図である。図４は、図３中のバイアス回路３２を他のバイアス回路３２ａに置き換えた図である。バイアス回路３２ａは、フィードバック型のバイアス回路である。バイアス回路３２ａは、トランジスタ１３２ａと、抵抗１３６とを有する。抵抗１３６の一端は、トランジスタ１３５のエミッタに接続されている。抵抗１３６の他端は、トランジスタ１３２ａのベースに接続されている。トランジスタ１３２ａのコレクタはトランジスタ１３５のベースに接続されている。トランジスタ１３２ａのエミッタは基準電位に接続されている。バイアス回路３２ａのその他の構成は、図３を参照して説明したバイアス回路３２と同様である。

バイアス回路３２ａの動作について説明する。トランジスタ１３５のエミッタから出力される電流Ｉｅｆ＿ｐｗｒは、増幅回路１２に入力される。また、電流Ｉｅｆ＿ｐｗｒの一部は、抵抗１３６側に流れる。このため、トランジスタ１３２ａは、常にオンの状態になる。

電流Ｉｅｆ＿ｐｗｒが増加すると、抵抗１３６に流れる電流が増加する。これにより、トランジスタ１３２ａのベースへの電流が増加するように作用する。すると、バイアス電流Ｉｂｉａｓのうち、トランジスタ１３５側に流れる電流が増加するように作用する。したがって、トランジスタ１３５のベース－エミッタ間の電圧が減少するため、電流Ｉｅｆ＿ｐｗｒを減少させるように作用する。

一方、電流Ｉｅｆ＿ｐｗｒが減少すると、抵抗１３６に流れる電流が減少する。これにより、トランジスタ１３２ａのベースへの電流が増加するように作用する。すると、バイアス電流Ｉｂｉａｓのうち、トランジスタ１３５側に流れる電流が減少するように作用する。したがって、トランジスタ１３５のベース－エミッタ間の電圧が増加するため、電流Ｉｅｆ＿ｐｗｒを増加させるように作用する。

以上のように、トランジスタ１３２ａおよび抵抗１３６は、電流Ｉｅｆ＿ｐｗｒの一部をフィードバックするフィードバック回路となる。すなわち、図４のバイアス回路３２ａは、電流Ｉｅｆ＿ｐｗｒの一部をフィードバックするフィードバック回路を有している。このフィードバック回路において、トランジスタ１３２ａのオン状態を制御することにより、バイアス回路３２ａから増幅回路１２に供給するバイアス電流を一定に保つことができる。つまり、バイアスの一部をフィードバックすることによって、電力増幅回路に与えるバイアスを一定に保つことができる。このため、電力増幅回路の利得の線形性を良好に保つことができる。

（ディスパージョン回路の動作特性）
図５および図６は、ディスパージョン回路４の動作特性を説明する図である。図５は、バイアス電流Ｉｂｉａｓに対する電源電位Ｖｃｃ－コレクタ電流Ｉｃｃ特性を示す。図５において、横軸は電源電位Ｖｃｃを示し、縦軸はコレクタ電流Ｉｃｃを示す。

図５において、一点鎖線ＤＬ１からＤＬ４はディスパージョン回路４が接続されていない場合の動作特性を示し、実線ＳＬ１からＳＬ４はディスパージョン回路４が接続されている場合の動作特性を示す。一点鎖線ＤＬ１および実線ＳＬ１はバイアス電流Ｉｂｉａｓが同じ値で高い状態に対応し、一点鎖線ＤＬ４および実線ＳＬ４はバイアス電流Ｉｂｉａｓが同じ値で低い状態に対応する。図５に示すように、ディスパージョン回路４が接続されていない一点鎖線ＤＬ１からＤＬ４の動作特性に着目すると、各バイアス電流Ｉｂｉａｓの値において、電源電位Ｖｃｃが低下すると、コレクタ電流Ｉｃｃはほぼ一定であるかまたは緩やかに減少する。

これに対し、ディスパージョン回路４が接続されている実線ＳＬ１からＳＬ４の各バイアス電流Ｉｂｉａｓの値に着目すると、電源電位Ｖｃｃの値が比較的高い状態では、実線ＳＬ１からＳＬ４は一点鎖線ＤＬ１からＤＬ４とほぼ一致する。このため、電源電位Ｖｃｃの値が比較的高い状態では、ディスパージョン回路４が接続されていない場合と同様の動作特性になる。一方、電源電位Ｖｃｃの値が比較的低い状態では、ディスパージョン回路４がバイアス回路３２から電流を引き抜き、コレクタ電流Ｉｃｃを低下させるように動作する。本例では、電源電位Ｖｃｃが低下すると、実線ＳＬ１からＳＬ４で示す動作特性は直線的に低下し、一点鎖線ＤＬ１からＤＬ４で示す動作特性に比べてコレクタ電流Ｉｃｃが大きく低下する。このように、ディスパージョン回路４が接続されている場合、コレクタ電流Ｉｃｃの変化する範囲が図５中の下側にシフトする。上述したように、電源電位Ｖｃｃの値が上昇すると、ディスパージョン回路４がバイアス回路３２から引き抜く電流量が低下する。このため、電源電位Ｖｃｃの値が比較的高い状態では、上述したように、実線ＳＬ１からＳＬ４で示す動作特性は、一点鎖線ＤＬ１からＤＬ４で示す動作特性と同様になる。ここで、一点鎖線ＤＬ２および実線ＳＬ２に着目する。一点鎖線ＤＬ２および実線ＳＬ２は、電源電位Ｖｃｃに関して、複数の区間、例えば４つの区間Ｍ１、Ｍ２、Ｍ３およびＭ４に分けることができる。４つの区間Ｍ１、Ｍ２、Ｍ３およびＭ４のうち、区間Ｍ１は電源電位が最も高い区間である。４つの区間Ｍ１、Ｍ２、Ｍ３およびＭ４のうち、区間Ｍ５は電源電位が最も低い区間である。各区間Ｍ１、Ｍ２、Ｍ３およびＭ４における電源電位Ｖｃｃに対する利得の変動の例について、図６を参照して説明する。なお、利得（ゲイン）はコレクタ電流Ｉｃｃに比例して増減する。

図６は、電力に対する利得の特性を示す図である。図６において、横軸は出力電力を示し、縦軸は利得（ゲイン）を示す。図６において、一点鎖線は図５中の各区間Ｍ１からＭ４について、ディスパージョン回路４が接続されていない場合の動作特性を示す。図６において、実線はディスパージョン回路４が接続されている場合の動作特性を示す。

図６に示すように、ディスパージョン回路４が接続されていない場合、図５中の区間Ｍ１からＭ４に対応する各動作特性は、一点鎖線で示すように、出力電力が大きくなると利得が急激に低下する。ディスパージョン回路４が接続されていない場合、区間Ｍ１から区間Ｍ４に対応する各動作特性において、利得が変化する範囲は矢印Ｙ１で示す幅である。

これに対し、ディスパージョン回路４が接続されている場合、図５中の区間Ｍ１から区間Ｍ４に対応する各動作特性は、実線で示すように利得が低下する。特に、図５中の区間Ｍ４に対応する動作特性において利得が大きく低下する。ディスパージョン回路４が接続されている場合、区間Ｍ１から区間Ｍ４に対応する各動作特性において、利得が変化する範囲は矢印Ｙ２で示す幅である。つまり、ディスパージョン回路４が接続されている場合、利得が変化する範囲は矢印Ｙ２のように、より広い幅になる。したがって、バイアス回路３２にディスパージョン回路４を接続することにより、利得が変化する範囲を拡げることができる。図５中の他の実線ＳＬ１および一点鎖線ＤＬ１、実線ＳＬ３および一点鎖線ＤＬ３、実線ＳＬ４および一点鎖線ＤＬ４についても同様に、複数の区間に分けることができる。そして、バイアス回路３２にディスパージョン回路４を接続することにより、図６に示すように、各区間に対応する動作特性において利得が変化する範囲を拡げることができる。

図２に示す比較例の電力増幅回路１００は、増幅回路１１にディスパージョン回路４が接続されている。このため、増幅回路１１が差動増幅回路である場合に、配線長の相違などによって非対称な配置になり、差動増幅回路の対称性を保てないことがある。

以下、本開示の電力増幅回路について説明する。本開示の電力増幅回路は、差動増幅回路を構成する増幅回路それぞれに対応するゲインディスパージョン回路を備える。

（第１実施形態）
［回路構成］
図７は、第１実施形態による電力増幅回路１００Ａの例を示す図である。図７に示す電力増幅回路１００Ａは、例えば、携帯電話等の移動体通信機に搭載され、入力信号ＲＦｉｎの電力を基地局に送信するために必要なレベルまで増幅し、これを出力信号ＲＦｏｕｔとして出力する。入力信号ＲＦｉｎは、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）等により所定の通信方式に応じて変調された無線周波数（RF：Radio Frequency）信号である。入力信号ＲＦｉｎの通信規格は、例えば２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Long Term Evolution）－ＦＤＤ（Frequency Division Duplex）、ＬＴＥ－ＴＤＤ（Time Division Duplex）、ＬＴＥ－Ａｄｖａｎｃｅｄ、又はＬＴＥ－Ａｄｖａｎｃｅｄ Ｐｒｏ等を含み、周波数は、例えば数百ＭＨｚ～数十ＧＨｚ程度である。なお、入力信号ＲＦｉｎの通信規格および周波数はこれらに限られない。

図７に示す電力増幅回路１００Ａは、第１増幅回路である初段（ドライブ段）の増幅回路１１と、第２増幅回路である後段（パワー段）の増幅回路１２とを有する。また、電力増幅回路１００Ａは、増幅回路１１の入力側に整合回路１、増幅回路１１と増幅回路１２との間に第１トランスであるトランス２１、増幅回路１２の出力側に第２トランスであるトランス２２、をそれぞれ有する。さらに、電力増幅回路１００Ａは、インダクタ５を備える。

整合回路（MN：Matching Network）１は、入力端子１０に入力される入力信号ＲＦｉｎを入力とする。整合回路１は、前段に設けられる回路（不図示）と増幅回路１１とのインピーダンスを整合させる。

増幅回路１１、増幅回路１２は、それぞれ、入力される信号を増幅して出力する。増幅回路１１、増幅回路１２は、それぞれ、例えば、ヘテロ接合バイポーラトランジスタ（HBT：Heterojunction Bipolar Transistor）等のトランジスタにより構成される。なお、増幅回路１１、増幅回路１２は、ＨＢＴの代わりに電界効果トランジスタ（MOSFET：Metal-oxide-semiconductor Field-Effect Transistor）により構成されてもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。

電力増幅回路１００Ａは、バイアス回路３１と、バイアス回路３２とを備える。バイアス回路３１は、増幅回路１１にバイアスを供給する。バイアス回路３２は、増幅回路１２にバイアスを供給する。

増幅回路１１の出力は、トランス２１の一次巻線の一端に接続されている。トランス２１の一次巻線の他端は、インダクタ５を介して電源電圧ＶＣＣに接続されている。電源電圧ＶＣＣは、ＲＦ信号の包絡線に応じて制御された電源電圧である。電力増幅回路１００は、いわゆるエンベロープトラッキングによって変動する電源電圧によって動作する。トランス２１の一次巻線とトランス２１の二次巻線とは電磁結合しており、一次巻線側の信号を二次巻線側に伝達する。

トランス２２の一次巻線の中点（センタータップ）は、電源電圧ＶＣＣに接続されている。トランス２２の二次巻線の一端は、出力端子２０に接続されている。トランス２２の一次巻線とトランス２２の二次巻線とは、電磁結合しており、一次巻線側の信号を二次巻線側に伝達する。

電力増幅回路１００Ａは、第１のディスパージョン回路であるディスパージョン回路４１と、第２のディスパージョン回路であるディスパージョン回路４２とを有する。ディスパージョン回路４１、４２は、増幅回路１２の出力である、一対の差動信号それぞれに対応して設けられている。ディスパージョン回路４１および４２は、パワー段のバイアス回路３２に接続されている。ディスパージョン回路４１および４２により、増幅回路１２に供給するバイアスが制御される。ディスパージョン回路４１および４２は、増幅回路１２のゲインの電源電圧依存を調整する。

［動作］
入力端子１０に入力される入力信号ＲＦｉｎは、整合回路１を介して増幅回路１１に入力される。増幅回路１１は、入力される信号を増幅して出力する。増幅回路１１の出力信号はシングルエンド信号である。増幅回路１１の出力信号は、トランス２１の一次巻線に一端に、入力される。

トランス２１の二次巻線側の信号は、増幅回路１２に入力される。増幅回路１２は、トランス２１を介して入力された信号を増幅する。増幅回路１２は、増幅した信号を一対の差動信号として出力する。増幅回路１２から出力される一対の差動信号は、トランス２２の一次巻線側に入力される。トランス２２の二次巻線側から出力端子２０に、シングルエンド信号である出力信号ＲＦｏｕｔが出力される。

バイアス回路３１は、増幅回路１１のベース又はゲートにバイアス（すなわち、バイアス電流またはバイアス電圧）を供給する。バイアス回路３２は、増幅回路１２を構成する増幅回路１２ａ、１２ｂにバイアス（すなわち、バイアス電流またはバイアス電圧）を供給する。ディスパージョン回路４１および４２は、増幅回路１２から出力される一対の差動信号に基づいて、増幅回路１２に供給するバイアスを制御する。これにより、ディスパージョン回路４１および４２によって制御されたバイアスが増幅回路１２に供給される。

次に、図７中のバイアス回路、ディスパージョン回路の構成例について説明する。図８は、図７中のバイアス回路、ディスパージョン回路の構成例を示す図である。図８において、バイアス回路３２０は、図７中のバイアス回路３２に相当する。バイアス回路３２０は、図３中のトランジスタ１３５に相当するトランジスタ１３５ａ、１３５ｂを有する。トランジスタ１３５ａ、１３５ｂは、ベースが共通である。トランジスタ１３５ａのエミッタは、増幅回路１２ａに接続されている。トランジスタ１３５ｂのエミッタは、増幅回路１２ｂに接続されている。

また、図８において、ディスパージョン回路４１２は、図７中のディスパージョン回路４１および４２に相当する。つまり、ディスパージョン回路４１２は、２つのディスパージョン回路４１および４２としての機能を有する。ディスパージョン回路４１２は、トランジスタＱｄに相当するトランジスタＱｄａ、Ｑｄｂを有する。トランジスタＱｄａ、Ｑｄｂは、ベースが共通である。ディスパージョン回路４１２は、図３中の抵抗素子Ｒｄ＿ｃに相当する抵抗素子Ｒｄ＿ｃａおよび抵抗素子Ｒｄ＿ｃｂを有する。抵抗素子Ｒｄ＿ｃａは例えば１０ｋΩである。抵抗素子Ｒｄ＿ｃｂは例えば１０ｋΩである。

図８において、差動増幅回路を構成する増幅回路１２ａと増幅回路１２ｂとは、同様の構成を有する。図８中の増幅回路１２ａは、図７中の増幅回路１２ａに相当する。図８中の増幅回路１２ｂは、図７中の増幅回路１２ｂに相当する。

図８において、増幅回路１２ａは、抵抗素子Ｒｂａ、トランジスタＱｘａを有する。図８中の抵抗素子Ｒｂａは、図３中の抵抗素子Ｒｂに相当する。図８中のトランジスタＱｘａは、図３中のトランジスタＱｘに相当する。トランジスタＱｘａのコレクタは、ディスパージョン回路４１２の抵抗素子Ｒｄ＿ｃａを介して、トランジスタＱｄａのコレクタに接続される。

また、増幅回路１２ａは、キャパシタＣ１ａと、キャパシタＣ２ａと、インダクタＬ１ａと、ダイオード群Ｄ１ａおよびＤ２ａと、を有する。キャパシタＣ１ａは、増幅回路１２ａの入力段に設けられ、直流をカットする。キャパシタＣ２ａの一端とインダクタＬ１ａの一端とは直列接続される。キャパシタＣ２ａの他端はトランジスタＱｘａのコレクタに接続される。インダクタＬ１ａの他端は基準電位に接続される。ダイオード群Ｄ１ａ、Ｄ２ａは、直列接続された複数のダイオードである。ダイオード群Ｄ１ａは、例えば２個のダイオードが直列接続された構成である。ダイオード群Ｄ２ａは、例えば１０個のダイオードが直列接続された構成である。ダイオード群Ｄ１ａのアノード側は、基準電位に接続される。ダイオード群Ｄ２ａのカソード側は、基準電位に接続される。

図８において、増幅回路１２ｂは、抵抗素子Ｒｂｂ、トランジスタＱｘｂを有する。図８中の抵抗素子Ｒｂｂは、図３中の抵抗素子Ｒｂに相当する。図８中のトランジスタＱｘｂは、図３中のトランジスタＱｘに相当する。トランジスタＱｘｂのコレクタは、ディスパージョン回路４１２の抵抗素子Ｒｄ＿ｃｂを介して、トランジスタＱｄｂのコレクタに接続される。

また、増幅回路１２ｂは、キャパシタＣ１ｂと、キャパシタＣ２ｂと、インダクタＬ１ｂと、ダイオード群Ｄ１ｂおよびＤ２ｂと、を有する。キャパシタＣ１ｂは、増幅回路１２ｂの入力段に設けられ、直流をカットする。キャパシタＣ２ｂの一端とインダクタＬ１ｂの一端とは直列接続される。キャパシタＣ２ｂの他端はトランジスタＱｘｂのコレクタに接続される。インダクタＬ１ｂの他端は基準電位に接続される。ダイオード群Ｄ１ｂ、Ｄ２ｂは、直列接続された複数のダイオードである。ダイオード群Ｄ１ｂは、例えば２個のダイオードが直列接続された構成である。ダイオード群Ｄ２ｂは、例えば１０個のダイオードが直列接続された構成である。ダイオード群Ｄ１ｂのアノード側は、基準電位に接続される。ダイオード群Ｄ２ｂのカソード側は、基準電位に接続される。

以上の構成において、増幅回路１２ａのトランジスタＱｘａと増幅回路１２ｂのトランジスタＱｘｂとは互いに独立して動作して差動信号を出力する。このため、差動信号の対称性が維持される。

以上のように構成されたバイアス回路３２０およびディスパージョン回路４１２の動作は、図３を参照して説明したバイアス回路３２およびディスパージョン回路４の動作と同様である。

図２を参照して説明した比較例の電力増幅回路１００においては、差動増幅回路である増幅回路１２に対して単一のディスパージョン回路４が設けられている。ディスパージョン回路４は、増幅回路１２から出力される一対の差動信号の一方に基づいて、増幅回路１２に供給するバイアスを制御する。このため、増幅回路１２の出力である差動信号について、差動信号波形の対称性を保つことが難しい。これに対し、図７に示す第１実施形態による電力増幅回路１００Ａは、一対の差動信号それぞれに対応する、ディスパージョン回路４１、ディスパージョン回路４２を有する。このため、増幅回路１２の出力である差動信号について、差動信号波形の対称性を保つことができる。したがって、電力増幅回路の出力が差動信号である場合においても、適切なゲインディスパージョン特性を実現できる。

（第２実施形態）
図９は、第２実施形態による電力増幅回路１００Ｂの例を示す図である。図９に示すように、第２実施形態の電力増幅回路１００Ｂは、図７を参照して説明した第１実施形態による電力増幅回路１００Ａとは異なり、ディスパージョン回路４１およびディスパージョン回路４２が、ドライブ段のバイアス回路３１に接続されている。これにより、増幅回路１１に供給するバイアスを制御する。つまり、電力増幅回路１００Ｂは、差動増幅回路である増幅回路１２の前段に設けられた他の増幅回路１１をさらに備えており、バイアス回路３１は他の増幅回路１１にバイアスを与える。

また、ディスパージョン回路４１の出力とディスパージョン回路４２の出力とは、接続点Ｐ４４において合成された後、バイアス回路３１に入力される。増幅回路１２の出力である差動信号をバイアス回路３１に入力する前に合成することにより、ＲＦ成分を除去できる。ＲＦ成分を除去することにより、直流成分だけを取り出してバイアス回路３１に入力することができる。また、ドライブ段の増幅回路１１にバイアス回路３１の出力を入力することにより、線形性の変動を抑えることができる。

第２実施形態による電力増幅回路１００Ｂは、増幅回路１２から出力される一対の差動信号それぞれに対応する、ディスパージョン回路４１、ディスパージョン回路４２を有する。このため、増幅回路１２の出力である差動信号について、差動信号波形の対称性を保つことができる。したがって、電力増幅回路の出力が差動信号である場合においても、適切なゲインディスパージョン特性を実現できる。

（第３実施形態）
図１０は、第３実施形態による電力増幅回路１００Ｃの例を示す図である。図１０に示すように、第３実施形態の電力増幅回路１００Ｃは、第１実施形態と同様に、第１のディスパージョン回路であるディスパージョン回路４１と、第２のディスパージョン回路であるディスパージョン回路４２とを有する。ディスパージョン回路４１、４２は、増幅回路１２の出力である、一対の差動信号それぞれに対応して設けられている。ディスパージョン回路４１および４２は、パワー段のバイアス回路３２に接続されている。バイアス回路３２は増幅回路１２にバイアスを与える。ディスパージョン回路４１および４２により、増幅回路１２に供給するバイアスが制御される。

電力増幅回路１００Ｃは、トランス２２の一次側に、一対の差動信号の一方に対応して設けられた第１の抵抗素子Ｒ１と、一対の差動信号の他方に対応して設けられた第２の抵抗素子Ｒ２とを有する。第１の抵抗素子Ｒ１の一端と第２の抵抗素子Ｒ２の一端とは接続点Ｐｒにおいて接続されている。第１の抵抗素子Ｒ１の他端は接続点Ｐｒ１に接続されている。第１の抵抗素子Ｒ１の他端には一対の差動信号の一方が印加される。第２の抵抗素子Ｒ２の他端は接続点Ｐｒ２に接続されている。第２の抵抗素子Ｒ２の他端には一対の差動信号の他方が印加される。

ところで、第１の抵抗素子Ｒ１の抵抗値と第２の抵抗素子Ｒ２の抵抗値とは実質的に等しい。実質的に等しいとは、抵抗素子Ｒ１および抵抗素子Ｒ２の製造ばらつきの範囲内で同じ抵抗値であることを意味する。以降の説明についても同様である。抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗値が実質的に等しいため、接続点Ｐｒは、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２とを直列接続した合成抵抗の中点になる。この中点である接続点Ｐｒに、第３の抵抗である抵抗素子Ｒｄ＿ｃを介して、ディスパージョン回路４１、４２が接続されているため、ディスパージョン回路４１、４２は差動信号の対称性に影響を与えない。本開示において、抵抗素子の抵抗値が「実質的に等しい」には、製造ばらつきによる誤差を含んでいても、設計上、影響を与えない範囲も含む。

ここで、第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２ならびに抵抗素子Ｒｄ＿ｃに着目すると、第１の抵抗素子Ｒ１および第２の抵抗素子Ｒ２によって信号が合成された後、接続点Ｐｒに抵抗素子Ｒｄ＿ｃを介してディスパージョン回路４１、４２が接続されている。このため、図８を参照して説明した回路構成に比べて、トータルの抵抗値を低く抑えることができる。第１の抵抗素子Ｒ１の抵抗値および第２の抵抗素子Ｒ２の抵抗値は例えば５００Ω、抵抗素子Ｒｄ＿ｃの抵抗値は例えば５ｋΩである。

次に、図１０中のバイアス回路、ディスパージョン回路の構成例について説明する。図１１は、図１０中のバイアス回路、ディスパージョン回路の構成例を示す図である。図１１において、バイアス回路３２０は、図７中のバイアス回路３２に相当する。バイアス回路３２０は、図８を参照して説明したバイアス回路３２０と同様の構成である。トランジスタ１３５ａのエミッタは、増幅回路１２ａに接続されている。トランジスタ１３５ｂのエミッタは、増幅回路１２ｂに接続されている。

また、図１１において、ディスパージョン回路４２１は、図１０中のディスパージョン回路４１および４２に相当する。つまり、ディスパージョン回路４２１は、２つのディスパージョン回路４１および４２としての機能を有する。ディスパージョン回路４２１は、トランジスタＱｄに相当するトランジスタＱｄａ、Ｑｄｂを有する。トランジスタＱｄａ、Ｑｄｂは、ベースが共通である。トランジスタＱｄａ、Ｑｄｂのコレクタは、抵抗素子Ｒｄ＿ｃに接続される。抵抗素子Ｒｄ＿ｃは、図３中の抵抗素子Ｒｄ＿ｃに相当する。このため、抵抗素子Ｒｄ＿ｃは、ディスパージョン回路４２１の一部とみなすことができる。なお、抵抗素子Ｒｄ＿ｃの抵抗値は、例えば５ｋΩである。

図１１において、差動増幅回路を構成する増幅回路１２ａと増幅回路１２ｂとは、同様の構成を有する。図１１中の増幅回路１２ａは、図１０中の増幅回路１２ａに相当する。図１１中の増幅回路１２ｂは、図１０中の増幅回路１２ｂに相当する。図１１中の増幅回路１２ａ、１２ｂは、図８を参照して説明した増幅回路１２ａ、１２ｂと同様の構成である。

増幅回路１２ａのトランジスタＱｘａのコレクタは、第１の抵抗素子Ｒ１に接続される。増幅回路１２ｂのトランジスタＱｘｂのコレクタは、第２の抵抗素子Ｒ２に接続される。第１の抵抗素子Ｒ１の一端と第２の抵抗Ｒ２の一端とは接続点Ｐｒにおいて接続されている。接続点Ｐｒには、抵抗素子Ｒｄ＿ｃが接続されている。このように、差動信号について抵抗素子Ｒ１およびＲ２を介してショートさせることにより、トランス２２への影響を排除しつつ、同相成分のみをディスパージョン回路のトランジスタＱｄａ、Ｑｄｂに印加することができる。

上述したように、接続点Ｐｒは、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２とを直列接続した合成抵抗の中点である。この中点である接続点Ｐｒに、ディスパージョン回路４２１が接続されているため、ディスパージョン回路４２１は差動信号の対称性に影響を与えない。

以上のように構成されたバイアス回路３２０およびディスパージョン回路４２１の動作は、図３を参照して説明したバイアス回路３２およびディスパージョン回路４の動作と同様である。

図１０および図１１を参照して説明したように、第３実施形態による電力増幅回路１００Ｃでは、出力トランスであるトランス２２の一次側の各端子にディスパージョン回路４２１（４１、４２）を接続している。トランス２２の一次側の各端子に接続した抵抗素子Ｒ１、Ｒ２により、ディスパージョン回路４２１との接続前に差動信号を合成する。抵抗素子Ｒ１、Ｒ２によって差動信号のＲＦ成分を除去することにより、直流成分だけを取り出すことができる。ディスパージョン回路４２１との接続前に差動信号を合成することにより、ディスパージョン回路４２１の抵抗素子Ｒｄ＿ｃの抵抗値を小さくすることができる。抵抗素子Ｒｄ＿ｃの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。抵抗素子Ｒ１およびＲ２を用いて中点を実現することにより、特別なパッドやバンプを設ける必要はなく、実装面積の増大を抑えることができる。

また、中点である接続点Ｐｒに接続されることによって、高周波信号と分離されるため、ディスパージョン回路４２１の一部である抵抗素子Ｒｄ＿ｃの抵抗値を下げることができる。抵抗素子Ｒｄ＿ｃの抵抗値を下げることにより、図５を参照して説明した実線ＳＬ１からＳＬ４の傾きを大きくすることができ、利得が変化する範囲（図６参照）を拡げることができる。

一般に、各増幅段の出力や高周波信号の線路にディスパージョン回路を接続する場合、アイソレーションを確保するためディスパージョン回路の抵抗値を数ｋΩオーダーにする必要がある。これに対し、本開示のように中点である接続点Ｐｒにディスパージョン回路を接続することにより、アイソレーションが確保されるため、抵抗値を数百Ωオーダーまで低減でき、図５を参照して説明した実線ＳＬ１からＳＬ４の傾きを大きくすることができる。

（第４実施形態）
図１２は、第４実施形態による電力増幅回路１００Ｄの例を示す図である。図１２に示すように、第４実施形態の電力増幅回路１００Ｄは、ディスパージョン回路４１および４２を有する。ディスパージョン回路４１および４２は、ドライブ段のバイアス回路３１に接続されている。ディスパージョン回路４１および４２により、増幅回路１１に供給するバイアスが制御される。つまり、電力増幅回路１００Ｄは、差動増幅回路である増幅回路１２の前段に設けられた他の増幅回路１１をさらに備えており、バイアス回路３１は他の増幅回路１１にバイアスを与える。

第４実施形態の電力増幅回路１００Ｄは、第３実施形態と同様に、トランス２２の一次側に、一対の差動信号の一方に対応して設けられた第１の抵抗素子Ｒ１と、一対の差動信号の他方に対応して設けられた第２の抵抗素子Ｒ２とを有する。第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２とを直列接続した合成抵抗の中点である接続点Ｐｒに、第３の抵抗素子である抵抗Ｒｄ＿ｃを介して、ディスパージョン回路４１、４２が接続されている。このため、ディスパージョン回路４１、４２は差動信号の対称性に影響を与えない。また、第３実施形態の場合と同様に、抵抗素子Ｒ１、Ｒ２によって差動信号のＲＦ成分を除去し、直流成分だけを取り出すことができる。抵抗素子Ｒｄ＿ｃの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。

（第５実施形態）
図１３は、第５実施形態による電力増幅回路１００Ｅの例を示す図である。図１３に示すように、第５実施形態の電力増幅回路１００Ｅは、増幅回路１１０と増幅回路１２とを有する。増幅回路１１０と増幅回路１２とは、ともに差動増幅回路である。増幅回路１１０はドライブ段の増幅回路であり、増幅回路１２はパワー段の増幅回路である。

電力増幅回路１００Ｅは、ディスパージョン回路４１および４２を有する。ディスパージョン回路４１および４２は、パワー段のバイアス回路３２に接続されている。ディスパージョン回路４１および４２により、増幅回路１２に供給するバイアスが制御される。つまり、差動増幅回路である増幅回路１１０の後段に設けられた他の増幅回路１２を備え、バイアス回路３２は増幅回路１２にバイアスを与える。

電力増幅回路１００Ｅの整合回路１は、トランス１ａを有する。トランス１ａの一次側は入力端子１０に接続されている。トランス１ａの二次側は差動信号となる。トランス１ａの二次側は増幅回路１１０に出力されている。トランス１ａの二次側から差動信号が出力される。増幅回路１１０は、差動増幅回路を構成する増幅回路１１ａおよび１１ｂを有する。増幅回路１１ａおよび１１ｂから出力される差動信号は、トランス２１に入力される。

トランス２１は、増幅回路１１０と増幅回路１２との間に設けられている。トランス２１は、増幅回路１１０の出力側に設けられている。トランス２１は、増幅回路１２の入力側に設けられている。増幅回路１１の出力には、トランス２１の入力側の巻線が接続されている。トランス２１の入力側の巻線の中点Ｐ２１は、インダクタ５を介して電源電位Ｖｃｃに接続されている。

電力増幅回路１００Ｅは、トランス２１の一次側に、一対の差動信号の一方に対応して設けられた第１の抵抗Ｒ１と、一対の差動信号の他方に対応して設けられた第２の抵抗Ｒ２とを有する。第１の抵抗Ｒ１の一端と第２の抵抗Ｒ２の一端とは接続点Ｐｒにおいて接続されている。第１の抵抗Ｒ１の他端は接続点Ｐｒ１に接続されている。第１の抵抗Ｒ１の他端には一対の差動信号の一方が印加される。第２の抵抗Ｒ２の他端は接続点Ｐｒ２に接続されている。第２の抵抗Ｒ２の他端には一対の差動信号の他方が印加される。

第５実施形態においても、第１の抵抗Ｒ１の抵抗値と第２の抵抗Ｒ２の抵抗値とは実質的に等しい。実質的に等しいとは、抵抗Ｒ１および抵抗Ｒ２の製造ばらつきの範囲内で同じ抵抗値であることを意味する。抵抗Ｒ１と抵抗Ｒ２との抵抗値が実質的に等しいため、接続点Ｐｒは、第１の抵抗Ｒ１と第２の抵抗Ｒ２とを直列接続した合成抵抗の中点になる。この中点である接続点Ｐｒに、第３の抵抗である抵抗Ｒｄ＿ｃを介して、ディスパージョン回路４１、４２が接続されている。このため、ディスパージョン回路４１、４２は差動信号の対称性に影響を与えない。また、第３実施形態の場合と同様に、抵抗Ｒ１、Ｒ２によって差動信号のＲＦ成分を除去し、直流成分だけを取り出すことができる。抵抗Ｒｄ＿ｃの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。

（第６実施形態）
図１４は、第６実施形態による電力増幅回路１００Ｆの例を示す図である。図１４に示すように、第６実施形態の電力増幅回路１００Ｆは、第４実施形態の電力増幅回路１００Ｄと同様に、ディスパージョン回路４１および４２を有する。ディスパージョン回路４１および４２は、ドライブ段のバイアス回路３１に接続されている。ディスパージョン回路４１および４２により、増幅回路１１に供給するバイアスが制御される。さらに、ディスパージョン回路４１および４２は、パワー段のバイアス回路３２に接続されている。ディスパージョン回路４１および４２により、増幅回路１２に供給するバイアスが制御される。

電力増幅回路１００Ｆは、前記差動増幅回路である増幅回路１２の前段に設けられた他の増幅回路１１と増幅回路１１に対応して設けられた他のバイアス回路３１とを備え、バイアス回路３２は、増幅回路１２にバイアスを与え、バイアス回路３１は増幅回路１１にバイアスを与える。また、第３実施形態の場合と同様に、抵抗Ｒ１、Ｒ２によって差動信号のＲＦ成分を除去し、直流成分だけを取り出すことができる。抵抗Ｒｄ＿ｃの抵抗値を小さくすることができるので、基板における電力増幅回路のレイアウト面積を縮小することができる。

（バイアス回路に関する変形例）
図１５および図１６は、バイアス回路の変形例を示す図である。図１５は、図８を参照して説明した第１実施形態による電力増幅回路１００Ａのバイアス回路３２をフィードバック型のバイアス回路３２ｂに置き換えた例を示す図である。

バイアス回路３２ｂは、抵抗１３６ａ、１３６ｂと、トランジスタ１３２ａとを有する。抵抗１３６ａの一端は、トランジスタ１３５ａのエミッタに接続されている。抵抗１３６ａの他端は、トランジスタ１３２ａのベースに接続されている。抵抗１３６ｂの一端は、トランジスタ１３５ｂのエミッタに接続されている。抵抗１３６ｂの他端は、トランジスタ１３２ａのベースに接続されている。トランジスタ１３２ａのコレクタはトランジスタ１３５ａのベース、および、トランジスタ１３５ｂのベースに接続されている。トランジスタ１３２ａのエミッタは基準電位に接続されている。バイアス回路３２ｂのその他の構成は、図５を参照して説明したバイアス回路３２ａと同様である。

バイアス回路３２ｂは、バイアス回路３２ａと同様に、トランジスタ１３５ａのエミッタ電流の一部をフィードバックさせてトランジスタ１３２ａのオン状態を制御するフィードバック回路を有する。これにより、バイアス回路３２ｂから増幅回路１２ａに供給するバイアス電流を一定に保つことができる。また、バイアス回路３２ｂは、バイアス回路３２ａと同様に、トランジスタ１３５ｂのエミッタ電流のエミッタ電流の一部をフィードバックさせてトランジスタ１３２ａのオン状態を制御する。これにより、バイアス回路３２ｂから増幅回路１２ｂに供給するバイアス電流を一定に保つことができる。このため、電力増幅回路１００Ａの利得の線形性を良好に保つことができる。

図１６は、図１１を参照して説明した第３の実施形態による電力増幅回路１００Ｃのバイアス回路３２をフィードバック型のバイアス回路３２ｂに置き換えた例を示す図である。バイアス回路３２ｂの構成および動作は、図１５を参照して説明したバイアス回路３２ｂと同様である。したがって、バイアス回路３２ｂから増幅回路１２ａおよび増幅回路１２ｂに供給するバイアス電流を一定に保つことができる。このため、電力増幅回路１００Ｃの利得の線形性を良好に保つことができる。

１ 整合回路
４、４１、４２ ディスパージョン回路
５ インダクタ
１０ 入力端子
１１、１１ａ、１１ｂ、１２、１２ａ、１２ｂ、１１０ 増幅回路
２０ 出力端子
２１、２２ トランス
３１、３２、３２ａ、３２ｂ バイアス回路
１００、１００Ａ～１００Ｆ 電力増幅回路
Ｒ１、Ｒ２ 抵抗
ＲＦｉｎ 入力信号
ＲＦｏｕｔ 出力信号
Ｖｃｃ 電源電圧

Claims (9)

1. 信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第１および第２のディスパージョン回路とを備える電力増幅回路。
2. 前記差動増幅回路から出力される一対の差動信号を入力とするトランスを備え、
   前記第１および第２のディスパージョン回路は、前記トランスの一次側に接続されている請求項１に記載の電力増幅回路。
3. 信号の振幅によって変動する電源電圧によって動作する差動増幅回路と、前記差動増幅回路に与えるバイアスを出力するバイアス回路と、前記差動増幅回路から出力される一対の差動信号それぞれに対応して設けられて前記差動増幅回路のゲインの電源電圧依存を調整する第１および第２のディスパージョン回路と、前記差動増幅回路から出力される一対の差動信号の一方に対応して設けられた第１の抵抗と、前記一対の差動信号の他方に対応して設けられた第２の抵抗とを有し、
   前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値とは実質的に等しく、
   前記第１の抵抗の一端と前記第２の抵抗の一端とが接続されており、
   前記第１の抵抗の他端に前記一対の差動信号の前記一方が印加され、
   前記第２の抵抗の他端に前記一対の差動信号の前記他方が印加され、
   前記第１の抵抗の一端と前記第２の抵抗の一端との接続点に、前記第１および第２のディスパージョン回路が接続されている電力増幅回路。
4. 前記差動増幅回路から出力される一対の差動信号を入力とするトランスを備え、
   前記第１の抵抗の他端と前記第２の抵抗の他端とは、前記トランスの一次側に接続されている請求項３に記載の電力増幅回路。
5. 前記バイアス回路は、前記差動増幅回路に前記バイアスを与える請求項１から請求項４のいずれか１つに記載の電力増幅回路。
6. 前記差動増幅回路の後段に設けられた他の増幅回路を備え、
   前記バイアス回路は、前記他の増幅回路に前記バイアスを与える請求項１から請求項５のいずれか１つに記載の電力増幅回路。
7. 前記差動増幅回路の前段に設けられた他の増幅回路を備え、
   前記バイアス回路は、前記他の増幅回路に前記バイアスを与える請求項１から請求項５のいずれか１つに記載の電力増幅回路。
8. 前記差動増幅回路の前段に設けられた他の増幅回路と前記他の増幅回路に対応して設けられた他のバイアス回路とを備え、
   前記バイアス回路は、前記差動増幅回路に前記バイアスを与え、前記他のバイアス回路は前記他の増幅回路にバイアスを与える請求項１から請求項５のいずれか１つに記載の電力増幅回路。
9. 前記バイアス回路は、前記差動増幅回路に与えるバイアスの一部をフィードバックするフィードバック回路を有し、前記差動増幅回路に与えるバイアスを一定に保つ請求項１から請求項８のいずれか１つに記載の電力増幅回路。

Images