JP2021525924A - データの2つの部分を有するメモリのデータの再配置 - Google Patents
データの2つの部分を有するメモリのデータの再配置 Download PDFInfo
- Publication number
- JP2021525924A JP2021525924A JP2020567009A JP2020567009A JP2021525924A JP 2021525924 A JP2021525924 A JP 2021525924A JP 2020567009 A JP2020567009 A JP 2020567009A JP 2020567009 A JP2020567009 A JP 2020567009A JP 2021525924 A JP2021525924 A JP 2021525924A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- logical block
- physical
- store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
1:procedure STEP
2: Do StepB
3: Do StepA
4:end procedure
1:procedure StepB
2: PBA gB−1(mod nPBA)の内容をgA+sep−1(mod nPBA)に移動
3: gB←gB−1(mod nPBA)
4: rB←rB+1(mod nB)
5:end procedure
1:procedure StepA
2: PBA gA−1(mod nPBA)の内容をgB+sep(mod nPBA)に移動
3: gA←gA−1(mod nPBA)
4: if gA=SA then
5: SA←SA+nB+2sep(mod nPBA)
6: end if
7:end procedure
第1の部分のマッピング
第2の部分のマッピング
p=((l+rB)mod nB+gA+sep)mod nPBA
ここで、l∈{0,…,nB−1}
Claims (23)
- メモリセルの複数の物理ブロックを有するメモリであって、
前記メモリは、第1の部分のデータであって、それに関連付けられる第1の数の論理ブロックアドレスを有する前記第1の部分のデータと、第2の部分のデータであって、それに関連付けられる第2の数の論理ブロックアドレスを有する前記第2の部分のデータとを含み、
前記メモリセルの複数の物理ブロックの2つは、データを記憶していない、
前記メモリと、
回路であって、
前記第1の数の論理ブロックアドレスの1つに関連付けられる前記第1の部分の前記データを、データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの1つに再配置し、
前記第2の数の論理ブロックアドレスの1つに関連付けられる前記第2の部分の前記データを、データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの他方に再配置する
ように構成される、前記回路と、
を備える、装置。 - データを記憶していない前記メモリセルの複数の物理ブロックの前記2つは、前記メモリの前記第1の部分のデータ及び前記第2の部分のデータを分離している、請求項1に記載の装置。
- 前記第1の数の論理ブロックアドレスの前記1つは、前記第1の数の論理ブロックアドレスの最後の1つであり、
前記第2の数の論理ブロックアドレスの前記1つは、前記第2の数の論理ブロックアドレスの最後の1つである、
請求項1に記載の装置。 - 前記第1の部分のデータはユーザデータを含み、
前記第2の部分のデータはシステムデータを含む、
請求項1に記載の装置。 - 前記第1の部分のデータは、前記メモリで行われるプログラム動作または検知動作の間に、特定の頻度でまたは特定の頻度よりも多くアクセスされているデータを含み、
前記第2の部分のデータは、前記メモリで行われるプログラム動作または検知動作の間に、特定の頻度よりも少なくアクセスされているデータを含む、
請求項1に記載の装置。 - 前記第1の部分のデータはオペレーティングシステムデータを含み、
前記第2の部分のデータはマルチメディアデータを含む、
請求項1に記載の装置。 - メモリを動作させる方法であって、
前記メモリの第1の部分に含まれ、前記メモリの前記第1の部分のいくつかの論理ブロックアドレスのうちの1つに関連付けられるデータを、データを記憶していない前記メモリの物理ブロックに再配置することと、
前記メモリの第2の部分に含まれ、前記メモリの前記第2の部分のいくつかの論理ブロックアドレスのうちの1つに関連付けられるデータを、データを記憶していない前記メモリの別の物理ブロックに再配置することと、
を含む、
前記方法。 - 前記方法は、
代数マッピングを使用して、前記メモリの前記第1の部分の前記データが再配置されている物理ブロックの前記メモリにおける場所を識別することと、
前記代数マッピングを使用して、前記メモリの前記第2の部分の前記データが再配置されている他方の物理ブロックの前記メモリにおける場所を識別することと、
を含む、
請求項7に記載の方法。 - 前記方法は、
前記代数マッピングを使用して、前記メモリの前記第1の部分の前記データが再配置されている前記物理ブロックの前記メモリにおける前記場所を識別することを、その再配置されたデータを検知する動作中に行うことと、
前記代数マッピングを使用して、前記メモリの前記第2の部分の前記データが再配置されている前記他の物理ブロックの前記メモリにおける前記場所を識別することを、その再配置されたデータを検知する動作中に行うことと、
を含む、請求項8に記載の方法。 - 前記方法は、トリガーイベントに応答して、前記メモリの前記第1の部分に含まれる前記データを再配置することと、前記メモリの前記第2の部分に含まれる前記データを再配置することとを含む、請求項7に記載の方法。
- 前記トリガーイベントは、前記メモリで行われている特定の数のプログラム動作である、請求項10に記載の方法。
- 前記トリガーイベントは、前記メモリで発生する電力状態遷移である、請求項10に記載の方法。
- 前記メモリの前記第1の部分に含まれる前記データを前記メモリの前記物理ブロックに再配置することは、データを記憶していない前記メモリの第3の物理ブロックを生じ、
前記メモリの前記第2の部分に含まれる前記データを前記メモリの前記他方の物理ブロックに再配置することは、データを記憶していない前記メモリの第4の物理ブロックを生じ、
前記方法は、さらに、
前記メモリの前記第1の部分に含まれ、前記メモリの前記第1の部分の前記いくつかの論理ブロックアドレスのうちの異なるものに関連付けられるデータを、前記メモリの前記第3の物理ブロックに再配置することと、
前記メモリの前記第2の部分に含まれ、前記メモリの前記第2の部分の前記いくつかの論理ブロックアドレスのうちの異なるものに関連付けられるデータを、前記メモリの前記第4の物理ブロックに再配置することと、
を含む、
請求項7に記載の方法。 - メモリセルの複数の物理ブロックを有するメモリであって、
前記メモリは、第1の部分のデータであって、それに関連付けられる第1の数の論理ブロックアドレスを有する前記第1の部分のデータと、第2の部分のデータであって、それに関連付けられる第2の数の論理ブロックアドレスを有する前記第2の部分のデータとを含み、
前記メモリセルの複数の物理ブロックの2つは、データを記憶しておらず、前記メモリの前記第1の部分のデータ及び前記第2の部分のデータを分離している、
前記メモリと、
回路であって、
前記第1の数の論理ブロックアドレスの最後の1つに関連付けられる前記第1の部分の前記データを、データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの1つに再配置し、
前記第2の数の論理ブロックアドレスの最後の1つに関連付けられる前記第2の部分の前記データを、データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの他方に再配置するように構成される、
前記回路と、
を備える、装置。 - 前記第1の数の論理ブロックアドレスのそれぞれの1つのサイズは前記第2の数の論理ブロックアドレスのそれぞれの1つのサイズと異なる、請求項14に記載の装置。
- 前記回路は前記メモリに含まれる、請求項14に記載の装置。
- 前記回路は前記装置のコントローラに含まれる、請求項14に記載の装置。
- 前記回路は、
前記第1の数の論理ブロックアドレスの最初の1つに関連付けられる前記第1の部分の前記データに対する物理ブロックアドレスを示す値を記憶するように構成される、第1のレジスタと、
データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの1つに対する物理ブロックアドレスを示す値を記憶するように構成される、第2のレジスタと、
データを記憶していない前記メモリセルの複数の物理ブロックの前記2つのうちの他方に対する物理ブロックアドレスを示す値を記憶するように構成される、第3のレジスと、
前記第2の部分のデータの前記第2の数の論理ブロックアドレスの最初の論理ブロックアドレスの相対位置を示す値を記憶するように構成される、第4のレジスタと、を含む、
請求項14に記載の装置。 - メモリを動作させる方法であって、
前記メモリの第1の部分に含まれ、前記メモリの前記第1の部分のいくつかの論理ブロックアドレスのうちの最後の1つに関連付けられるデータを、データを記憶しておらず、前記メモリ内の前記メモリの前記第1の部分の前にある前記メモリの物理ブロックに再配置することと、
前記メモリの第2の部分に含まれ、前記メモリの前記第2の部分のいくつかの論理ブロックアドレスのうちの最後の1つに関連付けられるデータを、データを記憶しておらず、前記メモリ内の前記メモリの前記第2の部分の後にある前記メモリの物理ブロックに再配置することと、
を含む、前記方法。 - 前記方法は、
代数マッピングを使用して、前記メモリの前記第1の部分の前記いくつかの論理ブロックアドレスの前記最後の1つに関連付けられる前記データが再配置されている前記物理ブロックに対する物理ブロックアドレスを識別することと、
前記代数マッピングを使用して、前記メモリの前記第2の部分の前記いくつかの論理ブロックアドレスの前記最後の1つに関連付けられる前記データが再配置されている前記物理ブロックに対する物理ブロックアドレスを識別することと、
を含む、請求項19に記載の方法。 - 前記メモリの前記第1の部分に関する前記いくつかの論理ブロックアドレス及び前記メモリの前記第2の部分に関する前記いくつかの論理ブロックアドレスはランダム化される、請求項19に記載の方法。
- 前記方法は、前記メモリの前記第1の部分に含まれる前記データを再配置してすぐに、前記メモリの前記第2の部分に含まれる前記データを再配置することを含む、請求項21に記載の方法。
- 前記方法は、
前記メモリの前記第1の部分に含まれる前記データを再配置すると、前記メモリで動作を行うことと、
前記メモリの前記動作を行うと、前記メモリの前記第2の部分に含まれる前記データを再配置することと、
を含む、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/994,477 US10585795B2 (en) | 2018-05-31 | 2018-05-31 | Data relocation in memory having two portions of data |
US15/994,477 | 2018-05-31 | ||
PCT/US2019/028854 WO2019231584A1 (en) | 2018-05-31 | 2019-04-24 | Data relocation in memory having two portions of data |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021525924A true JP2021525924A (ja) | 2021-09-27 |
Family
ID=68693947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020567009A Pending JP2021525924A (ja) | 2018-05-31 | 2019-04-24 | データの2つの部分を有するメモリのデータの再配置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10585795B2 (ja) |
EP (1) | EP3803605A4 (ja) |
JP (1) | JP2021525924A (ja) |
KR (1) | KR20210003957A (ja) |
CN (1) | CN112204533A (ja) |
WO (1) | WO2019231584A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10761739B2 (en) * | 2018-08-23 | 2020-09-01 | Micron Technology, Inc. | Multi-level wear leveling for non-volatile memory |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285001A (ja) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | 半導体フラッシュメモリ装置及びその制御方法 |
JP2003216506A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | フラッシュメモリを搭載した記憶装置及び計算機 |
JP2004296014A (ja) * | 2003-03-27 | 2004-10-21 | Mitsubishi Electric Corp | 不揮発性メモリの消去回数平準化方法 |
JP2004326539A (ja) * | 2003-04-25 | 2004-11-18 | Fuji Photo Film Co Ltd | 記録媒体の記録方法 |
JP2008217931A (ja) * | 2007-03-06 | 2008-09-18 | Yokogawa Electric Corp | ディスク装置およびこれを用いた測定装置 |
JP2009503629A (ja) * | 2005-06-08 | 2009-01-29 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
US20170024276A1 (en) * | 2015-07-23 | 2017-01-26 | Kabushiki Kaisha Toshiba | Memory system and method of controlling nonvolatile memory |
US20170024137A1 (en) * | 2015-07-23 | 2017-01-26 | Kabushiki Kaisha Toshiba | Memory system for controlling nonvolatile memory |
WO2018089085A1 (en) * | 2016-11-08 | 2018-05-17 | Micron Technology, Inc. | Data relocation in hybrid memory |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8027194B2 (en) * | 1988-06-13 | 2011-09-27 | Samsung Electronics Co., Ltd. | Memory system and method of accessing a semiconductor memory device |
CN100483552C (zh) * | 2002-10-28 | 2009-04-29 | 桑迪士克股份有限公司 | 在非易失性存储***中执行自动磨损平衡的方法 |
EP1713085A1 (en) | 2002-10-28 | 2006-10-18 | SanDisk Corporation | Automated wear leveling in non-volatile storage systems |
JP2007133683A (ja) * | 2005-11-10 | 2007-05-31 | Sony Corp | メモリシステム |
US7791952B2 (en) | 2007-01-30 | 2010-09-07 | Micron Technology, Inc. | Memory device architectures and operation |
US8140737B2 (en) * | 2007-01-30 | 2012-03-20 | Skymedi Corporation | Method for enhancing life cycle of memory |
US8239611B2 (en) | 2007-12-28 | 2012-08-07 | Spansion Llc | Relocating data in a memory device |
US20100174845A1 (en) * | 2009-01-05 | 2010-07-08 | Sergey Anatolievich Gorobets | Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques |
US8255613B2 (en) * | 2009-04-30 | 2012-08-28 | International Business Machines Corporation | Wear-leveling and bad block management of limited lifetime memory devices |
CN102543177B (zh) * | 2010-12-17 | 2016-01-06 | 西安奇维测控科技有限公司 | 一种固态盘静态磨损平衡算法 |
KR20130021026A (ko) | 2011-08-22 | 2013-03-05 | 엘지이노텍 주식회사 | 웨이퍼 표면 처리 방법 |
US9081665B2 (en) * | 2012-02-02 | 2015-07-14 | OCZ Storage Solutions Inc. | Apparatus, methods and architecture to increase write performance and endurance of non-volatile solid state memory components |
CN102789423B (zh) * | 2012-07-11 | 2014-12-10 | 山东华芯半导体有限公司 | 四池闪存磨损均衡方法 |
US20140122774A1 (en) | 2012-10-31 | 2014-05-01 | Hong Kong Applied Science and Technology Research Institute Company Limited | Method for Managing Data of Solid State Storage with Data Attributes |
CN103902461A (zh) * | 2012-12-27 | 2014-07-02 | 中兴通讯股份有限公司 | 不同Nand闪存兼容方法及装置 |
JP2016170703A (ja) | 2015-03-13 | 2016-09-23 | 富士通株式会社 | 記憶装置、記憶装置の制御方法、及び情報処理システム |
US10102138B2 (en) | 2015-10-22 | 2018-10-16 | Western Digital Technologies, Inc. | Division of data storage in single-storage device architecture |
US10474370B1 (en) * | 2016-05-20 | 2019-11-12 | EMC IP Holding Company LLC | Method and system for mitigating the effect of write and read disturbances in solid state memory regions |
US10430085B2 (en) | 2016-11-08 | 2019-10-01 | Micron Technology, Inc. | Memory operations on data |
KR20180065075A (ko) * | 2016-12-06 | 2018-06-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이를 이용한 웨어-레벨링 방법 |
KR20190019429A (ko) * | 2017-08-17 | 2019-02-27 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US20190129627A1 (en) | 2017-10-31 | 2019-05-02 | EMC IP Holding Company LLC | Method and system for wear-leveling using a multi-gap progress field |
-
2018
- 2018-05-31 US US15/994,477 patent/US10585795B2/en active Active
-
2019
- 2019-04-24 WO PCT/US2019/028854 patent/WO2019231584A1/en unknown
- 2019-04-24 EP EP19810601.5A patent/EP3803605A4/en active Pending
- 2019-04-24 KR KR1020207037788A patent/KR20210003957A/ko not_active Application Discontinuation
- 2019-04-24 JP JP2020567009A patent/JP2021525924A/ja active Pending
- 2019-04-24 CN CN201980035424.2A patent/CN112204533A/zh active Pending
-
2020
- 2020-02-18 US US16/793,185 patent/US11194708B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285001A (ja) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | 半導体フラッシュメモリ装置及びその制御方法 |
JP2003216506A (ja) * | 2002-01-23 | 2003-07-31 | Hitachi Ltd | フラッシュメモリを搭載した記憶装置及び計算機 |
JP2004296014A (ja) * | 2003-03-27 | 2004-10-21 | Mitsubishi Electric Corp | 不揮発性メモリの消去回数平準化方法 |
JP2004326539A (ja) * | 2003-04-25 | 2004-11-18 | Fuji Photo Film Co Ltd | 記録媒体の記録方法 |
JP2009503629A (ja) * | 2005-06-08 | 2009-01-29 | サンディスク アイエル リミテッド | プログラム可能な耐久度を有するフラッシュメモリ |
JP2008217931A (ja) * | 2007-03-06 | 2008-09-18 | Yokogawa Electric Corp | ディスク装置およびこれを用いた測定装置 |
US20170024276A1 (en) * | 2015-07-23 | 2017-01-26 | Kabushiki Kaisha Toshiba | Memory system and method of controlling nonvolatile memory |
US20170024137A1 (en) * | 2015-07-23 | 2017-01-26 | Kabushiki Kaisha Toshiba | Memory system for controlling nonvolatile memory |
JP2017027387A (ja) * | 2015-07-23 | 2017-02-02 | 株式会社東芝 | メモリシステム |
JP2017027388A (ja) * | 2015-07-23 | 2017-02-02 | 株式会社東芝 | メモリシステムおよび不揮発性メモリの制御方法 |
WO2018089085A1 (en) * | 2016-11-08 | 2018-05-17 | Micron Technology, Inc. | Data relocation in hybrid memory |
Also Published As
Publication number | Publication date |
---|---|
WO2019231584A1 (en) | 2019-12-05 |
US11194708B2 (en) | 2021-12-07 |
KR20210003957A (ko) | 2021-01-12 |
US20200183828A1 (en) | 2020-06-11 |
CN112204533A (zh) | 2021-01-08 |
EP3803605A1 (en) | 2021-04-14 |
US10585795B2 (en) | 2020-03-10 |
EP3803605A4 (en) | 2022-03-09 |
US20190370166A1 (en) | 2019-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102271643B1 (ko) | 하이브리드 메모리의 데이터 재배치 | |
US11157417B2 (en) | Memory having a static cache and a dynamic cache | |
KR102066062B1 (ko) | 부분적으로 기록된 블록 처리 | |
US20210232508A1 (en) | Last written page searching | |
CN110678852B (zh) | 控制对缓冲器的存储器操作的设备和方法 | |
US20150098271A1 (en) | System and method of storing data in a data storage device | |
US11983403B2 (en) | Data relocation in memory | |
KR20200135549A (ko) | 카운터 업데이트 동작을 위한 장치 및 방법 | |
JP2021525924A (ja) | データの2つの部分を有するメモリのデータの再配置 | |
JP2022551627A (ja) | 自己適応型ウェアレベリングの方法及びアルゴリズム | |
KR20240055692A (ko) | 메모리 시스템 및 그 동작 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230606 |