JP2021501941A - メモリブロックリクレーム方法およびメモリブロックリクレーム装置 - Google Patents
メモリブロックリクレーム方法およびメモリブロックリクレーム装置 Download PDFInfo
- Publication number
- JP2021501941A JP2021501941A JP2020524281A JP2020524281A JP2021501941A JP 2021501941 A JP2021501941 A JP 2021501941A JP 2020524281 A JP2020524281 A JP 2020524281A JP 2020524281 A JP2020524281 A JP 2020524281A JP 2021501941 A JP2021501941 A JP 2021501941A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- memory block
- information
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 1350
- 238000000034 method Methods 0.000 title claims abstract description 115
- 230000004044 response Effects 0.000 claims description 80
- 238000013507 mapping Methods 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 21
- 238000007726 management method Methods 0.000 description 30
- 230000008859 change Effects 0.000 description 12
- 239000002574 poison Substances 0.000 description 10
- 231100000614 poison Toxicity 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000011664 signaling Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007334 memory performance Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7201—Logical to physical mapping or translation of blocks or pages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
方法は、コンピュータシステムに適用され、コンピュータシステムは、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、方法は、
媒体コントローラが、メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、メモリ論理アドレス情報に基づいてメモリブロックをリクレームする段階であって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備える。
媒体コントローラが、メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除する段階と、
媒体コントローラが、メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加する段階と
を有する。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、媒体コントローラが、予め定められたパターンをメモリブロックに書き込む段階
をさらに備える。
媒体コントローラが、メモリコントローラにより送信される読み出しコマンドを受信する段階であって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断する段階と、
媒体コントローラがエラー応答情報をメモリコントローラへ送信する段階であって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信する段階と、
をさらに備える。
方法は、コンピュータシステムに適用され、コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、方法は、
メモリコントローラが、プロセッサにより送信されるトリム(TRIM)命令を受信する段階であって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
メモリコントローラが、アンマッピングコマンドを媒体コントローラへ送信する段階と
を備える。
メモリコントローラが、読み出しコマンドを媒体コントローラへ送信する段階であって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、送信する段階と、
メモリコントローラが、媒体コントローラにより送信されるエラー応答情報を受信する段階であって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、受信する段階と
をさらに備える。
メモリは、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、媒体コントローラは、NVDIMM−Pプロトコルを用いることによりプロセッサのメモリコントローラと通信し、不揮発性メモリは、複数のメモリブロックを含み、媒体コントローラは、
メモリコントローラにより送信されるアンマッピングコマンドを受信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加することと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
メモリコントローラにより送信される読み出しコマンドを受信することであって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラへ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、メモリコントローラは、
プロセッサにより送信されるトリム命令を受信することであって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを媒体コントローラへ送信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含み、アンマッピングコマンドは、メモリブロックをリクレームするよう媒体コントローラに命令するために用いられる、送信することと
を行うように構成される。
メモリコントローラにより送信されるアンマッピングコマンドを受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
プロセッサにより送信されるメモリアクセス要求を受信することであって、メモリアクセス要求は、読み出し対象データのメモリ論理アドレス情報を含む、受信すること
を行うように構成される。
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラへ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
方法は、
媒体コントローラが、メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、メモリ論理アドレス情報に基づいてメモリブロックをリクレームする段階であって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備える。媒体コントローラは、メモリコントローラにより送信されるアンマッピングコマンドを受信した後に、アンマッピングコマンドに含まれるリクレーム対象メモリブロックのメモリ論理アドレス情報に基づいて、対応するメモリブロックを解放し、当該メモリブロックをリクレームすることにより、媒体コントローラの媒体管理オペレーション効果を高め、NVDIMMの記憶性能を改善し、NVDIMMの耐用期間を延ばす。
具体的には、媒体コントローラ110は、
メモリコントローラ106により送信されるアンマッピングコマンドを受信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加することと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
メモリコントローラ106により送信される読み出しコマンドを受信することであって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラ106へ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
メモリコントローラ106は、NVDIMM−Pプロトコルを用いることにより媒体コントローラ110と通信し、不揮発性メモリは、複数のメモリブロックを含み、メモリコントローラ106は、
プロセッサ102により送信されるトリム命令を受信することであって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを媒体コントローラ110へ送信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含み、アンマッピングコマンドは、メモリブロックをリクレームするよう媒体コントローラ110に命令するために用いられる、送信することと
を行うように構成される。
メモリコントローラ106により送信されるアンマッピングコマンドを受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込むように構成される。
プロセッサにより送信されるメモリアクセス要求を受信することであって、メモリアクセス要求は、読み出し対象データのメモリ論理アドレス情報を含む、受信すること
を行うように構成される。
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラ106へ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
方法は、コンピュータシステムに適用され、コンピュータシステムは、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、方法は、
媒体コントローラが、メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、メモリ論理アドレス情報に基づいてメモリブロックをリクレームする段階であって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備える。
媒体コントローラが、メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除する段階と、
媒体コントローラが、メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加する段階と
を有する。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、媒体コントローラが、予め定められたパターンをメモリブロックに書き込む段階
をさらに備える。
媒体コントローラが、メモリコントローラにより送信される読み出しコマンドを受信する段階であって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断する段階と、
媒体コントローラがエラー応答情報をメモリコントローラへ送信する段階であって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信する段階と、
をさらに備える。
方法は、コンピュータシステムに適用され、コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、方法は、
メモリコントローラが、プロセッサにより送信されるトリム(TRIM)命令を受信する段階であって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
メモリコントローラが、アンマッピングコマンドを媒体コントローラへ送信する段階と
を備える。
メモリコントローラが、読み出しコマンドを媒体コントローラへ送信する段階であって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、送信する段階と、
メモリコントローラが、媒体コントローラにより送信されるエラー応答情報を受信する段階であって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、受信する段階と
をさらに備える。
メモリは、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、媒体コントローラは、NVDIMM−Pプロトコルを用いることによりプロセッサのメモリコントローラと通信し、不揮発性メモリは、複数のメモリブロックを含み、媒体コントローラは、
メモリコントローラにより送信されるアンマッピングコマンドを受信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加することと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
メモリコントローラにより送信される読み出しコマンドを受信することであって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラへ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、媒体コントローラに接続された不揮発性メモリとを備え、メモリコントローラは、NVDIMM−Pプロトコルを用いることにより媒体コントローラと通信し、不揮発性メモリは、複数のメモリブロックを有し、メモリコントローラは、
プロセッサにより送信されるトリム命令を受信することであって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを媒体コントローラへ送信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含み、アンマッピングコマンドは、メモリブロックをリクレームするよう媒体コントローラに命令するために用いられる、送信することと
を行うように構成される。
メモリコントローラにより送信されるアンマッピングコマンドを受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
プロセッサにより送信されるメモリアクセス要求を受信することであって、メモリアクセス要求は、読み出し対象データのメモリ論理アドレス情報を含む、受信すること
を行うように構成される。
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラへ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
方法は、
媒体コントローラが、メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
媒体コントローラが、メモリ論理アドレス情報に基づいてメモリブロックをリクレームする段階であって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備える。媒体コントローラは、メモリコントローラにより送信されるアンマッピングコマンドを受信した後に、アンマッピングコマンドに含まれるリクレーム対象メモリブロックのメモリ論理アドレス情報に基づいて、対応するメモリブロックを解放し、当該メモリブロックをリクレームすることにより、媒体コントローラの媒体管理オペレーション効果を高め、NVDIMMの記憶性能を改善し、NVDIMMの耐用期間を延ばす。
具体的には、媒体コントローラ110は、
メモリコントローラ106により送信されるアンマッピングコマンドを受信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
メモリ論理アドレス情報に基づいて、メモリ論理アドレスとメモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
メモリブロックのメモリ物理アドレスをメモリアイドルリストに追加することと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込む
ように構成される。
メモリコントローラ106により送信される読み出しコマンドを受信することであって、読み出しコマンドは、読み出し対象データのメモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラ106へ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
メモリコントローラ106は、NVDIMM−Pプロトコルを用いることにより媒体コントローラ110と通信し、不揮発性メモリは、複数のメモリブロックを含み、メモリコントローラ106は、
プロセッサ102により送信されるトリム命令を受信することであって、トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを媒体コントローラ110へ送信することであって、アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含み、アンマッピングコマンドは、メモリブロックをリクレームするよう媒体コントローラ110に命令するために用いられる、送信することと
を行うように構成される。
メモリコントローラ106により送信されるアンマッピングコマンドを受信することと、
メモリ論理アドレス情報に基づいてメモリブロックをリクレームすることであって、リクレームされたメモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される。
消去モード指示情報がメモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンをメモリブロックに書き込むように構成される。
プロセッサにより送信されるメモリアクセス要求を受信することであって、メモリアクセス要求は、読み出し対象データのメモリ論理アドレス情報を含む、受信すること
を行うように構成される。
対応するメモリ物理アドレスがメモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報をメモリコントローラ106へ送信することであって、エラー応答情報は、読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される。
[項目1]
メモリブロックリクレーム方法であって、上記方法は、コンピュータシステムに適用され、上記コンピュータシステムは、メモリコントローラと、媒体コントローラと、上記媒体コントローラに接続された不揮発性メモリとを備え、上記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより上記媒体コントローラと通信し、上記不揮発性メモリは、複数のメモリブロックを有し、上記方法は、
上記媒体コントローラが、上記メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、上記アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
上記媒体コントローラが、上記メモリ論理アドレス情報に基づいて上記メモリブロックをリクレームする段階であって、リクレームされた上記メモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備えるメモリブロックリクレーム方法。
[項目2]
上記媒体コントローラが、上記メモリ論理アドレス情報に基づいて上記メモリブロックをリクレームする上記段階は、
上記媒体コントローラが、上記メモリ論理アドレス情報に基づいて、メモリ論理アドレスと上記メモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除する段階と、
上記媒体コントローラが、上記メモリブロックの上記メモリ物理アドレスをメモリアイドルリストに追加する段階と
を有する、
項目1に記載の方法。
[項目3]
上記メモリ論理アドレス情報は、上記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、上記開始アドレスは、上記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、上記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、項目1または2に記載の方法。
[項目4]
上記アンマッピングコマンドは、消去モード指示情報をさらに含み、上記方法は、
上記消去モード指示情報が上記メモリブロック内のデータ情報を消去するよう命令した場合、上記媒体コントローラが、予め定められたパターンを上記メモリブロックに書き込む段階
をさらに備える、項目1から3のいずれか一項に記載の方法。
[項目5]
上記方法は、
上記媒体コントローラが、上記メモリコントローラにより送信される読み出しコマンドを受信する段階であって、上記読み出しコマンドは、読み出し対象データの上記メモリ論理アドレス情報を含む、受信する段階と、
上記媒体コントローラが、対応するメモリ物理アドレスが上記メモリ論理アドレス情報に基づいて見つからない、と判断する段階と、
上記媒体コントローラがエラー応答情報を上記メモリコントローラへ送信する段階であって、上記エラー応答情報は、上記読み出しコマンドの実行が失敗していることを示すために用いられる、送信する段階と
をさらに備える、項目1から4のいずれか一項に記載の方法。
[項目6]
メモリブロックリクレーム方法であって、上記方法は、コンピュータシステムに適用され、上記コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、上記媒体コントローラに接続された不揮発性メモリとを備え、上記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより上記媒体コントローラと通信し、上記不揮発性メモリは、複数のメモリブロックを有し、上記方法は、
上記メモリコントローラが、上記プロセッサにより送信されるトリム(TRIM)命令を受信する段階であって、上記トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
上記メモリコントローラが、アンマッピングコマンドを上記媒体コントローラへ送信する段階であって、上記アンマッピングコマンドは、上記リクレーム対象メモリブロックの上記メモリ論理アドレス情報を含み、上記アンマッピングコマンドは、上記メモリブロックをリクレームするよう上記媒体コントローラに命令するために用いられ、リクレームされた上記メモリブロックは、利用可能なメモリブロックである、送信する段階と
を備えるメモリブロックリクレーム方法。
[項目7]
上記メモリ論理アドレス情報は、上記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、上記開始アドレスは、上記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、上記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、項目6に記載の方法。
[項目8]
上記アンマッピングコマンドは、消去モード指示情報をさらに含み、上記消去モード指示情報が上記メモリブロック内のデータ情報を消去するよう命令した場合、上記アンマッピングコマンドはさらに、予め定められたパターンを上記メモリブロックに書き込むよう上記媒体コントローラに命令するために用いられる、項目6または7に記載の方法。
[項目9]
上記方法は、
上記メモリコントローラが、読み出しコマンドを上記媒体コントローラへ送信する段階であって、上記読み出しコマンドは、読み出し対象データの上記メモリ論理アドレス情報を含む、送信する段階と、
上記メモリコントローラが、上記媒体コントローラにより送信されるエラー応答情報を受信する段階であって、上記エラー応答情報は、上記読み出しコマンドの実行が失敗していることを示すために用いられる、受信する段階と
をさらに備える、項目6から8のいずれか一項に記載の方法。
[項目10]
媒体コントローラと、上記媒体コントローラに接続された不揮発性メモリとを備えるメモリであって、上記媒体コントローラは、NVDIMM−Pプロトコルを用いることによりプロセッサのメモリコントローラと通信し、上記不揮発性メモリは、複数のメモリブロックを含み、上記媒体コントローラは、
上記メモリコントローラにより送信されるアンマッピングコマンドを受信することであって、上記アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
上記メモリ論理アドレス情報に基づいて上記メモリブロックをリクレームすることであって、リクレームされた上記メモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される、
メモリ。
[項目11]
上記媒体コントローラはさらに、
上記メモリ論理アドレス情報に基づいて、メモリ論理アドレスと上記メモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
上記メモリブロックの上記メモリ物理アドレスをメモリアイドルリストに追加すること
を行うように構成される、
項目10に記載のメモリ。
[項目12]
上記メモリ論理アドレス情報は、上記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、上記開始アドレスは、上記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、上記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、項目10または11に記載のメモリ。
[項目13]
上記アンマッピングコマンドは、消去モード指示情報をさらに含み、上記媒体コントローラはさらに、
上記消去モード指示情報が上記メモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンを上記メモリブロックに書き込むこと
を行うように構成される、
項目10から12のいずれか一項に記載のメモリ。
[項目14]
上記媒体コントローラはさらに、
上記メモリコントローラにより送信される読み出しコマンドを受信することであって、上記読み出しコマンドは、読み出し対象データの上記メモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスが上記メモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報を上記メモリコントローラへ送信することであって、上記エラー応答情報は、上記読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される、
項目10から13のいずれか一項に記載のメモリ。
[項目15]
コンピュータシステムであって、上記コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、上記媒体コントローラに接続された不揮発性メモリとを備え、上記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより上記媒体コントローラと通信し、上記不揮発性メモリは、複数のメモリブロックを有し、上記メモリコントローラは、
上記プロセッサにより送信されるトリム命令を受信することであって、上記トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを上記媒体コントローラへ送信することであって、上記アンマッピングコマンドは、上記リクレーム対象メモリブロックの上記メモリ論理アドレス情報を含み、上記アンマッピングコマンドは、上記メモリブロックをリクレームするよう上記媒体コントローラに命令するために用いられる、送信することと
を行うように構成され、
上記媒体コントローラは、
上記メモリコントローラにより送信される上記アンマッピングコマンドを受信することと、
上記メモリ論理アドレス情報に基づいて上記メモリブロックをリクレームすることであって、リクレームされた上記メモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される、
コンピュータシステム。
[項目16]
上記メモリ論理アドレス情報は、上記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、上記開始アドレスは、上記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、上記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、項目15に記載のシステム。
[項目17]
上記アンマッピングコマンドは、消去モード指示情報をさらに含み、上記媒体コントローラはさらに、
上記消去モード指示情報が上記メモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンを上記メモリブロックに書き込むこと
を行うように構成される、
項目15または16に記載のシステム。
[項目18]
上記メモリコントローラはさらに、
プロセッサにより送信されるメモリアクセス要求を受信することであって、上記メモリアクセス要求は、読み出し対象データの上記メモリ論理アドレス情報を含む、受信することを行うように構成され、
上記メモリコントローラはさらに、上記メモリアクセス要求に基づいて読み出しコマンドを上記媒体コントローラへ送信することであって、上記読み出しコマンドは、上記メモリ論理アドレス情報を保持する、送信することを行うように構成され、
上記媒体コントローラはさらに、
対応するメモリ物理アドレスが上記メモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報を上記メモリコントローラへ送信することであって、上記エラー応答情報は、上記読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成され、
上記メモリコントローラはさらに、上記エラー応答情報に基づいて読み出し失敗情報を上記プロセッサへ送信することを行うように構成される、
項目15から17のいずれか一項に記載のシステム。
Claims (18)
- メモリブロックリクレーム方法であって、前記方法は、コンピュータシステムに適用され、前記コンピュータシステムは、メモリコントローラと、媒体コントローラと、前記媒体コントローラに接続された不揮発性メモリとを備え、前記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより前記媒体コントローラと通信し、前記不揮発性メモリは、複数のメモリブロックを有し、前記方法は、
前記媒体コントローラが、前記メモリコントローラにより送信されるアンマッピングコマンドを受信する段階であって、前記アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
前記媒体コントローラが、前記メモリ論理アドレス情報に基づいて前記メモリブロックをリクレームする段階であって、リクレームされた前記メモリブロックは、利用可能なメモリブロックである、リクレームする段階と
を備えるメモリブロックリクレーム方法。 - 前記媒体コントローラが、前記メモリ論理アドレス情報に基づいて前記メモリブロックをリクレームする前記段階は、
前記媒体コントローラが、前記メモリ論理アドレス情報に基づいて、メモリ論理アドレスと前記メモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除する段階と、
前記媒体コントローラが、前記メモリブロックの前記メモリ物理アドレスをメモリアイドルリストに追加する段階と
を有する、
請求項1に記載の方法。 - 前記メモリ論理アドレス情報は、前記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、前記開始アドレスは、前記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、前記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、請求項1または2に記載の方法。
- 前記アンマッピングコマンドは、消去モード指示情報をさらに含み、前記方法は、
前記消去モード指示情報が前記メモリブロック内のデータ情報を消去するよう命令した場合、前記媒体コントローラが、予め定められたパターンを前記メモリブロックに書き込む段階
をさらに備える、請求項1から3のいずれか一項に記載の方法。 - 前記方法は、
前記媒体コントローラが、前記メモリコントローラにより送信される読み出しコマンドを受信する段階であって、前記読み出しコマンドは、読み出し対象データの前記メモリ論理アドレス情報を含む、受信する段階と、
前記媒体コントローラが、対応するメモリ物理アドレスが前記メモリ論理アドレス情報に基づいて見つからない、と判断する段階と、
前記媒体コントローラがエラー応答情報を前記メモリコントローラへ送信する段階であって、前記エラー応答情報は、前記読み出しコマンドの実行が失敗していることを示すために用いられる、送信する段階と
をさらに備える、請求項1から4のいずれか一項に記載の方法。 - メモリブロックリクレーム方法であって、前記方法は、コンピュータシステムに適用され、前記コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、前記媒体コントローラに接続された不揮発性メモリとを備え、前記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより前記媒体コントローラと通信し、前記不揮発性メモリは、複数のメモリブロックを有し、前記方法は、
前記メモリコントローラが、前記プロセッサにより送信されるトリム(TRIM)命令を受信する段階であって、前記トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信する段階と、
前記メモリコントローラが、アンマッピングコマンドを前記媒体コントローラへ送信する段階であって、前記アンマッピングコマンドは、前記リクレーム対象メモリブロックの前記メモリ論理アドレス情報を含み、前記アンマッピングコマンドは、前記メモリブロックをリクレームするよう前記媒体コントローラに命令するために用いられ、リクレームされた前記メモリブロックは、利用可能なメモリブロックである、送信する段階と
を備えるメモリブロックリクレーム方法。 - 前記メモリ論理アドレス情報は、前記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、前記開始アドレスは、前記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、前記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、請求項6に記載の方法。
- 前記アンマッピングコマンドは、消去モード指示情報をさらに含み、前記消去モード指示情報が前記メモリブロック内のデータ情報を消去するよう命令した場合、前記アンマッピングコマンドはさらに、予め定められたパターンを前記メモリブロックに書き込むよう前記媒体コントローラに命令するために用いられる、請求項6または7に記載の方法。
- 前記方法は、
前記メモリコントローラが、読み出しコマンドを前記媒体コントローラへ送信する段階であって、前記読み出しコマンドは、読み出し対象データの前記メモリ論理アドレス情報を含む、送信する段階と、
前記メモリコントローラが、前記媒体コントローラにより送信されるエラー応答情報を受信する段階であって、前記エラー応答情報は、前記読み出しコマンドの実行が失敗していることを示すために用いられる、受信する段階と
をさらに備える、請求項6から8のいずれか一項に記載の方法。 - 媒体コントローラと、前記媒体コントローラに接続された不揮発性メモリとを備えるメモリであって、前記媒体コントローラは、NVDIMM−Pプロトコルを用いることによりプロセッサのメモリコントローラと通信し、前記不揮発性メモリは、複数のメモリブロックを含み、前記媒体コントローラは、
前記メモリコントローラにより送信されるアンマッピングコマンドを受信することであって、前記アンマッピングコマンドは、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
前記メモリ論理アドレス情報に基づいて前記メモリブロックをリクレームすることであって、リクレームされた前記メモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される、
メモリ。 - 前記媒体コントローラはさらに、
前記メモリ論理アドレス情報に基づいて、メモリ論理アドレスと前記メモリブロックの対応するメモリ物理アドレスとの間のマッピング関係を削除することと、
前記メモリブロックの前記メモリ物理アドレスをメモリアイドルリストに追加すること
を行うように構成される、
請求項10に記載のメモリ。 - 前記メモリ論理アドレス情報は、前記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、前記開始アドレスは、前記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、前記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、請求項10または11に記載のメモリ。
- 前記アンマッピングコマンドは、消去モード指示情報をさらに含み、前記媒体コントローラはさらに、
前記消去モード指示情報が前記メモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンを前記メモリブロックに書き込むこと
を行うように構成される、
請求項10から12のいずれか一項に記載のメモリ。 - 前記媒体コントローラはさらに、
前記メモリコントローラにより送信される読み出しコマンドを受信することであって、前記読み出しコマンドは、読み出し対象データの前記メモリ論理アドレス情報を含む、受信することと、
対応するメモリ物理アドレスが前記メモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報を前記メモリコントローラへ送信することであって、前記エラー応答情報は、前記読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成される、
請求項10から13のいずれか一項に記載のメモリ。 - コンピュータシステムであって、前記コンピュータシステムは、プロセッサと、メモリコントローラと、媒体コントローラと、前記媒体コントローラに接続された不揮発性メモリとを備え、前記メモリコントローラは、NVDIMM−Pプロトコルを用いることにより前記媒体コントローラと通信し、前記不揮発性メモリは、複数のメモリブロックを有し、前記メモリコントローラは、
前記プロセッサにより送信されるトリム命令を受信することであって、前記トリム命令は、リクレーム対象メモリブロックのメモリ論理アドレス情報を含む、受信することと、
アンマッピングコマンドを前記媒体コントローラへ送信することであって、前記アンマッピングコマンドは、前記リクレーム対象メモリブロックの前記メモリ論理アドレス情報を含み、前記アンマッピングコマンドは、前記メモリブロックをリクレームするよう前記媒体コントローラに命令するために用いられる、送信することと
を行うように構成され、
前記媒体コントローラは、
前記メモリコントローラにより送信される前記アンマッピングコマンドを受信することと、
前記メモリ論理アドレス情報に基づいて前記メモリブロックをリクレームすることであって、リクレームされた前記メモリブロックは、利用可能なメモリブロックである、リクレームすることと
を行うように構成される、
コンピュータシステム。 - 前記メモリ論理アドレス情報は、前記リクレーム対象メモリブロックの開始アドレスおよび長さ情報を含み、前記開始アドレスは、前記リクレーム対象メモリブロックの第1のアドレスを示すために用いられ、前記長さ情報は、リクレーム対象メモリブロックの数を示すために用いられる、請求項15に記載のシステム。
- 前記アンマッピングコマンドは、消去モード指示情報をさらに含み、前記媒体コントローラはさらに、
前記消去モード指示情報が前記メモリブロック内のデータ情報を消去するよう命令した場合、予め定められたパターンを前記メモリブロックに書き込むこと
を行うように構成される、
請求項15または16に記載のシステム。 - 前記メモリコントローラはさらに、
プロセッサにより送信されるメモリアクセス要求を受信することであって、前記メモリアクセス要求は、読み出し対象データの前記メモリ論理アドレス情報を含む、受信することを行うように構成され、
前記メモリコントローラはさらに、前記メモリアクセス要求に基づいて読み出しコマンドを前記媒体コントローラへ送信することであって、前記読み出しコマンドは、前記メモリ論理アドレス情報を保持する、送信することを行うように構成され、
前記媒体コントローラはさらに、
対応するメモリ物理アドレスが前記メモリ論理アドレス情報に基づいて見つからない、と判断することと、
エラー応答情報を前記メモリコントローラへ送信することであって、前記エラー応答情報は、前記読み出しコマンドの実行が失敗していることを示すために用いられる、送信することと
を行うように構成され、
前記メモリコントローラはさらに、前記エラー応答情報に基づいて読み出し失敗情報を前記プロセッサへ送信することを行うように構成される、
請求項15から17のいずれか一項に記載のシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2017/109808 WO2019090493A1 (zh) | 2017-11-07 | 2017-11-07 | 内存块回收方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021501941A true JP2021501941A (ja) | 2021-01-21 |
JP7279889B2 JP7279889B2 (ja) | 2023-05-23 |
Family
ID=66437532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020524281A Active JP7279889B2 (ja) | 2017-11-07 | 2017-11-07 | メモリブロックリクレーム方法およびメモリブロックリクレーム装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US20200257620A1 (ja) |
EP (2) | EP4345629A3 (ja) |
JP (1) | JP7279889B2 (ja) |
KR (1) | KR102517685B1 (ja) |
CN (2) | CN111108488B (ja) |
WO (1) | WO2019090493A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102517685B1 (ko) * | 2017-11-07 | 2023-04-05 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 블록 복구 방법 및 디바이스 |
JP7159069B2 (ja) * | 2019-01-29 | 2022-10-24 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP2021135760A (ja) * | 2020-02-27 | 2021-09-13 | キオクシア株式会社 | メモリシステムおよびメモリ制御方法 |
CN112162701B (zh) * | 2020-09-18 | 2023-12-22 | 北京浪潮数据技术有限公司 | 一种存储空间回收方法、装置、设备及计算机存储介质 |
US20220318042A1 (en) * | 2021-04-01 | 2022-10-06 | RAMScaler, Inc. | Distributed memory block device storage |
TWI773371B (zh) * | 2021-06-09 | 2022-08-01 | 宇瞻科技股份有限公司 | 固態硬碟 |
US20240028230A1 (en) * | 2022-07-20 | 2024-01-25 | Micron Technology, Inc. | Storage Access Communications and Data Placement for Improved Performance and Reduced Write Amplification |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258804A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | メモリカード装置およびメモリカード制御方法 |
JP2008535102A (ja) * | 2005-03-31 | 2008-08-28 | クゥアルコム・インコーポレイテッド | データ記憶装置を管理するためのメカニズム及び方法 |
US20140006689A1 (en) * | 2012-03-16 | 2014-01-02 | Kabushiki Kaisha Toshiba | Non-volatile memory device, control method for information processing device, and information processing device |
JP2014232543A (ja) * | 2012-06-19 | 2014-12-11 | 株式会社東芝 | 制御プログラム、ホスト装置の制御方法、情報処理装置およびホスト装置 |
JP2015501960A (ja) * | 2012-03-13 | 2015-01-19 | 株式会社日立製作所 | 不揮発半導体メモリを含んだ不揮発半導体記憶デバイスを有するストレージシステム |
JP2016206938A (ja) * | 2015-04-22 | 2016-12-08 | キヤノン株式会社 | 情報処理システム、情報処理システムのメモリ制御方法、及びプログラム |
US20170102873A1 (en) * | 2015-10-07 | 2017-04-13 | Craig Hanson | Dimm ssd addressing performance techniques |
JP2017157214A (ja) * | 2016-03-03 | 2017-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | インモジュール機能を遂行するメモリモジュール |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1271524C (zh) * | 2003-03-19 | 2006-08-23 | 华为技术有限公司 | 一种静态内存管理方法 |
US7502256B2 (en) | 2004-11-30 | 2009-03-10 | Siliconsystems, Inc. | Systems and methods for reducing unauthorized data recovery from solid-state storage devices |
US9153337B2 (en) * | 2006-12-11 | 2015-10-06 | Marvell World Trade Ltd. | Fatigue management system and method for hybrid nonvolatile solid state memory system |
JP5087954B2 (ja) * | 2007-03-01 | 2012-12-05 | 横河電機株式会社 | メモリ管理装置 |
US9134918B2 (en) * | 2009-12-31 | 2015-09-15 | Sandisk Technologies Inc. | Physical compression of data with flat or systematic pattern |
US8407445B1 (en) * | 2010-03-31 | 2013-03-26 | Emc Corporation | Systems, methods, and computer readable media for triggering and coordinating pool storage reclamation |
US8949502B2 (en) * | 2010-11-18 | 2015-02-03 | Nimble Storage, Inc. | PCIe NVRAM card based on NVDIMM |
CN102622309B (zh) * | 2011-01-30 | 2016-03-30 | 华为数字技术(成都)有限公司 | 数据安全擦除方法及装置 |
CN102622310A (zh) * | 2011-01-30 | 2012-08-01 | 成都市华为赛门铁克科技有限公司 | 无效数据擦除方法、装置及*** |
JP5624510B2 (ja) * | 2011-04-08 | 2014-11-12 | 株式会社東芝 | 記憶装置、記憶システム及び認証方法 |
US10803970B2 (en) * | 2011-11-14 | 2020-10-13 | Seagate Technology Llc | Solid-state disk manufacturing self test |
US8938584B2 (en) * | 2012-04-30 | 2015-01-20 | Dell Products, Lp | System and method to keep parity consistent in an array of solid state drives when data blocks are de-allocated |
JP5586718B2 (ja) * | 2012-06-19 | 2014-09-10 | 株式会社東芝 | 制御プログラム、ホスト装置の制御方法、情報処理装置およびホスト装置 |
US9235344B2 (en) * | 2012-11-28 | 2016-01-12 | International Business Machines Corporation | Identifying redundant data for disk image streaming |
US9229854B1 (en) * | 2013-01-28 | 2016-01-05 | Radian Memory Systems, LLC | Multi-array operation support and related devices, systems and software |
CN103559138B (zh) * | 2013-10-09 | 2016-03-30 | 华为技术有限公司 | 固态硬盘及其空间管理方法 |
CN103577343B (zh) * | 2013-11-20 | 2016-04-06 | 华为技术有限公司 | 内存管理方法和装置 |
CN103970680A (zh) * | 2014-04-28 | 2014-08-06 | 上海华为技术有限公司 | 内存管理方法、装置及嵌入式*** |
CN103984641B (zh) * | 2014-05-22 | 2017-12-22 | 华为技术有限公司 | 一种基于精简配置技术的存储空间回收方法及其装置 |
US9841902B2 (en) * | 2014-11-20 | 2017-12-12 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Peripheral component interconnect express controllers configured with non-volatile memory express interfaces |
US10261725B2 (en) * | 2015-04-10 | 2019-04-16 | Toshiba Memory Corporation | Storage system capable of invalidating data stored in a storage device thereof |
JP2017027388A (ja) * | 2015-07-23 | 2017-02-02 | 株式会社東芝 | メモリシステムおよび不揮発性メモリの制御方法 |
KR20170059049A (ko) * | 2015-11-19 | 2017-05-30 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US20170206165A1 (en) * | 2016-01-14 | 2017-07-20 | Samsung Electronics Co., Ltd. | Method for accessing heterogeneous memories and memory module including heterogeneous memories |
CN105760311B (zh) * | 2016-02-17 | 2019-08-30 | 珠海全志科技股份有限公司 | trim命令响应方法和***及操作*** |
US9927999B1 (en) | 2016-09-09 | 2018-03-27 | Western Digital Technologies, Inc. | Trim management in solid state drives |
US10481798B2 (en) | 2016-10-28 | 2019-11-19 | Pure Storage, Inc. | Efficient flash management for multiple controllers |
CN106980541B (zh) * | 2017-03-10 | 2019-11-19 | 浙江大学 | 一种大页内存压缩回收***及方法 |
US11243899B2 (en) * | 2017-04-28 | 2022-02-08 | International Business Machines Corporation | Forced detaching of applications from DMA-capable PCI mapped devices |
CN107291625B (zh) * | 2017-06-19 | 2020-06-09 | 济南浪潮高新科技投资发展有限公司 | 一种用于Nand Flash的指针式逻辑地址映射表实现方法 |
GB2563883B (en) | 2017-06-28 | 2019-10-09 | Advanced Risc Mach Ltd | Invalidation of a target realm in a realm hierarchy |
US10649967B2 (en) | 2017-07-18 | 2020-05-12 | Vmware, Inc. | Memory object pool use in a distributed index and query system |
US10585754B2 (en) * | 2017-08-15 | 2020-03-10 | International Business Machines Corporation | Memory security protocol |
KR102517685B1 (ko) * | 2017-11-07 | 2023-04-05 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 블록 복구 방법 및 디바이스 |
US10275352B1 (en) * | 2017-12-28 | 2019-04-30 | Advanced Micro Devices, Inc. | Supporting responses for memory types with non-uniform latencies on same channel |
-
2017
- 2017-11-07 KR KR1020207015217A patent/KR102517685B1/ko active IP Right Grant
- 2017-11-07 CN CN201780095112.1A patent/CN111108488B/zh active Active
- 2017-11-07 WO PCT/CN2017/109808 patent/WO2019090493A1/zh unknown
- 2017-11-07 CN CN202110856426.7A patent/CN113760185A/zh active Pending
- 2017-11-07 EP EP23210214.5A patent/EP4345629A3/en active Pending
- 2017-11-07 EP EP17931159.2A patent/EP3696681B1/en active Active
- 2017-11-07 JP JP2020524281A patent/JP7279889B2/ja active Active
-
2020
- 2020-04-30 US US16/863,440 patent/US20200257620A1/en not_active Abandoned
-
2023
- 2023-03-31 US US18/194,182 patent/US11886333B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005258804A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | メモリカード装置およびメモリカード制御方法 |
JP2008535102A (ja) * | 2005-03-31 | 2008-08-28 | クゥアルコム・インコーポレイテッド | データ記憶装置を管理するためのメカニズム及び方法 |
JP2015501960A (ja) * | 2012-03-13 | 2015-01-19 | 株式会社日立製作所 | 不揮発半導体メモリを含んだ不揮発半導体記憶デバイスを有するストレージシステム |
US20140006689A1 (en) * | 2012-03-16 | 2014-01-02 | Kabushiki Kaisha Toshiba | Non-volatile memory device, control method for information processing device, and information processing device |
JP2014232543A (ja) * | 2012-06-19 | 2014-12-11 | 株式会社東芝 | 制御プログラム、ホスト装置の制御方法、情報処理装置およびホスト装置 |
JP2016206938A (ja) * | 2015-04-22 | 2016-12-08 | キヤノン株式会社 | 情報処理システム、情報処理システムのメモリ制御方法、及びプログラム |
US20170102873A1 (en) * | 2015-10-07 | 2017-04-13 | Craig Hanson | Dimm ssd addressing performance techniques |
JP2017157214A (ja) * | 2016-03-03 | 2017-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | インモジュール機能を遂行するメモリモジュール |
Also Published As
Publication number | Publication date |
---|---|
KR102517685B1 (ko) | 2023-04-05 |
US20230325311A1 (en) | 2023-10-12 |
EP3696681A1 (en) | 2020-08-19 |
EP4345629A2 (en) | 2024-04-03 |
CN111108488A (zh) | 2020-05-05 |
EP3696681A4 (en) | 2020-10-21 |
US20200257620A1 (en) | 2020-08-13 |
KR20200078592A (ko) | 2020-07-01 |
US11886333B2 (en) | 2024-01-30 |
CN111108488B (zh) | 2022-05-10 |
JP7279889B2 (ja) | 2023-05-23 |
EP4345629A3 (en) | 2024-07-03 |
CN113760185A (zh) | 2021-12-07 |
EP3696681B1 (en) | 2023-12-20 |
WO2019090493A1 (zh) | 2019-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021501941A (ja) | メモリブロックリクレーム方法およびメモリブロックリクレーム装置 | |
TWI741671B (zh) | 記憶體系統 | |
US9734085B2 (en) | DMA transmission method and system thereof | |
US9395921B2 (en) | Writing data using DMA by specifying a buffer address and a flash memory address | |
US11960749B2 (en) | Data migration method, host, and solid state disk | |
US10635358B2 (en) | Memory management method and storage controller | |
US11249911B2 (en) | Storage device, memory system, and operating method for managing host-resident L2P map cache | |
JP2018073040A (ja) | メモリシステム | |
US10585822B2 (en) | Operation method of host system including storage device and operation method of storage device controller | |
US20160124639A1 (en) | Dynamic storage channel | |
CN113032293A (zh) | 缓存管理器及控制部件 | |
TWI734220B (zh) | 主機輸出入命令的執行裝置及方法及電腦程式產品 | |
KR20210112548A (ko) | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 | |
US11573732B2 (en) | Storage device, memory system comprising the same, and operation method thereof | |
US20210034513A1 (en) | Storage device and operating method thereof | |
CN113031849A (zh) | 直接内存存取单元及控制部件 | |
US20230147477A1 (en) | Storage device, memory system comprising the same, and operation method thereof | |
EP4160422A1 (en) | Method for using intermediate device to process data, computer system, and intermediate device | |
CN117369710A (zh) | 用于控制部件的方法及相关产品 | |
CN113867615A (zh) | 缓存智能分配方法及控制部件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220425 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220506 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220510 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220722 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220726 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220906 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20221011 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20221209 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20221213 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230301 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20230314 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20230411 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7279889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |