JP2021176216A - Lphcsl伝送方式におけるドライバ - Google Patents
Lphcsl伝送方式におけるドライバ Download PDFInfo
- Publication number
- JP2021176216A JP2021176216A JP2020081228A JP2020081228A JP2021176216A JP 2021176216 A JP2021176216 A JP 2021176216A JP 2020081228 A JP2020081228 A JP 2020081228A JP 2020081228 A JP2020081228 A JP 2020081228A JP 2021176216 A JP2021176216 A JP 2021176216A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- lphcsl
- driver
- switching
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000013016 damping Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
LPHCSL伝送方式におけるドライバであって、
PMOSトランジスタとNMOSトランジスタとを組み合わせたスイッチング素子であり、その第1の出力端子に第1の伝送線路が接続される第1のCMOS型トランジスタと、
前記第1のCMOS型トランジスタと同様構成のスイッチング素子であり、その第2の出力端子に第2の伝送線路が接続される第2のCMOS型トランジスタと、
前記第1および第2のCMOS型トランジスタに所定電圧の電力を供給する電圧レギュレータと、
前記第1のCMOS型トランジスタのスイッチングのためのスイッチング信号を供給する第1のプリバッファと、
前記第2のCMOS型トランジスタのスイッチングのためのスイッチング信号を供給する第2のプリバッファと、
を有することを特徴とする。
第1の態様に記載するLPHCSL伝送方式におけるドライバにおいて、
前記第1および第2のCMOS型トランジスタと前記第1および第2の出力端子との間に所定抵抗値の第1の抵抗素子および第2の抵抗素子をそれぞれ並列に接続したことを特徴とする。
第1または第2の態様に記載するLPHCSL伝送方式において、
前記第1および第2のプリバッファは、CMOS型トランジスタで形成したことを特徴とする。
第1〜第3の態様に記載するLPHCSL伝送方式において、
前記プリバッファは、
一方の入力端子にイネーブルラインの出力を入力し、他方の入力端子に伝送信号を入力するとともに、前記第1または第3のトランジスタのゲートにスイッチング信号を供給するナンド回路と、
一方の入力端子に前記イネーブルラインの出力をインバータで反転して入力し、他方の入力端子に前記伝送信号を入力するとともに、前記第2または第4のトランジスタのゲートにスイッチング信号を供給するノア回路と、
を有することを特徴とする。
第4の態様に記載するLPHCSL伝送方式において、
前記第1および第2の抵抗素子に直列にn型のMOSトランジスタを接続し、該MOSトランジスタのゲートに前記イネーブルラインの出力を入力するように構成したことを特徴とする。
ここで、
Z0;第1および第2の出力端子OUT1,OUT2に接続される第1および第2の伝送線路の特性インピーダンス、
VREG;電圧レギュレータ1から供給する調整電圧、
Vswing;第1および第2の伝送線路のレシーバ側で要求される信号電圧振幅である。
3 第1のプリバッファ
3A ナンド回路
3B インバータ
3C NOR回路
4 第2のプリバッファ
5 第1のCMOS型トランジスタ
6 第2のCMOS型トランジスタ
7 第3のCMOS型トランジスタ
8 イネーブルライン
S 伝送信号
Tr1 PMOSトランジスタ
Tr2 NMOSトランジスタ
Tr7 NMOSトランジスタ
OUT1 第1の出力端子
OUT2 第2の出力端子
R1 第1の抵抗素子
R2 第2の抵抗素子
Claims (5)
- LPHCSL伝送方式におけるドライバであって、
PMOSトランジスタとNMOSトランジスタとを組み合わせたスイッチング素子であり、その第1の出力端子に第1の伝送線路が接続される第1のCMOS型トランジスタと、
前記第1のCMOS型トランジスタと同様構成のスイッチング素子であり、その第2の出力端子に第2の伝送線路が接続される第2のCMOS型トランジスタと、
前記第1および第2のCMOS型トランジスタに所定電圧の電力を供給する電圧レギュレータと、
前記第1のCMOS型トランジスタのスイッチングのためのスイッチング信号を供給する第1のプリバッファと、
前記第2のCMOS型トランジスタのスイッチングのためのスイッチング信号を供給する第2のプリバッファと、
を有することを特徴とするLPHCSL伝送方式におけるドライバ。 - 請求項1に記載するLPHCSL伝送方式におけるドライバにおいて、
前記第1および第2のCMOS型トランジスタと前記第1および第2の出力端子との間に所定抵抗値の第1の抵抗素子および第2の抵抗素子をそれぞれ並列に接続したことを特徴とするLPHCSL伝送方式におけるドライバ。 - 請求項1または請求項2に記載するLPHCSL伝送方式において、
前記第1および第2のプリバッファは、CMOS型トランジスタで形成したことを特徴とするLPHCSL伝送方式におけるドライバ。 - 請求項2または請求項3に記載するLPHCSL伝送方式において、
前記プリバッファは、
一方の入力端子にイネーブルラインの出力を入力し、他方の入力端子に伝送信号を入力するとともに、前記第1または第3のトランジスタのゲートにスイッチング信号を供給するナンド回路と、
一方の入力端子に前記イネーブルラインの出力をインバータで反転して入力し、他方の入力端子に前記伝送信号を入力するとともに、前記第2または第4のトランジスタのゲートにスイッチング信号を供給するノア回路と、
を有することを特徴とするLPHCSL伝送方式におけるドライバ。 - 請求項4に記載するLPHCSL伝送方式において、
前記第1および第2の抵抗素子に直列にn型のMOSトランジスタを接続し、該MOSトランジスタのゲートに前記イネーブルラインの出力を入力するように構成したことを特徴とするLPHCSL伝送方式におけるドライバ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020081228A JP7043541B2 (ja) | 2020-05-01 | 2020-05-01 | Lphcsl伝送方式におけるドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020081228A JP7043541B2 (ja) | 2020-05-01 | 2020-05-01 | Lphcsl伝送方式におけるドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021176216A true JP2021176216A (ja) | 2021-11-04 |
JP7043541B2 JP7043541B2 (ja) | 2022-03-29 |
Family
ID=78300521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020081228A Active JP7043541B2 (ja) | 2020-05-01 | 2020-05-01 | Lphcsl伝送方式におけるドライバ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7043541B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116760402A (zh) * | 2023-06-14 | 2023-09-15 | 成都电科星拓科技有限公司 | 一种lp-hcsl类型输出驱动电路及芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237748A (ja) * | 2001-02-13 | 2002-08-23 | Kawasaki Microelectronics Kk | バッファ回路 |
US20060066354A1 (en) * | 2004-09-24 | 2006-03-30 | Ics Inc. | Low power outpur driver |
JP2006191482A (ja) * | 2005-01-07 | 2006-07-20 | Nec Micro Systems Ltd | ドライバ回路 |
US9692394B1 (en) * | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
-
2020
- 2020-05-01 JP JP2020081228A patent/JP7043541B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237748A (ja) * | 2001-02-13 | 2002-08-23 | Kawasaki Microelectronics Kk | バッファ回路 |
US20060066354A1 (en) * | 2004-09-24 | 2006-03-30 | Ics Inc. | Low power outpur driver |
JP2006191482A (ja) * | 2005-01-07 | 2006-07-20 | Nec Micro Systems Ltd | ドライバ回路 |
US9692394B1 (en) * | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116760402A (zh) * | 2023-06-14 | 2023-09-15 | 成都电科星拓科技有限公司 | 一种lp-hcsl类型输出驱动电路及芯片 |
Also Published As
Publication number | Publication date |
---|---|
JP7043541B2 (ja) | 2022-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW423217B (en) | Low voltage differential signaling driver with pre-emphasis circuit | |
US7408387B2 (en) | Output buffer circuit with control circuit for changing resistance of output resistor pair | |
KR102003926B1 (ko) | 디엠퍼시스 버퍼 회로 | |
US6294932B1 (en) | Input circuit, output circuit, input-output circuit and method of processing input signals | |
KR101965788B1 (ko) | 단일 종단형 구성가능한 다중 모드 드라이버 | |
US6313662B1 (en) | High speed low voltage differential signal driver having reduced pulse width distortion | |
KR101290080B1 (ko) | 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템 | |
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
US7109759B2 (en) | Voltage mode current-assisted pre-emphasis driver | |
US7728630B1 (en) | Method and apparatus for a process, voltage, and temperature variation tolerant semiconductor device | |
WO2007053111A1 (en) | Low voltage differential signalling driver with pre-emphasis | |
JP2010283453A5 (ja) | ||
JPH08250995A (ja) | 出力回路 | |
JP4992555B2 (ja) | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム | |
US6975141B2 (en) | LVDS driver for small supply voltages | |
JP2000022516A (ja) | ドライバ回路装置 | |
KR100454796B1 (ko) | 반도체 집적 회로 | |
JP7043541B2 (ja) | Lphcsl伝送方式におけるドライバ | |
US7215156B1 (en) | Differential signal driver having complimentary and current-aided pre-emphasis | |
US6509765B1 (en) | Selectable resistor and/or driver for an integrated circuit with a linear resistance | |
KR100801058B1 (ko) | 스큐를 감소시키는 신호 전달 회로, 신호 전달 방법 및상기 회로를 구비하는 시스템 | |
JP4005086B2 (ja) | 半導体集積回路 | |
US20100123506A1 (en) | Multistage level translator | |
JP2004112453A (ja) | 信号伝送装置 | |
EP1133055A2 (en) | Receiver with switched current feedback for controlled hysteresis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210714 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7043541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |