JP2021164400A - 直流／直流コンバータ - Google Patents

Abstract

【課題】フライングキャパシタの温度が過度に上昇することを防止するキャパシタ過熱保護機能を有するフライング直流／直流コンバータを提供する。【解決手段】本発明の直流／直流コンバータは、第１キャパシタと、第１キャパシタの両端の間に直列関係で順次接続された第１スイッチ〜第４スイッチと、第１スイッチと第２スイッチとの接続ノード及び第３スイッチと第４スイッチとの接続ノードにそれぞれ両端が接続された第２キャパシタと、第２スイッチと第３スイッチとの接続ノードに一端が接続されたインダクタと、第１スイッチ〜第４スイッチの制御デューティを決定し、制御デューティとインダクタに流れる電流を検出した検出電流とに基づいて第２キャパシタの温度を推定し、推定された第２キャパシタの温度に基づいて、ディレーティングするか否かを決定するコントローラと、を含む。【選択図】図１

Description

本発明は、直流／直流コンバータに関し、より詳細には、フライングキャパシタの温度が過度に上昇することを防止するキャパシタ過熱保護機能を有するフライング直流／直流コンバータに関する。

一般に、直流／直流コンバータは、入力された直流電圧の大きさを所望の大きさに変換する装置であって、各種電気・電力分野に広く用いられている。

従来の直流／直流コンバータとして、半導体スイッチのオン／オフ動作を用いてインダクタのエネルギー蓄積及びエネルギー放出の量をコントロールして直流から直流への電圧変換を行う技術が知られている。このような従来の直流／直流コンバータは、適用されるインダクタのサイズが大きく、その重量が重いという欠点がある。

このようなインダクタのサイズ及び重量の問題を解消するために、キャパシタの充放電を利用してインダクタへの印加電圧を減少させることにより、インダクタによって提供されるインダクタンス値を減少させてインダクタを小型化及び軽量化する技術が開発された。

このような技術の一つとして、複数のスイッチを直列接続し、その一部のスイッチの間にフライングキャパシタを備える直流／直流コンバータがある。

従来のフライングキャパシタを備える直流／直流コンバータは、追加されたフライングキャパシタの電圧を一定のレベルに制御しなければならないという点で、制御難易度が高い。

特に、キャパシタは、温度が上昇するほどキャパシタの特性が悪化し、キャパシタ特性が悪化すると、短絡や断線などの故障が発生する。したがって、フライング直流／直流コンバータの場合、システムの信頼性を高めるために、適用されたフライングキャパシタの温度を一定レベル以下に管理する過熱保護機能が要求される。

このような過熱保護は、キャパシタに温度センサを取り付けて、測定された温度値に基づいて出力を調節する方法で行われるが、この場合、温度センサ及び関連回路の設計に付加的な費用が発生する。

米国特許第７７４６０４１号明細書 特許第６２２３６０９号明細書

本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、フライングキャパシタの温度が過度に上昇することを防止するキャパシタ過熱保護機能を有するフライング直流／直流コンバータを提供することにある。

上記目的を達成するためになされた本発明の一態様による直流／直流コンバータは、第１キャパシタと、前記第１キャパシタの両端の間に相互直列関係で順次接続された第１スイッチ、第２スイッチ、第３スイッチ、及び第４スイッチと、前記第１スイッチと前記第２スイッチとの接続ノード及び前記第３スイッチと前記第４スイッチとの接続ノードに、両端のそれぞれが接続された第２キャパシタと、前記第２スイッチと前記第３スイッチとの接続ノードに一端が接続されたインダクタと、前記第１スイッチ乃至前記第４スイッチの制御デューティを決定し、前記制御デューティと前記インダクタに流れる電流を検出した検出電流に基づいて前記第２キャパシタの温度を推定し、前記推定された第２キャパシタの温度に基づいて、ディレーティングするか否かを決定するコントローラと、を含むことを特徴とする。

前記コントローラは、前記直流／直流コンバータの出力電圧を検出した第１検出電圧と前記出力電圧に対する出力電圧指令とを比較した結果に基づいて、前記インダクタに対する電流指令を生成し、前記インダクタに流れる電流を検出した検出電流と前記電流指令とを比較した値に基づいて、前記第１スイッチ乃至前記第４スイッチの制御デューティを決定し、前記制御デューティと前記検出電流とに基づいて前記第２キャパシタのＲＭＳ電流を演算し、前記演算されたＲＭＳ電流に基づいて前記第２キャパシタの温度を推定し、前記出力電圧は、前記第１キャパシタの両端の電圧、または前記インダクタの他端と、前記第１キャパシタと前記第４スイッチとの接続ノードとの間の電圧であり得る。

前記コントローラは、前記推定された第２キャパシタの温度が事前に設定された基準温度よりも大きい場合、前記電流指令の大きさを制限してディレーティングを行い得る。
前記コントローラは、前記出力電圧指令を生成する上位制御器に、ディレーティングするか否かを出力し得る。
前記コントローラは、下記の数式：

によって前記第２キャパシタのＲＭＳ電流を演算し得る。

前記コントローラは、前記第１検出電圧と前記出力電圧指令との差に基づいて、前記インダクタ対する電流指令を生成する電圧制御部と、前記電流指令と前記検出電流との差に基づいて第１制御電圧指令を生成する電流制御部と、前記第２キャパシタに印加される電圧を検出した第２検出電圧と前記第２キャパシタに印加される電圧に対する第２電圧指令との差に基づいて第２制御電圧指令を生成するフライングキャパシタ電圧制御部と、前記第１制御電圧指令を前記出力電圧で割った前記制御デューティと前記検出電流に基づいて前記第２キャパシタのＲＭＳ電流を演算し、前記演算されたＲＭＳ電流に基づいて前記第２キャパシタの温度を推定し、前記推定された第２キャパシタの温度に基づいて、ディレーティングするか否かを決定するキャパシタ保護部と、を含み得る。

前記キャパシタ保護部は、前記第１制御電圧指令を前記出力電圧で除算して前記制御デューティを演算する除算器と、前記制御デューティと前記検出電流に基づいて前記第２キャパシタのＲＭＳ電流を演算する電流演算部と、前記電流演算部で演算された前記第２キャパシタのＲＭＳ電流に基づいて前記第２キャパシタの温度を推定する温度推定部と、前記温度推定部で推定された前記第２キャパシタの温度と事前に設定された基準温度とを比較した結果に基づいて、ディレーティングするか否かを決定する出力決定部と、を含み得る。
前記キャパシタ保護部は、前記出力決定部でディレーティングすると決定された場合、前記電圧制御部から出力される電流指令の大きさを制限して前記電流制御部へ提供するリミッタをさらに含み得る。
前記出力決定部は、前記出力電圧指令を生成する上位制御器に、ディレーティングするか否かを出力し得る。

前記電流演算部は、下記の数式：

によって前記第２キャパシタのＲＭＳ電流を演算し得る。

本発明の直流／直流コンバータによれば、温度センサがない場合でも、直流／直流コンバータのスイッチングデューティとインダクタ電流を活用して、フライングキャパシタの導通電流のＲＭＳ値を演算することにより、フライングキャパシタの温度を推定することができる。

これにより、本発明による直流／直流コンバータは、温度センサなどを追加することによって発生する追加費用がかかることなく、フライングキャパシタの過熱を予防することができ、フライングキャパシタの過熱保護を介して制御の安定性及び信頼性を確保することができる。

本発明の一実施形態による直流／直流コンバータの回路図である。 本発明の一実施形態による直流／直流コンバータのコントローラをさらに詳細に示すブロック構成図である。 本発明の一実施形態による直流／直流コンバータの電気的流れの状態を示す図である。 本発明の一実施形態による直流／直流コンバータの電気的流れの状態を示す図である。 本発明の一実施形態による直流／直流コンバータの電気的流れの状態を示す図である。 本発明の一実施形態による直流／直流コンバータの電気的流れの状態を示す図である。 図１に示す直流／直流コンバータのポール電圧が出力電圧の０．７５または０．２５である場合の直流／直流コンバータに含まれているフライングキャパシタ導通電流を簡略に示す波形図である。 図１に示す直流／直流コンバータのポール電圧が出力電圧の０．５である場合の直流／直流コンバータに含まれているフライングキャパシタ導通電流を簡略に示す波形図である。 図１に示す直流／直流コンバータの第１制御電圧指令を出力電圧で割った値に該当する第１制御デューティによるフライングキャパシタの導通区間の割合を示すグラフである。 図１に示す直流／直流コンバータの第１制御電圧指令を出力電圧で割った値に該当する第１制御デューティによるフライングキャパシタ導通電流のＲＭＳ決定係数の値を示すグラフある。

以下、図面を参照しながら、本発明の一実施形態による直流／直流コンバータを詳細に説明する。

図１は、本発明の一実施形態による直流／直流コンバータの回路図である。

図１に示すように、本発明の一実施形態による直流／直流コンバータは、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間に印加された直流電圧を昇圧して、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に提供するか、または、その反対に、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に印加された直流電圧を降圧して、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間に提供する直流／直流コンバータである。図１に示す例は、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間にバッテリーＢＡＴが備えられ、バッテリーＢＡＴの電圧を昇圧して第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に提供するコンバータになる。例えば、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間には負荷が接続される。

以下、主にバッテリーＢＡＴの電圧を昇圧して第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に提供する例を説明するが、以下の説明を介して、その反対の電力の流れ、すなわち第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に印加された電圧を降圧して第１入出力端子Ｔ１１と第２入出力端子Ｔ２２との間に提供する例も当業者であれば容易に具現することができる。

本発明の一実施形態による直流／直流コンバータは、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２とに両端がそれぞれ接続された第１キャパシタＣ_ＤＣと、第１キャパシタＣ_ＤＣの両端の間に相互直列関係で順次接続された第１スイッチＳ_１、第２スイッチＳ_２、第３スイッチＳ_３、及び第４スイッチＳ_４と、第１スイッチＳ_１と第２スイッチＳ_２との接続ノード及び第３スイッチＳ_３と第３スイッチＳ_４との接続ノードに両端がそれぞれ接続された第２キャパシタＣ_ＦＣと、第２スイッチＳ_２と第３スイッチＳ_３との接続ノードに一端が接続されたインダクタＬと、第１スイッチＳ_１〜第４スイッチＳ_４のオン／オフ状態を制御するコントローラ１０と、を含んで構成される。

第１キャパシタＣ_ＤＣは、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間に接続される一種の平滑キャパシタである。図１には示していないが、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間にも追加の平滑キャパシタが接続されてもよい。

第１スイッチＳ_１〜第４スイッチＳ_４は、第１キャパシタＣ_ＤＣの一端から他端に向かって順次直列接続される。第１スイッチＳ_１〜第４スイッチＳ_４のそれぞれは、絶縁ゲートバイポーラトランジスタＩＧＢＴで具現され、ＩＧＢＴのゲートにコントローラ１０のオン／オフ制御信号が入力されることにより、オン／オフ状態が制御される。なお、第１スイッチＳ_１〜第４スイッチＳ_４は、ＩＧＢＴを代替することが可能な、当該技術分野における公知の様々なスイッチング素子で具現し得る。

第２キャパシタＣ_ＦＣは、フライングキャパシタであって、第１スイッチＳ_１と第２スイッチＳ_２との接続ノード、及び第３スイッチＳ_３と第４スイッチＳ_４との接続ノードに両端のそれぞれが接続される。

図示しないが、本発明の一実施形態による直流／直流コンバータは、コントローラ１０がスイッチ（Ｓ_１〜Ｓ_４）のオン／オフ制御を行うための演算に必要な回路内情報を検出するための複数のセンサを備える。まず、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間の電圧、または第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間の電圧Ｖ_ＤＣを検出するための電圧センサを備え、第２キャパシタＣ_ＦＣの電圧Ｖ_ＦＣを検出するための電圧センサを備え、インダクタＬに流れる電流の大きさを検出するための電流センサを備える。これらの電圧センサ及び電流センサで検出された検出電圧及び検出電流は、コントローラ１０に提供される。

コントローラ１０は、第１キャパシタＣ_ＤＣの両端の電圧、またはインダクタＬの他端と、第１キャパシタＣ_ＤＣと第４スイッチＳ_４との接続ノードとの間の電圧を検出した第１検出電圧の入力を受ける。ここで、第１検出電圧は、直流／直流コンバータが一定の電圧を昇圧または降圧して出力した出力電圧に該当するものであり、昇圧の場合には、第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間の電圧（すなわち、第１キャパシタＣ_ＤＣの電圧）を検出した値Ｖ_ＤＣとなり、降圧の場合には、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間の電圧を検出した値となる。

また、コントローラ１０は、第１検出電圧Ｖ_ＤＣとそれに対する第１電圧指令とを比較してその誤差を演算する。ここで、第１電圧指令は、上位制御器などによって設定された直流／直流コンバータが出力しようとする電圧値である。

また、コントローラ１０は、フライングキャパシタである第２キャパシタＣ_ＦＣに印加される電圧を検出した検出電圧Ｖ_ＦＣの入力を受けて、事前に設定された第２電圧指令と比較してその誤差を演算する。ここで、第２電圧指令は、上位制御器などによって事前に設定された値であって、第１キャパシタＣ_ＤＣの電圧の略１／２に該当する値となる。特に、本発明の一実施形態において、コントローラ１０は、第２キャパシタＣ_ＦＣに印加される電圧を検出した検出電圧Ｖ_ＦＣと第２電圧指令との誤差に、インダクタＬに流れる電流を検出した検出電流を乗算した結果に基づいて、スイッチ（Ｓ_１〜Ｓ_４）のオン／オフ状態を制御する。

図２は、本発明の一実施形態による直流／直流コンバータのコントローラをさらに詳細に示すブロック構成図である。

図２に示すように、本発明の一実施形態による直流／直流コンバータのコントローラ１０は、電圧制御部１１、電流制御部１２、フライングキャパシタ電圧制御部１３、及びキャパシタ保護部１５０を含む。

電圧制御部１１は、第１入出力端子Ｔ１１と第２入出力端子Ｔ１２との間の電圧、または第３入出力端子Ｔ２１と第４入出力端子Ｔ２２との間の電圧を検出した検出電圧Ｖ_ＤＣを、事前に設定された第１電圧指令Ｖ_ＤＣ ^＊と比較して誤差を演算する減算器１１１と、減算器１１１で演算された誤差を減少させるように比例積分制御するＰＩ制御器１１２と、を含む。ＰＩ制御器１１２は、比例積分制御を介して、減算器１１１で演算された誤差を減少させるインダクタＬの電流の電流指令Ｉ_Ｌ ^＊を出力する。

電流制御部１２は、電圧制御部１１から提供されるインダクタＬの電流指令Ｉ_Ｌ ^＊とインダクタＬに流れる電流を検出した検出電流Ｉ_Ｌとの誤差を演算する減算器１２１と、比例積分制御を介して減算器１２１の出力を減少させる第１制御電圧指令Ｖ_ＤＭ ^＊を生成するＰＩ制御器１２２とを含む。第１制御電圧指令Ｖ_ＤＭ ^＊は、スイッチ（Ｓ_１〜Ｓ_４）のオン／オフデューティの決定に使用される。

図２は、電圧制御部１１と電流制御部１２が比例積分制御を行う例を示しているが、本発明はこれに限定されず、当技術分野における公知の様々な制御技法を適用し得る。

フライングキャパシタ電圧制御部１３は、第２キャパシタＣ_ＦＣに印加される電圧を検出した検出電圧Ｖ_ＦＣの入力を受けて、事前に設定された第２電圧指令Ｖ_ＦＣ ^＊と比較してその誤差を演算する減算器１３１と、比例制御を介して減算器１３１の出力を減少させる制御指令を出力する比例制御器１３２と、インダクタＬの電流を検出した検出電流Ｉ_Ｌの逆数を演算する逆数演算器１３３と、比例制御器１３２の出力に逆数演算器１３３の演算結果を乗算して第２制御電圧指令Ｖ_ＣＭ ^＊として出力する乗算器１３４と、を含んで構成される。

また、コントローラは、電流制御部１２から出力される第１制御電圧指令Ｖ_ＤＭ ^＊とフライングキャパシタ電圧制御部１３から出力される第２制御電圧指令Ｖ_ＣＭ ^＊とを合算して第１デューティ指令Ｖ_１ ^＊を生成する合算器１４１、入出力端の電圧を検出した検出電圧Ｖ_ＤＣから第１制御電圧指令Ｖ_ＤＭ ^＊を減算する減算器１４２、第２制御電圧指令Ｖ_ＣＭ ^＊に減算器１４２の減算結果を合算して第２デューティ指令Ｖ_２ ^＊を生成する第２合算器１４３、第１デューティ指令Ｖ_１ ^＊と三角波発生器１４６で発生した事前に設定された周波数を有する三角波とを比較した結果に基づいて、第１スイッチＳ_１及び第４スイッチＳ_４のオン／オフ状態を決定する第１スイッチング制御部（ＰＷＭ）１４４、及び第２デューティ指令Ｖ_２ ^＊と三角波発生器１４６で発生した事前に設定された周波数を有する三角波とを比較した結果に基づいて、第２スイッチＳ_２及び第３スイッチＳ_３のオン／オフ状態を決定する第２スイッチング制御部（ＰＷＭ）１４５をさらに含む。

以上で説明した構成によれば、第１デューティ指令Ｖ_１ ^＊と第２デューティ指令Ｖ_２ ^＊は、第１制御電圧指令Ｖ_ＤＭ ^＊と第２制御電圧指令Ｖ_ＣＭ ^＊を用いて下記の数式１で表される。

ここで、第１制御電圧指令Ｖ_ＤＭ ^＊は、直流／直流コンバータの出力電圧Ｖ_ＤＣに基づいて生成された値であって、出力に影響を及ぼす値であり、第２制御電圧指令Ｖ_ＣＭ ^＊は、フライングキャパシタの電圧Ｖ_ＦＣに基づいて生成された値であって、フライングキャパシタの電圧Ｖ_ＦＣ、または出力電圧Ｖ_ＤＣとフライングキャパシタの電圧Ｖ_ＦＣとの差（Ｖ_ＤＣ−Ｖ_ＦＣ）に影響を及ぼす。すなわち、第１制御電圧指令Ｖ_ＤＭ ^＊は出力電流制御に利用され、第２制御電圧指令Ｖ_ＣＭ ^＊はフライングキャパシタの電圧の制御に利用される。

図３〜図６は、本発明の一実施形態による直流／直流コンバータの電気的流れの状態を示す図である。

図３は、第１スイッチＳ_１と第２スイッチＳ_２がオンであり、第３スイッチＳ_３と第４スイッチＳ_４がオフである第１の状態を示すものであり、第１の状態は、インダクタＬとスイッチ（Ｓ_２またはＳ_３）との接続ノードにキャパシタＣ_ＤＣの電圧Ｖ_ＤＣが全て印加された状態である。

図４は、第１スイッチＳ_１と第３スイッチＳ_３がオンであり、第２スイッチＳ_２と第４スイッチＳ_４がオフである第２の状態を示すものであり、第２の状態は、インダクタＬとスイッチ（Ｓ_２またはＳ_３）との接続ノードに、キャパシタＣ_ＤＣの電圧Ｖ_ＤＣからフライングキャパシタＣ_ＦＣの電圧Ｖ_ＦＣを差し引いた値が印加された状態である。

図５は、第２スイッチＳ_２と第４スイッチＳ_４がオンであり、第１スイッチＳ_１と第３スイッチＳ_３がオフである第３の状態を示すものであり、第３の状態は、インダクタＬとスイッチ（Ｓ_２またはＳ_３）との接続ノードに、フライングキャパシタＣ_ＦＣの電圧Ｖ_ＦＣが全て印加された状態である。

図６は、第３スイッチＳ_３と第４スイッチＳ_４がオンであり、第１スイッチＳ_１と第２スイッチＳ_２がオフである第４の状態を示すものであり、第４の状態は、インダクタＬとスイッチ（Ｓ_２またはＳ_３）との接続ノードに、電圧が印加されない状態である。

図３〜図６に示す状態のうち、フライングキャパシタである第２キャパシタＣ_ＦＣに電流が導通する第２の状態及び第３の状態の間に、フライングキャパシタＣ_ＦＣに電圧変化が発生し、この状態の間にフライングキャパシタＣ_ＦＣに充放電されるエネルギーは、第２の状態と第３の状態の割合、及びインダクタＬに流れる電流量に影響される。

これを数式化すると、下記の数式２で表される。

式中、「Ｄ_ＣＭ」は、フライングキャパシタＣ_ＦＣに電流が流れる状態となるデューティを意味するものであり、フライングキャパシタ電圧制御部１３の比例制御によって上記数式２の第３式のように決定される。数式２の第３式は、インダクタ電流Ｉ_Ｌの逆数を適用しない場合に決定されるデューティである。また、数式２において、「Ｋ_Ｐ」は比例制御器１３２の利得値である。

上記の数式２をまとめると、下記の数式３が導出され、これに基づいて伝達関数を演算すると、下記の数式４が導出される。

したがって、数式４の伝達関数を１次ローパスフィルタ形態の閉ループで制御するには、下記の数式５のような関係が成立しなければならない。

数式５によれば、比例制御のための利得がインダクタ電流に反比例する特性を持ってこそ線形的な制御特性が得られることが分かる。

したがって、フライングキャパシタ電圧制御部１３に、インダクタ電流Ｉ_Ｌの逆数を求める逆数演算器１３３を含めることにより、全体電流に対して安定した制御特性を得ることができる。

ここで、フライングキャパシタ電圧制御部１３内の制御器を、比例制御器１３２ではなく、比例積分（ＰＩ）制御器で具現することもできるが、比例積分（ＰＩ）制御器を適用する場合、積分器に蓄積された値が電流方向に応じて大きなデューティ脈動を発生させるので、インダクタ電流Ｉ_Ｌがゼロ電流となる付近で制御性が大幅に悪化するおそれがあるため、比例制御器を適用することが好ましい。

一方、フライングキャパシタである第２キャパシタＣ_ＦＣに電流が導通する第２の状態及び第３の状態における出力電圧は、「Ｖ_ＤＣ−Ｖ_ＦＣ」、「Ｖ_ＦＣ」であり、正常状態では３レベルコンバータの出力における中間電圧０．５Ｖ_ＤＣを出力する。

したがって、フライングコンバータの出力ポール電圧（インダクタＬとスイッチ（Ｓ_２またはＳ_３）との接続ノードの電圧）が０．５Ｖ_ＤＣに近いほど、第２の状態及び第３の状態の活用頻度が高くなり、フライングコンバータの出力ポール電圧が０．５Ｖ_ＤＣから遠くなるほど、第１の状態または第３の状態の活用頻度が高くなる。また、フライングキャパシタＣ_ＦＣが０．５Ｖ_ＤＣに安定的に制御されている場合、第２の状態と第３の状態との割合は同等に形成される（すなわち、Ｖ_ＣＭ ^＊＝０）。

図７は、図１に示す直流／直流コンバータのポール電圧が、出力電圧の０．７５または０．２５である場合の直流／直流コンバータに含まれているフライングキャパシタの導通電流を簡略に示す波形図であり、図８は、図１に示す直流／直流コンバータのポール電圧が、出力電圧の０．５である場合の直流／直流コンバータに含まれているフライングキャパシタ導通電流を簡略に示す波形図である。

図７及び図８において、「Ｔ_ｓｗ」は第１スイッチＳ_１〜第４スイッチＳ_４のスイッチング周期であり、「Ｉ_Ｌ」はインダクタ電流であり、「Ｔ_ｆｃ」はフライングキャパシタＣ_ＦＣに電流が導通する時間である。

図７及び図８に示すように、全体スイッチング周期Ｔ_ＳＷのうち、「Ｔ_ｆｃ」が占める割合を「Ｄ_ｆｃ」と定義すると、「Ｄ_ｆｃ」は下記の数式６で表される。

ここで、「Ｄ_ＤＭ ^＊」は、電流制御部１２から出力される第１制御電圧指令Ｖ_ＤＭ ^＊に該当するデューティ値であって、第１制御電圧指令Ｖ_ＤＭ ^＊を出力電圧Ｖ_ＤＣで割った値と同じ値であり、第１制御デューティとする。

上記の数式６によれば、第１制御電圧指令Ｖ_ＤＭ ^＊を出力電圧Ｖ_ＤＣで割った値に該当する第１制御デューティＤ_ＤＭ ^＊による「Ｄ_ｆｃ」は、図９で表現される。

図９は、図１に示す直流／直流コンバータの第１制御電圧指令を出力電圧で割った値に該当する第１制御デューティによるフライングキャパシタの導通区間の割合を示すグラフである。

通常、キャパシタの温度は、周囲温度及び温度係数による冷却性能と発熱量に関係するが、このとき、発熱量は、キャパシタに流れる電流のＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）値に応じて変化する特性を持っていることが知られている。すなわち、当技術分野では、キャパシタに流れる電流のＲＭＳ値を用いてキャパシタの発熱量を計算する様々な方法が知られている。

図７及び図８に示すように、バイポーラパルス列形態のＲＭＳ値は、下記の数式７で演算される。

上述した数式６の「Ｄ_ｆｔ」の定義を数式７に適用すると、フライングキャパシタＣ_ＦＣに流れる電流のＲＭＳ値Ｉ_{ｆｔ，ｒｍｓ}は、下記の数式８で表される。

数式８において、フライングキャパシタ電流のＲＭＳ決定係数である「α_ｆｃ」は、図１０に示すように、第１制御デューティＤ_ＤＭ ^＊による関数で表示される。

図１０は、図１に示す直流／直流コンバータの第１制御電圧指令を出力電圧で割った値に該当する第１制御デューティによるフライングキャパシタの導通電流のＲＭＳ決定係数の値を示すグラフである。

以上で説明したように、フライングキャパシタの導通電流のＲＭＳ値は、第１制御デューティＤ_ＤＭ ^＊とインダクタ電流Ｉ_Ｌによって決定される。

本発明の一実施形態によるコントローラ１０は、第１制御デューティＤ_ＤＭ ^＊を導出するために、電流制御部１２で決定された第１制御電圧指令Ｖ_ＤＭ ^＊を出力電圧Ｖ_ＤＣで除算する除算器１５１と、第１制御デューティＤ_ＤＭ ^＊とインダクタＬの検出電流Ｉ_Ｌの入力とを受けてフライングキャパシタＣ_ＦＣの導通電流のＲＭＳ値を上記数式８のように導出する電流演算部１５２と、フライングキャパシタＣ_ＦＣの導通電流のＲＭＳ値に基づいてフライングキャパシタＣ_ＦＣの温度を推定する温度推定部１５３と、推定された温度と事前に設定された基準温度とを比較して、出力をディレーティングするか否かを決定する出力決定部１５４と、を有するキャパシタ保護部１５０をさらに含む。

ここで、温度推定部１５３は、キャパシタの温度を推定するために、冷却水の温度（外気温度）などの情報が必要な場合があり、温度推定のための演算は、当該技術分野における公知の様々なモデルまたは技法を用いて具現される。

また、出力決定部１５４は、ディレーティングが必要であると判断した場合には、直流／直流コンバータの電圧指令を生成する上位制御器などにディレーティング要求を伝送する。上位制御器などは、ディレーティングのための電圧指令を新たに生成して電圧制御部１１に提供する。

コントローラ１０自体による出力ディレーティングのために、キャパシタ保護部１５０は、電圧制御部１１から出力される電流指令Ｉ_Ｌ ^＊を制限するリミッタ１５５をさらに含み得る。リミッタ１５５は、電流制御部１２に提供される電流指令の大きさを事前に設定されたレベル以下に制限して直流／直流コンバータの出力を制限する。

以上、本発明の特定の実施形態に関して図示及び説明したが、本発明の範疇内で本発明に多様な改良及び変化を加え得ることは、当技術分野における通常の知識を有する者にとっては自明である。

１０ コントローラ
１１ 電圧制御部
１１１ 減算器
１１２ 比例積分制御器
１２ 電流制御部
１２１ 減算器
１２２ 比例積分制御器
１３ フライングキャパシタ電圧制御部
１３１ 減算器
１３２ 比例制御器
１３３ 逆数演算器
１３４ 乗算器
１４１ 合算器
１４２ 減算器
１４３ 加算器
１４４ 第１スイッチング制御部
１４５ 第２スイッチング制御部
１４６ 三角波発生器
１５０ キャパシタ保護部
１５１ 除算器
１５２ 電流演算部
１５３ 温度推定部
１５４ 出力決定部
１５５ リミッタ

Claims (10)

1. 第１キャパシタと、
   前記第１キャパシタの両端の間に相互直列関係で順次接続された第１スイッチ、第２スイッチ、第３スイッチ、及び第４スイッチと、
   前記第１スイッチと前記第２スイッチとの接続ノード及び前記第３スイッチと前記第４スイッチとの接続ノードに、両端のそれぞれが接続された第２キャパシタと、
   前記第２スイッチと前記第３スイッチとの接続ノードに一端が接続されたインダクタと、
   前記第１スイッチ乃至前記第４スイッチの制御デューティを決定し、前記制御デューティ及び前記インダクタに流れる電流を検出した検出電流に基づいて前記第２キャパシタの温度を推定し、前記推定された第２キャパシタの温度に基づいて、ディレーティングするか否かを決定するコントローラと、を含むことを特徴とする直流／直流コンバータ。
2. 前記コントローラは、
   前記直流／直流コンバータの出力電圧を検出した第１検出電圧と前記出力電圧に対する出力電圧指令とを比較した結果に基づいて、前記インダクタに対する電流指令を生成し、
   前記インダクタに流れる電流を検出した検出電流と前記電流指令とを比較した値に基づいて、前記第１スイッチ乃至前記第４スイッチの制御デューティを決定し、
   前記制御デューティと前記検出電流とに基づいて前記第２キャパシタのＲＭＳ電流を演算し、前記演算されたＲＭＳ電流に基づいて前記第２キャパシタの温度を推定し、
   前記出力電圧は、前記第１キャパシタの両端の電圧、または前記インダクタの他端と、前記第１キャパシタと前記第４スイッチとの接続ノードとの間の電圧であることを特徴とする請求項１に記載の直流／直流コンバータ。
3. 前記コントローラは、
   前記推定された第２キャパシタの温度が事前に設定された基準温度よりも大きい場合、前記電流指令の大きさを制限してディレーティングを行うことを特徴とする請求項２に記載の直流／直流コンバータ。
4. 前記コントローラは、前記出力電圧指令を生成する上位制御器に、ディレーティングするか否かを出力することを特徴とする請求項２に記載の直流／直流コンバータ。
5. 前記コントローラは、
   下記の数式：
   

   

   によって前記第２キャパシタのＲＭＳ電流を演算することを特徴とする請求項２に記載の直流／直流コンバータ。
6. 前記コントローラは、
   前記第１検出電圧と前記出力電圧指令との差に基づいて、前記インダクタに対する電流指令を生成する電圧制御部と、
   前記電流指令と前記検出電流との差に基づいて第１制御電圧指令を生成する電流制御部と、
   前記第２キャパシタに印加される電圧を検出した第２検出電圧と前記第２キャパシタに印加される電圧に対する第２電圧指令との差に基づいて第２制御電圧指令を生成するフライングキャパシタ電圧制御部と、
   前記第１制御電圧指令を前記出力電圧で割った前記制御デューティと前記検出電流に基づいて前記第２キャパシタのＲＭＳ電流を演算し、前記演算されたＲＭＳ電流に基づいて前記第２キャパシタの温度を推定し、前記推定された第２キャパシタの温度に基づいて、ディレーティングするか否かを決定するキャパシタ保護部と、を含むことを特徴とする請求項２に記載の直流／直流コンバータ。
7. 前記キャパシタ保護部は、
   前記第１制御電圧指令を前記出力電圧で除算して前記制御デューティを演算する除算器と、
   前記制御デューティと前記検出電流に基づいて前記第２キャパシタのＲＭＳ電流を演算する電流演算部と、
   前記電流演算部で演算された前記第２キャパシタのＲＭＳ電流に基づいて前記第２キャパシタの温度を推定する温度推定部と、
   前記温度推定部で推定された前記第２キャパシタの温度と事前に設定された基準温度とを比較した結果に基づいて、ディレーティングするか否かを決定する出力決定部と、を含むことを特徴とする請求項６に記載の直流／直流コンバータ。
8. 前記キャパシタ保護部は、
   前記出力決定部でディレーティングすると決定された場合、前記電圧制御部から出力される電流指令の大きさを制限して前記電流制御部へ提供するリミッタをさらに含むことを特徴とする請求項７に記載の直流／直流コンバータ。
9. 前記出力決定部は、前記出力電圧指令を生成する上位制御器に、ディレーティングするか否かを出力することを特徴とする請求項７に記載の直流／直流コンバータ。
10. 前記電流演算部は、
    下記の数式：
    

    

    によって前記第２キャパシタのＲＭＳ電流を演算することを特徴とする請求項７に記載の直流／直流コンバータ。

Images