JP2021158396A - 固体撮像素子及び電子機器 - Google Patents

固体撮像素子及び電子機器 Download PDF

Info

Publication number
JP2021158396A
JP2021158396A JP2018122820A JP2018122820A JP2021158396A JP 2021158396 A JP2021158396 A JP 2021158396A JP 2018122820 A JP2018122820 A JP 2018122820A JP 2018122820 A JP2018122820 A JP 2018122820A JP 2021158396 A JP2021158396 A JP 2021158396A
Authority
JP
Japan
Prior art keywords
transistor
comparator
input
signal
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018122820A
Other languages
English (en)
Inventor
健之 青木
Takeyuki Aoki
健之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018122820A priority Critical patent/JP2021158396A/ja
Priority to PCT/JP2019/022832 priority patent/WO2020003980A1/ja
Priority to CN201980041252.XA priority patent/CN112335232B/zh
Priority to KR1020207035275A priority patent/KR20210023838A/ko
Priority to DE112019003214.3T priority patent/DE112019003214T5/de
Priority to US17/253,990 priority patent/US11258975B2/en
Publication of JP2021158396A publication Critical patent/JP2021158396A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ＡＤＣのダイナミックレンジを向上することで撮像特性を改善することが可能な、固体撮像装置を提供する。【解決手段】光電変換により画素信号を出力する画素を複数有する画素アレイと、前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、を備え、前記ＡＤ変換処理部は、Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、を有するコンパレータを備える、固体撮像素子が提供される。【選択図】図５

Description

本開示は、固体撮像素子及び電子機器に関する。
画像を撮像する固体撮像装置としては、例えば、ＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサがあり、近年、小型化等の要請から、CMOSイメージセンサが注目されている。
ＣＭＯＳイメージセンサは、光電変換を行う画素が出力するアナログの電気信号をＡＤ（Analog to Digital）変換するＡＤ変換部を有する。ＣＭＯＳイメージセンサのＡＤ変換部としては、処理の高速化等の要請から、一行に並ぶ複数の画素の全部等の２以上の画素が出力する電気信号を、並列にＡＤ変換することができる列並列型のＡＤ変換部（以下、列並列ＡＤ変換部ともいう）が採用されている（特許文献１）。
列並列ＡＤ変換部は、例えば、画素の列数と同一の数等の複数のＡＤＣ（AD Converter）（ＡＤ変換器）を、行方向に並べて配置することにより構成され、各列のＡＤＣは、その列の画素が出力する電気信号のＡＤ変換を行う。
列並列ＡＤ変換部を構成するＡＤＣとしては、例えば、コンパレータとカウンタとを有し、所定の参照信号と画素が出力する電気信号とを比較することにより、電気信号のＡＤ変換を行う、いわば参照信号比較型のＡＤＣがある（特許文献２）。
特開２００５−３２３３３１号公報 特開２０１４−２３０６５号公報
ＣＭＯＳイメージセンサの監視カメラや生体認証装置への使用が増えつつある。このような用途では、ＣＭＯＳイメージセンサには高いダイナミックレンジが要求され、低照度での撮像時の特性が重要な指標となる。アナログゲインとデジタルゲインを併用して高感度を実現する手法もあるが、アナログ回路で高ゲイン化することが特性面では望ましい。
そこで、本開示では、ＡＤＣのダイナミックレンジを向上することで撮像特性を改善することが可能な、新規かつ改良された固体撮像装置及び電子機器を提案する。
本開示によれば、光電変換により画素信号を出力する画素を複数有する画素アレイと、前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、を備え、前記ＡＤ変換処理部は、Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、を有するコンパレータを備える、固体撮像素子が提供される。
また、本開示によれば、固体撮像素子と、前記固体撮像素子から出力される信号を処理する処理部と、を備え、前記固体撮像素子は、光電変換により画素信号を出力する画素を複数有する画素アレイと、前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、を備え、前記ＡＤ変換処理部は、Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、を有するコンパレータを備える、電子機器が提供される。
以上説明したように本開示によれば、ＡＤＣのダイナミックレンジを向上することで撮像特性を改善することが可能な、新規かつ改良された固体撮像装置及び電子機器を提供することが出来る。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
画素から出力される電流のダイナミックレンジと、ＡＤＣのダイナミックレンジとの関係例を示す説明図である。 同実施形態に係る 本開示の実施の形態に係る固体撮像素子の構成例を説明するブロック図である。 画素の回路構成例について説明する説明図である。 本開示の実施の形態に係るコンパレータの回路構成例を示す説明図である。 コンパレータによる入力許容範囲の例を示す説明図である。 コンパレータによるオフセット電圧のばらつきを時間的にキャンセルする様子を示す説明図である。 コンパレータによるオフセット電圧のばらつきを時間的にキャンセルする様子を示す説明図である。 コンパレータのオフセット電圧を平均化する様子を示す説明図である。 フレーム単位でコンパレータへの入力を切り替える例を示す説明図である。 フレーム単位でコンパレータへの入力を切り替える例を示す説明図である。 フレーム単位でコンパレータへの入力を切り替える例を示す説明図である。 既存のコンパレータにおいて生じていた内部及び隣接画素間の配線による寄生容量の影響を説明するための説明図である。 既存のコンパレータにおいて生じていた内部及び隣接画素間の配線による寄生容量の影響を説明するための説明図である。 本開示の実施の形態に係る固体撮像素子で用いられるコンパレータの配線レイアウト例を示す説明図である。 コンパレータの差動対を構成するトランジスタへの配線例を示す説明図である。 本開示の実施の形態に係る固体撮像素子を適用した電子機器の構成例を示す説明図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．経緯
１．２．構成例および動作例
２．電子機器への応用例
３．移動体への応用例
４．まとめ
＜１．本開示の実施の形態＞
［１．１．経緯］
まず、本開示の実施の形態に至った経緯について説明する。
上述したように、ＣＭＯＳイメージセンサは、光電変換を行う画素が出力するアナログの電気信号をＡＤ変換するＡＤ変換部を有し、ＡＤ変換部としては、２以上の画素が出力する電気信号を、並列にＡＤ変換することができる列並列ＡＤ変換部が採用されている。列並列ＡＤ変換部は、例えば、画素の列数と同一の数等の複数のＡＤＣを、行方向に並べて配置することにより構成され、各列のＡＤＣは、その列の画素が出力する電気信号のＡＤ変換を行う。
ＣＭＯＳイメージセンサの監視カメラや生体認証装置への使用が増えつつある。このような用途では、ＣＭＯＳイメージセンサには高いダイナミックレンジが要求され、低照度での撮像時の特性が重要な指標となる。アナログゲインとデジタルゲインを併用して高感度を実現する手法もあるが、デジタル処理を行うと特性の劣化が生じ得るので、アナログ回路で高ゲイン化することが特性面では望ましい。
画素の特性も、ＦＷＣ（Full Well Capacity）の増加に伴い、扱える照度のダイナミックレンジは増加する。しかし、ＡＤＣの入力でダイナミックレンジが律速されたり、高ゲインではＣＤＳ（Correlated Double Sampling）の動作マージンが減少したりする。
図１は、画素から出力される電流のダイナミックレンジと、ＡＤＣのダイナミックレンジとの関係例を示す説明図である。図１には、画素側のダイナミックレンジを電流で、ＡＤＣのダイナミックレンジを電圧で示している。ＡＤＣのダイナミックレンジをＶ１〜Ｖ２とする。Ｖ１に対応する画素の電流値（フォトダイオードが流す電流の電流値）がＡ１、Ｖ２に対応する画素の電流値がＡ２であるとする。画素のダイナミックレンジがＡ１〜Ａ３までであったとしても、ＡＤＣのダイナミックレンジの下限がＶ２であるため、画素のダイナミックレンジがＡ１〜Ａ２に制限されてしまうことになる。従って、画素のダイナミックレンジを広げると、ＡＤＣのダイナミックレンジも広げることが（つまり、図１に示したＶ２より低い電圧まで達するようにすることが）求められる。
図２は、高ゲインでのＣＤＳの動作マージンが減少する様子を示す説明図である。図２には、ＡＤＣのコンパレータに入力される、画素からの出力ＶＳＬ及びランプ信号の波形が示されている。コンパレータに入力されるランプ信号の波形は、高ゲインでは線形性のよい領域自体が少なくなる。そのため、Ｐ相オフセットを浅くして、Ｐ相のＡ／Ｄ変換に使用可能なランプ信号の電圧範囲（Ｐ相マージン）を確保しようとすると、ランプ信号のリニアリティーが悪化する。
今後は画素やアナログ回路の低電圧化が一層進むことが想定され、ＡＤＣの動作マージンを確保することが必要である。そこで本件開示者は、上述した点に鑑み、ＣＭＯＳイメージセンサで使用されるＡＤＣのダイナミックレンジを広げることが可能な技術について、鋭意検討を行った。その結果、本件開示者は、以下で説明するように、ＣＭＯＳイメージセンサで使用されるＡＤＣのダイナミックレンジを広げることが可能な技術を考案するに至った。
以上、本開示の実施の形態の経緯について説明した。続いて、本開示の実施の形態について詳細に説明する。
［１．２．構成例および動作例］
次に、図３を参照して、本開示の実施の形態に係る固体撮像素子の構成例を説明する。図３は、本技術を適用した固体撮像素子の一実施の形態の構成例を示すブロック図である。
図３に示すように、固体撮像素子１１は、ＣＭＯＳイメージセンサであり、画素アレイ部１２、タイミング制御部１３、参照信号生成回路１４、行走査部１５、列走査部１６、および、カラム処理部１７を備えて構成される。
画素アレイ部１２には、複数の画素２１が行列状に配置される。図３の例では、ｍ行×ｎ列の画素２１11乃至２１mnが行列状に配置されており、各行の画素２１は、ｍ本の水平信号線２２1乃至２２mを介して行走査部１５に接続され、ｎ本の垂直信号線２３1乃至２３nを介してカラム処理部１７に接続されている。画素アレイ部１２において、画素２１11乃至２１mnは、行走査部１５から水平信号線２２1乃至２２mを介して供給される制御信号に従って行ごとに駆動し、光を受光した受光量に応じたレベルの画素信号を、垂直信号線２３1乃至２３nを介して出力する。
タイミング制御部１３は、マスタクロック信号MCKに基づいた信号を生成し、参照信号生成回路１４、行走査部１５、列走査部１６、および、カラム処理部１７が動作するタイミングを制御する。例えば、タイミング制御部１３は、参照信号生成回路１４およびカラム処理部１７の動作の基準となるクロック信号CLKを生成し、参照信号生成回路１４およびカラム処理部１７に供給する。また、タイミング制御部１３は、参照信号生成回路１４の動作を制御する制御信号CS1を生成して参照信号生成回路１４に供給したり、カラム処理部１７の動作を制御する制御信号CS2およびCS3を生成してカラム処理部１７に供給したりする。
参照信号生成回路１４は、クロック信号CLKに従った一定の勾配で電圧値が降下し、制御信号CS1に従ったタイミングで電圧値の降下が開始される参照信号Vramp（いわゆるランプ信号）を生成し、参照信号配線を介してカラム処理部１７に供給する。
行走査部１５は、タイミング制御部１３からの制御に従ったタイミングで、画素アレイ部１２の画素２１11乃至２１mnの駆動を行ごとに制御する制御信号（例えば、転送信号や、選択信号、リセット信号など）を画素２１11乃至２１mnに供給する。
列走査部１６は、タイミング制御部１３からの制御に従ったタイミングで、カラム処理部１７によりＡＤ変換された画素信号を、画素２１11乃至２１mnの列ごとに順番に水平出力線に出力させる制御信号をカラム処理部１７に供給する。
カラム処理部１７には、画素アレイ部１２に配置されている画素２１11乃至２１mnの列数に応じたｎ個のＡＤ変換回路３０1乃至３０nを有しており、垂直信号線２３1乃至２３nを介して画素２１11乃至２１mnが接続されている。そして、カラム処理部１７において、ＡＤ変換回路３０1乃至３０nが、画素２１11乃至２１mnの列ごとに並列的に、画素２１11乃至２１mnから出力される画素信号をＡＤ変換して出力する。
ＡＤ変換回路３０1乃至３０nは、コンパレータ３１1乃至３１n、カウンタ３２1乃至３２n、スイッチ３３1乃至３３n、およびメモリ３４1乃至３４nをそれぞれ備えて構成される。なお、ＡＤ変換回路３０1乃至３０nは同様に構成されており、以下、それぞれを区別しない場合、ＡＤ変換回路３０と称する。また、ＡＤ変換回路３０を構成する各部についても同様とする。
コンパレータ３１は、一方の入力端子が垂直信号線２３を介して画素２１に接続され、他方の入力端子が参照信号配線を介して参照信号生成回路１４に接続されており、出力端子がカウンタ３２に接続されている。そして、コンパレータ３１は、垂直信号線２３を介して入力される画素信号の電圧と、参照信号生成回路１４から供給される参照信号Vrampの電圧とを比較して、例えば、参照信号Vrampの電圧が画素信号の電圧よりも大である場合にはハイレベルの信号を出力し、参照信号Vrampの電圧が画素信号の電圧以下となるとローレベルの信号を出力する。コンパレータ３１の具体的な回路構成については後述する。本実施形態では、コンパレータ３１は、後述するように、画素信号の入力と、参照信号Vrampの入力とを時間的に切り替えることが可能な構成とすることで、既存のコンパレータと比較して、ダイナミックレンジを拡大している。
カウンタ３２は、タイミング制御部１３から供給される制御信号CS2に従って、タイミング制御部１３から供給されるクロック信号CLKに同期したカウントを行う。例えば、カウンタ３２は、クロック信号CLKに同期してダウンカウントまたはアップカウントを行うことで、コンパレータ３１での比較動作の開始から比較動作の終了までの比較期間を計測する。
スイッチ３３は、タイミング制御部１３から供給される制御信号CS3に従って、所定の行の画素２１についてのカウンタ３２のカウント動作が完了した時点でオン（閉）状態となる。そして、スイッチ３３は、カウンタ３２のカウント結果、即ち、アナログ信号からデジタル信号に変換された画素信号をメモリ３４に転送する。
メモリ３４は、列走査部１６から供給される制御信号に従って、保持している画素信号を水平出力線に出力する。
次に、図４を参照して、画素２１の構成について説明する。
図４に示すように、画素２１は、フォトダイオード４１、転送トランジスタ４２、電荷蓄積部４３、ＦＤ部４４、増幅トランジスタ４５、選択トランジスタ４６、およびリセットトランジスタ４７を備えて構成される。
フォトダイオード４１は、光を電荷に変換する光電変換部であり、受光した光の光量に応じた電荷を光電変換により発生して蓄積する。フォトダイオード４１のアノード電極は接地されており、フォトダイオード４１のカソード電極は、転送トランジスタ４２を介して増幅トランジスタ４５のゲート電極に接続されている。
転送トランジスタ４２は、図３の行走査部１５から供給される転送信号Ｔｘに従って駆動する。例えば、転送トランジスタ４２のゲート電極に供給される転送信号Ｔｘがハイレベルになると、転送トランジスタ４２はオンとなり、フォトダイオード４１に蓄積されている電荷が転送トランジスタ４２を介してＦＤ部４４に転送される。
電荷蓄積部４３は、ＦＤ部４４と接地レベルとの間に設けられる容量であり、転送トランジスタ４２を介してフォトダイオード４１からＦＤ部４４に転送される電荷を蓄積する。
ＦＤ部４４は、電荷を電圧に変換する電荷検出部であり、ＦＤ部４４に保持される電荷が増幅トランジスタ４５において電圧に変換される。
増幅トランジスタ４５は、フォトダイオード４１での光電変換によって得られる信号を読み出す読出し回路であるソースフォロワの入力部となり、ＦＤ部４４に蓄積されている電荷に応じたレベルの画素信号を垂直信号線２３に出力する。すなわち、増幅トランジスタ４５は、ソース電極が選択トランジスタ４６を介して列信号線２２に接続されることで、列信号線２２の一端に接続される電流源とソースフォロワを構成する。
選択トランジスタ４６は、図３の行走査部１５から供給される選択信号ＳＥＬに従って駆動する。例えば、選択トランジスタ４６のゲート電極に供給される選択信号ＳＥＬがハイレベルになるとオンとなって増幅トランジスタ４５と垂直信号線２３とを接続し、増幅トランジスタ４５から出力される出力信号VSLを垂直信号線２３に出力可能な状態とする。
リセットトランジスタ４７は、図３の行走査部１５から供給されるリセット信号ＲＳＴに従って駆動する。例えば、リセットトランジスタ４７のゲート電極に供給されリセット信号ＲＳＴがハイレベルになるとオンとなり、ＦＤ部４４に蓄積されている電荷を電源電圧ＶＤＤに排出して、ＦＤ部４４をリセットする。
また、垂直信号線２３は、コンデンサ５１−２を介してコンパレータ３１の一方の入力端子に接続されており、コンパレータ３１の他方の入力端子は、コンデンサ５１−１を介して、参照信号Vrampを供給する参照信号生成回路１４に接続されている。
このように構成されている固体撮像素子１１において、フォトダイオード４１に蓄積された電荷がＦＤ部４４に一括転送され、列ごとに順次読み出しを行うことでシャッタクローズの同時性が保持される。
また、固体撮像素子１１では、フォトダイオード４１で発生した電荷がＦＤ部４４に保持されている状態の信号レベル（Ｄ相）を先に読み出し、その後、ＦＤ部４４の電荷がリセットトランジスタ４７を介して排出された状態のリセットレベル（Ｐ相）を読み出すＤ相先読み駆動が行われてもよい。Ｄ相先読み駆動については、例えば特開２０１４−１９７７７３号公報に詳細が記載されている。
しかし、例えば特開２０１４−１９７７７３号公報に記載されているような従来のコンパレータでは、内部における初期電圧の設定動作（オートゼロ動作）を実行する際に、第一の増幅器（初段アンプ）の差動対の左右のアンバランスや、第二の増幅器（後段アンプ）のオフセットのズレに起因する、Ｐ相マージンの減少が発生していた。本実施形態では、このようなＰ相マージンの減少を抑えることが可能なコンパレータを提供する。
続いて、本開示の実施の形態に係るコンパレータ３１の回路構成例について説明する。図５は、本開示の実施の形態に係るコンパレータ３１の回路構成例を示す説明図である。以下、図５を用いて本開示の実施の形態に係るコンパレータ３１の回路構成例について説明する。
図５に示したように、本開示の実施の形態に係るコンパレータ３１は、第一の増幅器８１と、第二の増幅器８２と、を含んで構成される。
第一の増幅器８１は、コンデンサ５１−１〜５１−２、トランジスタ６１−１〜６１−６、７１−１〜７１−６、および電流源６２、７２が組み合わされて構成されている。トランジスタ６１−３、６１−４、７１−５、７１−６はＮＭＯＳトランジスタであり、トランジスタ６１−５、６１−６、７１−３、７１−４はＰＭＯＳトランジスタである。また電流源６２はＮＭＯＳトランジスタで構成され、電流源７２はＰＭＯＳトランジスタで構成される。電流源６２のゲートには固定電位Bias_nTailが印加され、電流源７２のゲートには固定電位Bias_pTailが印加される。トランジスタ６１−１、６１−２、７１−１、７１−２は、同種のものであればＮＭＯＳトランジスタであってもよくＰＭＯＳトランジスタであってもよい。
また第二の増幅器８２は、コンデンサ５１−３〜５１−４、トランジスタ６１−７〜６１−１１、７１−７〜７１−９、および電流源６３、７３が組み合わされて構成されている。トランジスタ６１−１０、７１−８はＮＭＯＳトランジスタであり、トランジスタ６１−８、６１−１１はＰＭＯＳトランジスタである。トランジスタ６１−１０のゲートには固定電位Bias_pfvが印加され、トランジスタ６１−１１のゲートには固定電位Bias_nfvが印加される。また電流源６３はＰＭＯＳトランジスタで構成され、電流源７３はＮＭＯＳトランジスタで構成される。電流源６３のゲートには固定電位Bias_pTailが印加され、電流源７３のゲートには固定電位Bias_nTailが印加される。トランジスタ６１−７、６１−９、７１−７、７１−９は、ＮＭＯＳトランジスタであってもよく、ＰＭＯＳトランジスタであってもよい。
また図５には、コンパレータ３１への入力を切り替えるためのスイッチ６４−１〜６４−４が示されている。スイッチ６４−１〜６４−４は、ＮＭＯＳトランジスタであってもよく、ＰＭＯＳトランジスタであってもよい。
コンパレータ３１において、トランジスタ６１−３および６１−４は、ソース電極が共通に接続されて差動対を構成しており、その共通のソース電極とグランドとの間に電流源６２が接続されている。またコンパレータ３１において、トランジスタ７１−３および７１−４は、ソース電極が共通に接続されて差動対を構成しており、電源電圧ＶＤＤと、その共通のソース電極との間に電流源７２が接続されている。
トランジスタ６１−３は、そのゲート電極がコンデンサ５１−１を介して、出力信号ＶＳＬを供給する垂直信号線２３（図１）またはランプ信号ＲＭＰを供給する参照信号生成回路１４（図１）に接続されている。出力信号ＶＳＬまたはランプ信号ＲＭＰのどちらがコンパレータ３１に出力されるかは、スイッチ６４−１、６４−２のオン／オフにより決まる。トランジスタ６１−４は、そのゲート電極が出力信号ＶＳＬを供給する垂直信号線２３またはランプ信号ＲＭＰを供給する参照信号生成回路１４に接続されている。出力信号ＶＳＬまたはランプ信号ＲＭＰのどちらがコンパレータ３１に出力されるかは、スイッチ６４−３、６４−４のオン／オフにより決まる。
トランジスタ７１−３は、そのゲート電極がコンデンサ５１−１を介して、出力信号ＶＳＬを供給する垂直信号線２３またはランプ信号ＲＭＰを供給する参照信号生成回路１４に接続されている。出力信号ＶＳＬまたはランプ信号ＲＭＰのどちらがコンパレータ３１に出力されるかは、スイッチ６４−１、６４−２のオン／オフにより決まる。トトランジスタ７１−４は、そのゲート電極が出力信号ＶＳＬを供給する垂直信号線２３またはランプ信号ＲＭＰを供給する参照信号生成回路１４に接続されている。出力信号ＶＳＬまたはランプ信号ＲＭＰのどちらがコンパレータ３１に出力されるかは、スイッチ６４−３、６４−４のオン／オフにより決まる。
トランジスタ６１−５は、トランジスタ６１−３のドレイン電極と電源電圧ＶＤＤとの間にダイオード接続構成で、即ち、ゲート電極とドレイン電極とが共通となる構成で接続される。トランジスタ６１−６は、トランジスタ６１−４のドレイン電極と電源電圧ＶＤＤとの間に接続される。また、トランジスタ６１−５のゲート電極と、トランジスタ６１−６のゲート電極とは互いに共通に接続されている。
トランジスタ７１−５は、トランジスタ７１−３のドレイン電極と電源電圧ＶＤＤとの間にダイオード接続構成で、即ち、ゲート電極とドレイン電極とが共通となる構成で接続される。トランジスタ７１−６は、トランジスタ７１−４のドレイン電極とグランドの間に接続される。また、トランジスタ７１−５のゲート電極と、トランジスタ７１−６のゲート電極とは互いに共通に接続されている。
トランジスタ６１−１は、トランジスタ６１−３のゲート電極とドレイン電極との間に接続されており、トランジスタ６１−１のゲート電極には、行走査部１５（図１）から制御信号が供給される。トランジスタ６１−２は、トランジスタ６１−４のゲート電極とドレイン電極との間に接続されており、トランジスタ６１−２のゲート電極には、行走査部１５から制御信号が供給される。
トランジスタ７１−１は、トランジスタ７１−３のゲート電極とドレイン電極との間に接続されており、トランジスタ７１−１のゲート電極には、行走査部１５から制御信号が供給される。トランジスタ７１−２は、トランジスタ７１−４のゲート電極とドレイン電極との間に接続されており、トランジスタ７１−２のゲート電極には、行走査部１５から制御信号が供給される。
トランジスタ６１−８は、コンパレータ３１の出力端子と電源電圧ＶＤＤとの間に接続されている。トランジスタ６１−８のゲート電極は、トランジスタ６１−４および６１−６の接続点に接続されている。
トランジスタ７１−８は、コンパレータ３１の出力端子とグランドとの間に接続されている。トランジスタ７１−８のゲート電極は、トランジスタ７１−４および７１−６の接続点に接続されている。
電流源６３は、電源電圧ＶＤＤと、トランジスタ６１−８のゲート電極との間に接続されている。また電流源６３は、電源電圧ＶＤＤと、トランジスタ６１−１０のドレイン電極およびトランジスタ６１−１１のソース電極との間に接続されている。
電流源７３は、グランドと、トランジスタ７１−８のゲート電極との間に接続されている。また電流源７３は、グランドと、トランジスタ６１−１０のソース電極およびトランジスタ６１−１１のドレイン電極との間に接続されている。
このようにコンパレータ３１は構成されており、トランジスタ６１−３、６１−４が一対となって構成される差動増幅器により、トランジスタ６１−３、またはトランジスタ６１−４のゲート電極に入力されるランプ信号ＲＭＰと、トランジスタ６１−４、またはトランジスタ６１−３のゲート電極に入力される出力信号ＶＳＬとの差分が増幅して出力される。さらに、その差動増幅器からの出力が、トランジスタ６１−８および７１−８で構成されるソース接地増幅回路により増幅されて、コンパレータ３１の出力端子ＯＵＴから出力される。
トランジスタ６１−７、７１−７は、差動対を切り替えるためのものである。例えば、トランジスタ６１−７がオフ、トランジスタ７１−７がオンの場合、ＮＭＯＳトランジスタであるトランジスタ６１−３、６１−４の対により画素からの出力信号とランプ信号とを受ける。一方、トランジスタ６１−７がオン、トランジスタ７１−７がオフの場合、ＰＭＯＳトランジスタであるトランジスタ７１−３、７１−４の対により画素からの出力信号とランプ信号とを受ける。
図５に示したトランジスタ６１−７、７１−７、６４−１〜６４−４のオン・オフの切り替えは、タイミング制御部１３からの制御信号に基づいて行われる。
本開示の実施の形態に係るコンパレータ３１は、図５に示したように、第一の増幅器８１において、ＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタでも画素からの出力信号とランプ信号とを受けている。そして、第二の増幅器８２においても、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタによるソース接地増幅回路としている。
本開示の実施の形態に係るコンパレータ３１は、図５に示したような構成とすることで、第一の増幅器８１においてＮＭＯＳトランジスタだけで画素からの出力信号とランプ信号とを受けている場合に比べ、下限入力電圧を下げることが可能となる。
図６は、本開示の実施の形態に係るコンパレータ３１による入力許容範囲の例を示す説明図である。第一の増幅器８１においてＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタで入力を受けることで、下限入力電圧の範囲を低電圧側に広げることが出来る。
従って、本開示の実施の形態に係るコンパレータ３１は、図５に示したような構成とすることで、第一の増幅器８１においてＮＭＯＳトランジスタだけで受けている場合に比べ、ダイナミックレンジを拡大することが出来る。
そして、本開示の実施の形態に係るコンパレータ３１は、差動入力および出力を、ライン毎および／またはフレーム毎に入れ替える。本開示の実施の形態に係るコンパレータ３１は、差動入力および出力を、ライン毎および／またはフレーム毎に入れ替える構成とすることで、第一の増幅器が持つオフセットのばらつきを、誤差拡散の原理により、時間的および／または空間的にキャンセルすることが可能となる。
図７、８は、本開示の実施の形態に係るコンパレータ３１によるオフセット電圧のばらつきを時間的にキャンセルする様子を示す説明図である。図７には、Ｎフレーム目において、出力信号ＶＳＬ及びランプ信号ＲＭＰが、それぞれコンパレータ３１のＣ１、Ｃ２に入力されている様子が示されている。図８には、Ｎ＋１フレーム目において、出力信号ＶＳＬ及びランプ信号ＲＭＰが、それぞれコンパレータ３１のＣ２、Ｃ１に入力されている様子が示されている。以下の説明では、図７のようにコンパレータ３１に入力されている状態をノーマル入力、図８のようにコンパレータ３１に入力されている状態を反転入力とも称する。ノーマル入力と反転入力との切り替わりは、例えばタイミング制御部１３からの制御信号に基づいて行われる。
コンパレータ３１の差動対の寄生容量および差動トランジスタの特性差から生じるΔＶＤＡＣとΔＶＳＬに差が生じると、コンパレータ３１のオフセット電圧として出力特性に現れる。このオフセット電圧は反転タイミングが変わるため、ＡＤＣのカウント数にカラム間でバラつきを生じる。つまり固定パターンノイズ（ＦＰＮ）となる。また、Ｐ相マージンの特性においてもバラつきとして見えるため、動作マージン減少がする。そのため、このコンパレータ３１の差動対のオフセット電圧を抑制するために、図７、８に示したように時間的に入力をノーマル入力と反転入力とで切り替える。このように時間的に入力を切り替えることで、コンパレータ３１は、オフセット電圧を平均化することができる。
図９は、コンパレータ３１のオフセット電圧を平均化する様子を示す説明図である。図９に示したグラフは、縦軸がコンパレータ３１のオフセット電圧、横軸がフレーム（または縦方向のライン）を表している。図７、８に示したように時間的に（または空間的に）コンパレータ３１への入力を切り替えることで、コンパレータ３１のオフセット電圧が理想電圧を中心に変動する。従って、時間的に（または空間的に）入力を切り替えることで、コンパレータ３１のオフセット電圧が平均化され、固定パターンノイズの発生を抑えることができる。
図１０は、フレーム単位でコンパレータ３１への入力を切り替える例を示す説明図である。図１０に示した例では、Ｎフレーム目では全てのラインにおいてノーマル入力とし、次のＮ＋１フレーム目では全てのラインにおいて反転入力としている。このようにフレーム単位でコンパレータ３１への入力を切り替えることで、固体撮像素子１１はコンパレータ３１のオフセット電圧を平均化することが出来る。
図１１は、フレーム単位でコンパレータ３１への入力を切り替える例を示す説明図である。図１１に示した例では、Ｎフレーム目では奇数ラインでノーマル入力とし、偶数ラインで反転入力としている。また次のＮ＋１フレーム目では奇数ラインで反転入力とし、偶数ラインでノーマル入力としている。このようにフレーム単位、および隣接するライン単位でコンパレータ３１への入力を切り替えることで、固体撮像素子１１はコンパレータ３１のオフセット電圧を平均化することが出来る。
図１２は、フレーム単位でコンパレータ３１への入力を切り替える例を示す説明図である。図１２に示した例では、Ｎフレーム目とＮ＋１フレーム目とで、コンパレータ３１への入力を、ノーマル入力と反転入力とが水平方向及び垂直方向で交互になるように切り替えている。このようにフレーム単位、および水平方向及び垂直方向でコンパレータ３１への入力を切り替えることで、固体撮像素子１１はコンパレータ３１のオフセット電圧を平均化することが出来る。
本開示の実施の形態に係る固体撮像素子１１は、第一の増幅器において、ＮＭＯＳトランジスタだけでなく、ＰＭＯＳトランジスタでも、画素からの出力信号とランプ信号とを受けることで、ダイナミックレンジを広げることが出来る。また本開示の実施の形態に係る固体撮像素子１１は、コンパレータ３１の差動入力および出力を、フレーム毎および／またはライン毎に切り替えることで、コンパレータのオフセット電圧をキャンセルして、理想電圧に平均化することができる。
本開示の実施の形態に係る固体撮像素子１１は、コンパレータ３１の差動入力および出力をノーマル入力と反転入力とで切り替えることで、コンパレータ３１の配線に対称性を持たせることが出来る。コンパレータ３１の配線に対称性を持たせることが出来ることで、既存のコンパレータにおいて生じていた内部及び隣接画素間の寄生容量の影響を解消することが出来る。
図１３は、既存のコンパレータにおいて生じていた内部及び隣接画素間の配線による寄生容量の影響を説明するための説明図である。既存のコンパレータにおいては、例えば、画素からの出力信号ＶＳＬのコンパレータへの入力の配線と、コンパレータからの出力の配線との間の寄生容量、ランプ信号のコンパレータへの入力の配線と、コンパレータからの出力の配線との間の寄生容量、隣接画素間の配線による寄生容量が存在する。この寄生容量の存在により、コンパレータが一斉に反転するタイミングにおいて、他のコンパレータの出力に影響を及ぼす。例えば、寄生容量の存在により、ストリーキング（縞模様や筋）の発生といった画質劣化が生じる。
図１４は、既存のコンパレータにおける差動対を構成するトランジスタへの配線による寄生容量の影響を説明するための説明図である。図１４には、差動対を構成するトランジスタを分割したFET#A1n及びFET#A2n、及びFET#B1n及びFET#B2nのカラム領域への配置の例も示されている。図１４に示した構成においては、対向している第n-1列のFET#A1n-1と第n列のFET#A1nとの間に、寄生容量C#A1n-1が生じている。同様に、対向している第n-1列のFET#A2n-1と第n列のFET#A2nとの間に、寄生容量C#A2n-1が、対向している第n-1列のFET#B1n-1と第n列のFET#B1nとの間に、寄生容量C#B1n-1が、対向している第n-1列のFET#B2n-1と第n列のFET#B2nとの間に、寄生容量C#B2n-1が、それぞれ生じている。既存のコンパレータにおいては、差動対の一方に画素からの出力信号ＶＳＬが入力され、他方にランプ信号が入力される。従って、既存のコンパレータにおいては、配線間の寄生容量による影響を受けやすい構造となっている。
これに対して、本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１は、差動入力および出力を、フレーム毎および／またはライン毎に切り替えることができる構成を有している。従って、コンパレータ３１は配線にレイアウト対称性を有しており、逆相パルスによって、コンパレータ３１の内部または隣接するコンパレータ３１の配線への容量結合性の影響を低減することができる。
図１５は、本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１の配線レイアウト例を示す説明図である。本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１は、画素からの出力信号ＶＳＬの入力用配線、ランプ信号の入力用配線、コンパレータ３１からの出力用配線のレイアウトに対称性を持たせることが可能となる。従って、本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１は、内部または隣接するコンパレータ３１の配線への容量結合性の影響を低減することができる。
図１６は、本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１の差動対を構成するトランジスタへの配線例を示す説明図である。図１６にも、図１４と同様に、差動対を構成するトランジスタを分割したFET#A1n及びFET#A2n、及びFET#B1n及びFET#B2nのカラム領域への配置と、それぞれのトランジスタによる寄生容量も示されている。図１６に示したように、コンパレータ３１は、列ごとに配線に対称性を持たせることが出来る。従って、本開示の実施の形態に係る固体撮像素子１１で用いられるコンパレータ３１は、差動対への入出力に対称性を持たせ、既存のコンパレータにおいて生じていた容量結合による影響を抑制する配線レイアウトを実現できる。
＜２．電子機器への応用例＞
本開示に係る技術は、デジタルカメラ、デジタルスチルカメラ、携帯電話、タブレット型端末、パーソナルコンピュータ等に設けられる撮像装置に適用されうる。また本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。そのような装置に本開示に係る技術が適用されることで、撮像装置の消費電力を低減させることができるとともに、カラム読み出し回路のアナログ特性に起因するノイズを低減させた画像を生成することが可能となる。
図１７は、本開示の実施の形態に係る固体撮像素子１１を適用した電子機器５００の構成例を示す説明図である。
電子機器５００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
図２１において、電子機器５００は、レンズ５０１、撮像素子５０２、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８を備える。また、電子機器５００において、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８は、バスライン５０９を介して相互に接続されている。
そして、撮像素子５０２として、図３の固体撮像素子１１を適用することができる。
ＤＳＰ回路５０３は、撮像素子５０２から供給される信号を処理する信号処理回路である。ＤＳＰ回路５０３は、撮像素子５０２からの信号を処理して得られる画像データを出力する。フレームメモリ５０４は、ＤＳＰ回路５０３により処理された画像データを、フレーム単位で一時的に保持する。
表示部５０５は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子５０２で撮像された動画又は静止画を表示する。記録部５０６は、撮像素子５０２で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部５０７は、ユーザによる操作に従い、電子機器５００が有する各種の機能についての操作指令を出力する。電源部５０８は、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、及び、操作部５０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図１９は、撮像部１２０３１の設置位置の例を示す図である。
図１９では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば撮像部１２０３１に適用され得る。具体的には、図３の固体撮像素子１１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高品質の撮像画像を得ることができるため、ドライバへより高品質の情報を提供することができる。
＜４．まとめ＞
以上説明したように本開示の実施の形態によれば、コンパレータのダイナミックレンジを拡大することで、画素のダイナミックレンジの拡大に対応し、画素の低電圧化にも対応することが可能な固体撮像素子及び固体撮像素子を備える電子機器を提供することができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
光電変換により画素信号を出力する画素を複数有する画素アレイと、
前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、
を備え、
前記ＡＤ変換処理部は、
Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、
前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、
を有するコンパレータを備える、固体撮像素子。
（２）
前記第１の差動対および前記第２の差動対には、前記画素信号または一定の勾配で電圧値が降下する参照信号が選択的に入力される、前記（１）に記載の固体撮像素子。
（３）
前記第１の差動対は第１トランジスタ及び第２トランジスタからなり、
前記第１トランジスタのゲート端子に前記画素信号が入力される場合には前記第２トランジスタのゲート端子に前記参照信号が入力され、前記第１トランジスタのゲート端子に前記参照信号が入力される場合には前記第２トランジスタのゲート端子に前記画素信号が入力される、前記（２）に記載の固体撮像素子。
（４）
前記第２の差動対は第３トランジスタ及び第４トランジスタからなり、
前記第３トランジスタのゲート端子に前記画素信号が入力される場合には前記第４トランジスタのゲート端子に前記参照信号が入力され、前記第３トランジスタのゲート端子に前記参照信号が入力される場合には前記第４トランジスタのゲート端子に前記画素信号が入力される、前記（２）に記載の固体撮像素子。
（５）
前記第１の差動対および前記第２の差動対への選択的な入力は、フレーム単位で切り替えられる、前記（２）〜（４）のいずれかに記載の固体撮像素子。
（６）
前記コンパレータは前記画素アレイの列ごとに設けられ、
前記第１の差動対および前記第２の差動対への選択的な入力は全ての列で同一である、前記（５）に記載の固体撮像素子。
（７）
前記コンパレータは前記画素アレイの列ごとに設けられ、
前記第１の差動対および前記第２の差動対への選択的な入力は隣接する列で反転している、前記（５）に記載の固体撮像素子。
（８）
前記第１の差動対および前記第２の差動対への選択的な入力を制御するタイミング制御部をさらに備える、前記（２）〜（７）のいずれかに記載の固体撮像素子。
（９）
前記画素信号の入力の配線と、前記参照信号の入力の配線と、前記第２の増幅部からの出力の配線とが線対称で配置される、前記（２）〜（８）のいずれかに記載の固体撮像素子。
（１０）
固体撮像素子と、
前記固体撮像素子から出力される信号を処理する処理部と、
を備え、
前記固体撮像素子は、
光電変換により画素信号を出力する画素を複数有する画素アレイと、
前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、
を備え、
前記ＡＤ変換処理部は、
Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、
前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、
を有するコンパレータを備える、電子機器。
１１ ：固体撮像素子
１２ ：画素アレイ部
１７ ：カラム処理部
２１ ：画素
２２ ：列信号線
２３ ：垂直信号線
３０ ：ＡＤ変換回路
３１ ：コンパレータ
３３ ：スイッチ
４１ ：フォトダイオード
４２ ：転送トランジスタ
４３ ：電荷蓄積部
４４ ：ＦＤ部
４５ ：増幅トランジスタ
４６ ：選択トランジスタ
４７ ：リセットトランジスタ
８１ ：第一の増幅器
８２ ：第二の増幅器

Claims (10)

  1. 光電変換により画素信号を出力する画素を複数有する画素アレイと、
    前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、
    を備え、
    前記ＡＤ変換処理部は、
    Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、
    前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、
    を有するコンパレータを備える、固体撮像素子。
  2. 前記第１の差動対および前記第２の差動対には、前記画素信号または一定の勾配で電圧値が降下する参照信号が選択的に入力される、請求項１に記載の固体撮像素子。
  3. 前記第１の差動対は第１トランジスタ及び第２トランジスタからなり、
    前記第１トランジスタのゲート端子に前記画素信号が入力される場合には前記第２トランジスタのゲート端子に前記参照信号が入力され、前記第１トランジスタのゲート端子に前記参照信号が入力される場合には前記第２トランジスタのゲート端子に前記画素信号が入力される、請求項２に記載の固体撮像素子。
  4. 前記第２の差動対は第３トランジスタ及び第４トランジスタからなり、
    前記第３トランジスタのゲート端子に前記画素信号が入力される場合には前記第４トランジスタのゲート端子に前記参照信号が入力され、前記第３トランジスタのゲート端子に前記参照信号が入力される場合には前記第４トランジスタのゲート端子に前記画素信号が入力される、請求項２に記載の固体撮像素子。
  5. 前記第１の差動対および前記第２の差動対への選択的な入力は、フレーム単位で切り替えられる、請求項２に記載の固体撮像素子。
  6. 前記コンパレータは前記画素アレイの列ごとに設けられ、
    前記第１の差動対および前記第２の差動対への選択的な入力は全ての列で同一である、請求項５に記載の固体撮像素子。
  7. 前記コンパレータは前記画素アレイの列ごとに設けられ、
    前記第１の差動対および前記第２の差動対への選択的な入力は隣接する列で反転している、請求項５に記載の固体撮像素子。
  8. 前記第１の差動対および前記第２の差動対への選択的な入力を制御するタイミング制御部をさらに備える、請求項２に記載の固体撮像素子。
  9. 前記画素信号の入力の配線と、前記参照信号の入力の配線と、前記第２の増幅部からの出力の配線とが線対称で配置される、請求項２に記載の固体撮像素子。
  10. 固体撮像素子と、
    前記固体撮像素子から出力される信号を処理する処理部と、
    を備え、
    前記固体撮像素子は、
    光電変換により画素信号を出力する画素を複数有する画素アレイと、
    前記画素信号に対するＡＤ変換を実行するＡＤ変換処理部と、
    を備え、
    前記ＡＤ変換処理部は、
    Ｐ型トランジスタからなる一対の第１の差動対及びＮ型トランジスタからなる一対の第２の差動対を有する第１の増幅部と、
    前記第１の増幅部の出力を増幅する、Ｐ型トランジスタ及びＮ型トランジスタが直列に接続された第２の増幅部と、
    を有するコンパレータを備える、電子機器。
JP2018122820A 2018-06-28 2018-06-28 固体撮像素子及び電子機器 Pending JP2021158396A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018122820A JP2021158396A (ja) 2018-06-28 2018-06-28 固体撮像素子及び電子機器
PCT/JP2019/022832 WO2020003980A1 (ja) 2018-06-28 2019-06-07 固体撮像素子及び電子機器
CN201980041252.XA CN112335232B (zh) 2018-06-28 2019-06-07 固态成像元件和电子设备
KR1020207035275A KR20210023838A (ko) 2018-06-28 2019-06-07 고체 촬상 소자 및 전자 기기
DE112019003214.3T DE112019003214T5 (de) 2018-06-28 2019-06-07 Festkörper-Bildgebungsvorrichtung und elektronische Vorrichtung
US17/253,990 US11258975B2 (en) 2018-06-28 2019-06-07 Solid-state imaging device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122820A JP2021158396A (ja) 2018-06-28 2018-06-28 固体撮像素子及び電子機器

Publications (1)

Publication Number Publication Date
JP2021158396A true JP2021158396A (ja) 2021-10-07

Family

ID=68986395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122820A Pending JP2021158396A (ja) 2018-06-28 2018-06-28 固体撮像素子及び電子機器

Country Status (6)

Country Link
US (1) US11258975B2 (ja)
JP (1) JP2021158396A (ja)
KR (1) KR20210023838A (ja)
CN (1) CN112335232B (ja)
DE (1) DE112019003214T5 (ja)
WO (1) WO2020003980A1 (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1313381B1 (it) * 1999-02-22 2002-07-23 St Microelectronics Srl Comparatore per alta frequenza con isteresi, con segnale di ingressodifferenziale a bassa dinamica, compatibile alle alimentazioni
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP3687545B2 (ja) * 2001-02-05 2005-08-24 セイコーエプソン株式会社 コンパレータ回路
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
US6788113B2 (en) * 2001-06-19 2004-09-07 Fujitsu Limited Differential signal output apparatus, semiconductor integrated circuit apparatus having the differential signal output apparatus, and differential signal transmission system
US6864725B2 (en) * 2002-06-05 2005-03-08 Micron Technology, Inc. Low current wide VREF range input buffer
JP4470700B2 (ja) 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
DE102004015318B3 (de) * 2004-03-30 2005-09-01 Infineon Technologies Ag Eingangsschaltung für eine elektronische Schaltung
JP2006157335A (ja) * 2004-11-29 2006-06-15 Matsushita Electric Ind Co Ltd イメージセンサ用アナログフロントエンド回路
US7183812B2 (en) * 2005-03-23 2007-02-27 Analog Devices, Inc. Stable systems for comparing and converting signals
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
TWI343556B (en) * 2006-08-15 2011-06-11 Novatek Microelectronics Corp Voltage buffer and source driver thereof
US7558125B2 (en) * 2006-12-15 2009-07-07 Micron Technology, Inc. Input buffer and method with AC positive feedback, and a memory device and computer system using same
US8310279B2 (en) * 2009-05-18 2012-11-13 Qualcomm, Incorporated Comparator with hysteresis
JP2011109612A (ja) 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012147339A (ja) * 2011-01-13 2012-08-02 Panasonic Corp 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
US8638126B2 (en) * 2012-01-18 2014-01-28 Richtek Technology Corporation, R.O.C. Rail-to-rail comparator
JP6019870B2 (ja) 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
JP5870954B2 (ja) 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
WO2015111398A1 (ja) * 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
US10021331B2 (en) 2014-07-14 2018-07-10 Sony Corporation Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device

Also Published As

Publication number Publication date
US20210274122A1 (en) 2021-09-02
CN112335232B (zh) 2024-04-26
CN112335232A (zh) 2021-02-05
DE112019003214T5 (de) 2021-03-18
WO2020003980A1 (ja) 2020-01-02
KR20210023838A (ko) 2021-03-04
US11258975B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR102520518B1 (ko) 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기
WO2019146527A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020090460A1 (ja) センサ及び制御方法
WO2020170861A1 (ja) イベント信号検出センサ及び制御方法
JP7331180B2 (ja) 撮像素子及び電子機器
JPWO2019017092A1 (ja) アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
US11516418B2 (en) Solid-state imaging apparatus
WO2019239887A1 (ja) 撮像素子、制御方法、および電子機器
WO2019193801A1 (ja) 固体撮像素子、電子機器および固体撮像素子の制御方法
US11451725B2 (en) Solid-state imaging element, imaging apparatus, and method for controlling solid-state imaging element
WO2022172586A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2021220682A1 (ja) 撮像装置
WO2021181856A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11283417B2 (en) Amplification circuit, imaging device, and control method of amplification circuit
CN112335232B (zh) 固态成像元件和电子设备
WO2021124628A1 (ja) 固体撮像素子、および、撮像装置
US20230362510A1 (en) Imaging device and imaging system
WO2023074522A1 (ja) 物理量検出装置及び撮像装置
WO2022050035A1 (ja) 固体撮像装置
WO2024004377A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2024095630A1 (ja) 撮像装置
WO2023058345A1 (ja) 撮像装置
TW202315386A (zh) 攝像裝置及電子機器