JP2021128017A

JP2021128017A - 三相電流検出器

Info

Publication number: JP2021128017A
Application number: JP2020021478A
Authority: JP
Inventors: 良平菅; Ryohei Suga
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2020-02-12
Filing date: 2020-02-12
Publication date: 2021-09-02

Abstract

【課題】簡易な構成でダイオードの順方向降下電圧を改善した三相電流検出器を提供する。【解決手段】交流電源から負荷に流れる三相電流のうちの少なくとも二相の線路に各々設けられた電圧出力型の電流検出部４１ａ、４１ｂ、４１ｃと、前記電流検出部の出力端子にＮ側端子が各々接続される複数の第１スイッチング素子４２ａ、４２ｂ、４２ｃとを備えた電流検出器において、前記複数の第１スイッチング素子のＰ側端子にＰ側端子が接続される第２スイッチング素子４２ｄと、前記第１スイッチング素子のＰ側端子と前記第２スイッチング素子のＰ側端子に一端が接続され、他端がマイナス電源に接続される第１の抵抗Ｒ１と、前記第２スイッチング素子のＮ側端子に一端が接続され、他端がプラス電源に接続される第２の抵抗Ｒ２とを備える電流検出器。【選択図】図４

Description

本発明は、三相電流検出器に関する。

図１に従来に係る三相電流検出器１０の回路図を示す。三相電流検出器１０は、ホール素子１ａ〜１ｃ、ダイオード２ａ〜２ｃ、および増幅器３から構成される。ホール素子１ａ〜１ｃは、三相配線４（Ｘ相の配線：４ａ、Ｙ相の配線：４ｂ、Ｚ相の配線：４ｃ）に接続され、三相配線４に流れる各相の電流を検出し、電圧Ｖｉｎとして出力する。ダイオード２ａ〜２ｃは、ホール素子１ａ〜１ｃの出力端子に接続され、ホール素子１ａ〜１ｃにより検出した出力Ｖｉｎを突き合わせて単一の出力Ｖｏｕｔとする。増幅器３は、ダイオード２ａ〜２ｃのカソード端子（Ｋ側）に接続され、整流後の出力Ｖｏｕｔを増幅する。

増幅器を含む三相電流検出器として、例えば特許文献１に記載の構成が知られている。

図２は、従来に係る三相電流検出器１０の出力波形を示す。当波形において、横軸が位相、縦軸が出力電圧である。図２は、ホール素子１ａ〜１ｃが広範囲の電流を検出する仕様を前提とする。また、点線はホール素子１ａ〜１ｃの出力Ｖｉｎ、実線はノード５の出力Ｖｏｕｔを示している。
図２（ａ）は、入力電流が大電流の場合の波形図を示している。図２（ａ）の場合、ノード５の出力Ｖｏｕｔは、ホール素子１ａ〜１ｃの出力Ｖｉｎからダイオード２ａ〜２ｃの順方向降下電圧Ｖｆ１だけ小さくなるがホール素子１ａ〜１ｃの出力波形を再現出来る。
図２（ｂ）は、入力電流が小電流の場合の波形図を示している。図２（ｂ）の場合、ノード５の出力Ｖｏｕｔは、ホール素子１ａ〜１ｃの出力Ｖｉｎがダイオード２ａ〜２ｃの順方向降下電圧Ｖｆ１より小さくなる微小電流領域でダイオードが非導通となる。そのため、ホール素子１ａ〜１ｃからの入力Ｖｉｎ≠０でもノード５の出力Ｖｏｕｔ＝０となり、ホール素子１ａ〜１ｃの出力波形を再現出来ない。

図２（ｂ）のように入力電流が小電流の場合であっても正しく検出するために、図１のダイオード２ａ〜２ｃの代わりに理想ダイオード回路（図３）を使用することが考えられる。

図３に理想ダイオード回路３０の回路図を示す。理想ダイオード回路３０は、増幅器３１、ダイオード３２ａと３２ｂ、抵抗３３から構成される。増幅器３１は、＋側入力と−側入力との差分＝０となるように制御を掛ける。理想ダイオード回路３０を使用する場合、順方向降下電圧Ｖｆ≒０である。

特開２００３−２５９６９８号公報

しかしながら、例えば図１の三相電流検出器１０のようにダイオードが複数存在する場合、ダイオード全てを理想ダイオード回路へ置換える必要がある。そのため、置換えによって回路構成が複雑となる問題があった。

本発明はこのような点に鑑みてなされたものであり、簡易な構成でダイオードの順方向降下電圧を改善した三相電流検出器を提供することを目的とする。

上記目的を達成するため、本発明に係る三相電流検出器は、
交流電源から負荷に流れる三相電流のうちの少なくとも二相の線路に各々設けられた電圧出力型の電流検出部と、
前記電流検出部の出力端子にＮ側端子が各々接続される複数の第１スイッチング素子と、
備えた電流検出器において、
前記複数の第１スイッチング素子のＰ側端子にＰ側端子が接続される第２スイッチング素子と、
前記第１スイッチング素子のＰ側端子と前記第２スイッチング素子のＰ側端子に一端が接続され、他端がマイナス電源に接続される第１の抵抗と、
前記第２スイッチング素子のＮ側端子に一端が接続され、他端がプラス電源に接続される第２の抵抗を備えることを特徴とする。

本発明によれば、簡易な構成でダイオードの順方向降下電圧を改善した三相電流検出器を提供することができる。

従来例に係る三相電流検出器を示す回路図である。従来例に係る三相電流検出器の出力波形である。理想ダイオード回路を示す回路図である。本発明の実施の形態に係る三相電流検出器を示す回路図である。本発明の実施の形態に係る三相電流検出器の出力波形である。

以下、本発明の実施の形態に係る三相電流検出器について、図面を参照して説明する。

図４に本発明の実施の形態に係る三相電流検出器４０の回路図を示す。三相電流検出器４０は、ホール素子４１ａ〜４１ｃ、ダイオード４２ａ〜４２ｄ、抵抗４３ａと４３ｂ、及び増幅器４４から構成される。
ホール素子４１ａ〜４１ｃは、三相配線４５（Ｘ相の配線：４５ａ、Ｙ相の配線：４５ｂ、Ｚ相の配線：４５ｃ）に接続され、三相配線４５に流れる各相の電流を検出し、電圧Ｖｉｎとして出力する。

ダイオード４２ａ〜４２ｃは、ホール素子４１ａ〜４１ｃの出力端子に接続され、ホール素子４１ａ〜４１ｃにより検出した出力Ｖｉｎを突き合わせて単一の出力Ｖｏｕｔとする。ダイオード４２ｄは、ダイオード４２ａ〜４２ｃのカソード端子（Ｐ側端子：Ｋ側）に接続される。抵抗４３ａは、一端がダイオード４２ａ〜４２ｄのカソード端子（Ｐ側端子：Ｋ側）、もう一端がマイナス電源に接続され、ダイオード４２ｄの通流電流の制限及び出力レベルの調整を担う。

抵抗４３ｂは、一端がダイオード４２ｄのアノード端子（Ｎ側端子：Ａ側）、もう一端がプラス電源に接続され、ダイオード４２ｄの通流電流の制限及び出力レベルの調整を担う。
増幅器４４は、ダイオード４２ｄのアノード端子（Ｎ側端子：Ａ側）及び抵抗４３ｂの片側端子に接続され、整流後の出力Ｖｏｕｔ’を増幅する。

抵抗４３ａの抵抗値Ｒ１及び抵抗４３ｂの抵抗値Ｒ２は、入力Ｖｉｎ＝０のときにノード４７の出力Ｖｏｕｔ’＝０となるように、ダイオード４２ｄの順方向降下電圧Ｖｆ２を考慮する必要がある。

図４の三相電流検出器４０において、ノード４６の出力Ｖｏｕｔは、ホール素子４１ａ〜４１ｃの出力Ｖｉｎからダイオード４２ａ〜４２ｃの順方向降下電圧Ｖｆ１だけ小さいので、下記（１）式が成立つ。

Ｖｏｕｔ＝Ｖｉｎ−Ｖｆ１・・・（１）
ノード４７の出力Ｖｏｕｔ’は、Ｖｏｕｔと比べてダイオード４２ｄの順方向降下電圧Ｖｆ２だけ大きいので、下記（２）式が成立つ。

Ｖｏｕｔ’＝Ｖｏｕｔ＋Ｖｆ２＝Ｖｉｎ−（Ｖｆ１−Ｖｆ２）・・・（２）
上記（１）式より、ノード４６の出力Ｖｏｕｔにおいて、入力Ｖｉｎに対するダイオードの順方向降下電圧寄与分はＶｆ１である。尚、この値は図１の従来例に係る三相電流検出器１０のノード５の出力Ｖｏｕｔと等しい。また、上記（２）式より、ノード４７の出力Ｖｏｕｔ’において、入力Ｖｉｎに対するダイオードの順方向降下電圧寄与分は｜Ｖｆ１−Ｖｆ２｜である。そのため、下記（３）式が成立つ。
｜Ｖｆ１−Ｖｆ２｜＜Ｖｆ１・・・（３）
また、ダイオード４２ａ〜４２ｄの順方向降下電圧Ｖｆ１及びＶｆ２がほぼ等しくなるように、１及びＲ２を設定すると、微小電流領域において下記（４）式が成立つ。
｜Ｖｆ１−Ｖｆ２｜≒０・・・（４）
図５は、本発明の実施の形態に係る三相電流検出器４０の出力波形を示す。当波形において、横軸が位相、縦軸が出力電圧である。図５は、ホール素子１ａ〜１ｃが広範囲の電流を検出する仕様を前提とする。また、点線はホール素子４１ａ〜４１ｃの出力Ｖｉｎ、実線はノード４７の出力Ｖｏｕｔ’を示している。

図５（ａ）は、入力電流が大電流の場合の波形図を示している。図５（ａ）の場合、ノード４７の出力Ｖｏｕｔ’は、ホール素子４１ａ〜４１ｃの出力Ｖｉｎからダイオード４２ａ〜４２ｄの順方向降下電圧｜Ｖｆ１−Ｖｆ２｜だけ小さくなるがホール素子４１ａ〜４１ｃの出力波形を再現出来る。

図５（ｂ）は、入力電流が小電流の場合の波形図を示している。図５（ｂ）の場合、ノホール素子４１ａ〜４１ｃの出力Ｖｉｎがダイオード４２ａ〜４２ｄの順方向降下電圧｜Ｖｆ１−Ｖｆ２｜より小さくなる微小電流領域であっても、ダイオード４２ａ〜４２ｄは導通可能となる。そのため、ホール素子４１ａ〜４１ｃからの入力Ｖｉｎ≠０に追随してノード４７の出力Ｖｏｕｔ’≠０となり、ホール素子４１ａ〜４１ｃの出力波形を再現出来る。結果として、ダイオード１点及び抵抗２点の計３点のみの追加にてダイオードの順方向降下電圧を改善することが出来る。

本発明の実施の形態に係る三相電流検出器４０において、ダイオード４２ａ〜４２ｄをダイオード接続したトランジスタ・ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成しても良い。

本発明の実施の形態に係る三相電流検出器４０において、抵抗４３ａと４３ｂをレオスタットやポテンショメータなどの可変抵抗で構成しても良い。

本発明の実施の形態に係る三相電流検出器４０において、ホール素子４１ａ〜４１ｃをＣＴ（カレントトランス）方式・ロゴスキー方式・ゼロフラックス方式などの他方式の電流検出素子で構成しても良い。

本発明の実施の形態に係る三相電流検出器４０では、増幅器４４を使用することで整流後の出力を増幅する効果があるが、これに限定されるものではなく、増幅器を使用しない構成であっても良い。

以上の本発明の実施の形態に係る三相電流検出器４０は、本発明の実施例の一つを示すものであり、本発明の範囲を逸脱しない範囲において、構成の一部を変更・追加・省略することも出来る。

１０、４０三相電流検出器
１ａ、４１ａ第１のホール素子
１ｂ、４１ｂ第２のホール素子
１ｃ、４１ｃ第３のホール素子
２ａ、４２ａ第１のダイオード
２ｂ、４２ｂ第２のダイオード
２ｃ、４２ｃ第３のダイオード
４２ｄ第４のダイオード
３２ａ、３２ｂダイオード
４３ａ第１の抵抗
４３ｂ第２の抵抗
３３抵抗
３、３１、４４増幅器
４ａ、４５ａＸ相の配線
４ｂ、４５ｂＹ相の配線
４ｃ、４５ｃＺ相の配線
４、４５三相配線
５、４６、４７ノード

Claims

交流電源から負荷に流れる三相電流のうちの少なくとも二相の線路に各々設けられた電圧出力型の電流検出部と、
前記電流検出部の出力端子にＮ側端子が各々接続される複数の第１スイッチング素子と、
備えた電流検出器において、
前記複数の第１スイッチング素子のＰ側端子にＰ側端子が接続される第２スイッチング素子と、
前記第１スイッチング素子のＰ側端子と前記第２スイッチング素子のＰ側端子に一端が接続され、他端がマイナス電源に接続される第１の抵抗と、
前記第２スイッチング素子のＮ側端子に一端が接続され、他端がプラス電源に接続される第２の抵抗を備える電流検出器。
前記電流検出部は、ホール素子形変流器であることを特徴とする請求項１または２のいずれかに記載の電流検出器。
前記第１スイッチング素子と前記第２スイッチング素子は、ダイオードであることを特徴とする請求項１から３のいずれか１項に記載の電流検出器。
前記第１スイッチング素子の順方向降下電圧Ｖｆ１と前記第２スイッチング素子の順方向降下電圧Ｖｆ２との関係が、｜Ｖｆ１−Ｖｆ２｜＜Ｖｆ１であることを特徴とする請求項１から４のいずれか１項に記載の電流検出器。