JP2021112060A - モータ駆動制御装置およびモータ駆動制御方法 - Google Patents

Abstract

【課題】１シャント電流検出方式によって２相のコイルの電流を確実に取得することができるモータ駆動制御装置を提供する。【解決手段】モータ駆動制御装置は、インバータ回路を含むモータ駆動部と、インバータ回路の直流ラインに接続され、直流ラインに流れる電流を検出する単一の電流検出回路と、電流のアナログデジタル変換処理を実行して取り込み、モータ駆動部をＰＷＭ制御する制御回路部と、を備え、制御回路部は、電流検出回路から、１つのＰＷＭ周期の半周期において３相のコイルのうちの２相のコイルの電流である第１の電流および第２の電流の検出結果を取得し、第１および第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期内または次回以降のＰＷＭ周期内でアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する。【選択図】図４

Description

本発明は、１シャント電流検出方式によって２相のコイルの電流を確実に取得することができるモータ駆動制御装置およびモータ駆動制御方法に関するものである。

従来のモータ駆動制御装置において、インバータ回路の直流ラインに接続されたシャント抵抗により、３相のコイルのうちの２相のコイルの電流を検出する１シャント電流検出方式が知られている。
例えば、特許文献１には、１シャント電流検出方式において、２相のコイルのうちの一方の電流を検出できないときに、過去に検出した電流からインバータ回路の出力電流を推定（再現）する装置が記載されている。
特に、２相のコイルの電流検出タイミングが接近する場合、２相目のコイルの電流を検出できないという問題が生じうる。

特開２００４−６４９０３号公報

特許文献１のように、過去に検出した電流からインバータ回路の出力電流を推定する場合、定常状態ではある程度の推定精度が見込めるが、過渡状態ではモータに印加した電圧の影響が推定に反映されないため、良好な推定精度を見込むことができない。また、推定であるため、ベクトル制御に用いる電流値には誤差が含まれることになり、この誤差は、モータのスムーズな駆動にとって好ましくない。

そこで、本発明は、簡易な回路構成でありながら、１シャント電流検出方式によって２相のコイルの電流を確実に取り込むことができるモータ駆動制御装置およびモータ駆動制御方法を提供することを目的とする。

本発明のモータ駆動制御装置は、
複数のスイッチング素子を有し、モータの３相のコイルに交流電力を供給するインバータ回路を含むモータ駆動部と、
前記インバータ回路の直流ラインに接続され、前記直流ラインに流れる電流を検出する単一の電流検出回路と、
前記電流検出回路にて検出した前記電流のアナログデジタル変換処理を実行して取り込み、前記モータ駆動部をＰＷＭ制御する制御回路部と、
を備え、
前記制御回路部は、
前記電流検出回路から、１つのＰＷＭ周期の半周期において３相のコイルのうちの２相のコイルの電流である第１の電流および第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期内または次回以降のＰＷＭ周期内でアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する。

本発明のモータ駆動制御装置では、
前記制御回路部は、
前記電流検出回路から、１つのＰＷＭ周期の前半において前記第１の電流および前記第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の前半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行することが好ましい。

本発明のモータ駆動制御装置では、
前記制御回路部は、
前記電流検出回路から、１つのＰＷＭ周期の後半において前記第１の電流および前記第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の後半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行することが好ましい。

本発明のモータ駆動制御装置では、
前記制御回路部は、
前記電流検出回路から、１つのＰＷＭ周期の後半において前記第１の電流および前記第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の前半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行することが好ましい。

本発明のモータ駆動制御装置では、
前記制御回路部は、
前記電流検出回路から、１つのＰＷＭ周期の前半において前記第１の電流および前記第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期の後半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行することが好ましい。

本発明のモータ駆動制御装置では、
前記制御回路部は、
アナログデジタル変換処理ができなかった前記電流のアナログデジタル変換処理に再度失敗したとき、次以降のＰＷＭ周期においてアナログデジタル変換処理に再度失敗した電流のみの検出結果の再取得およびアナログデジタル変換処理を繰り返すことが好ましい。

本発明のモータ駆動制御装置では、
前記制御回路部は、
アナログデジタル変換処理が所定回数以上失敗した場合、あらためて、１つのＰＷＭ周期の半周期において前記第１の電流および前記第２の電流の両方の検出結果を取得することが好ましい。

本発明は、複数のスイッチング素子を有し、モータの３相のコイルに交流電力を供給するインバータ回路を含むモータ駆動部をＰＷＭ制御するためのモータ駆動制御方法であって、
１つのＰＷＭ周期の半周期において３相のコイルのうちの２相のコイルの電流である第１の電流および第２の電流の検出結果を取得し、
前記第１の電流および前記第２の電流のアナログデジタル変換処理を実行し、
前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期内または次回以降のＰＷＭ周期内でアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する。

本発明では、簡易な回路構成でありながら、１シャント電流検出方式によって２相のコイルの電流を確実に取得することができるモータ駆動制御装置およびモータ駆動制御方法を提供することができる。

本発明の一実施形態に係るモータ駆動制御装置の回路構成を示す図である。 公知の電流取得方法を説明するための図である。 本発明の一実施形態に係るモータ駆動制御装置における電流取得およびＡＤ変換処理のタイミングチャートの一例である。 本発明の一実施形態に係るモータ駆動制御装置における電流取得およびＡＤ変換処理のフローチャートの一例である。

図１は、本発明の一実施形態に係るモータ駆動制御装置の回路構成を示す図である。
モータ駆動制御装置１は、モータ駆動部２および制御回路部４を備えている。
モータ駆動部２は、インバータ回路２ａと、プリドライブ回路２ｂと、単一の電流検出回路２ｃと、を備えている。

インバータ回路２ａは、６つのスイッチング素子Ｑ１〜Ｑ６を有し、モータ２０の３相（Ｕ相，Ｖ相，Ｗ相）のコイルＬｕ，Ｌｖ，Ｌｗに交流電力を供給する。スイッチング素子Ｑ１，Ｑ３，Ｑ５は、電源Ｖｃｃの正極側に配置されたＮチャンネルのＭＯＳＦＥＴからなるハイサイドスイッチング素子であり、電源Ｖｃｃの電源電圧が印加される。スイッチング素子Ｑ２，Ｑ４，Ｑ６は、電源Ｖｃｃの負極側に配置されたＮチャンネルのＭＯＳＦＥＴからなるローサイドスイッチング素子である。スイッチング素子Ｑ１，Ｑ２の接続点がＵ相のコイルＬｕに接続され、スイッチング素子Ｑ３，Ｑ４の接続点がＶ相のコイルＬｖに接続され、スイッチング素子Ｑ５，Ｑ６の接続点がＷ相のコイルＬｗに接続されている。

プリドライブ回路２ｂは、インバータ回路２ａの６つのスイッチング素子Ｑ１〜Ｑ６のそれぞれのゲート端子に接続される６つの出力端子を備えている。プリドライブ回路２ｂは、制御回路部４から出力された駆動制御信号Ｓｄに基づいて、出力信号Ｖｕｈ，Ｖｕｌ．Ｖｖｈ，Ｖｖｌ，Ｖｗｈ，Ｖｗｌを出力して、スイッチング素子Ｑ１〜Ｑ６のオン／オフ動作を制御する。

電流検出回路２ｃは、インバータ回路２ａの直流ラインに接続され、直流ラインに流れる電流を検出する。電流検出回路２ｃは、例えばシャント抵抗を含み、このシャント抵抗の両端の電圧から、３相のコイルＬｕ，Ｌｖ，Ｌｗの電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流検出回路２ｃは、検出結果として、検出した電流に対応する検出電圧信号Ｖｍを制御回路部４に出力する。

モータ２０には、３相のコイルＬｕ，Ｌｖ，Ｌｗに対応して、モータ２０の回転位置に応じて信号を出力する３つのホール素子（位置検出センサの一例）２５ｕ，２５ｖ，２５ｗが配置されている。ホール素子２５ｕ，２５ｖ，２５ｗは、それぞれ、ロータの磁極を検出し、ホール信号Ｓｈｕ，Ｓｈｖ,Ｓｈｗ（総称してＳｈ）を出力する。ホール信号Ｓｈは、制御回路部４に入力される。
なお、位置検出センサは、ホール素子に限定されるものではなく、また、モータ駆動制御装置１は、位置検出センサを有さないセンサレス方式でもよい。

制御回路部４は、例えばマイクロコンピュータであり、ベクトル制御部４１と、ＰＷＭ生成回路４２と、タイミング生成回路４３と、アナログデジタル変換器（ＡＤＣ）４４と、を備えており、モータ駆動部２をＰＷＭ制御する。制御回路部４には、例えば、外部から、モータ２０の回転速度に関する信号である速度指令信号Ｓｃが入力される。

ベクトル制御部４１は、周知のベクトル制御に従って、電圧値Ｖα，ＶβをＰＷＭ生成回路４２（空間ベクトル変調回路：ＳＶＭ）に出力する。
ＰＷＭ生成回路４２は、駆動制御信号Ｓｄをモータ駆動部２に出力し、モータ駆動部２をＰＷＭ制御する。

タイミング生成回路４３は、ＰＷＭのカウント開始と同期してタイミング生成のカウンタを開始して、アナログデジタル変換器４４にトリガをかける。具体的には、タイミング生成回路４３は、後述する電流取り込みタイミングｔ１、ｔ２、ｔ１１、ｔ１２、・・において、トリガ信号Ｔｒ１をアナログデジタル変換器４４に出力する。また、タイミング生成回路４３は、後述する電流計算タイミングｔ３、ｔ１３、・・において、トリガ信号Ｔｒ２をアナログデジタル変換器４４に出力する。

アナログデジタル変換器４４は、トリガ信号Ｔｒ１に基づいて、電流Ｉｕ，Ｉｖ,Ｉｗに対応する検出電圧信号Ｖｍのアナログデジタル変換（以下、ＡＤ変換とも記す）処理を実行するとともに、トリガ信号Ｔｒ２に基づいて、デジタル電圧信号Ｖｍｄをベクトル制御部４１に出力する。
その後、タイミング生成回路４３は、タイミング信号Ｓｔをベクトル制御部４１に出力すると、ベクトル制御部４１は、３相の電流値と回転角センサ情報とからベクトル制御を行い、ＰＷＭ生成回路４２の通電の大きさを計算する。

図２は、公知の電流取得方法を説明するための図である。

図２（ａ）は、空間ベクトル変調によって生成された波形であり、図２（ｂ）は、セクタ２におけるＰＷＭ波形であり、図２（ｃ）は、セクタ３におけるＰＷＭ波形である。
図２（ａ）に示すように、セクタ２において、ＰＷＭ＿ＵＨはＰＷＭオンデューティがほぼ１００％であり、ＰＷＭ＿ＶＨはＰＷＭオンデューティがほぼ０％であるので、これに対応して、図２（ｂ）に示すように、スイッチング素子Ｑ１をオンにする出力信号Ｖｕｈは、オン期間が長く、スイッチング素子Ｑ３をオンにする出力信号Ｖｖｈは、オン期間が短い。また、図２（ａ）に示すように、セクタ２において、ＰＷＭ＿ＷＨのＰＷＭオンデューティは、ＰＷＭ＿ＵＨとＷＭ＿ＶＨのＰＷＭオンデューティとの中間であるので、これに対応して、図２（ｂ）に示すように、スイッチング素子Ｑ５をオンにする出力信号Ｖｗｈは、ＶｕｈとＶｖｈとの中間のオン期間の長さを有する。なお、図２（ｂ）において、スイッチング素子Ｑ２,Ｑ４，Ｑ６をオンにする出力信号Ｖｕｌ，Ｖｖｌ，Ｖｗｌは、それぞれ、出力信号Ｖｕｈ,Ｖｖｈ,Ｖｗｈと相補的になっている。

図２（ｂ）において、時刻ｔ１では、出力信号Ｖｕｈ，Ｖｗｈ，Ｖｖｌがハイレベルであるため、スイッチング素子Ｑ１，Ｑ４，Ｑ５がオンになる。それゆえ、Ｖ相のコイルＬｖから流出する電流（−Ｉｖ）が取得できる。また、時刻ｔ２では、出力信号Ｖｕｈ，Ｖｖｌ，Ｖｗｌがハイレベルであるため、スイッチング素子Ｑ１，Ｑ４，Ｑ６がオンになる。それゆえ、Ｕ相のコイルＬｕに流入する電流（Ｉｕ）が取得できる。その結果、３相の電流の総和はゼロとなるという法則から、電流（−Ｉｖ）および電流（Ｉｕ）から、電流（Ｉｗ）（＝−Ｉｕ−Ｉｖ）を計算で求めることができる。

図２（ｃ）の場合も同様に、時刻ｔ３では、Ｗ相のコイルＬｗから流出する電流（−Ｉｗ）が取得でき、時刻ｔ４では、Ｕ相のコイルＬｕに流入する電流（Ｉｕ）が取得でき、電流（Ｉｖ）（＝−Ｉｕ−Ｉｗ）を計算で求めることができる。
このように、公知の電流取得方法では、１つのＰＷＭ周期の前半もしくは後半の半周期にセクタごとに決められた２相のコイルの電流を取得し、残りの１相のコイルの電流を計算で求める。

図３は、本発明の一実施形態に係るモータ駆動制御装置における電流取得およびＡＤ変換処理のタイミングチャートの一例である。
図３は、制御回路部４が、１つのＰＷＭ周期の半周期（本例では、前半の半周期）において、電流検出回路２ｃにおいて検出した２相のコイルの電流（本例では、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ））の検出結果を取得し、取得した２相の電流の検出結果のアナログデジタル変換処理を実行して、電流を取り込む際のタイミングチャートを示している。
図３において、上から、（ａ）ＰＷＭタイマカウンタの出力設定、（ｂ）ＰＷＭ波形、（ｃ）電流取り込みタイミング、（ｄ）２相のコイル電流のＡＤ変換処理に成功した状態およびその時の電流取り込み状態、（ｅ）１相のコイル電流のＡＤ変換処理に失敗した状態およびその時の電流取り込み状態を示す。なお、電流取り込み状態とは、制御回路部４において、電流検出回路２ｃより取得した検出電流のＡＤ変換処理を実行した結果としての電流の取り込み状態を意味する。

図３（ａ）に示すように、ＰＷＭタイマカウンタは三角波形状である。１ＰＷＭ周期は、前半と後半とに分けられる。

図３（ｂ）に示すように、ＰＷＭ波形ＰＷＭ＿ＵＨ，ＰＷＭ＿ＶＨ，ＰＷＭ＿ＷＨは、スイッチング素子Ｑ１，Ｑ３，Ｑ５をオンにする出力信号Ｖｕｈ，Ｖｖｈ，Ｖｗｈに対応し、ＰＷＭ波形ＰＷＭ＿ＵＬ，ＰＷＭ＿ＶＬ，ＰＷＭ＿ＷＬは、スイッチング素子Ｑ２，Ｑ４，Ｑ６をオンにする出力信号Ｖｕｌ，Ｖｖｌ，Ｖｗｌに対応する。また、ＰＷＭ波形ＰＷＭ＿ＵＨ，ＰＷＭ＿ＶＨ，ＰＷＭ＿ＷＨとＰＷＭ波形ＰＷＭ＿ＵＬ，ＰＷＭ＿ＶＬ，ＰＷＭ＿ＷＬとは、互いに相補的である。

時刻ｔ１では、ＰＷＭ波形ＰＷＭ＿ＶＨ，ＰＷＭ＿ＷＨ，ＰＷＭ＿ＵＬがハイレベルであるため、スイッチング素子Ｑ２，Ｑ３，Ｑ５がオンになる。それゆえ、Ｕ相のコイルＬｕから流出する電流（−Ｉｕ：第１の電流）の検出結果を取得する。時刻ｔ１は、ＡＤ変換処理のトリガとなり、図３（ｄ）に示すように、時刻ｔ１において第１の電流（−Ｉｕ）のＡＤ変換処理が開始され、時刻ｔ１ａにおいて第１の電流（−Ｉｕ）のＡＤ変換処理が成功して終了する。ＡＤ変換処理が成功したため、時刻ｔ１ａにおいて電流取り込み状態のフラグを設定する。例えば、８ビットフラグの場合、０００００００１に設定する。

同様に、時刻ｔ２では、ＰＷＭ波形ＰＷＭ＿ＷＨ，ＰＷＭ＿ＵＬ，ＰＷＭ＿ＶＬがハイレベルであるため、スイッチング素子Ｑ２，Ｑ４，Ｑ５がオンになる。それゆえ、Ｗ相のコイルＬｗに流入する電流（Ｉｗ：第２の電流）の検出結果を取得する。また、時刻ｔ２において第２の電流（Ｉｗ）のＡＤ変換処理が開始され、時刻ｔ２ａにおいてＡＤ変換処理が成功して終了する。第２の電流（Ｉｗ）のＡＤ変換処理が成功したため、時刻ｔ２ａにおいて電流取り込み状態のフラグを設定する。例えば、８ビットフラグの場合、００００００１１に設定する。

時刻ｔ３において、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）から、第３の電流（Ｉｖ＝−Ｉｕ−Ｉｗ）を計算する。また、電流取り込み状態のフラグをクリアする。
次のＰＷＭ周期においても同様に、時刻ｔ１１で第１の電流（−Ｉｕ）の検出結果を取得し、ＡＤ変換処理が成功すれば、時刻ｔ１１ａで電流取り込み状態のフラグを設定し、時刻ｔ１２で第２の電流（Ｉｗ）の検出結果を取得し、ＡＤ変換処理が成功すれば、時刻ｔ１２ａで電流取り込み状態のフラグを設定し、時刻ｔ１３で第３の電流（Ｉｖ）を計算する。
この電流取り込み動作を、各ＰＷＭ周期において実行する。

次に、１つのＰＷＭ周期の半周期（本例では、前半の半周期）において２相のコイルの電流（本例では、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ））の検出結果を取得し、２相のコイルの電流のうち、１相の電流（本例では、第２の電流（Ｉｗ））のＡＤ変換処理が失敗（電流の取り込みに失敗）した場合の動作について説明する。
図３（ｅ）に示すように、時刻ｔ１において、第１の電流（−Ｉｕ）の検出結果を取得し、第１の電流（−Ｉｕ）のＡＤ変換処理が開始される。時刻ｔ１ａにおいてＡＤ変換処理が成功して終了すると、電流取り込み状態のフラグを設定する。ここで、第１の電流（−Ｉｕ）のＡＤ変換処理が終了する時刻ｔ１ａは、取得した第２の電流（Ｉｗ）の検出結果に基づく第２の電流（Ｉｗ）のＡＤ変換処理が開始される時刻ｔ２より遅い。それゆえ、第２の電流（Ｉｗ）のＡＤ変換処理が開始できず、第２の電流（Ｉｗ）のＡＤ変換処理に失敗する。よって、第２の電流（Ｉｗ）に関しては、次のＰＷＭ周期において第２の電流（Ｉｗ）の検出結果を再取得し、再取得した第２の電流（Ｉｗ）の検出結果のＡＤ変換処理を再度実行する。なお、第１の電流（−Ｉｕ）はＡＤ変換処理が成功しているため、第１の電流（−Ｉｕ）のデジタル値を記憶し、次のＰＷＭ周期では、第１の電流（−Ｉｕ）の検出結果は取得しない。

時刻ｔ１２において、第２の電流（Ｉｗ）の検出結果を取得し、第２の電流（Ｉｗ）のＡＤ変換処理が開始される。時刻ｔ１２ａにおいてＡＤ変換処理が終了すると、電流取り込み状態のフラグを設定する。

時刻ｔ１３において、前回のＰＷＭ周期において取り込んだ第１の電流（−Ｉｕ）および今回のＰＷＭ周期において取り込んだ第２の電流（Ｉｗ）から、第３の電流（Ｉｖ＝−Ｉｕ−Ｉｗ）を計算する。

このように、本発明では、１つのＰＷＭ周期の半周期において、２相のコイルの電流のうちの１相の電流のＡＤ変換処理が終了できなかった場合、ＡＤ変換処理が終了できなかった１相の電流のみの検出結果の再取得とそのＡＤ変換処理を再度実行することにより、簡易な回路構成でありながら、１シャント電流検出方式によって２相のコイルの電流を確実に取り込むことができる。
特に、２相のコイルの電流検出タイミングが接近して、一方の相の電流のＡＤ変換処理に失敗したとしても、推定した電流値を用いることなく、計測した電流値を用いるため、高い精度を達成することができる。

また、本発明によれば、ＡＤ変換の処理時間（処理速度）に特別な制約を受けずに２相の電流を確実に取り込むことができるため、高価なマイコンを使用しなくてもよく、コストの低減を図ることができる。

上述した実施形態では、１つのＰＷＭ周期の前半において第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）の検出結果を取得し、第２の電流（Ｉｗ）のＡＤ変換処理に失敗したため、第２の電流（Ｉｗ）の検出結果を、次のＰＷＭ周期の前半において取得し、ＡＤ変換処理を実行しているが、本発明は、上述した実施形態（ケース１）に限定されるものではなく、表１に示すように、ケース２〜４も考えられる。

ケース２では、１つのＰＷＭ周期の後半において第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）の検出結果を取得し、第２の電流（Ｉｗ）のＡＤ変換処理に失敗したため、第２の電流（Ｉｗ）の検出結果を、次のＰＷＭ周期の後半において取得し、ＡＤ変換処理を実行する。

ケース３では、１つのＰＷＭ周期の後半において第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）の検出結果を取得し、第２の電流（Ｉｗ）のＡＤ変換処理に失敗したため、第２の電流（Ｉｗ）の検出結果を、次のＰＷＭ周期の前半において取得し、ＡＤ変換処理を実行する。

ケース４では、１つのＰＷＭ周期の前半において第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）の検出結果を取得し、第２の電流（Ｉｗ）のＡＤ変換処理に失敗したため、第２の電流（Ｉｗ）の検出結果を、同一のＰＷＭ周期の後半において取得し、ＡＤ変換処理を実行する。

また、上述した実施形態では、次のＰＷＭ周期において第２の電流（Ｉｗ）のＡＤ変換処理が成功しているが、次のＰＷＭ周期においても第２の電流（Ｉｗ）のＡＤ変換処理が再度できなかった場合、次以降のＰＷＭ周期においてＡＤ変換処理が再度できなかった第２の電流（Ｉｗ）の検出結果の再取得およびＡＤ変換処理を繰り返してもよい。
ただし、１つのセクタ内において、第２の電流（Ｉｗ）のＡＤ変換処理が所定回数以上失敗した場合、あらためて、1つのＰＷＭ周期の半周期において、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）の両方の検出結果を取得するように、最初の段階に戻ることが好ましい。

また、上述した実施形態では、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）のうち、第２の電流（Ｉｗ）のＡＤ変換処理に失敗した場合を説明したが、第１の電流（−Ｉｕ）のＡＤ変換処理に失敗した場合も同様である。

図４は、本発明の一実施形態に係るモータ駆動制御装置における電流取得およびＡＤ変換処理のフローチャートの一例である。
第１の例として、第１の電流および第２の電流の両方のＡＤ変換処理が成功した場合を説明する。

ステップＳ１において、第１の電流取り込み状態のフラグが、例えば、制御回路部４内の図示しないメモリ内に設定されているかを確認する。フラグの初期値は０であり、第１の電流取り込み状態のフラグが設定されていないので（ステップＳ１においてＮｏ）、ステップＳ２に進む。
ステップＳ２において、第１の電流（−Ｉｕ）の検出結果を取得する。
ステップＳ３において、第１の電流のＡＤ変換処理を実行する。
ステップＳ２、Ｓ３は、図３（ｃ）（ｄ）の時刻ｔ１における動作に対応する。すなわち、時刻ｔ１において、タイミング生成回路４３が、トリガ信号Ｔｒ１をアナログデジタル変換器４４に出力すると、アナログデジタル変換器４４は、電流検出回路２ｃによって検出された第１の電流の検出結果を取得し、第１の電流のＡＤ変換処理を実行する。

ステップＳ４において、第１の電流のＡＤ変換処理が成功したかを判断する。第１の電流のＡＤ変換処理が成功した場合（Ｙｅｓ）、ステップＳ５に進む。
ステップＳ５において、第１の電流取り込み状態のフラグをメモリ内に設定する。
ステップＳ６において、第１の電流（−Ｉｕ）をメモリ内に記憶する。
ステップＳ４〜Ｓ６は、図３（ｄ）の時刻ｔ１ａにおける動作に対応する。

ステップＳ７において、第２の電流取り込み状態のフラグがメモリ内に設定されているかを確認する。フラグの初期値は０であり、第２の電流取り込み状態のフラグが設定されていないので（ステップＳ７においてＮｏ）、ステップＳ８に進む。
ステップＳ８において、第２の電流（Ｉｗ）の検出結果を取得する。
ステップＳ９において、第２の電流のＡＤ変換処理を実行する。
ステップＳ８、Ｓ９は、図３（ｃ）（ｄ）の時刻ｔ２における動作に対応する。すなわち、時刻ｔ２において、タイミング生成回路４３がトリガ信号Ｔｒ１をアナログデジタル変換器４４に出力すると、アナログデジタル変換器４４は、電流検出回路２ｃによって検出された第２の電流の検出結果を取得し、第２の電流のＡＤ変換処理を実行する。

ステップＳ１０において、第２の電流のＡＤ変換処理が成功したかを判断する。第２の電流のＡＤ変換処理が成功した場合（Ｙｅｓ）、ステップＳ１１に進む。
ステップＳ１１において、第２の電流取り込み状態のフラグをメモリ内に設定する。
ステップＳ１２において、第２の電流（Ｉｗ）をメモリ内に記憶する。
ステップＳ１０〜Ｓ１２は、図３（ｄ）の時刻ｔ２ａにおける動作に対応する。

ステップＳ１３において、第１の電流取り込み状態のフラグがメモリ内に設定されているかを確認する。上述したステップＳ５において、第１の電流取り込み状態のフラグを設定しているため（Ｙｅｓ）、ステップＳ１４に進む。

ステップＳ１４において、第２の電流取り込み状態のフラグがメモリ内に設定されているかを確認する。上述したステップＳ１１において、第２の電流取り込み状態のフラグを設定しているため（Ｙｅｓ）、ステップＳ１５に進む。

ステップＳ１５において、第１の電流（−Ｉｕ）および第２の電流（Ｉｗ）から、第３の電流（Ｉｖ＝−Ｉｕ−Ｉｗ）を計算する。
ステップＳ１６において、第１の電流取り込み状態のフラグをクリアする。
ステップＳ１７において、第２の電流取り込み状態のフラグをクリアする。
ステップＳ１５〜１７は、図３（ｄ）の時刻ｔ３における動作に対応する。すなわち、時刻ｔ３において、タイミング生成回路４３がトリガ信号Ｔｒ２をアナログデジタル変換器４４に出力すると、アナログデジタル変換器４４は、第３の電流を計算し、第１〜第３の電流をアナログデジタル変換したデジタル電圧信号Ｖｍｄをベクトル制御部４１に出力する。

第２の例として、第１の電流のＡＤ変換処理は成功し、第２の電流のＡＤ変換処理は、１回目が失敗し、２回目で成功した場合を説明する。

ステップＳ１〜Ｓ９は、第１の例のステップＳ１〜Ｓ９と同一である。
ステップＳ１０において、第２の電流のＡＤ変換処理が失敗した場合（Ｎｏ）、ステップＳ１３に進む。
ステップＳ１３において、第１の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１４に進む。
ステップＳ１４において、第２の電流取り込み状態のフラグが設定されていないので（Ｎｏ）、ステップＳ１に戻る。

ステップＳ１において、第１の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ７に進む。
ステップＳ７において、第２の電流取り込み状態のフラグが設定されていないので（Ｎｏ）、ステップＳ８に進む。
ステップＳ８において、第２の電流（Ｉｗ）の検出結果を取得する。
ステップＳ９において、第２の電流のＡＤ変換処理を実行する。
ステップＳ８、Ｓ９は、図３（ｃ）（ｅ）の時刻ｔ１２における動作に対応する。

ステップＳ１０において、第２の電流のＡＤ変換処理が成功したかを判断し、成功した場合（Ｙｅｓ）、ステップＳ１１に進む。
ステップＳ１１において、第２の電流取り込み状態のフラグをメモリ内に設定する。
ステップＳ１２において、第２の電流（Ｉｗ）をメモリ内に記憶する。
ステップＳ１０〜Ｓ１２は、図３（ｅ）の時刻ｔ１２ａにおける動作に対応する。

ステップＳ１３において、第１の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１４に進む。
ステップＳ１４において、第２の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１５に進む。

ステップＳ１５において、前回のＰＷＭ周期において取り込んだ第１の電流（−Ｉｕ）および今回のＰＷＭ周期において取り込んだ第２の電流（Ｉｗ）から、第３の電流（Ｉｖ＝−Ｉｕ−Ｉｗ）を計算する。
ステップＳ１６において、第１の電流取り込み状態のフラグをクリアする。
ステップＳ１７において、第２の電流取り込み（電流の取り込みに失敗）状態のフラグをクリアする。
ステップＳ１５〜１７は、図３（ｄ）の時刻ｔ１３における動作に対応する。

第３の例として、第１の電流のＡＤ変換処理は、１回目が失敗し、２回目で成功し、第２の電流のＡＤ変換処理は成功した場合を説明する。

ステップＳ１〜Ｓ３は、第１の例のステップＳ１〜Ｓ３と同一である。
ステップＳ４において、第１の電流のＡＤ変換処理が失敗した場合（Ｎｏ）、ステップＳ７に進む。
ステップＳ７〜Ｓ１２は、第１の例のステップＳ７〜Ｓ１２と同一である。
ステップＳ１３において、第１の電流取り込み状態のフラグが設定されていないので（Ｎｏ）、ステップＳ１に戻る。

ステップＳ１〜Ｓ３は、第１の例のステップＳ１〜Ｓ３と同一である。
ステップＳ４において、第１の電流のＡＤ変換処理が成功したかを判断し、成功した場合（Ｙｅｓ）、ステップＳ５に進む。
ステップＳ５において、第１の電流取り込み状態のフラグをメモリ内に設定する。
ステップＳ６において、第１の電流（−Ｉｕ）をメモリ内に記憶する。
ステップＳ７において、第２の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１３に進む。

ステップＳ１３において、第１の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１４に進む。
ステップＳ１４において、第２の電流取り込み状態のフラグが設定されているので（Ｙｅｓ）、ステップＳ１５に進む。
ステップＳ１５において、今回のＰＷＭ周期において取り込んだ第１の電流（−Ｉｕ）および前回のＰＷＭ周期において取り込んだ第２の電流（Ｉｗ）から、第３の電流（Ｉｖ＝−Ｉｕ−Ｉｗ）を計算する。
ステップＳ１６において、第１の電流取り込み状態のフラグをクリアする。
ステップＳ１７において、第２の電流取り込み状態のフラグをクリアする。

本発明は、上述した実施形態に限定されるものではなく、さまざまな変形が可能である。
例えば、本発明は、空間ベクトル変調方式に限定されるものではなく、例えば、三角波比較方式でもよい。また、モータ駆動制御装置１の構成は図１の構成に限定されない。図４に示したフローチャートも具体例であって、これに限定されず、他の処理の挿入、処理手順の変更、平行的な処理の実行などが行われてもよい。

１…モータ駆動制御装置、２…モータ駆動部、２ａ…インバータ回路、２ｂ…プリドライブ回路、２ｃ…電流検出回路、４…制御回路部、２０…モータ、２５ｕ,２５ｖ,２５ｗ…ホール素子、４１…ベクトル制御部、４２…ＰＷＭ生成回路、４３…タイミング生成回路、４４…アナログデジタル変換器、Ｖｃｃ…電源、Ｑ１〜Ｑ６…スイッチング素子、Ｌｕ…Ｕ相のコイル、Ｌｖ…Ｖ相のコイル、Ｌｗ…Ｗ相のコイル、２５ｕ,２５ｖ,２５ｗ…ホール素子、Ｓｃ…速度指令信号、Ｖα,Ｖβ…電圧値、Ｓｄ…駆動制御信号、Ｔｒ１,Ｔｒ２…トリガ信号、Ｖｕｈ，Ｖｕｌ，Ｖｖｈ，Ｖｖｌ，Ｖｗｈ，Ｖｗｌ…出力信号、Ｉｕ，Ｉｖ，Ｉｗ…電流、Ｓｈｕ，Ｓｈｖ，Ｓｈｗ（Ｓｈ）…ホール信号、Ｖｍ…検出電圧信号、Ｖｍｄ…デジタル電圧信号、Ｓｔ…タイミング信号

Claims (8)

1. 複数のスイッチング素子を有し、モータの３相のコイルに交流電力を供給するインバータ回路を含むモータ駆動部と、
   前記インバータ回路の直流ラインに接続され、前記直流ラインに流れる電流を検出する単一の電流検出回路と、
   前記電流検出回路にて検出した前記電流のアナログデジタル変換処理を実行して取り込み、前記モータ駆動部をＰＷＭ制御する制御回路部と、
   を備えるモータ駆動制御装置であって、
   前記制御回路部は、
   前記電流検出回路から、１つのＰＷＭ周期の半周期において３相のコイルのうちの２相のコイルの電流である第１の電流および第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期内または次回以降のＰＷＭ周期内でアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   モータ駆動制御装置。
2. 前記制御回路部は、
   前記電流検出回路から、１つのＰＷＭ周期の前半において前記第１の電流および前記第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の前半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   請求項１に記載のモータ駆動制御装置。
3. 前記制御回路部は、
   前記電流検出回路から、１つのＰＷＭ周期の後半において前記第１の電流および前記第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の後半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   請求項１に記載のモータ駆動制御装置。
4. 前記制御回路部は、
   前記電流検出回路から、１つのＰＷＭ周期の後半において前記第１の電流および前記第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、次のＰＷＭ周期の前半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   請求項１に記載のモータ駆動制御装置。
5. 前記制御回路部は、
   前記電流検出回路から、１つのＰＷＭ周期の前半において前記第１の電流および前記第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期の後半においてアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   請求項１に記載のモータ駆動制御装置。
6. 前記制御回路部は、
   アナログデジタル変換処理ができなかった前記電流のアナログデジタル変換処理に再度失敗したとき、次以降のＰＷＭ周期においてアナログデジタル変換処理に再度失敗した電流のみの検出結果の再取得およびアナログデジタル変換処理を繰り返す、
   請求項１から５のいずれかに記載のモータ駆動制御装置。
7. 前記制御回路部は、
   アナログデジタル変換処理が所定回数以上失敗した場合、あらためて、１つのＰＷＭ周期の半周期において前記第１の電流および前記第２の電流の両方の検出結果を取得する、
   請求項６に記載のモータ駆動制御装置。
8. 複数のスイッチング素子を有し、モータの３相のコイルに交流電力を供給するインバータ回路を含むモータ駆動部をＰＷＭ制御するためのモータ駆動制御方法であって、
   １つのＰＷＭ周期の半周期において３相のコイルのうちの２相のコイルの電流である第１の電流および第２の電流の検出結果を取得し、
   前記第１の電流および前記第２の電流のアナログデジタル変換処理を実行し、
   前記第１の電流および前記第２の電流の少なくとも一方のアナログデジタル変換処理に失敗したとき、同一のＰＷＭ周期内または次回以降のＰＷＭ周期内でアナログデジタル変換処理に失敗した電流のみの検出結果を再度取得し、再度取得した検出電流のアナログデジタル変換処理を実行する、
   モータ駆動制御方法。

Images