JP2021111886A

JP2021111886A - Wired communication system

Info

Publication number: JP2021111886A
Application number: JP2020003061A
Authority: JP
Inventors: 明森重; Akira Morishige
Original assignee: Aiphone Co Ltd
Current assignee: Aiphone Co Ltd
Priority date: 2020-01-10
Filing date: 2020-01-10
Publication date: 2021-08-02
Anticipated expiration: 2040-01-10
Also published as: JP7341069B2

Abstract

To provide a wired communication system that can extend transmission distance compared to the case of adopting Manchester code even in the form of performing data communication by wire.SOLUTION: A transmission-side apparatus 10 arranges and transmits a preamble portion in which 1 and 0 are alternately output bit by bit at the beginning of a frame. On the other hand, a reception-side apparatus 20 includes: a phase calculation unit 28d that calculates the phase of the preamble portion over a plurality of received frames; a phase change direction determination unit 28e that determines a phase shift direction from the calculated phase information; and a clock synchronization timing determination unit 28f and a synchronization clock timing selection unit 28c that select a clock to be used for a synchronization clock from two generated clocks based on two pieces of information of the calculated phase and the determined phase shift direction.SELECTED DRAWING: Figure 1

Description

本発明は、クロックを別途伝送すること無く有線によりデータ通信する有線通信システムに関する。 The present invention relates to a wired communication system that performs wired data communication without separately transmitting a clock.

クロックを別途伝送しない例えば有線１系統での通信幹線を使ったベースバンド伝送や差動伝送では、通常はマンチェスタ符号などを用いてデータにクロックを含めている（例えば、特許文献１参照）。これによって、受信側で容易にクロック同期が可能になり、データを正しく受信する事を可能としている。
図６は、従来方式であるマンチェスタ符号を用いた通信の説明図であり、データをマンチェスタ符号化することによって同期クロックをデータに含めて送信し、受信側ではマンチェスタ符号から同期クロックを抽出することで、データの正常な受信が可能となっている。 For example, in baseband transmission or differential transmission using a communication trunk line with one wired system in which the clock is not transmitted separately, the clock is usually included in the data using a Manchester code or the like (see, for example, Patent Document 1). As a result, clock synchronization can be easily performed on the receiving side, and data can be received correctly.
FIG. 6 is an explanatory diagram of communication using a Manchester code, which is a conventional method. By encoding the data in Manchester, the data is transmitted by including the synchronous clock in the data, and the receiving side extracts the synchronous clock from the Manchester code. Therefore, normal reception of data is possible.

特開平９−１８３４４号公報Japanese Unexamined Patent Publication No. 9-18344

しかしながら、マンチェスタ符号化する場合、データの送信周波数はデータ周波数の２倍と高くなるため、ベースバンド伝送や差動伝送では伝送距離が短くなってしまうという欠点があった。
そのため、正しく伝送する為には伝送速度を下げるか、伝送距離を短くする必要があった。 However, in the case of Manchester coding, the data transmission frequency is twice as high as the data frequency, so that there is a drawback that the transmission distance is shortened in baseband transmission and differential transmission.
Therefore, in order to transmit correctly, it is necessary to reduce the transmission speed or shorten the transmission distance.

そこで、本発明はこのような問題点に鑑み、有線によりデータ通信する形態であっても、マンチェスタ符号を採用した場合よりも伝送距離を伸ばすことが出来る有線通信システムを提供することを課題とする。 Therefore, in view of such problems, it is an object of the present invention to provide a wired communication system capable of extending the transmission distance as compared with the case where Manchester code is adopted even in the form of wired data communication. ..

上記課題を解決する為に、請求項１の発明は、送信側と受信側が有線で接続され、データをフレーム単位で伝送する有線通信システムであって、送信側がフレームの先頭に１と０を１ビット毎に交互に出力するプリアンブル部を配置して送信する一方、受信側は、複数フレームに渡ってプリアンブル部の位相を算出する位相演算部と、算出した位相情報から位相ずれ方向を判定する位相変化方向判定部と、算出した位相及び判定した位相のずれの方向の情報を基に、複数生成したクロックの中から同期クロックに使用するクロックを選択するクロック選択部とを有することを特徴とする。
この構成によれば、受信側では、受信したフレームから算出した位相と、判定した位相ずれ方向との２つの情報を基に、生成した複数の同期クロックから好ましいクロックを選択するため、最も同期外れが発生し難いタイミングのクロックを選択することが可能となる。よって、データの伝送周波数をデータ周波数の２倍等に上げること無く、良好なデータ受信を実施でき、従来より伝送距離を伸ばすことができる。 In order to solve the above problem, the invention of claim 1 is a wired communication system in which a transmitting side and a receiving side are connected by wire and data is transmitted in frame units, and the transmitting side adds 1 and 0 to the beginning of a frame. While the preamble unit that outputs alternately for each bit is arranged and transmitted, the receiving side has a phase calculation unit that calculates the phase of the preamble unit over a plurality of frames and a phase that determines the phase shift direction from the calculated phase information. It is characterized by having a change direction determination unit and a clock selection unit that selects a clock to be used as a synchronization clock from a plurality of generated clocks based on information on the calculated phase and the determined phase shift direction. ..
According to this configuration, on the receiving side, a preferable clock is selected from a plurality of generated synchronous clocks based on two pieces of information, the phase calculated from the received frame and the determined phase shift direction, so that the most out-of-synchronous clock is obtained. It is possible to select a clock with a timing that is unlikely to occur. Therefore, good data reception can be performed without raising the data transmission frequency to twice the data frequency or the like, and the transmission distance can be extended as compared with the conventional case.

請求項２の発明は、請求項１に記載の構成において、クロック選択部は、受信したフレームを前後に２分割して、位相が変化する方向に対して逆側となるフレームの分割部を選択するクロック同期タイミング判定部と、選択したフレームの分割部に同期するクロックを複数のクロックの中から選択して同期クロックとする同期クロックタイミング選択部とを有することを特徴とする。
この構成によれば、前後２分割したフレームのうち、位相ずれにより同期外れが発生し難い一方に対して同期するクロックが選択されるため、フレーム内で同期位置がズレていても同期外れが発生し難く、受信データを取り損なうようなことが発生し難い。 According to the second aspect of the present invention, in the configuration according to the first aspect, the clock selection unit divides the received frame into two parts in the front-rear direction and selects the division part of the frame opposite to the direction in which the phase changes. It is characterized by having a clock synchronization timing determination unit for performing clock synchronization and a synchronization clock timing selection unit for selecting a clock to be synchronized with a divided unit of the selected frame from a plurality of clocks and using it as a synchronization clock.
According to this configuration, the clock that synchronizes with one of the frames divided into two before and after is less likely to be out of sync due to the phase shift, so that out of sync occurs even if the synchronization position is out of sync within the frame. It is difficult to do so, and it is unlikely that the received data will be missed.

請求項３の発明は、請求項１又は２に記載の構成において、受信側で生成されるクロックの周波数は、受信データ周波数の２倍の周波数であり、クロック選択部が選択するクロックは２通りのクロックから選択されることを特徴とする。
この構成によれば、受信側は、同期クロックを２通りのクロックから選択する場合は、受信データ周波数の２倍の周波数を生成すれば良く、使用するＡＳＩＣ等は低スペックで済む。 According to the invention of claim 3, in the configuration according to claim 1 or 2, the frequency of the clock generated on the receiving side is twice the frequency of the received data frequency, and the clock selection unit selects two types of clocks. It is characterized by being selected from the clocks of.
According to this configuration, when the receiving side selects the synchronization clock from two types of clocks, it suffices to generate a frequency twice the received data frequency, and the ASIC or the like used can have low specifications.

本発明によれば、受信側では、受信したフレームから算出した位相と、判定した位相ずれ方向との２つの情報を基に、生成した複数の同期クロックから好ましいクロックを選択するため、最も同期外れが発生し難いタイミングのクロックを選択することが可能となる。よって、データの伝送周波数をデータ周波数の２倍等に上げること無く、良好なデータ受信を実施でき、従来より伝送距離を伸ばすことができる。 According to the present invention, on the receiving side, a preferable clock is selected from a plurality of generated synchronous clocks based on two pieces of information, the phase calculated from the received frame and the determined phase shift direction, so that the most out-of-synchronous clock is obtained. It is possible to select a clock with a timing at which is unlikely to occur. Therefore, good data reception can be performed without raising the data transmission frequency to twice the data frequency or the like, and the transmission distance can be extended as compared with the conventional case.

本発明に係る有線通信システムの一例を示す構成図であり、送信側及び受信側の双方をブロック図で示している。It is a block diagram which shows an example of the wired communication system which concerns on this invention, and both the transmitting side and the receiving side are shown in the block diagram. 送信するデータフレームの説明図である。It is explanatory drawing of the data frame to be transmitted. 位相が右方向にずれる場合の同期クロックの説明図であり、（ａ）は受信データ、（ｂ）は同期クロックである。It is explanatory drawing of the synchronous clock when the phase shifts to the right, (a) is received data, (b) is a synchronous clock. 位相が左方向にずれる場合の同期クロックの説明図であり、（ａ）は受信データ、（ｂ）は同期クロックである。It is explanatory drawing of the synchronous clock when the phase shifts to the left, (a) is received data, (b) is a synchronous clock. 受信データの切り替わりと同期クロックの立ち上がりが一致した場合を示し、（ａ）は受信データ、（ｂ）は同期クロック、（ｃ）は反転同期クロックである。The case where the switching of the received data and the rising edge of the synchronous clock coincide with each other, (a) is the received data, (b) is the synchronous clock, and (c) is the inverting synchronous clock. マンチェスタ符号化のタイミングチャートである。It is a timing chart of Manchester coding.

以下、本発明を具体化した実施の形態を、図面を参照して詳細に説明する。図１は本発明に係る有線通信システム１の一例を示す構成図であり、送信側及び受信側をそれぞれブロック図で示している。１０は送信側機器、２０が受信側機器であり、両者は１系統の信号線から成る伝送線Ｌ１で接続されている。 Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings. FIG. 1 is a configuration diagram showing an example of a wired communication system 1 according to the present invention, and a transmission side and a reception side are shown as block diagrams, respectively. Reference numeral 10 is a transmitting side device, and 20 is a receiving side device, both of which are connected by a transmission line L1 composed of one signal line.

送信側機器１０は、送信するデータとして制御信号、音声信号、映像信号、そしてプリアンブルを統合して出力するデータ統合部１１、生成されたデータをフレーム化するフレーマ１２、フレームをパラレルからシリアルに変換するＰ／Ｓ部１３を備えている。
そして、これらのブロックに対するクロック信号を生成する回路は、クロックを生成するクロック生成部１４、生成したクロックを４分周する分周部１５、分周した周波数によりデータクロックを生成するデータクロック部１６等により構成されている。
このデータクロック部１６が出力するクロック信号により、各ブロックはコントロールされて信号が伝送線Ｌ１を介して受信側機器２０に出力される。 The transmitting device 10 integrates and outputs a control signal, an audio signal, a video signal, and a preamble as data to be transmitted, a data integration unit 11, a framer 12 for framing the generated data, and converting frames from parallel to serial. The P / S unit 13 is provided.
The circuit that generates the clock signal for these blocks is a clock generation unit 14 that generates a clock, a frequency division unit 15 that divides the generated clock by 4, and a data clock unit 16 that generates a data clock by the divided frequency. It is composed of such things.
Each block is controlled by the clock signal output by the data clock unit 16, and the signal is output to the receiving device 20 via the transmission line L1.

受信側機器２０は、受信データをデジタル変換するＡ／Ｄコンバータ２１、Ａ／Ｄ変換されたデータを０／１変換する０／１変換部２２、受信データをクロック同期させるデータ受信部２３、シリアルデータをパラレルデータに変換するＳ／Ｐ部２４、フレーム化されたデータを分解するデフレーマ２５、分解したデータから制御信号、音声信号、映像信号を取り出すデータ分離部２６等を備えている。 The receiving device 20 includes an A / D converter 21 that digitally converts received data, a 0/1 conversion unit 22 that converts A / D converted data to 0/1, a data receiving unit 23 that clock-synchronizes received data, and serial. It includes an S / P unit 24 that converts data into parallel data, a deframer 25 that decomposes framed data, a data separation unit 26 that extracts control signals, audio signals, and video signals from the decomposed data.

また受信側機器２０は、これらのブロックに対するクロック信号を生成して同期させる回路として、クロックを生成するクロック生成部２７と、このクロック信号を基に好ましいタイミングの受信クロックを生成するクロック同期部２８とを備えている。
クロック生成部２７は、送信側機器１０のクロック生成部１４に対して２分の１の周波数のクロックを生成する。即ちデータ周波数の２倍の周波数でクロックを生成する。 Further, the receiving side device 20 has a clock generation unit 27 that generates a clock and a clock synchronization unit 28 that generates a reception clock at a preferable timing based on the clock signal as a circuit that generates and synchronizes clock signals for these blocks. And have.
The clock generation unit 27 generates a clock having a frequency that is half that of the clock generation unit 14 of the transmitting device 10. That is, the clock is generated at a frequency twice the data frequency.

クロック同期部２８は、ＦＦＴ変換部２８ａ、同期クロックイネーブル生成部２８ｂ、同期クロックタイミング選択部２８ｃ、位相演算部２８ｄ、位相変化方向判定部２８ｅ、クロック同期タイミング判定部２８ｆにより構成されている。 The clock synchronization unit 28 includes an FFT conversion unit 28a, a synchronization clock enable generation unit 28b, a synchronization clock timing selection unit 28c, a phase calculation unit 28d, a phase change direction determination unit 28e, and a clock synchronization timing determination unit 28f.

同期クロックイネーブル生成部２８ｂは、クロック生成部２７が出力する信号を基に、同期判定用クロックとなる２つのタイミング（２通りのクロック）を作り、同期クロックタイミング選択部２８ｃに出力する。 The synchronous clock enable generation unit 28b creates two timings (two types of clocks) to be the synchronization determination clocks based on the signal output by the clock generation unit 27, and outputs the two timings (two types of clocks) to the synchronous clock timing selection unit 28c.

クロック同期タイミング判定部２８ｆは、位相演算部２８ｄが算出した位相情報と、位相変化方向判定部２８ｅが判定した位相の変化方向情報とから、同期タイミングの基準タイミングを判定する。例えば、同期タイミングをフレームの前半に持ってくるか、後半に持ってくるか判断する。 The clock synchronization timing determination unit 28f determines the reference timing of the synchronization timing from the phase information calculated by the phase calculation unit 28d and the phase change direction information determined by the phase change direction determination unit 28e. For example, it is determined whether to bring the synchronization timing to the first half of the frame or the second half.

同期クロックタイミング選択部２８ｃは、クロック同期タイミング判定部２８ｆが判定した基準タイミングを基に、同期クロックイネーブル生成部２８ｂが作った２つのタイミングの中から、受信データを取り込むタイミングがデータの好ましい位置にある方を選択する。 The synchronous clock timing selection unit 28c sets the timing of capturing the received data to a preferable position of the data from the two timings created by the synchronous clock enable generation unit 28b based on the reference timing determined by the clock synchronization timing determination unit 28f. Select one.

上記の如く構成された有線通信システムの、同期制御は以下のように行われる。
図２は送信側機器１０から伝送されるデータのフレーム構成を示している。図２に示すように、フレームの先頭にプリアンブル部が配置され、このプリアンブル部によりクロック同期の為のパターンが伝送される。このプリアンブルは、クロック同期をし易くする為に１と０を１ビット毎に交互に出力するよう構成されている。
またフレーム長は、クロック偏差から割り出して、１フレーム経過してもデータクロックの１／４以上のずれが発生しない長さに設定されている。
そして受信側機器２０では、フレーム毎にフレームの先頭のプリアンブル部でクロック同期を取ることで、送受信側のクロック偏差によるクロック同期外れが発生する前に再同期が実施される。 Synchronous control of the wired communication system configured as described above is performed as follows.
FIG. 2 shows a frame structure of data transmitted from the transmitting device 10. As shown in FIG. 2, a preamble section is arranged at the beginning of the frame, and a pattern for clock synchronization is transmitted by this preamble section. This preamble is configured to alternately output 1s and 0s bit by bit in order to facilitate clock synchronization.
Further, the frame length is set to a length that does not cause a deviation of 1/4 or more of the data clock even after one frame has elapsed, which is calculated from the clock deviation.
Then, in the receiving side device 20, clock synchronization is performed for each frame at the preamble portion at the beginning of the frame, so that resynchronization is performed before the clock synchronization is lost due to the clock deviation on the transmitting / receiving side.

具体的に、プリアンブル部の情報に基づくクロック同期を説明する。このように設定されて送信側機器１０から伝送線Ｌ１を介して送信されたデータは、まずＡ／Ｄコンバータ２１によりデジタル変換される。
デジタル変換されたデータは、２方向に出力され、一方は０／１変換部２２を介してデータ受信部２３に出力され、他方はクロック同期部２８に出力される。 Specifically, clock synchronization based on the information of the preamble section will be described. The data set in this way and transmitted from the transmitting device 10 via the transmission line L1 is first digitally converted by the A / D converter 21.
The digitally converted data is output in two directions, one is output to the data receiving unit 23 via the 0/1 conversion unit 22, and the other is output to the clock synchronization unit 28.

クロック同期部２８では、Ａ／Ｄコンバータ２１からＡ／Ｄ変換されたデータを受けて、同期信号（プリアンブル）部分をＦＦＴ変換部２８ａでＦＦＴ変換する。この変換で複素数を算出し、その複素数から位相演算部２８ｄが位相を演算する。
同期信号波形の位相は次の式で算出され、同期信号（プリアンブル）部分は、０／１の繰り返しデータであるので、位相が測定できる。 The clock synchronization unit 28 receives the A / D-converted data from the A / D converter 21, and FFT-converts the synchronization signal (preamble) portion by the FFT conversion unit 28a. A complex number is calculated by this conversion, and the phase calculation unit 28d calculates the phase from the complex number.
The phase of the synchronization signal waveform is calculated by the following equation, and since the synchronization signal (preamble) portion is 0/1 repetitive data, the phase can be measured.

位相 = arctan（Ｑ／Ｉ）×１８０／π
但し、Ｉ：ＦＦＴ出力の実数、Ｑ：ＦＦＴ出力の虚数 Phase = arctan (Q / I) x 180 / π
However, I: real number of FFT output, Q: imaginary number of FFT output

位相変化方向判定部２８ｅでは、位相演算部２８ｄの位相演算により複数フレームの位相情報を入手して位相変化の方向を判定する。
尚、位相変化を判定する理由は、送信側の動作クロックと受信側の動作クロックは同じスペックであったとしても誤差がある為、徐々にずれが発生する。そのため、受信時にはこれを考慮してクロック同期を行う必要がある。 The phase change direction determination unit 28e determines the direction of the phase change by obtaining the phase information of a plurality of frames by the phase calculation of the phase calculation unit 28d.
The reason for determining the phase change is that even if the operating clock on the transmitting side and the operating clock on the receiving side have the same specifications, there is an error, so that a gradual deviation occurs. Therefore, it is necessary to take this into consideration when performing clock synchronization at the time of reception.

クロック同期タイミング判定部２８ｆは、こうして求めた位相情報と判定した位相変化方向の情報とから、フレームに同期させる好ましいタイミング（クロック同期タイミング）を判定する。
そして、同期クロックタイミング選択部２８ｃは、この判定結果を受けて同期タイミングに合致する或いは近いクロックを同期クロックイネーブル生成部２８ｂが作った２つのタイミングの中から選択し、データ受信部２３においてデータ受信の同期クロックとして使用する。 The clock synchronization timing determination unit 28f determines a preferable timing (clock synchronization timing) for synchronizing with the frame from the phase information thus obtained and the information in the phase change direction determined.
Then, the synchronous clock timing selection unit 28c receives the determination result and selects a clock that matches or is close to the synchronization timing from the two timings created by the synchronous clock enable generation unit 28b, and the data reception unit 23 receives the data. Used as a synchronous clock for.

図３〜５は、同期クロック選択の流れを示す説明図であり、図３は位相が右方向にずれる場合の同期クロックの説明図、図４は位相が左方向にずれる場合の同期クロックの説明図であり、何れも（ａ）は受信データ、（ｂ）は同期クロックである。
図３，４において、Ｅが同期クロックの範囲（タイミング）を示し、位相変化の方向が分かれば同期クロックは受信信号の中心である必要は無く、位相変化の方向とは逆方向にあれば良いことを示している。 3 to 5 are explanatory views showing a flow of synchronous clock selection, FIG. 3 is an explanatory diagram of a synchronous clock when the phase shifts to the right, and FIG. 4 shows an explanatory diagram of the synchronous clock when the phase shifts to the left. In each figure, (a) is received data and (b) is a synchronous clock.
In FIGS. It is shown that.

クロック同期タイミング判定部２８ｆは、図３に示すように図示する右側に位相がずれていると判定した場合は、フレームの左側２分の１の部分でクロック同期を取るよう同期クロックタイミング選択部２８ｃに指示を出す。
一方、図４に示すように図示する左側に位相がずれていると判定した場合は、フレームの右側２分の１の部分でクロック同期を取るよう同期クロックタイミング選択部２８ｃに指示を出す。 When the clock synchronization timing determination unit 28f determines that the phase is shifted to the right side shown in the drawing as shown in FIG. 3, the clock synchronization timing selection unit 28c so as to synchronize the clock at the left half of the frame. Give instructions to.
On the other hand, when it is determined that the phase is shifted to the left side shown in FIG. 4 as shown in FIG. 4, an instruction is given to the synchronous clock timing selection unit 28c to synchronize the clock in the right half portion of the frame.

尚、図５は受信データの切り替わりと同期クロックの立ち上がりが一致した場合を示し、（ａ）は受信データ、（ｂ）は同期クロック、（ｃ）は反転同期クロックである。受信データの切り替わりと同期クロックの立ち上がりが一致している場合は、図５に示すように極性を反転した同期クロック（ｃ）を使用すれば良い。 Note that FIG. 5 shows a case where the switching of the received data and the rising edge of the synchronous clock coincide with each other, where (a) is the received data, (b) is the synchronous clock, and (c) is the inverting synchronous clock. When the switching of the received data and the rising edge of the synchronous clock match, the synchronous clock (c) having the reversed polarity may be used as shown in FIG.

このように、受信側では、受信したフレームから算出した位相と、判定した位相ずれ方向との２つの情報を基に、生成した複数の同期クロックから好ましいクロックを選択するため、最も同期外れが発生し難いタイミングのクロックを選択することが可能となる。よって、データの伝送周波数をデータ周波数の２倍等に上げること無く、良好なデータ受信を実施でき、従来より伝送距離を伸ばすことができる。
また、前後２分割したフレームのうち、位相ずれにより同期外れが発生し難い一方に対して同期するクロックが選択されるため、フレーム内で同期位置がズレていても同期外れが発生し難く、受信データを取り損なうようなことが発生し難い。
更に、受信側は、同期クロックを２通りのクロックから選択する場合は、受信データ周波数の２倍の周波数を生成すれば良く、使用するＡＳＩＣ等は低スペックで済む。 In this way, on the receiving side, the preferred clock is selected from the plurality of generated synchronous clocks based on the two pieces of information, the phase calculated from the received frame and the determined phase shift direction, so that the most out-of-synchronization occurs. It is possible to select a clock with a difficult timing. Therefore, good data reception can be performed without raising the data transmission frequency to twice the data frequency or the like, and the transmission distance can be extended as compared with the conventional case.
In addition, since the clock to be synchronized is selected for one of the frames divided into two before and after, which is unlikely to be out of sync due to phase shift, even if the sync position is out of sync within the frame, out of sync is unlikely to occur, and reception is possible. It is unlikely that data will be lost.
Further, when the receiving side selects the synchronization clock from two kinds of clocks, it suffices to generate a frequency twice the received data frequency, and the ASIC or the like used can have low specifications.

尚、上記実施形態では、受信側で生成するクロック周波数をデータ周波数の２倍の周波数としているが、４倍等更に高い周波数としても良い。高い周波数とすれば選択対象のクロック数も増やすことができ、更に最適なタイミングのクロックを選択できる。 In the above embodiment, the clock frequency generated on the receiving side is twice the data frequency, but it may be a higher frequency such as four times. If the frequency is high, the number of clocks to be selected can be increased, and the clock with the optimum timing can be selected.

１・・有線通信システム、１０・・送信側機器、１４・・クロック生成部、２０・・受信側機器、２３・・データ受信部、２７・・クロック生成部、２８・・クロック同期部、２８ｂ・・同期クロックイネーブル生成部、２８ｃ・・同期クロックタイミング選択部（クロック選択部）、２８ｄ・・位相演算部、２８ｅ・・位相変化方向判定部、２８ｆ・・クロック同期タイミング判定部（クロック選択部）。 1 ... Wired communication system, 10 ... Transmitter device, 14 ... Clock generator, 20 ... Receiver device, 23 ... Data receiver, 27 ... Clock generator, 28 ... Clock synchronization unit, 28b・・ Synchronous clock enable generation unit, 28c ・・ Synchronous clock timing selection unit (clock selection unit), 28d ・・ Phase calculation unit, 28e ・・ Phase change direction determination unit, 28f ・・ Clock synchronization timing determination unit (clock selection unit) ).

Claims

送信側と受信側が有線で接続され、データをフレーム単位で伝送する有線通信システムであって、
送信側がフレームの先頭に１と０を１ビット毎に交互に出力するプリアンブル部を配置して送信する一方、
受信側は、受信した複数フレームに渡ってプリアンブル部の位相を算出する位相演算部と、
算出した位相情報から位相ずれ方向を判定する位相変化方向判定部と、
算出した位相及び判定した位相のずれの方向の情報を基に、複数生成したクロックの中から同期クロックに使用するクロックを選択するクロック選択部とを有することを特徴とする有線通信システム。 A wired communication system in which the transmitting side and the receiving side are connected by wire and data is transmitted in frame units.
While the transmitting side arranges a preamble part that outputs 1 and 0 alternately bit by bit at the beginning of the frame and transmits it,
The receiving side has a phase calculation unit that calculates the phase of the preamble unit over multiple received frames, and a phase calculation unit.
A phase change direction determination unit that determines the phase shift direction from the calculated phase information,
A wired communication system characterized by having a clock selection unit that selects a clock to be used as a synchronous clock from a plurality of generated clocks based on information on a calculated phase and a determined phase shift direction.

前記クロック選択部は、受信したフレームを前後に２分割して、位相が変化する方向に対して逆側となる前記フレームの分割部を選択するクロック同期タイミング判定部と、
選択した前記フレームの分割部に同期するクロックを複数のクロックの中から選択して同期クロックとする同期クロックタイミング選択部とを有することを特徴とする請求項１記載の有線通信システム。 The clock selection unit includes a clock synchronization timing determination unit that divides the received frame into two parts in the front-rear direction and selects the division unit of the frame that is on the opposite side to the direction in which the phase changes.
The wired communication system according to claim 1, further comprising a synchronous clock timing selection unit that selects a clock to be synchronized with the divided unit of the selected frame from a plurality of clocks to be a synchronous clock.

受信側で生成されるクロックの周波数は、受信データ周波数の２倍の周波数であり、前記クロック選択部が選択するクロックは２通りのクロックから選択されることを特徴とする請求項１又は２記載の有線通信システム。 The first or second aspect of claim 1 or 2, wherein the frequency of the clock generated on the receiving side is twice the frequency of the received data frequency, and the clock selected by the clock selection unit is selected from two types of clocks. Wired communication system.