JP2021106191A - 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 - Google Patents
半導体素子及びその製造方法、並びに半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2021106191A JP2021106191A JP2019236008A JP2019236008A JP2021106191A JP 2021106191 A JP2021106191 A JP 2021106191A JP 2019236008 A JP2019236008 A JP 2019236008A JP 2019236008 A JP2019236008 A JP 2019236008A JP 2021106191 A JP2021106191 A JP 2021106191A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- lead frame
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 301
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 233
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 238000000034 method Methods 0.000 claims abstract description 65
- 239000000853 adhesive Substances 0.000 claims description 58
- 230000001070 adhesive effect Effects 0.000 claims description 58
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 53
- 239000004020 conductor Substances 0.000 claims description 40
- 238000007747 plating Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 28
- 230000000149 penetrating effect Effects 0.000 claims description 3
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 abstract 2
- 101100041757 Caenorhabditis elegans sbds-1 gene Proteins 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 60
- 230000017525 heat dissipation Effects 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 20
- 230000008018 melting Effects 0.000 description 12
- 238000002844 melting Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 229910015363 Au—Sn Inorganic materials 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】Ga2O3系半導体から構成される半導体素子の製造方法であって、放熱性に優れた構造を有する複数の半導体素子を1枚のウエハからダイシングの際の破損を抑えつつ得ることのできる半導体素子の製造方法などを提供する。【解決手段】Ga2O3系半導体からなる半導体ウエハ10を用意する工程と、半導体ウエハ10のエピタキシャル層12側を支持基板21に固定する工程と、半導体ウエハ10の基板11を薄くする工程と、基板11の下面上にカソード電極16を形成する工程と、カソード電極16の下面上に金属板23を接着する工程と、半導体ウエハ10をダイシングにより個片化し、それぞれ金属板23を備えた複数のSBD1を得る工程と、を含む、半導体素子の製造方法を提供する。【選択図】図5
Description
本発明は、半導体素子及びその製造方法、並びに半導体装置及びその製造方法に関する。
Ga2O3系半導体は、Si、SiC、GaN、GaAsなどの他の半導体と比較してバンドギャップが大きく、そのため、Ga2O3系半導体から構成されるGa2O3系半導体素子は耐圧に優れる。一方で、熱伝導度が低いGa2O3系半導体素子には、放熱性が悪いという問題がある。
このGa2O3系半導体素子の放熱性の問題を解決するため、Ga2O3系半導体からなる基板を薄くして、熱を外部へ逃しやすくする技術が知られている(例えば、特許文献1)。
特許文献1に記載の技術によれば、Ga2O3系半導体素子の製造工程において、基板上にエピタキシャル層が形成されたウエハのエピタキシャル層側を支持基板に固定した状態で、基板に研磨処理などを施して薄くする。
しかしながら、特許文献1には、1枚のウエハをダイシングにより個片化して、複数の半導体素子を得る方法については開示されていない。基板を薄くしたウエハは機械的強度が低下するため、ダイシングの際に破損するおそれがある。
本発明の目的は、Ga2O3系半導体から構成される半導体素子の製造方法であって、放熱性に優れた構造を有する複数の半導体素子を1枚のウエハからダイシングの際の破損を抑えつつ得ることのできる半導体素子の製造方法、その半導体素子の製造方法により得られる半導体素子、その半導体素子の製造方法を含む半導体装置の製造方法、及びその半導体装置の製造方法により得られる半導体装置を提供することにある。
本発明の一態様は、上記目的を達成するために、下記[1]〜[4]の半導体素子の製造方法、[5]〜[7]の半導体装置の製造方法、[8]〜[10]の半導体素子、[11]〜[13]の半導体装置を提供する。
[1]Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、前記支持基板に固定された前記半導体ウエハの前記基板を薄くする工程と、前記基板を薄くする工程の後、前記基板の下面上に電極を形成する工程と、前記半導体ウエハの前記電極の下面上に支持金属層を接着又は形成する工程と、前記半導体ウエハをダイシングにより個片化し、それぞれ前記支持金属層を備えた複数の半導体素子を得る工程と、を含み、前記支持金属層の熱伝導度が前記基板の熱伝導度よりも高い、半導体素子の製造方法。
[2]前記支持金属層を接着又は形成する工程において、前記支持金属層としての金属板を導電性接着材により前記電極に接着する、又は前記支持金属層としてのメッキ膜を前記電極上にメッキ処理により形成する、上記[1]に記載の半導体素子の製造方法。
[3]前記支持金属層が、ダイシングラインに沿って設けられた前記支持金属層の厚さ方向に貫通する複数の貫通孔又は窪みを有する金属板であり、前記半導体ウエハをダイシングにより個片化する工程において、前記支持金属層が前記ダイシングラインに沿って切断される、上記[1]又は[2]に記載の半導体素子の製造方法。
[4]Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、前記凹部に埋め込むように前記電極の下面に導電体層を形成する工程と、前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、を含み、前記導電体層の熱伝導度が前記基板の熱伝導度よりも高い、半導体素子の製造方法。
[5]上記[1]〜[3]のいずれか1項に記載の半導体素子の製造方法に含まれる各工程と、前記半導体素子の前記支持金属層側をリードフレーム又は配線基板に固定し、前記支持金属層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、を含み、前記支持金属層の熱膨張係数が前記基板の熱膨張係数と前記リードフレーム又は前記配線基板の基材の熱膨張係数との間にある、半導体装置の製造方法。
[6]上記[4]に記載の半導体素子の製造方法に含まれる各工程と、前記半導体素子の前記導電体層側をリードフレーム又は配線基板に固定し、前記導電体層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、を含む、半導体装置の製造方法。
[7]Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、前記基板の前記凹部に対応する凸部を有するリードフレームに、前記凸部が前記凹部に挿入されるように前記半導体素子を固定し、前記電極を前記リードフレームに電気的に接続する工程と、を含む、半導体装置の製造方法。
[8]Ga2O3系半導体からなる、250μm以下の厚さを有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、前記第2の電極の下面上の、前記基板の熱伝導度よりも高い熱伝導度を有する支持金属層と、を備えた、半導体素子。
[9]前記支持金属層が、前記電極に導電性接着材により接着された金属板又は前記電極上に形成されたメッキ膜である、上記[8]に記載の半導体素子。
[10]Ga2O3系半導体からなる、下面に凹部を有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、前記凹部に埋め込むように前記第2の電極の下面上に設けられた、前記基板の熱伝導度よりも高い熱伝導度を有する導電体層と、を備えた、半導体素子。
[11]上記[8]又は[9]に記載の半導体素子と、前記半導体素子が実装されたリードフレーム又は配線基板と、を備え、前記半導体素子の前記支持金属層側が前記リードフレーム又は前記配線基板に固定され、前記支持金属層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、半導体装置。
[12]上記[10]に記載の半導体素子と、前記半導体素子が実装されたリードフレーム又は配線基板と、を備え、前記半導体素子の前記導電体層側が前記リードフレーム又は前記配線基板に固定され、前記導電体層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、半導体装置。
[13]Ga2O3系半導体からなる、下面に凹部を有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、を備えた半導体素子と、前記半導体素子が実装された、前記基板の前記凹部に対応する凸部を有するリードフレームと、を備え、前記凸部が前記凹部に挿入されるように、前記半導体素子が前記リードフレームに固定され、前記第2の電極が前記リードフレームに電気的に接続された、半導体装置。
[2]前記支持金属層を接着又は形成する工程において、前記支持金属層としての金属板を導電性接着材により前記電極に接着する、又は前記支持金属層としてのメッキ膜を前記電極上にメッキ処理により形成する、上記[1]に記載の半導体素子の製造方法。
[3]前記支持金属層が、ダイシングラインに沿って設けられた前記支持金属層の厚さ方向に貫通する複数の貫通孔又は窪みを有する金属板であり、前記半導体ウエハをダイシングにより個片化する工程において、前記支持金属層が前記ダイシングラインに沿って切断される、上記[1]又は[2]に記載の半導体素子の製造方法。
[4]Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、前記凹部に埋め込むように前記電極の下面に導電体層を形成する工程と、前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、を含み、前記導電体層の熱伝導度が前記基板の熱伝導度よりも高い、半導体素子の製造方法。
[5]上記[1]〜[3]のいずれか1項に記載の半導体素子の製造方法に含まれる各工程と、前記半導体素子の前記支持金属層側をリードフレーム又は配線基板に固定し、前記支持金属層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、を含み、前記支持金属層の熱膨張係数が前記基板の熱膨張係数と前記リードフレーム又は前記配線基板の基材の熱膨張係数との間にある、半導体装置の製造方法。
[6]上記[4]に記載の半導体素子の製造方法に含まれる各工程と、前記半導体素子の前記導電体層側をリードフレーム又は配線基板に固定し、前記導電体層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、を含む、半導体装置の製造方法。
[7]Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、前記基板の前記凹部に対応する凸部を有するリードフレームに、前記凸部が前記凹部に挿入されるように前記半導体素子を固定し、前記電極を前記リードフレームに電気的に接続する工程と、を含む、半導体装置の製造方法。
[8]Ga2O3系半導体からなる、250μm以下の厚さを有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、前記第2の電極の下面上の、前記基板の熱伝導度よりも高い熱伝導度を有する支持金属層と、を備えた、半導体素子。
[9]前記支持金属層が、前記電極に導電性接着材により接着された金属板又は前記電極上に形成されたメッキ膜である、上記[8]に記載の半導体素子。
[10]Ga2O3系半導体からなる、下面に凹部を有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、前記凹部に埋め込むように前記第2の電極の下面上に設けられた、前記基板の熱伝導度よりも高い熱伝導度を有する導電体層と、を備えた、半導体素子。
[11]上記[8]又は[9]に記載の半導体素子と、前記半導体素子が実装されたリードフレーム又は配線基板と、を備え、前記半導体素子の前記支持金属層側が前記リードフレーム又は前記配線基板に固定され、前記支持金属層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、半導体装置。
[12]上記[10]に記載の半導体素子と、前記半導体素子が実装されたリードフレーム又は配線基板と、を備え、前記半導体素子の前記導電体層側が前記リードフレーム又は前記配線基板に固定され、前記導電体層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、半導体装置。
[13]Ga2O3系半導体からなる、下面に凹部を有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、を備えた半導体素子と、前記半導体素子が実装された、前記基板の前記凹部に対応する凸部を有するリードフレームと、を備え、前記凸部が前記凹部に挿入されるように、前記半導体素子が前記リードフレームに固定され、前記第2の電極が前記リードフレームに電気的に接続された、半導体装置。
本発明によれば、Ga2O3系半導体から構成される半導体素子の製造方法であって、放熱性に優れた構造を有する複数の半導体素子を1枚のウエハからダイシングの際の破損を抑えつつ得ることのできる半導体素子の製造方法、その半導体素子の製造方法により得られる半導体素子、その半導体素子の製造方法を含む半導体装置の製造方法、及びその半導体装置の製造方法により得られる半導体装置を提供することができる。
〔第1の実施の形態〕
第1の実施の形態では、縦型の半導体素子としてショットキーバリアダイオード(SBD)を用いる。
第1の実施の形態では、縦型の半導体素子としてショットキーバリアダイオード(SBD)を用いる。
(半導体素子の構造)
図1は、第1の実施の形態に係るSBD1の垂直断面図である。SBD1は、基板11と、基板11上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11に接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、基板11の下面(エピタキシャル層12に接する面の反対側の面)上に形成され、基板11とオーミック接触するカソード電極16と、カソード電極16の下面(基板11に接する面の反対側の面)上に接着された支持金属層としての金属板23と、を含む。
図1は、第1の実施の形態に係るSBD1の垂直断面図である。SBD1は、基板11と、基板11上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11に接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、基板11の下面(エピタキシャル層12に接する面の反対側の面)上に形成され、基板11とオーミック接触するカソード電極16と、カソード電極16の下面(基板11に接する面の反対側の面)上に接着された支持金属層としての金属板23と、を含む。
SBD1においては、アノード電極13とカソード電極16との間に順方向バイアスを印加することにより、アノード電極13とエピタキシャル層12との界面のショットキー障壁が低下し、アノード電極13からカソード電極16へ電流が流れる。一方、アノード電極13とカソード電極16との間に逆方向バイアスを印加したときは、アノード電極13とエピタキシャル層12との界面のショットキー障壁が高くなり、電流は流れない。
基板11及びエピタキシャル層12は、Ga2O3系半導体からなり、n型ドーパントを含む。このn型ドーパントは、Si、Sn等のIV族元素であることが好ましい。基板11のn型ドーパントの濃度は、エピタキシャル層12のn型ドーパントの濃度よりも高い。
ここで、Ga2O3系半導体は、Ga2O3、又は、Al、In等の置換型不純物を含むGa2O3である。Ga2O3系半導体は単結晶であることが好ましい。また、Ga2O3系半導体はβ型の結晶であることが好ましい。
以下の表1を用いて、β型のGa2O3(β−Ga2O3)の特性を他の半導体の特性と比較して説明する。
表1に示されるように、Ga2O3はSi、GaAs、GaN、SiCと比べてバンドギャップが大きく、半導体素子の材料として用いたときに優れた耐圧が得られることがわかる。
一方で、Ga2O3は熱伝導度が低く、半導体素子の材料として用いたときに放熱性が悪いという問題がある。特に、半導体素子をリードフレームや配線基板にフェイスアップ実装する場合には、熱源であるエピタキシャル層とリードフレーム又は配線基板との間に厚い基板が存在するため、効率的にリードフレーム又は配線基板に熱を逃がすことが難しい。
このため、本実施の形態に係るSBD1においては、基板11に薄型化加工が施されており、エピタキシャル層12とリードフレーム又は配線基板との間隔を狭めることにより、エピタキシャル層12で生じた熱をリードフレーム又は配線基板へ逃しやすくしている。
基板11は、上述のようにSBD1の製造過程において薄型化加工が施されるため、従来の半導体素子に用いられる下地基板よりも薄く、例えば、250μm以下の厚さを有することが好ましい。基板11が薄いため、エピタキシャル層12で生じた熱を基板11側から効率的に逃がすことができる。このため、SBD1は優れた放熱特性を有する。基板11の厚さが薄いほど、SBD1の放熱特性が向上する。また、基板11が薄くなることにより、SBD1のオン抵抗が小さくなるという効果もある。
薄型化加工により基板11を薄くする場合、基板11が薄いほどSBD1の放熱性を高めることができるが、厚さが250μmよりも薄くなると薄型化加工時の破損の可能性が上がり、30μmよりも薄くなるとより破損の可能性が高くなる。このため、基板11の破損を抑えるためには基板11の厚さは30μm以上であることが好ましく、250μm以上であることがより好ましい。
このため、基板11の厚さは、SBD1の放熱性、基板11の破損可能性、基板11の厚さのばらつきなどを考慮して適宜設定される。
エピタキシャル層12の厚さは、例えば、0.4〜80μmである。
アノード電極13は、Mo、Pt、Niなどの金属からなる。アノード電極13は、異なる金属膜を積層した多層構造、例えば、Mo/Al、Pt/Au、Ni/Au、Ni/Ti/Au又はPt/Al、を有してもよい。
また、エピタキシャル層12に電極終端構造を設けてもよい。この電極終端構造として、例えば、エピタキシャル層12の表面上のアノード電極13の端部が絶縁膜に乗り上げたフィールドプレート構造、エピタキシャル層12の表面のアノード電極13の両側にアクセプタイオンが注入されたガードリング構造、エピタキシャル層12の表面のアノード電極13の両側が除去されたメサ構造およびそれらを組み合わせて用いることができる。
図1に示される例では、エピタキシャル層12の上面の外周部に設けられたSiO2などからなる絶縁膜14の上にアノード電極13の端部が乗り上げたフィールドプレート構造が形成されている。アノード電極13のフィールドプレート部分の外周部と側面は絶縁体15に覆われている。
カソード電極16は、TiなどのGa2O3系半導体とオーミック接合を形成可能な金属からなる。カソード電極16は、異なる金属膜を積層した多層構造、例えば、Ti/Ni/Au又はTi/Al、を有してもよい。多層構造を有する場合、基板11と接触する層がGa2O3系半導体とオーミック接合を形成可能な金属からなる。なお、カソード電極16を設けずに、後述する導電性接着材24やメッキ膜81を基板11又はエピタキシャル層12に直接接触させると、オーミック接合が形成されないおそれがある。
金属板23は、SBD1の製造過程における、基板11の薄型化加工による機械的強度の低下を補うために用いられる。金属板23は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材24によりカソード電極16に接着される。
金属板23の厚さは、例えば、30〜800μmであり、好ましくは100〜400μmである。厚さが100μmに満たない場合は、機械的強度が不十分になるおそれがあり、400μmを超える場合はダイシングによる個片化が困難になるおそれがある。
金属板23の熱伝導度は、基板11の熱伝導度よりも高い。このため、金属板23を介した放熱の効率の低下を抑えることができる。
図2は、SBD1を有する半導体装置100の垂直断面図である。半導体装置100は、リードフレーム31と、リードフレーム31にフェイスアップ実装されたSBD1とを備える。SBD1は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32によりリードフレーム31に固定されている。
SBD1の金属板23は、導電性接着材32を介してリードフレーム31に電気的に接続される。また、SBD1のアノード電極13は、Alなどからなるボンディングワイヤー33を介してリードフレーム31の所定の部分(金属板23が接続される部分とは絶縁された部分)に接続される。
上述のように、基板11は加工により薄くされているため、熱源であるエピタキシャル層12とリードフレーム31の距離が近く、エピタキシャル層12で生じた熱をリードフレーム31へ効率よく逃がすことができる。
また、基板11とリードフレーム31の熱膨張率の違いに起因する基板11の剥離を抑制するため、金属板23の熱膨張係数は、基板11の熱膨張係数とリードフレーム31の熱膨張係数との間にあることが好ましい。
上記の熱膨張係数の条件を満たすため、例えば、リードフレーム31が銅や銅系合金からなる場合は、金属板23もCu−Mo合金などの銅系合金からなることが好ましい。
また、リードフレーム31の代わりに配線基板を用いてもよい。この場合は、SBD1の金属板23は、導電性接着材32を介して配線基板の配線に電気的に接続される。また、金属板23の熱膨張係数は、基板11の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。SBD1が基板11を含まない場合は、金属板23の熱膨張係数がエピタキシャル層12の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。
図3(a)、(b)は、SBD1が封止されたパッケージである半導体装置100の全体構成の一例を示す斜視図である。図3(b)は、後述するモールド樹脂34の図示を省略した図である。この例においては、リードフレーム31は、パッド部31aと、パッド部31aと電気的に接続された端子部31bと、パッド部31aと絶縁された端子部31cとを有する。
SBD1の金属板23はパッド部31aに接続され、ボンディングワイヤー33は端子部31cに接続される。また、SBD1が実装されたパッド部31aと、端子部31b、31cのパッド部31a側の端部は、モールド樹脂34により封止される。
以下に、本実施の形態に係るSBD1の製造方法について、具体例を挙げて説明する。なお、SBD1の製造方法は以下の例に限定されるものではない。
(半導体素子の製造方法)
図4(a)〜(c)、図5(a)〜(c)、図6(a)、(b)は、第1の実施の形態に係るSBD1及びSBD1を有する半導体装置100の製造工程の一例を表す垂直断面図である。
図4(a)〜(c)、図5(a)〜(c)、図6(a)、(b)は、第1の実施の形態に係るSBD1及びSBD1を有する半導体装置100の製造工程の一例を表す垂直断面図である。
まず、図4(a)に示されるように、半導体ウエハ10を用意する。図中の点線Aは、後の工程において切断する位置を示す線(ダイシングライン)である。半導体ウエハ10は、基板11、エピタキシャル層12、アノード電極13、及び絶縁膜14を有する。なお、アノード電極13及び絶縁膜14は、この段階で半導体ウエハ10に含まれていなくてもよく、後の工程で形成されてもよい。
基板11は、例えば、EFG法で育成した高濃度のn型ドーパントを含むβ−Ga2O3単結晶を、所望の厚さにスライス、研磨加工することにより得られる。この段階における基板11の厚さは、例えば、600μmである。
エピタキシャル層12は、例えば、HVPE(Hydride Vapor Phase Epitaxy)法、PLD(Pulsed Laser Deposition)法、CVD(Chemical Vapor Deposition)法、又はMBE(Molecular Beam Epitaxy)法により、β−Ga2O3単結晶が基板11上にエピタキシャル成長することにより形成される。
エピタキシャル層12にn型ドーパントを導入する方法としては、例えば、n型ドーパントを含んだGa2O3結晶膜をエピタキシャル成長させる方法や、Ga2O3結晶膜を成長させた後でイオン注入法によりn型ドーパントを注入する方法がある。
次に、図4(b)に示されるように、ワックスなどの接着剤22により、半導体ウエハ10のエピタキシャル層12側(図4の上側)を支持基板21に固定する。図4(b)に示される例では、アノード電極13及び絶縁膜14が設けられた半導体ウエハ10を支持基板21に固定するため、アノード電極13及び絶縁膜14の上面に接着剤22を塗布する。
支持基板21として、高精度ガラス基板、サファイア基板などの表面の平坦性の高い基板を用いることが好ましい。
また、後の工程において半導体ウエハ10に導電性接着材24により金属板23を接着する際にも接着剤22の接着性を保持するため、接着剤22として、導電性接着材24の融点近傍において接着性を失わない耐熱性を有する接着剤を用いる。例えば、導電性接着材24としてナノ銀ペーストを用いる場合は、200℃以上の耐熱性を有する接着剤を用いる。また、導電性接着材24としてAu−Sn低融点はんだを用いる場合は、280℃以上の耐熱性を有する接着剤を用いる。
次に、図4(c)に示されるように、支持基板21に支持される基板11に下面から薄型化加工を施して薄くする。基板11の薄型化加工は、研削、ラッピング、CMP(Chemical Mechanical Polishing)などにより実施される。
上述のように、薄型化加工後の基板11の厚さは、十分な放熱性を得るために150μm以下であることが好ましい。また、薄型化加工時の破損を抑えるためには50μm以上であることが好ましく、100μm以上であることがより好ましい。
次に、図5(a)に示されるように、基板11の下面(エピタキシャル層12と反対側の面)上にカソード電極16を形成し、カソード電極16の下面に導電性接着材24を用いて金属板23を接着し、支持金属層とする。
カソード電極16は、図5(a)に示されるように、半導体ウエハ10の全面に形成されてもよい。また、ダイシング時のカソード電極16を構成する金属によるブレードの目詰まりを防止するために、ダイシングライン上にカソード電極16を形成しないようにしてもよい。この場合のカソード電極16の形成は、例えば、フォトリソグラフィによりマスクパターンを基板11上に形成した後、Ti/Au等の金属膜を基板11上の全面に蒸着し、リフトオフによりマスクパターン及びその上の金属膜を除去することにより実施される。
図7は、金属板23の一例を示す斜視図である。図7に示されるように、金属板23が、ダイシングラインAに沿って設けられた金属板23の厚さ方向に貫通する複数の貫通孔230を有することが好ましい。貫通孔230がダイシングラインAに沿って形成するパターンは特に限定されず、例えば、図7に示される点線のパターンの他、破線のパターンであってもよい。また、貫通孔230の代わりに、ダイシングラインAに沿って設けられた金属板23の厚さ方向に窪む窪みを有していてもよい。この場合、金属板23は、窪みが設けられた面が下側(カソード電極16の反対側)を向くようにカソード電極16に接着される。窪みは、ダイシングラインAに沿って設けられた1つの連続した窪みであってもよい。
金属板23とGa2O3系半導体からなる基板11やエピタキシャル層12は、機械的強度などの性質が大きく異なるため、後の工程におけるダイシングの際にブレードが目詰まりを起こしやすい。そこで、金属板23貫通孔230や窪みを設けることにより、ダイシングの際にブレードにより削られる量を減らし、目詰まりを抑えることができる。
なお、図5(a)に示される例では、金属板23は連続した1枚の板であり、後のダイシング工程において半導体ウエハ10とともに切断されるものであるが、この連続した1枚の金属板の代わりに複数の金属板を用いて、素子領域(ダイシングにより1つのSBD1となる領域)ごとに接着してもよい。この場合、素子領域ごとに1つずつ金属板を接着するため、工程数は増えるが、ダイシング工程において金属板23を切断しないため、ブレードの目詰まりを抑えることができる。
次に、図5(b)に示されるように、金属板23に支持された状態の半導体ウエハ10を支持基板21及び接着剤22から剥離する。
次に、図5(c)に示されるように、金属板23の下面にダイシングテープ25を貼り付ける。
次に、図6(a)に示されるように、半導体ウエハ10をダイシングにより個片化し、それぞれ金属板23を備えた複数のSBD1を得る。この工程において、半導体ウエハ10及び金属板23が、ダイシングブレードによりダイシングラインAに沿って切断される。ここで、金属板23により半導体ウエハ10の機械的強度が補われているため、ダイシングの際の半導体ウエハ10の破損を抑えることができる。
なお、図5(a)に示される工程において、金属板23として複数の金属板を用意して素子領域ごとに接着していた場合は、図6(a)に示されるダイシング工程において金属板23の切断は行われない。
次に、図6(b)に示されるように、SBD1の金属板23側をリードフレーム31に固定し、金属板23をリードフレーム31に電気的に接続する。また、上述のように、リードフレーム31の代わりに配線基板を用いてもよい。配線基板を用いる場合は、金属板23を配線基板の配線に電気的に接続する。その後、ボンディングワイヤー33の接続などを行い、半導体装置100を得る。
〔第2の実施の形態〕
第2の実施の形態は、縦型の半導体素子としてトレンチ型SBD、接合型電界効果トランジスタ(JFET)を用いる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
第2の実施の形態は、縦型の半導体素子としてトレンチ型SBD、接合型電界効果トランジスタ(JFET)を用いる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
(半導体素子の構造)
図8(a)は、第2の実施の形態に係るトレンチ型SBD4の垂直断面図である。トレンチ型SBD4は、基板41と、基板41上にエピタキシャル成長により形成されるエピタキシャル層42と、エピタキシャル層42の上面(基板41に接する面の反対側の面)に形成されるトレンチ43と、トレンチ43の内面を覆う絶縁膜44と、外側のトレンチ43の内面及びエピタキシャル層42の上面の外周部を覆う絶縁膜45と、トレンチ43を埋めるようにエピタキシャル層42の上面上に形成され、エピタキシャル層42とショットキー接触するアノード電極46と、アノード電極46の側面を覆う絶縁体47と、基板41の下面(エピタキシャル層42に接する面の反対側の面)上に形成され、基板41とオーミック接触するカソード電極48と、カソード電極48の下面(基板41に接する面の反対側の面)上に接着された支持金属層としての金属板23と、を含む。
図8(a)は、第2の実施の形態に係るトレンチ型SBD4の垂直断面図である。トレンチ型SBD4は、基板41と、基板41上にエピタキシャル成長により形成されるエピタキシャル層42と、エピタキシャル層42の上面(基板41に接する面の反対側の面)に形成されるトレンチ43と、トレンチ43の内面を覆う絶縁膜44と、外側のトレンチ43の内面及びエピタキシャル層42の上面の外周部を覆う絶縁膜45と、トレンチ43を埋めるようにエピタキシャル層42の上面上に形成され、エピタキシャル層42とショットキー接触するアノード電極46と、アノード電極46の側面を覆う絶縁体47と、基板41の下面(エピタキシャル層42に接する面の反対側の面)上に形成され、基板41とオーミック接触するカソード電極48と、カソード電極48の下面(基板41に接する面の反対側の面)上に接着された支持金属層としての金属板23と、を含む。
基板41とエピタキシャル層42は、第1の実施の形態に係る基板11とエピタキシャル層12と同様に、Ga2O3系半導体からなる。また、基板41には、第1の実施の形態に係る同様に放熱性向上のための薄型化加工が施されており、その厚さを基板11と同様に設定することができる。
アノード電極46、カソード電極48は、それぞれ第1の実施の形態に係るアノード電極13、カソード電極16と同様の材料により形成することができる。
金属板23は、トレンチ型SBD4の製造過程における、基板41の薄型化加工による機械的強度の低下を補うために用いられる。金属板23は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材24によりカソード電極48に接着される。
金属板23の厚さは、例えば、30〜800μmであり、好ましくは100〜400μmである。厚さが100μmに満たない場合は、機械的強度が不十分になるおそれがあり、400μmを超える場合はダイシングによる個片化が困難になるおそれがある。
金属板23の熱伝導度は、基板41の熱伝導度よりも高い。このため、金属板23を介した放熱の効率の低下を抑えることができる。
図8(b)は、トレンチ型SBD4を有する半導体装置400の垂直断面図である。半導体装置400は、リードフレーム31と、リードフレーム31にフェイスアップ実装されたトレンチ型SBD4とを備える。トレンチ型SBD4は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32によりリードフレーム31に固定されている。リードフレーム31及び導電性接着材32は、それぞれ第1の実施の形態において用いられているものと同様のものである。
トレンチ型SBD4の金属板23は、導電性接着材32を介してリードフレーム31に電気的に接続される。また、トレンチ型SBD4のアノード電極46は、ボンディングワイヤー33を介してリードフレーム31の所定の部分(金属板23が接続される部分とは絶縁された部分)に接続される。
上述のように、基板41は加工により薄くされているため、熱源であるエピタキシャル層42とリードフレーム31の距離が近く、エピタキシャル層42で生じた熱をリードフレーム31へ効率よく逃がすことができる。
また、基板41とリードフレーム31の熱膨張率の違いに起因する基板41の剥離を抑制するため、金属板23の熱膨張係数は、基板41の熱膨張係数とリードフレーム31の熱膨張係数との間にあることが好ましい。
また、リードフレーム31の代わりに配線基板を用いてもよい。この場合は、トレンチ型SBD4の金属板23は、導電性接着材32を介して配線基板の配線に電気的に接続される。また、金属板23の熱膨張係数は、基板41の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。トレンチ型SBD4が基板11を含まない場合は、金属板23の熱膨張係数がエピタキシャル層42の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。
以下に、本実施の形態に係るトレンチ型SBD4の製造方法について、具体例を挙げて説明する。なお、トレンチ型SBD4の製造方法は以下の例に限定されるものではない。
(半導体素子の製造方法)
図9(a)〜(c)、図10(a)〜(c)、図11(a)、(b)は、第2の実施の形態に係るトレンチ型SBD4及びトレンチ型SBD4を有する半導体装置400の製造工程の一例を表す垂直断面図である。
図9(a)〜(c)、図10(a)〜(c)、図11(a)、(b)は、第2の実施の形態に係るトレンチ型SBD4及びトレンチ型SBD4を有する半導体装置400の製造工程の一例を表す垂直断面図である。
まず、図9(a)に示されるように、半導体ウエハ40を用意する。図中の点線Bは、後の工程において切断する位置を示す線(ダイシングライン)である。半導体ウエハ40は、基板41、トレンチ43を有するエピタキシャル層42、絶縁膜44、絶縁膜45、アノード電極46、及び絶縁体47を有する。
次に、図9(b)に示されるように、ワックスなどの接着剤22により、半導体ウエハ40のエピタキシャル層42側(図9の上側)を支持基板21に固定する。図9(b)に示される例ではアノード電極46及び絶縁体47が設けられた半導体ウエハ40を支持基板21に固定するため、アノード電極46及び絶縁体47の上面に接着剤22を塗布する。
支持基板21、接着剤22は、それぞれ第1の実施の形態において用いられているものと同様のものである。
次に、図9(c)に示されるように、支持基板21に支持される基板41に下面から薄型化加工を施して薄くする。基板41の薄型化加工は、研削、ラッピング、CMPなどにより実施される。
上述のように、薄型化加工後の基板41の厚さは、十分な放熱性を得るために150μm以下であることが好ましい。また、薄型化加工時の破損を抑えるためには50μm以上であることが好ましく、100μm以上であることがより好ましい。
次に、図10(a)に示されるように、基板41の下面上にカソード電極48を形成し、カソード電極48の下面に導電性接着材24を用いて金属板23を接着し、支持金属層とする。
次に、図10(b)に示されるように、金属板23に支持された状態の半導体ウエハ40を支持基板21及び接着剤22から剥離する。
次に、図10(c)に示されるように、金属板23の下面にダイシングテープ25を貼り付ける。
次に、図11(a)に示されるように、半導体ウエハ40をダイシングにより個片化し、それぞれ金属板23を備えた複数のトレンチ型SBD4を得る。この工程において、半導体ウエハ40及び金属板23が、ダイシングブレードによりダイシングラインBに沿って切断される。ここで、金属板23により半導体ウエハ40の機械的強度が補われているため、ダイシングの際の半導体ウエハ10の破損を抑えることができる。
なお、図10(a)に示される工程において、金属板23としての複数の金属板を素子領域ごとに接着していた場合は、図11(a)に示されるダイシング工程において金属板23の切断は行われない。
次に、図11(b)に示されるように、トレンチ型SBD4の金属板23側をリードフレーム31に固定し、金属板23をリードフレーム31に電気的に接続する。また、上述のように、リードフレーム31の代わりに配線基板を用いてもよい。配線基板を用いる場合は、金属板23を配線基板の配線に電気的に接続する。その後、ボンディングワイヤー33の接続などを行い、半導体装置400を得る。
上述のように、縦型の半導体素子としてトレンチ型SBD4を用いる場合であっても、第1の実施の形態に係るSBD1を用いる場合と同様の方法により、放熱性の向上など、SBD1と同様の効果が得ることができる。このように、基板とエピタキシャル層を有する縦型の半導体素子であれば、素子の種類によらず、本発明の効果を得ることができる。
図12(a)は、第2の実施の形態に係るJFET6の垂直断面図である。JFET6は、基板61と、基板61上にエピタキシャル成長により形成されるエピタキシャル層62と、エピタキシャル層62の上面(基板61に接する面の反対側の面)に形成されるトレンチ63と、トレンチ63の内面を覆う絶縁膜64と、外側のトレンチ63の内面及びエピタキシャル層62の上面の外周部を覆う絶縁膜65と、その一部がトレンチ63に埋め込まれるゲート電極66と、ゲート電極66のトレンチ63に埋め込まれる部分を覆う絶縁体67と、エピタキシャル層62及び絶縁体67上に形成され、エピタキシャル層62とショットキー接触するソース電極68と、ゲート電極66の絶縁膜65上に露出する部分及びソース電極68の側面を覆う絶縁体69と、基板61の下面(エピタキシャル層62に接する面の反対側の面)上に形成され、基板61とオーミック接触するドレイン電極70と、ドレイン電極70の下面(基板61に接する面の反対側の面)上に接着された支持金属層としての金属板23と、を含む。
図12(b)は、JFET6を有する半導体装置600の垂直断面図である。半導体装置600は、リードフレーム31と、リードフレーム31にフェイスアップ実装されたJFET6とを備える。JFET6は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32によりリードフレーム31に固定されている。リードフレーム31及び導電性接着材32は、それぞれ第1の実施の形態において用いられているものと同様のものである。
縦型の半導体素子としてJFET6を用いる場合であっても、第1の実施の形態に係るSBD1を用いる場合と同様に、基板61を薄くして金属板23を用いることにより放熱性の向上などの効果が得ることができる。
〔第3の実施の形態〕
第3の実施の形態は、金属板の代わりにメッキ膜を支持金属層として用いる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
第3の実施の形態は、金属板の代わりにメッキ膜を支持金属層として用いる点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
(半導体素子の構造)
図13(a)は、第3の実施の形態に係るSBD1aの垂直断面図である。SBD1aは、基板11と、基板11上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11に接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、基板11の下面(エピタキシャル層12に接する面の反対側の面)上に形成され、基板11とオーミック接触するカソード電極16と、カソード電極16の下面(基板11に接する面の反対側の面)上に形成された支持金属層としてのメッキ膜81と、を含む。
図13(a)は、第3の実施の形態に係るSBD1aの垂直断面図である。SBD1aは、基板11と、基板11上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11に接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、基板11の下面(エピタキシャル層12に接する面の反対側の面)上に形成され、基板11とオーミック接触するカソード電極16と、カソード電極16の下面(基板11に接する面の反対側の面)上に形成された支持金属層としてのメッキ膜81と、を含む。
メッキ膜81は、Ni、Au、Cuなどの金属からなり、金属板23と同様に、基板11よりも熱伝導度が高い。メッキ膜81は、例えば、カソード電極16の表面に電解メッキ処理などを施すことにより形成される。メッキ膜81の厚さは、金属板23の厚さと同様に設定することができる。
SBD1aは、第1の実施の形態に係るSBD1と同様に、基板11に薄型化加工が施されているため、放熱性に優れる。また、基板11が薄くなることにより、SBD1aのオン抵抗が小さくなるという効果もある。
図13(b)は、SBD1aを有する半導体装置100aの垂直断面図である。半導体装置100aは、リードフレーム31と、リードフレーム31にフェイスアップ実装されたSBD1aとを備える。SBD1aは、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32によりリードフレーム31に固定されている。
SBD1aのメッキ膜81は、導電性接着材32を介してリードフレーム31に電気的に接続される。また、SBD1aのアノード電極13は、ボンディングワイヤー33を介してリードフレーム31の所定の部分(メッキ膜81が接続される部分とは絶縁された部分)に接続される。
基板11は加工により薄くされているため、熱源であるエピタキシャル層12とリードフレーム31の距離が近く、エピタキシャル層12で生じた熱をリードフレーム31へ効率よく逃がすことができる。
また、基板11とリードフレーム31の熱膨張率の違いに起因する基板11の剥離を抑制するため、メッキ膜81の熱膨張係数は、基板11の熱膨張係数とリードフレーム31の熱膨張係数との間にあることが好ましい。
上記の熱膨張係数の条件を満たすため、例えば、リードフレーム31が銅や銅系合金からなる場合は、メッキ膜81もCu−Mo合金などの銅系合金からなることが好ましい。
また、リードフレーム31の代わりに配線基板を用いてもよい。この場合は、SBD1aのメッキ膜81は、導電性接着材32を介して配線基板の配線に電気的に接続される。また、メッキ膜81の熱膨張係数は、基板11の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。SBD1aが基板11を含まない場合は、メッキ膜81の熱膨張係数がエピタキシャル層12の熱膨張係数と配線基板の基材の熱膨張係数との間にあることが好ましい。
以下に、本実施の形態に係るSBD1aの製造方法について、具体例を挙げて説明する。なお、SBD1aの製造方法は以下の例に限定されるものではない。
(半導体素子の製造方法)
図14(a)〜(c)、図15(a)、(b)は、第3の実施の形態に係るSBD1a及びSBD1aを有する半導体装置100aの製造工程の一例を表す垂直断面図である。
図14(a)〜(c)、図15(a)、(b)は、第3の実施の形態に係るSBD1a及びSBD1aを有する半導体装置100aの製造工程の一例を表す垂直断面図である。
まず、第1の実施の形態に係る半導体装置100の製造工程における、図4(a)〜図4(c)に示される基板11に薄型化加工を施すまでの工程を実施する。
次に、図14(a)に示されるように、基板11の下面上にカソード電極16を形成し、カソード電極16の下面に電解メッキなどのメッキ処理によりメッキ膜81を形成し、支持金属層とする。
なお、図14(a)に示される例では、メッキ膜81は連続した1枚の膜であり、後のダイシング工程において半導体ウエハ10とともに切断されるものであるが、この連続した1枚のメッキ膜を形成する代わりに、レジストマスクなどを用いるパターニングにより素子領域(ダイシングにより1つのSBD1aとなる領域)ごとに1枚ずつメッキ膜を形成してもよい。この場合、メッキ膜にパターンを形成するため、工程数は増えるが、ダイシング工程においてメッキ膜81を切断しないため、ブレードの目詰まりを抑えることができる。
次に、図14(b)に示されるように、メッキ膜81に支持された状態の半導体ウエハ10を支持基板21及び接着剤22から剥離する。
次に、図14(c)に示されるように、メッキ膜81の下面にダイシングテープ25を貼り付ける。
次に、図15(a)に示されるように、半導体ウエハ10をダイシングにより個片化し、それぞれメッキ膜81を備えた複数のSBD1aを得る。この工程において、半導体ウエハ10及びメッキ膜81が、ダイシングブレードによりダイシングラインAに沿って切断される。ここで、メッキ膜81により半導体ウエハ10の機械的強度が補われているため、ダイシングの際の半導体ウエハ10の破損を抑えることができる。
なお、図14(a)に示される工程において、パターニングによりメッキ膜81を素子領域ごとに形成していた場合は、図15(a)に示されるダイシング工程においてメッキ膜81の切断は行われない。
次に、図15(b)に示されるように、SBD1aのメッキ膜81側をリードフレーム31に固定し、メッキ膜81をリードフレーム31に電気的に接続する。また、上述のように、リードフレーム31の代わりに配線基板を用いてもよい。配線基板を用いる場合は、メッキ膜81を配線基板の配線に電気的に接続する。その後、ボンディングワイヤー33の接続などを行い、半導体装置100aを得る。
なお、本実施の形態のメッキ膜81を用いる方法は、SBD1以外の縦型半導体素子、例えば第2の実施の形態に係るトレンチ型SBD4、JFET6、にも適用することができる。
〔第4の実施の形態〕
第4の実施の形態では、基板に凹部を設けることにより、半導体ウエハの機械的強度の低下を抑えつつ半導体素子の放熱性を向上させている。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
第4の実施の形態では、基板に凹部を設けることにより、半導体ウエハの機械的強度の低下を抑えつつ半導体素子の放熱性を向上させている。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
(半導体素子の構造)
図16(a)は、第4の実施の形態に係るSBD1bの垂直断面図である。SBD1bは、下面(エピタキシャル層12に接する面の反対側の面)に凹部110を有する基板11aと、基板11a上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11aに接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、凹部110の内面を含む基板11aの下面上に形成され、基板11aとオーミック接触するカソード電極17と、カソード電極17の下面(基板11aに接する面の反対側の面)上に凹部110を埋め込むように形成された導電体層18と、を含む。
図16(a)は、第4の実施の形態に係るSBD1bの垂直断面図である。SBD1bは、下面(エピタキシャル層12に接する面の反対側の面)に凹部110を有する基板11aと、基板11a上にエピタキシャル成長により形成されるエピタキシャル層12と、エピタキシャル層12の上面(基板11aに接する面の反対側の面)上に形成され、エピタキシャル層12とショットキー接触するアノード電極13と、凹部110の内面を含む基板11aの下面上に形成され、基板11aとオーミック接触するカソード電極17と、カソード電極17の下面(基板11aに接する面の反対側の面)上に凹部110を埋め込むように形成された導電体層18と、を含む。
基板11aは、第1の実施の形態に係る基板11と同様に、Ga2O3系半導体からなり、n型ドーパントを含む。
基板11aの凹部110が設けられている部分は薄くなっているため、この薄い部分を通してエピタキシャル層12で生じた熱を導電体層18へ伝え、さらにリードフレーム又は配線基板へ逃がすことにより、効率的に放熱を行うことができる。一方で、基板11aの凹部110が設けられていない部分は厚いため、この厚い部分によって基板11aの機械的強度を保持することができる。また、基板11aの凹部110が設けられている部分が薄くなることにより、SBD1bのオン抵抗が小さくなるという効果もある。
基板11aの凹部が設けられている部分の厚さT1、すなわち凹部110の底と基板11aの距離は、エピタキシャル層12で生じた熱を基板11a側から効率的に逃がすため、例えば、150μm以下であることが好ましい。また、基板11aの凹部が設けられていない部分の厚さT2は、凹部110を形成する前の基板11aの厚さであり、例えば、200μm以上、700μm以下の範囲にある。
基板11aは、1つの凹部110を有していてもよく、複数の凹部110を有していてもよい。
導電体層18は、例えば、ナノ銀ペースト、Au−Sn低融点はんだなどの導電性ペーストから形成される。導電体層18の熱伝導度は、基板11の熱伝導度よりも高い。このため、導電体層18を介した放熱の効率の低下を抑えることができる。また、凹部110を導電体層18で埋め込むことにより、SBD1bの底面の凹凸を小さくしてリードフレーム31への接着を容易にすることができる。SBD1bのリードフレーム31への接着をより容易にするためには、導電体層18の底面の平坦性が高いことが好ましい。
図16(b)は、SBD1bを有する半導体装置100bの垂直断面図である。半導体装置100bは、リードフレーム31と、リードフレーム31にフェイスアップ実装されたSBD1bとを備える。SBD1bは、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32によりリードフレーム31に固定されている。
SBD1bの導電体層18は、導電性接着材32を介してリードフレーム31に電気的に接続される。また、SBD1bのアノード電極13は、ボンディングワイヤー33を介してリードフレーム31の所定の部分(導電体層18が接続される部分とは絶縁された部分)に接続される。
なお、導電体層18をリードフレーム31との接着材として用いる場合には、導電性接着材32は用いない。この場合、ペースト状態の導電体層18をリードフレーム31と接触させた後に導電体層18を硬化させる。
基板11aの凹部110が設けられた部分が薄いため、熱源であるエピタキシャル層12とリードフレーム31の距離が近く、エピタキシャル層12で生じた熱をリードフレーム31へ効率よく逃がすことができる。
また、リードフレーム31の代わりに配線基板を用いてもよい。この場合は、SBD1bの導電体層18は、配線基板の配線に電気的に接続される。
以下に、本実施の形態に係るSBD1bの製造方法について、具体例を挙げて説明する。なお、SBD1bの製造方法は以下の例に限定されるものではない。
(半導体素子の製造方法)
図17(a)〜(c)、図18(a)〜(c)、図19は、第4の実施の形態に係るSBD1b及びSBD1bを有する半導体装置100bの製造工程の一例を表す垂直断面図である。
図17(a)〜(c)、図18(a)〜(c)、図19は、第4の実施の形態に係るSBD1b及びSBD1bを有する半導体装置100bの製造工程の一例を表す垂直断面図である。
まず、第1の実施の形態に係る半導体装置100の製造工程における、図4(a)〜図4(b)に示される半導体ウエハ10のエピタキシャル層12側を支持基板21に固定するまでの工程を実施する。
次に、図17(a)に示されるように、ドライエッチングやウェットエッチングにより、基板11の下面に凹部110を形成する。このとき、フォトリソグラフィなどにより形成される凹部110のパターンに応じた形状を有するレジストマスクを用いる。
次に、図17(b)に示されるように、凹部110の内面を含む基板11の下面上にカソード電極17を形成する。
次に、図17(c)に示されるように、凹部110を埋め込むようにカソード電極17の下面上に導電体層18を形成する。導電体層18は、例えば、カソード電極17の下面上にナノ銀ペーストや、ナノ銅ペースト、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材を塗布し、熱を加えて硬化させることにより形成する。導電体層18の底面の平坦性を高めるためには、凹部110が上方を向くように支持基板21に固定された試料を反転させて、ディスペンサーにより液状の上記導電性接着材を凹部110内に供給し、加熱により硬化させることが好ましい。
次に、図18(a)に示されるように、半導体ウエハ10を支持基板21及び接着剤22から剥離する。
次に、図18(b)に示されるように、導電体層18の下面にダイシングテープ25を貼り付ける。
次に、図18(c)に示されるように、半導体ウエハ10をダイシングにより個片化し、それぞれ導電体層18を備えた複数のSBD1bを得る。この工程において、半導体ウエハ10及び導電体層18が、ダイシングブレードによりダイシングラインAに沿って切断される。ここで、厚みのある基板11aの凹部110が形成されていない部分により半導体ウエハ10の機械的強度が保たれているため、ダイシングの際の半導体ウエハ10の破損を抑えることができる。
次に、図19に示されるように、導電性接着材32を用いてSBD1bの導電体層18側をリードフレーム31に固定し、導電体層18をリードフレーム31に電気的に接続する。導電性接着材32を用いない場合は、導電体層18をリードフレーム31と接触させた後に導電体層18を硬化させる。また、上述のように、リードフレーム31の代わりに配線基板を用いてもよい。配線基板を用いる場合は、導電体層18を配線基板の配線に電気的に接続する。その後、ボンディングワイヤー33の接続などを行い、半導体装置100bを得る。
なお、本実施の形態の基板に凹部を設ける方法は、SBD1b以外の縦型半導体素子、例えば第2の実施の形態に係るトレンチ型SBD4、JFET6、にも適用することができる。
〔第5の実施の形態〕
第5の実施の形態では、基板11aの凹部に対応する凸部をリードフレーム31aに設ける点において、第4の実施の形態と異なる。なお、第4の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
第5の実施の形態では、基板11aの凹部に対応する凸部をリードフレーム31aに設ける点において、第4の実施の形態と異なる。なお、第4の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
(半導体素子の構造)
図20(a)は、第5の実施の形態に係るSBD1cの垂直断面図である。SBD1cは、導電体層18を有しない点において、第4の実施の形態に係るSBD1bと異なる。
図20(a)は、第5の実施の形態に係るSBD1cの垂直断面図である。SBD1cは、導電体層18を有しない点において、第4の実施の形態に係るSBD1bと異なる。
図20(b)は、SBD1cを有する半導体装置100cの垂直断面図である。半導体装置100cは、基板11aの凹部110に対応する凸部310を有するリードフレーム31aと、リードフレーム31aにフェイスアップ実装されたSBD1cとを備える。
SBD1cは、前記凸部が前記凹部に挿入されるように、リードフレーム31aに固定されている。また、カソード電極17は、ナノ銀ペーストや、はんだ(例えばAu−Sn低融点はんだ)などの導電性接着材32aによりリードフレーム31aの凸部310に接着されている。
SBD1cのカソード電極17は、導電性接着材32aを介してリードフレーム31aに電気的に接続される。また、SBD1cのアノード電極13は、ボンディングワイヤー33を介してリードフレーム31aの所定の部分(カソード電極17が接続される部分とは絶縁された部分)に接続される。
SBD1cにおいては、基板11aの凹部110が設けられた部分が薄く、また、リードフレーム31aの凸部310が凹部110に挿入されているため、熱源であるエピタキシャル層12とリードフレーム31aの距離が近く、エピタキシャル層12で生じた熱をリードフレーム31aへ効率よく逃がすことができる。
以下に、本実施の形態に係るSBD1cの製造方法について、具体例を挙げて説明する。なお、SBD1cの製造方法は以下の例に限定されるものではない。
(半導体素子の製造方法)
図21(a)〜(c)、図22は、第5の実施の形態に係るSBD1c及びSBD1cを有する半導体装置100cの製造工程の一例を表す垂直断面図である。
図21(a)〜(c)、図22は、第5の実施の形態に係るSBD1c及びSBD1cを有する半導体装置100cの製造工程の一例を表す垂直断面図である。
まず、第4の実施の形態に係る半導体装置100bの製造工程における、図17(a)〜図17(b)に示されるカソード電極17を形成するまでの工程を実施する。
次に、図21(a)に示されるように、半導体ウエハ10を支持基板21及び接着剤22から剥離する。
次に、図21(b)に示されるように、凹部110の外側のカソード電極17の下面にダイシングテープ25を貼り付ける。
次に、図21(c)に示されるように、半導体ウエハ10をダイシングにより個片化し、複数のSBD1cを得る。この工程において、半導体ウエハ10が、ダイシングブレードによりダイシングラインAに沿って切断される。ここで、厚みのある基板11aの凹部110が形成されていない部分により半導体ウエハ10の機械的強度が保たれているため、ダイシングの際の半導体ウエハ10の破損を抑えることができる。
次に、図22に示されるように、導電性接着材32bを用いて、凸部310が凹部110に挿入されるようにSBD1cをリードフレーム31aに固定し、カソード電極17をリードフレーム31aに電気的に接続する。その後、ボンディングワイヤー33の接続などを行い、半導体装置100cを得る。
なお、本実施の形態の基板に凹部を設けて凸部を有するリードフレームに固定する方法は、SBD1c以外の縦型半導体素子、例えば第2の実施の形態に係るトレンチ型SBD4、JFET6、にも適用することができる。
〔第6の実施の形態〕
第6の実施の形態では、半導体素子をフェイスダウン実装する点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
第6の実施の形態では、半導体素子をフェイスダウン実装する点において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
(半導体素子の構造)
図23は、第6の実施の形態に係る半導体装置200aの垂直断面図である。半導体装置200aは、リードフレーム31と、リードフレーム31上にフェイスダウン実装されたSBD1とを備える。SBD1は、導電性接着材32によりリードフレーム31に固定され、かつ、電気的に接続されている。
図23は、第6の実施の形態に係る半導体装置200aの垂直断面図である。半導体装置200aは、リードフレーム31と、リードフレーム31上にフェイスダウン実装されたSBD1とを備える。SBD1は、導電性接着材32によりリードフレーム31に固定され、かつ、電気的に接続されている。
半導体装置200aは、SBD1がフェイスダウン実装されている点において、第1の実施の形態に係る半導体装置100と異なる。半導体装置200aにおいては、上側にある金属板23にボンディングワイヤー33が接続されている。
半導体装置200aにおいては、SBD1をフェイスダウン実装して、エピタキシャル層12で生じた熱を基板11を介さずにリードフレーム31へ逃がすことができる。一方、基板11が薄型化されているため、エピタキシャル層12で生じた熱を基板11を介してボンディングワイヤー33などから逃がすこともできる。
また、半導体装置200aにおいては、SBD1のアノード電極13にフィールドプレート部130を設けることにより、特に電界の集中しやすいアノード電極13の端部周辺の電界を分散させて、耐圧の低下を抑えることができる。しかしながら、SBD1に逆バイアス電圧を印加したときには、エピタキシャル層12の下方に位置するリードフレーム31から生じる電界によりエピタキシャル層12の表面に電荷が集まり(電界効果)、エピタキシャル層12とリードフレーム31との距離が近すぎると、SBD1の耐圧に影響を及ぼすほどエピタキシャル層12の表面の電界強度が高くなる。
このため、エピタキシャル層12の外周部120とリードフレーム31との距離D1を3μm以上として、電界効果によるSBD1の耐圧の低下を抑えることが好ましい。
図24(a)、(b)は、第6の実施の形態に係る半導体装置200bの垂直断面図である。半導体装置200bは、半導体装置200aと同様に、リードフレーム31と、リードフレーム31上にフェイスダウン実装されたSBD1とを備える。
半導体装置200bにおけるリードフレーム31は、その表面に凸部311を有し、SBD1がリードフレーム31の凸部311上に乗り上げるように実装されている。そして、エピタキシャル層12のフィールドプレート部130の外側に位置する外周部120が、リードフレーム31の凸部311が設けられていない部分である平坦部312の直上に位置する。これによって、外周部120と導電性接着材32やリードフレーム31との距離を大きくして、電界効果によるSBD1の耐圧の低下を抑えることができる。
ここで、図24(a)に示されるように、外周部120の直下の平坦部312上に導電性接着材32が存在する場合の、外周部120とその直下に位置する導電性接着材32との間隔をD2とし、図24(b)に示されるように、外周部120の直下に導電性接着材32が存在しない場合の、外周部120と平坦部312との間隔をD3とする。電界効果によるSBD1の耐圧の低下をより効果的に抑えるためには、これらの間隔D2と間隔D3は、いずれも3μm以上であることが好ましい。
リードフレーム31の凸部311は、プレス加工により形成されてもよい。この場合、リードフレーム31は、凸部311の裏側に凹部を有する。
また、図24(a)、(b)に示される例では、リードフレーム31の凸部311と平坦部312が一体であるが、凸部311と同様の形状を有する導電体をリードフレーム31の平坦部312に導電性接着材により接着し、凸部としてもよい。
また、半導体装置200a及び半導体装置200bにおいて、SBD1の代わりにSBD1a、SBD1b、SBD1c、トレンチ型SBD4、JFET6などの他の半導体素子を用いてもよい。
(実施の形態の効果)
上記第1〜6の実施の形態によれば、熱伝導度の高いGa2O3系半導体からなる基板を薄くする、又は凹部の形成により一部を薄くすることにより、SBDなどの縦型半導体素子の放熱性を向上させることができる。また、金属板の接着、メッキ膜の形成、又は凹部の周囲に厚肉部を残すことにより、基板の薄型化などによる機械的強度の低下を抑え、ダイシングの際の半導体ウエハの破損を抑えることができる。
上記第1〜6の実施の形態によれば、熱伝導度の高いGa2O3系半導体からなる基板を薄くする、又は凹部の形成により一部を薄くすることにより、SBDなどの縦型半導体素子の放熱性を向上させることができる。また、金属板の接着、メッキ膜の形成、又は凹部の周囲に厚肉部を残すことにより、基板の薄型化などによる機械的強度の低下を抑え、ダイシングの際の半導体ウエハの破損を抑えることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、縦型の半導体素子として、縦型のMOSFETやMISFETなどの他の半導体素子を用いる場合であっても、上記第1〜5の実施の形態に係るSBDなどを用いる場合と同様の方法により、同様の効果を得ることができる。また、各実施の形態において、ボンディングワイヤー33の代わりにCuなどからなるクリップやAlなどからなるリボンを用いることができる。
また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
1、1a、1b、1c…SBD、 4…トレンチ型SBD、 6…JFET、 11、11a、41、61…基板、 110…凹部、 12、42、62…エピタキシャル層、 13、46…アノード電極、 16、17、48…カソード電極、 21…支持基板、 23…金属板、 31、31a…リードフレーム、 310…凸部、 68…ソース電極、 70…ドレイン電極、 81…メッキ膜、100、100a、100b、100c、400、800…半導体装置
Claims (13)
- Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、
前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、
前記支持基板に固定された前記半導体ウエハの前記基板を薄くする工程と、
前記基板を薄くする工程の後、前記基板の下面上に電極を形成する工程と、
前記半導体ウエハの前記電極の下面上に支持金属層を接着又は形成する工程と、
前記半導体ウエハをダイシングにより個片化し、それぞれ前記支持金属層を備えた複数の半導体素子を得る工程と、
を含み、
前記支持金属層の熱伝導度が前記基板の熱伝導度よりも高い、
半導体素子の製造方法。 - 前記支持金属層を接着又は形成する工程において、前記支持金属層としての金属板を導電性接着材により前記電極に接着する、又は前記支持金属層としてのメッキ膜を前記電極上にメッキ処理により形成する、
請求項1に記載の半導体素子の製造方法。 - 前記支持金属層が、ダイシングラインに沿って設けられた前記支持金属層の厚さ方向に貫通する複数の貫通孔又は窪みを有する金属板であり、
前記半導体ウエハをダイシングにより個片化する工程において、前記支持金属層が前記ダイシングラインに沿って切断される、
請求項1又は2に記載の半導体素子の製造方法。 - Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、
前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、
前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、
前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、
前記凹部に埋め込むように前記電極の下面に導電体層を形成する工程と、
前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、
を含み、
前記導電体層の熱伝導度が前記基板の熱伝導度よりも高い、
半導体素子の製造方法。 - 請求項1〜3のいずれか1項に記載の半導体素子の製造方法に含まれる各工程と、
前記半導体素子の前記支持金属層側をリードフレーム又は配線基板に固定し、前記支持金属層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、
を含み、
前記支持金属層の熱膨張係数が前記基板の熱膨張係数と前記リードフレーム又は前記配線基板の基材の熱膨張係数との間にある、
半導体装置の製造方法。 - 請求項4に記載の半導体素子の製造方法に含まれる各工程と、
前記半導体素子の前記導電体層側をリードフレーム又は配線基板に固定し、前記導電体層を前記リードフレーム又は前記配線基板の配線に電気的に接続する工程と、
を含む、半導体装置の製造方法。 - Ga2O3系半導体からなる基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層を有する半導体ウエハを用意する工程と、
前記半導体ウエハの前記エピタキシャル層側を支持基板に固定する工程と、
前記支持基板に固定された前記半導体ウエハの前記基板の下面に凹部を形成する工程と、
前記凹部の内面を含む前記基板の下面上に電極を形成する工程と、
前記半導体ウエハをダイシングにより個片化し、複数の半導体素子を得る工程と、
前記基板の前記凹部に対応する凸部を有するリードフレームに、前記凸部が前記凹部に挿入されるように前記半導体素子を固定し、前記電極を前記リードフレームに電気的に接続する工程と、
を含む、半導体装置の製造方法。 - Ga2O3系半導体からなる、250μm以下の厚さを有する基板と、
前記基板上のGa2O3系半導体からなるエピタキシャル層と、
前記エピタキシャル層の上面上の第1の電極と、
前記基板の下面上の第2の電極と、
前記第2の電極の下面上の、前記基板の熱伝導度よりも高い熱伝導度を有する支持金属層と、
を備えた、半導体素子。 - 前記支持金属層が、前記電極に導電性接着材により接着された金属板又は前記電極上に形成されたメッキ膜である、
請求項8に記載の半導体素子。 - Ga2O3系半導体からなる、下面に凹部を有する基板と、
前記基板上のGa2O3系半導体からなるエピタキシャル層と、
前記エピタキシャル層の上面上の第1の電極と、
前記基板の下面上の第2の電極と、
前記凹部に埋め込むように前記第2の電極の下面上に設けられた、前記基板の熱伝導度よりも高い熱伝導度を有する導電体層と、
を備えた、半導体素子。 - 請求項8又は9に記載の半導体素子と、
前記半導体素子が実装されたリードフレーム又は配線基板と、
を備え、
前記半導体素子の前記支持金属層側が前記リードフレーム又は前記配線基板に固定され、前記支持金属層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、
半導体装置。 - 請求項10に記載の半導体素子と、
前記半導体素子が実装されたリードフレーム又は配線基板と、
を備え、
前記半導体素子の前記導電体層側が前記リードフレーム又は前記配線基板に固定され、前記導電体層が前記リードフレーム又は前記配線基板の配線に電気的に接続された、
半導体装置。 - Ga2O3系半導体からなる、下面に凹部を有する基板と、前記基板上のGa2O3系半導体からなるエピタキシャル層と、前記エピタキシャル層の上面上の第1の電極と、前記基板の下面上の第2の電極と、を備えた半導体素子と、
前記半導体素子が実装された、前記基板の前記凹部に対応する凸部を有するリードフレームと、
を備え、
前記凸部が前記凹部に挿入されるように、前記半導体素子が前記リードフレームに固定され、前記第2の電極が前記リードフレームに電気的に接続された、
半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019236008A JP2021106191A (ja) | 2019-12-26 | 2019-12-26 | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 |
EP20905195.2A EP4084043A4 (en) | 2019-12-26 | 2020-12-21 | SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING A SEMICONDUCTOR ELEMENT, SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT |
US17/788,914 US20230030874A1 (en) | 2019-12-26 | 2020-12-21 | Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device |
CN202080090313.4A CN114868231A (zh) | 2019-12-26 | 2020-12-21 | 半导体元件及其制造方法、以及半导体装置及其制造方法 |
PCT/JP2020/047653 WO2021132145A1 (ja) | 2019-12-26 | 2020-12-21 | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019236008A JP2021106191A (ja) | 2019-12-26 | 2019-12-26 | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021106191A true JP2021106191A (ja) | 2021-07-26 |
Family
ID=76574701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019236008A Pending JP2021106191A (ja) | 2019-12-26 | 2019-12-26 | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230030874A1 (ja) |
EP (1) | EP4084043A4 (ja) |
JP (1) | JP2021106191A (ja) |
CN (1) | CN114868231A (ja) |
WO (1) | WO2021132145A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022210860A1 (de) | 2022-10-14 | 2024-04-25 | Robert Bosch Gesellschaft mit beschränkter Haftung | Galliumoxidhalbleiterbauelement mit verbesserter Wärmeleitung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346320B2 (ja) * | 1999-02-03 | 2002-11-18 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
JP2011018792A (ja) * | 2009-07-09 | 2011-01-27 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US7998836B1 (en) * | 2010-10-27 | 2011-08-16 | Sumitomo Electric Industries, Ltd. | Method for fabricating gallium nitride based semiconductor electronic device |
JP2013016580A (ja) * | 2011-07-01 | 2013-01-24 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2013065230A1 (ja) * | 2011-11-04 | 2013-05-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2016031953A (ja) * | 2014-07-25 | 2016-03-07 | 株式会社タムラ製作所 | 半導体素子及びその製造方法、半導体基板、並びに結晶積層構造体 |
JP6812758B2 (ja) * | 2016-11-09 | 2021-01-13 | Tdk株式会社 | ショットキーバリアダイオード及びこれを備える電子回路 |
JP2019012836A (ja) | 2018-09-05 | 2019-01-24 | 株式会社タムラ製作所 | 半導体素子 |
-
2019
- 2019-12-26 JP JP2019236008A patent/JP2021106191A/ja active Pending
-
2020
- 2020-12-21 WO PCT/JP2020/047653 patent/WO2021132145A1/ja unknown
- 2020-12-21 CN CN202080090313.4A patent/CN114868231A/zh active Pending
- 2020-12-21 EP EP20905195.2A patent/EP4084043A4/en active Pending
- 2020-12-21 US US17/788,914 patent/US20230030874A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102022210860A1 (de) | 2022-10-14 | 2024-04-25 | Robert Bosch Gesellschaft mit beschränkter Haftung | Galliumoxidhalbleiterbauelement mit verbesserter Wärmeleitung |
Also Published As
Publication number | Publication date |
---|---|
WO2021132145A1 (ja) | 2021-07-01 |
US20230030874A1 (en) | 2023-02-02 |
CN114868231A (zh) | 2022-08-05 |
EP4084043A4 (en) | 2024-01-03 |
EP4084043A1 (en) | 2022-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10020226B2 (en) | Method for forming a semiconductor device and a semiconductor device | |
CN108538711B (zh) | 用于使用工程化衬底的氮化镓电子器件的方法和*** | |
US8487341B2 (en) | Semiconductor device having a plurality of bonding layers | |
US10134636B2 (en) | Methods for producing semiconductor devices | |
US11139375B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
US11990520B2 (en) | Method of manufacturing a semiconductor device having frame structures laterally surrounding backside metal structures | |
TW201230149A (en) | Semiconductor device and its fabricating method | |
JP2004022878A (ja) | 半導体装置およびその製造方法 | |
US11164953B2 (en) | Semiconductor device | |
JP7190245B2 (ja) | 垂直窒化ガリウムショットキーダイオード | |
US20150200265A1 (en) | Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device | |
KR101841631B1 (ko) | 고전자이동도 트랜지스터 및 그의 제조방법 | |
JP2007036010A (ja) | ショットキーバリアダイオード装置及びその製造方法 | |
JP5564799B2 (ja) | 窒化ガリウム系半導体電子デバイスを作製する方法 | |
WO2021132145A1 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP6794896B2 (ja) | 酸化ガリウム半導体装置の製造方法 | |
JP2014175335A (ja) | 複合積層基板およびiii族窒化物半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20221219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240415 |