JP2021090080A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2021090080A JP2021090080A JP2021041022A JP2021041022A JP2021090080A JP 2021090080 A JP2021090080 A JP 2021090080A JP 2021041022 A JP2021041022 A JP 2021041022A JP 2021041022 A JP2021041022 A JP 2021041022A JP 2021090080 A JP2021090080 A JP 2021090080A
- Authority
- JP
- Japan
- Prior art keywords
- surface electrode
- gate
- semiconductor device
- gate interlayer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本開示は、半導体装置の製造方法に関する。 The present disclosure relates to a method for manufacturing a semiconductor device.
ゲート構造を有する半導体装置では、ゲート構造を覆うように半導体基板上に層間絶縁膜が形成される。層間絶縁膜による段差を解消するための構造として、層間絶縁膜間に、層間絶縁膜と同程度の高さのタングステン電極を形成する構造(以下、「プラグ構造」と称する)がある。プラグ構造により、層間絶縁膜の上部に形成する表面電極の平坦性が確保され、半導体装置の信頼性が向上する。 In a semiconductor device having a gate structure, an interlayer insulating film is formed on the semiconductor substrate so as to cover the gate structure. As a structure for eliminating the step due to the interlayer insulating film, there is a structure (hereinafter, referred to as "plug structure") in which a tungsten electrode having a height similar to that of the interlayer insulating film is formed between the interlayer insulating films. The plug structure ensures the flatness of the surface electrodes formed on the interlayer insulating film and improves the reliability of the semiconductor device.
なお、他にも従来、トレンチゲート電極を有する半導体装置の表面電極を平坦化するために、種々の構造が提案されている(例えば特許文献1、2)。
In addition, various structures have been conventionally proposed for flattening the surface electrode of a semiconductor device having a trench gate electrode (for example,
特許文献1の方法では、層間絶縁膜の開口部がトレンチゲートの真上に達するため、層間絶縁膜を厚くする必要がある他、層間絶縁膜の開口部のテーパー角を厳密に管理する必要があった。また、表面電極の平坦度が不十分であるという問題があった。
In the method of
また、特許文献2の方法では、表面電極の段差を解消するために、成膜工程、リフロー、およびエッチング工程を複数回繰り返す必要があり、工程数が増加するという問題があった。
Further, in the method of
また、プラグ構造を採用する場合には、バリアメタルおよびタングステンプラグの形成工程を追加する必要があり、工程数が増加するという問題があった。 Further, when adopting a plug structure, it is necessary to add a step of forming a barrier metal and a tungsten plug, which causes a problem that the number of steps increases.
本開示は上記問題点を解消するためになされたものであり、ゲート構造を有する半導体装置において、工程数を増やすことなく表面電極の平坦性を高めることを目的とする。 The present disclosure has been made to solve the above problems, and an object of the present disclosure is to improve the flatness of surface electrodes without increasing the number of steps in a semiconductor device having a gate structure.
本開示の半導体装置の製造方法は、半導体基板の第1主面に複数のゲート構造を離散的に形成し、半導体基板の複数のゲート構造を覆う複数のゲート層間膜を離散的に形成し、複数のゲート層間膜よりも薄い第1表面電極を、複数のゲート層間膜間の半導体基板の第1主面上および複数のゲート層間膜上に形成し、第2表面電極を、めっき処理により第1表面電極の上面上に形成する。 In the method for manufacturing a semiconductor device of the present disclosure, a plurality of gate structures are discretely formed on a first main surface of a semiconductor substrate, and a plurality of gate interlayer films covering the plurality of gate structures of the semiconductor substrate are discretely formed. A first surface electrode thinner than the plurality of gate interlayer films is formed on the first main surface of the semiconductor substrate between the plurality of gate interlayer films and on the plurality of gate interlayer films, and the second surface electrode is plated. 1 Formed on the upper surface of the surface electrode.
本開示の半導体装置の製造方法によれば、第1表面電極の平坦化処理を省略するため、工程数を少なくすることができる。そして、第2表面電極の上面の段差の高さを、ゲート層間膜の厚み以下に抑えることができるため、ゲート層間膜の厚みに応じて表面電極を平坦化することが可能である。 According to the method for manufacturing a semiconductor device of the present disclosure, the number of steps can be reduced because the flattening process of the first surface electrode is omitted. Since the height of the step on the upper surface of the second surface electrode can be suppressed to be equal to or less than the thickness of the gate interlayer film, the surface electrode can be flattened according to the thickness of the gate interlayer film.
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。 The purposes, features, aspects, and advantages of the present disclosure will be made clear by the following detailed description and accompanying drawings.
<A.実施の形態1>
<A−1.構成>
図1は、実施の形態1の半導体装置101の構成図である。半導体装置101は、半導体基板1、ゲート絶縁膜3、ゲート電極4、ゲート層間膜5、第1表面電極6、第2表面電極7および第3表面電極8を備えている。すなわち、半導体装置101の表面電極は、第1表面電極6、第2表面電極7および第3表面電極8の3層構造である。
<A.
<A-1. Configuration>
FIG. 1 is a configuration diagram of the
半導体基板1の第1主面1Aには複数のトレンチ2(図2参照)が形成される。各トレンチ2の内壁表面にはゲート絶縁膜3が形成される。さらに、ゲート絶縁膜3が形成された各トレンチ2の内部にはゲート電極4が形成される。本明細書では、ゲート絶縁膜3とゲート電極4を合せて「ゲート構造」と称する。
A plurality of trenches 2 (see FIG. 2) are formed on the first
半導体基板1の第1主面1A上には、ゲート電極4を覆うゲート層間膜5が形成される。ゲート層間膜5は、各ゲート電極4に対応して半導体基板1の第1主面1A上に離散的に複数設けられる。従って、ゲート層間膜5の上面は半導体基板1の第1主面1Aとの間に段差を形成する。
A
ゲート層間膜5間の半導体基板1の第1主面1A上とゲート層間膜5上には、第1表面電極6が形成される。第1表面電極6の材料は、Alを含むAl系であり、例えばAlSiである。
The
第1表面電極6の上面上には第2表面電極7が形成される。第2表面電極7の材料は、Niを含みNi系であり、例えばNiPである。第2表面電極7は、めっき処理により形成される。
A
第2表面電極7の上面上には第3表面電極8が形成される。第3表面電極8の材料は、Auである。
A third surface electrode 8 is formed on the upper surface of the
<A−2.製造方法>
半導体装置101の製造方法を説明する。まず、図2に示すように、半導体基板1の第1主面1Aに複数のトレンチ2を形成する。その後、各トレンチ2の内壁表面、すなわち側面と底面にゲート絶縁膜3を形成する。さらに、図3に示すように、各トレンチ2の内部にゲート電極4を形成する。こうして、半導体基板1に複数のゲート構造が形成される。
<A-2. Manufacturing method>
A method of manufacturing the
次に、図4に示すように、半導体基板1の第1主面1A上にゲート電極4を覆うゲート層間膜5を形成する。ゲート層間膜5は、半導体基板1の第1主面1A上の全面に形成されるのではなく、複数のゲート電極4に対応して離散的に複数形成される。
Next, as shown in FIG. 4, a
次に、半導体基板1の第1主面1Aに向けて既知のロングスロースパッタ(LTS:Long Throw Sputtering)を行い、図5に示すように、ゲート層間膜5上およびゲート層間膜5間にゲート層間膜5以上の厚さの第1表面電極6を形成する。LTSとは、ターゲットとウェハ間の距離を、一般的なスパッタよりも長くとるスパッタである。ターゲットとウェハ間の距離を、一般的なスパッタで例えば54mmとすると、LTSではその倍以上の例えば170mmである。また、LTSでは、スパッタリング放電圧力を一般的なスパッタよりも低圧にする。スパッタリング放電圧力を、一般的なスパッタで例えば0.26Paとすると、LTSではその半分以下の例えば0.06Paである。ここでLTSが用いられるのは、ゲート層間膜5間に確実に第1表面電極6を形成するためである。LTSによれば、半導体基板1へ到達するスパッタ粒子の運動方向を、第1主面1Aと垂直な方向に近づけることが可能であるため、ゲート層間膜5上だけでなくゲート層間膜5間にも確実に第1表面電極6を形成することができる。
Next, a known Long Throw Sputtering (LTS) is performed toward the first
その後、ゲート層間膜5上の第1表面電極6を選択的に除去する。その方法として、フォトリソグラフィを用いたドライエッチングがある。上述のスパッタにより第1表面電極6を形成する場合、第1表面電極6の上面には、ゲート層間膜5の上面と半導体基板1の第1主面1Aの段差を反映して、ゲート層間膜5上の部分とゲート層間膜5間の部分との間に段差が生じている。図6に示すように、第1表面電極6の上面の段差の凹部にレジストなどの保護材9を選択的に形成し、保護材9が形成されていない第1表面電極6の上面の段差の凸部をドライエッチングにより選択的に除去することにより、第1表面電極6の上面を平坦化する。
After that, the
とりわけ、第1表面電極6の形成をLTSで行った場合、一般的なスパッタに比べて第1表面電極6の上面に段差が顕著に表れる。従って、凹部への保護材9の形成を高精度に行うことができ、その結果として第1表面電極6の平坦化を高精度に行うことができる。
In particular, when the
次に、めっき処理によりNiを含むNi系の第2表面電極7を第1表面電極6上に形成する。最後に、めっき処理によりAuからなる第3表面電極8を第2表面電極7上に形成する。こうして、図1に示した半導体装置101が得られる。
Next, a Ni-based
<A−3.効果>
以上に説明したように、半導体装置101の製造方法は、半導体基板1の第1主面1Aに複数のゲート構造を離散的に形成し、半導体基板1の複数のゲート構造を覆う複数のゲート層間膜5を離散的に形成し、ゲート層間膜5より厚い第1表面電極6を、スパッタにより複数のゲート層間膜5間の半導体基板1の第1主面1A上および複数のゲート層間膜5上に形成し、ゲート層間膜5と半導体基板1の第1主面1Aとの段差に起因して生じた第1表面電極6の凹部および凸部のうち凸部を、フォトリソグラフィを用いたドライエッチングにより除去することにより、第1表面電極6の上面を平坦化する。このように、1回のスパッタと1回のドライエッチングにより、第1表面電極6の上面を平坦化することができる。また、プラグ構造を採用しないため、タングステンプラグとバリアメタルを形成する工程は不要である。従って、少ない工程数で、表面電極の平坦化が可能となる。
<A-3. Effect>
As described above, in the method of manufacturing the
上記の説明では、第1表面電極6の材料をAl系とした。Alは加工が容易かつ電気抵抗が小さいため第1表面電極6の材料に適している。しかし、第1表面電極6の材料はNiであっても良い。第1表面電極6の材料がAl系である場合、第2表面電極7を形成する際のめっき処理において、第1表面電極6が含むAlをNiに置換する処理が必要であった。しかし、第1表面電極6の材料をNiとすることにより、上記の置換処理が不要となり、工程数の削減が実現する。
In the above description, the material of the
また、第1表面電極6の材料をCuとし、第2表面電極7の材料をCuを含むCu系としても良い。この場合も、第2表面電極7を形成する際のめっき処理において、上記の置換処理が不要となるため、工程数の削減が実現する。さらに、CuはAlより電気抵抗が小さいため、オン抵抗をさらに低減することができる。
Further, the material of the
<B.実施の形態2>
<B−1.構成>
図7は、実施の形態1の半導体装置102の構成図である。半導体装置102は、半導体基板1、ゲート絶縁膜3、ゲート電極4、ゲート層間膜5、第1表面電極6、第2表面電極7、および第3表面電極8を備えている。
<
<B-1. Configuration>
FIG. 7 is a configuration diagram of the
半導体装置102において、第1表面電極6の構成が半導体装置101と異なる。第1表面電極6は、半導体装置101ではゲート層間膜5よりも厚く形成されたが、半導体装置102ではゲート層間膜5よりも薄く形成される。
In the
<B−2.製造方法>
半導体装置102の製造方法を説明する。半導体装置102の製造方法において、ゲート層間膜5の形成工程までは実施の形態1と同様である。図8に示すように、ゲート層間膜5上とゲート層間膜5間に第1表面電極6を形成する。実施の形態1とは異なり、第1表面電極6はゲート層間膜5よりも薄く形成する。第1表面電極6の形成方法として、例えばスパッタを用いることができる。とりわけ、ロングスロースパッタによれば、ゲート層間膜5上だけでなくゲート層間膜5間にも確実に第1表面電極6を形成することができる。第1表面電極6をゲート層間膜5よりも薄く形成するのは、実施の形態2では第1表面電極6の平坦化処理を行わないためである。
<B-2. Manufacturing method>
A method of manufacturing the
次に、めっき処理によりNiを含むNi系の第2表面電極7を第1表面電極6上に形成する。このとき、第1表面電極6の上面には、ゲート層間膜5と半導体基板1の第1主面1Aとの段差を反映した段差が形成されている。しかし、めっき処理による置換反応を利用することで、第1表面電極6の表面から均一な膜厚で第2表面電極7を成膜することができるため、ゲート層間膜5間の第1表面電極6上にも第2表面電極7を形成することが可能である。また、第1表面電極6の表面から均一な膜厚で第2表面電極7を形成するため、第2表面電極7の上面の段差は第1表面電極6の上面の段差より大きくならない。すなわち、図7に示すように、ゲート層間膜5の上方における第2表面電極7の上面から半導体基板1の第1主面1Aまでの距離をaとし、ゲート層間膜5間の上方における第2表面電極7の上面から半導体基板1の第1主面1Aまでの距離をbとすると、「(a−b)≦ゲート層間膜5の厚み」となる。例えば、ゲート層間膜5の厚みが2μm以下であれば、第2表面電極7上の段差の高さは2μm以下となり、十分な平坦性が得られる。なお、めっきは等方的に成長することから、ゲート層間膜5間に第2表面電極7を埋め込むためには、ゲート層間膜5の上方における第2表面電極7の上面から第1表面電極6までの距離dがゲート層間膜5間距離cの1/2以上である必要がある。また、dを大きくするほど、第2表面電極7の上面の段差が平坦度を増してゆくため、dは1.5μm以上であることが望ましい。
Next, a Ni-based
最後に、めっき処理によりAuからなる第3表面電極8を第2表面電極7上に形成する。こうして、図7に示した半導体装置101が得られる。
Finally, a third surface electrode 8 made of Au is formed on the
<B−3.効果>
実施の形態2の半導体装置102の製造方法は、半導体基板1の第1主面1Aに複数のゲート構造を離散的に形成し、半導体基板1の複数のゲート構造を覆う複数のゲート層間膜5を離散的に形成し、複数のゲート層間膜5よりも薄い第1表面電極6を、複数のゲート層間膜5間の半導体基板1の第1主面1A上および複数のゲート層間膜5上に形成し、第2表面電極7を、めっき処理により第1表面電極6の上面上に形成する。この製造方法によれば、第1表面電極6の平坦化処理を省略することができる。そして、第1表面電極6をゲート層間膜5よりも厚く形成する必要がなく、第1表面電極6の薄膜化が可能である。
<B-3. Effect>
In the method of manufacturing the
なお、実施の形態1と同様、第1表面電極6の材料はAl系でもNi系でも良い。また、第1表面電極6の材料をCuとし、第2表面電極7の材料をCu系としても良い。それぞれの材料の利点は、実施の形態1で説明したとおりである。
As in the first embodiment, the material of the
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記した説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。 It is possible to freely combine each embodiment, and to appropriately modify or omit each embodiment. The above description is exemplary in all embodiments. It is understood that innumerable variations not illustrated can be assumed.
1 半導体基板、1A 第1主面、2 トレンチ、3 ゲート絶縁膜、4 ゲート電極、5 ゲート層間膜、6 第1表面電極、7 第2表面電極、8 第3表面電極、9 保護材、101,102 半導体装置。 1 Semiconductor substrate, 1A 1st main surface, 2 trenches, 3 gate insulating film, 4 gate electrodes, 5 gate interlayer films, 6 1st surface electrodes, 7 2nd surface electrodes, 8 3rd surface electrodes, 9 protective materials, 101 , 102 Semiconductor device.
Claims (6)
前記半導体基板の複数の前記ゲート構造を覆う複数のゲート層間膜を離散的に形成し、
複数の前記ゲート層間膜よりも薄い第1表面電極を、複数の前記ゲート層間膜間の前記半導体基板の前記第1主面上および複数の前記ゲート層間膜上に形成し、
第2表面電極を、めっき処理により前記第1表面電極の上面上に形成する、
半導体装置の製造方法。 A plurality of gate structures are discretely formed on the first main surface of the semiconductor substrate.
A plurality of gate interlayer films covering the plurality of gate structures of the semiconductor substrate are discretely formed.
First surface electrodes thinner than the plurality of gate interlayer films are formed on the first main surface of the semiconductor substrate between the plurality of gate interlayer films and on the gate interlayer films.
The second surface electrode is formed on the upper surface of the first surface electrode by plating.
Manufacturing method of semiconductor devices.
請求項1に記載の半導体装置の製造方法。 The thickness of the gate interlayer film is 2 μm or less.
The method for manufacturing a semiconductor device according to claim 1.
請求項1又は2に記載の半導体装置の製造方法。 After the formation of the second surface electrode, a third surface electrode made of Au is formed on the upper surface of the second surface electrode by plating.
The method for manufacturing a semiconductor device according to claim 1 or 2.
請求項1から3のいずれか1項に記載の半導体装置の製造方法。 The first surface electrode contains Al.
The method for manufacturing a semiconductor device according to any one of claims 1 to 3.
前記第2表面電極はNiを含む、
請求項1から4のいずれか1項に記載の半導体装置の製造方法。 The first surface electrode is Ni and
The second surface electrode contains Ni,
The method for manufacturing a semiconductor device according to any one of claims 1 to 4.
前記第2表面電極はCuを含む、
請求項1から4のいずれか1項に記載の半導体装置の製造方法。 The first surface electrode is Cu.
The second surface electrode contains Cu.
The method for manufacturing a semiconductor device according to any one of claims 1 to 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021041022A JP7058780B2 (en) | 2021-03-15 | 2021-03-15 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021041022A JP7058780B2 (en) | 2021-03-15 | 2021-03-15 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019568511A Division JP6861855B2 (en) | 2018-02-02 | 2018-02-02 | Manufacturing method of semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021090080A true JP2021090080A (en) | 2021-06-10 |
JP7058780B2 JP7058780B2 (en) | 2022-04-22 |
Family
ID=76220593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021041022A Active JP7058780B2 (en) | 2021-03-15 | 2021-03-15 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7058780B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079462A (en) * | 2003-09-02 | 2005-03-24 | Renesas Technology Corp | Semiconductor device and method for manufacturing the same |
JP2016119393A (en) * | 2014-12-22 | 2016-06-30 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2017147433A (en) * | 2015-12-16 | 2017-08-24 | ローム株式会社 | Semiconductor device |
-
2021
- 2021-03-15 JP JP2021041022A patent/JP7058780B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005079462A (en) * | 2003-09-02 | 2005-03-24 | Renesas Technology Corp | Semiconductor device and method for manufacturing the same |
JP2016119393A (en) * | 2014-12-22 | 2016-06-30 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2017147433A (en) * | 2015-12-16 | 2017-08-24 | ローム株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP7058780B2 (en) | 2022-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
JP2011199021A (en) | Semiconductor device, and method for manufacturing the same | |
US8946896B2 (en) | Extended liner for localized thick copper interconnect | |
JP2016225466A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP7058780B2 (en) | Manufacturing method of semiconductor device | |
US10177027B2 (en) | Method for reducing cracks in a step-shaped cavity | |
JP6861855B2 (en) | Manufacturing method of semiconductor devices | |
CN102110638B (en) | Method and structure for overcoming discharge shortcoming of semiconductor device during manufacturing process | |
TW201143087A (en) | Compound semiconductor device and method for manufacturing compound semiconductor device | |
CN113823615B (en) | Capacitive isolation chip | |
US20140264865A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5364087B2 (en) | Method and structure for reducing cracks in a dielectric layer in contact with a metal | |
JP2007027392A (en) | Semiconductor device and its manufacturing method | |
JP2009135481A (en) | Semiconductor device | |
US11313031B2 (en) | Method for forming aluminum film | |
JPH03274732A (en) | Semiconductor integrated circuit device | |
JPH11145138A (en) | Semiconductor device and manufacture thereof | |
JP5194549B2 (en) | Manufacturing method of semiconductor device | |
JP7343406B2 (en) | How to form metal wiring | |
JP2014154585A (en) | Semiconductor device and semiconductor device manufacturing method | |
US10643896B2 (en) | Method for producing at least one via in a wafer | |
JP2007134567A (en) | Semiconductor device and its manufacturing method | |
JP2006073635A (en) | Semiconductor device and its manufacturing method | |
JP2012212909A (en) | Semiconductor device manufacturing method and semiconductor device | |
US20180197819A1 (en) | Interconnect structure and fabricating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7058780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |