JP2021086211A - プログラマブルコントローラシステムおよびモジュール - Google Patents
プログラマブルコントローラシステムおよびモジュール Download PDFInfo
- Publication number
- JP2021086211A JP2021086211A JP2019212503A JP2019212503A JP2021086211A JP 2021086211 A JP2021086211 A JP 2021086211A JP 2019212503 A JP2019212503 A JP 2019212503A JP 2019212503 A JP2019212503 A JP 2019212503A JP 2021086211 A JP2021086211 A JP 2021086211A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- module
- correction
- programmable controller
- controller system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims abstract description 293
- 230000001360 synchronised effect Effects 0.000 claims description 90
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 28
- 102100024165 G1/S-specific cyclin-D1 Human genes 0.000 description 11
- 101000980756 Homo sapiens G1/S-specific cyclin-D1 Proteins 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RFHAOTPXVQNOHP-UHFFFAOYSA-N fluconazole Chemical compound C1=NC=NN1CC(C=1C(=CC(F)=CC=1)F)(O)CN1C=NC=N1 RFHAOTPXVQNOHP-UHFFFAOYSA-N 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/404—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for compensation, e.g. for backlash, overshoot, tool offset, tool wear, temperature, machine construction errors, load, inertia
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15049—Timer, counter, clock-calendar, flip-flop as peripheral
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Programmable Controllers (AREA)
Abstract
Description
同期基準ずれ幅<(自モジュール周期−同期基準ずれ幅):+の補正方向・・・(2)
(1)式が成立する場合には、同期補正部SY1は、−(マイナス)の補正方向、すなわち、周期を縮める方向に補正方向を設定する。(2)式が成立する場合には、同期補正部SY1は、+(プラス)の補正方向、すなわち、周期を延ばす方向に補正方向を設定する。同期補正部SY2〜SY6は、同期補正部SY1と同様に、第2CPUモジュールM2〜第6CPUモジュールM6の補正方向を設定する。図4(2)中、−(マイナス)の補正方向、すなわち、周期を縮める方向の補正方向の周期(例えば、次回周期C1、C3、C5)を2本線の矢印で表し、+(プラス)の補正方向、すなわち、周期を延ばす方向の補正方向の周期(例えば、次回周期C2、C4、C6)を3本線の矢印で表している。なお、同期補正部SY1〜SY6は、同期基準点から自モジュール周期の終了時点までの経過時間を同期基準ずれ幅として算出してもよい。その場合、同期補正部SY1〜SY6は、補正方向の正負の符号を逆に設定する。
M1〜M6 第1CPUモジュール〜第6CPUモジュール
K1〜K6 コネクタ
B1 ベースボード
P1〜P6 プロセッサ
W1〜W6 割り込み制御部
CL1〜CL6 個別クロック生成部
Co1〜Co6 カウンタ部
Pa1〜Pa6 電源制御部
SY1〜SY6 同期補正部
BSY1 同期制御部
BCL1 基準クロック生成部
Claims (10)
- ベースボードと、前記ベースボードに接続された複数のモジュールと、を備えるプログラマブルコントローラシステムであって、
前記ベースボードは、
前記複数のモジュールの同期を制御する同期制御部を備え、
前記複数のモジュールはそれぞれ、
個別クロックを生成する個別クロック生成部と、
前記個別クロック生成部により生成された前記個別クロックから自モジュール周期を生成するカウンタ部と、
前記同期制御部から出力された同期開始信号に基づく同期基準点と、前記自モジュール周期と、に基づいて、前記自モジュール周期のずれ量を算出し、前記算出したずれ量に基づいて、前記自モジュール周期を補正する同期補正部と、を備える
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1に記載のプログラマブルコントローラシステムであって、
前記同期補正部は、前記同期開始信号の立ち上がりエッジまたは立ち下がりエッジに基づいて前記同期基準点を設定する
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1または2のうち何れかに記載のプログラマブルコントローラシステムであって、
前記同期補正部は、前記同期開始信号が出力されてから所定時間経過後の時刻を前記同期基準点として設定する
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1〜3のうち何れかに記載のプログラマブルコントローラシステムであって、
前記同期補正部は、前記自モジュール周期を1周期で減算または加算する補正を行う
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1〜3のうち何れかに記載のプログラマブルコントローラシステムであって、
前記同期補正部は、前記自モジュール周期をn(n>2)回の周期に亘って分割して減算または加算する補正を行う
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1〜3のうち何れかに記載のプログラマブルコントローラシステムであって、
前記同期補正部は、
初期化のタイミングにおいては、前記自モジュール周期を1周期で減算または加算する補正を行い、
前記モジュールのうち少なくとも1つのモジュールが動いているタイミングにおいては、前記自モジュール周期をn(n>2)回の周期に亘って分割して減算または加算する補正を行う
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1〜6のうち何れかに記載のプログラマブルコントローラシステムであって、
同期補正を行う全体時間である同期補正ターゲット時間が同期補正を行う任意の単位時間である同期補正幅と同一かそれよりも短い場合は、次回周期に前記同期補正ターゲット時間分を減算または加算する補正を行う
ことを特徴とするプログラマブルコントローラシステム。 - 請求項1〜7のうち何れかに記載のプログラマブルコントローラシステムであって、
前記ベースボードは、基準時刻を生成する基準クロック生成部を更に備え、
前記同期制御部は、前記基準時刻に基づいて前記同期開始信号を前記各モジュールに出力する
ことを特徴とするプログラマブルコントローラシステム。 - 請求項8に記載のプログラマブルコントローラシステムであって、
前記各モジュールの個別クロック生成部とベースボード上の前記基準クロック生成部のPPM誤差が一定の範囲を超えた場合にモジュール個別の周期を一時的に減算または加算することで補正し同期を継続的に維持する
ことを特徴とするプログラマブルコントローラシステム。 - 複数のモジュールの同期を制御する同期制御部を備えるベースボードに複数接続されたプログラマブルコントローラシステムのモジュールであって、
前記複数のモジュールはそれぞれ、
個別クロックを生成する個別クロック生成部と、
前記個別クロック生成部により生成された前記個別クロックから自モジュール周期を生成するカウンタ部と、
前記同期制御部から出力された同期開始信号に基づく同期基準点と、前記自モジュール周期と、に基づいて、前記自モジュール周期のずれ量を算出し、前記算出したずれ量に基づいて、前記自モジュール周期を補正する同期補正部と、を備える
ことを特徴とするモジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019212503A JP7439474B2 (ja) | 2019-11-25 | 2019-11-25 | プログラマブルコントローラシステムおよびモジュール |
KR1020200124879A KR102494296B1 (ko) | 2019-11-25 | 2020-09-25 | 프로그래머블 컨트롤러 시스템 및 모듈 |
TW109133454A TWI764300B (zh) | 2019-11-25 | 2020-09-26 | 可程式控制器系統及模組 |
CN202011031198.1A CN112835321B (zh) | 2019-11-25 | 2020-09-27 | 可编程控制器***和模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019212503A JP7439474B2 (ja) | 2019-11-25 | 2019-11-25 | プログラマブルコントローラシステムおよびモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021086211A true JP2021086211A (ja) | 2021-06-03 |
JP7439474B2 JP7439474B2 (ja) | 2024-02-28 |
Family
ID=75923457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019212503A Active JP7439474B2 (ja) | 2019-11-25 | 2019-11-25 | プログラマブルコントローラシステムおよびモジュール |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7439474B2 (ja) |
KR (1) | KR102494296B1 (ja) |
CN (1) | CN112835321B (ja) |
TW (1) | TWI764300B (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157913A (ja) * | 2007-12-07 | 2009-07-16 | Omron Corp | 産業用コントローラ |
WO2012081115A1 (ja) * | 2010-12-16 | 2012-06-21 | 三菱電機株式会社 | シーケンサシステムおよびその制御方法 |
WO2014108999A1 (ja) * | 2013-01-08 | 2014-07-17 | 富士電機株式会社 | 制御システム、マスタープログラマブルコントローラ、スレーブプログラマブルコントローラ、および、制御方法 |
JP2017069809A (ja) * | 2015-09-30 | 2017-04-06 | 住友電気工業株式会社 | 通信装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7072432B2 (en) | 2002-07-05 | 2006-07-04 | Meshnetworks, Inc. | System and method for correcting the clock drift and maintaining the synchronization of low quality clocks in wireless networks |
JP2011123688A (ja) | 2009-12-11 | 2011-06-23 | Fuji Electric Systems Co Ltd | 同期プログラマブルコントローラ、同期プログラマブルコントローラシステム |
CN105450277B (zh) * | 2010-12-10 | 2018-11-20 | 太阳专利托管公司 | 发送方法和发送***以及接收方法和接收装置 |
WO2014037684A1 (en) * | 2012-09-04 | 2014-03-13 | Khalifa University of Science, Technology, and Research | Methods and devices for clock synchronization |
CN103389914B (zh) * | 2013-07-03 | 2015-10-21 | 浙江大学 | 基于时钟同步技术的星载三模冗余*** |
WO2015102605A1 (en) * | 2013-12-31 | 2015-07-09 | Schneider Electric It Corporation | Automatic sub-millisecond clock synchronization |
WO2015128981A1 (ja) | 2014-02-27 | 2015-09-03 | 富士電機株式会社 | プログラマブルコントローラシステム、そのコントローラ |
WO2016092243A1 (en) * | 2014-12-11 | 2016-06-16 | Khalifa University of Science, Technology, and Research | Method and devices for time transfer using end to end transparent clocks |
US10305616B2 (en) | 2014-12-16 | 2019-05-28 | Robert Bosch Gmbh | Method of synchronising clocks of network devices |
CN106576038B (zh) * | 2015-07-08 | 2018-09-21 | 三菱电机株式会社 | 网络***、时间主站点、以及时间从站点 |
CN106708168B (zh) * | 2015-11-13 | 2019-12-06 | 华为技术有限公司 | 多处理器***及时钟同步方法 |
US10135606B2 (en) * | 2016-10-27 | 2018-11-20 | Macom Connectivity Solutions, Llc | Mitigating interaction between adaptive equalization and timing recovery |
US10014026B1 (en) * | 2017-06-20 | 2018-07-03 | Seagate Technology Llc | Head delay calibration and tracking in MSMR systems |
CN110291821A (zh) * | 2018-01-19 | 2019-09-27 | 深圳市大疆创新科技有限公司 | 定位***和定位***的时间同步控制方法、装置 |
CN108592715A (zh) * | 2018-05-02 | 2018-09-28 | 南京雷芯聚力电子科技有限公司 | 一种可编程电子***控制芯片及其控制流程 |
-
2019
- 2019-11-25 JP JP2019212503A patent/JP7439474B2/ja active Active
-
2020
- 2020-09-25 KR KR1020200124879A patent/KR102494296B1/ko active IP Right Grant
- 2020-09-26 TW TW109133454A patent/TWI764300B/zh active
- 2020-09-27 CN CN202011031198.1A patent/CN112835321B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157913A (ja) * | 2007-12-07 | 2009-07-16 | Omron Corp | 産業用コントローラ |
WO2012081115A1 (ja) * | 2010-12-16 | 2012-06-21 | 三菱電機株式会社 | シーケンサシステムおよびその制御方法 |
WO2014108999A1 (ja) * | 2013-01-08 | 2014-07-17 | 富士電機株式会社 | 制御システム、マスタープログラマブルコントローラ、スレーブプログラマブルコントローラ、および、制御方法 |
JP2017069809A (ja) * | 2015-09-30 | 2017-04-06 | 住友電気工業株式会社 | 通信装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202121084A (zh) | 2021-06-01 |
JP7439474B2 (ja) | 2024-02-28 |
CN112835321B (zh) | 2024-05-14 |
TWI764300B (zh) | 2022-05-11 |
CN112835321A (zh) | 2021-05-25 |
KR20210064039A (ko) | 2021-06-02 |
KR102494296B1 (ko) | 2023-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10110367B2 (en) | High precision timer in CPU cluster | |
US8280559B2 (en) | Apparatus and method for providing cooling to multiple components | |
EP2738971A1 (en) | Mehtod and device for clock synchronization | |
KR101938763B1 (ko) | 반복적인 단일 사이클 펄스폭 변조 생성 | |
KR900008178B1 (ko) | 위상동기 시스템 | |
US8281177B2 (en) | Distributed control system | |
JP2005190482A (ja) | 任意周波数制御クロックを有するdds回路 | |
JP2018124241A (ja) | 情報処理装置、方法、及びプログラム | |
JP6707209B1 (ja) | 時刻同期システム、マスタ装置、スレーブ装置およびプログラム | |
JP3039781B1 (ja) | タイマ回路 | |
JP2013206472A (ja) | リアルタイムシステムでタイムスタンプを形成する方法、データ処理装置、コンピュータプログラム製品、および、ディジタル記憶媒体 | |
JP7439474B2 (ja) | プログラマブルコントローラシステムおよびモジュール | |
JP5573867B2 (ja) | クロック位相同期化装置およびクロック位相同期化方法 | |
JP2011123688A (ja) | 同期プログラマブルコントローラ、同期プログラマブルコントローラシステム | |
JP2011248809A (ja) | 冗長演算システム | |
WO2020059137A1 (ja) | 通信装置、通信システム、通信方法および通信プログラム | |
JP5662119B2 (ja) | ノードシステムおよび監視ノード | |
JP2011186591A (ja) | プロセッサ及びその制御方法 | |
US20090009221A1 (en) | Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources | |
CN114296511A (zh) | 实时时钟校准电路、方法及芯片结构 | |
CN109510682B (zh) | 一种池化服务器***bmc时钟同步方法、装置、终端及存储介质 | |
US9941865B2 (en) | Method and circuitry for generating trigger signal and associated non-transitory computer program product | |
JP2015186067A (ja) | 電力変換装置並びにノード間の同期方法 | |
US6760798B1 (en) | Interface mechanism and method for interfacing a real-time clock with a data processing circuit | |
JP7305078B1 (ja) | 時刻同期システム、時刻同期装置、時刻同期方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231005 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7439474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |