JP2021086211A - プログラマブルコントローラシステムおよびモジュール - Google Patents

Abstract

【課題】プログラマブルコントローラシステムを構成する各モジュールの自モジュール周期を同期させることができるプログラマブルコントローラシステムを提供すること。【解決手段】ベースボード（Ｂ１）と、ベースボードに接続された複数のモジュール（Ｍ１〜Ｍ６）と、を備えるプログラマブルコントローラシステム（ＳＹＳ）において、複数のモジュールはそれぞれ、個別クロックを生成する個別クロック生成部（ＣＬ１〜ＣＬ６）と、個別クロック生成部により生成された個別クロックから自モジュール周期を生成するカウンタ部（Ｃｏ１〜Ｃｏ６）と、同期制御部から出力された同期開始信号に基づく同期基準点と、自モジュール周期と、に基づいて、自モジュール周期のずれ量を算出し、算出したずれ量に基づいて、自モジュール周期を補正する同期補正部（ＳＹ１〜ＳＹ６）と、を備える構成とした。【選択図】図２

Description

本発明は、プログラマブルコントローラシステムおよびモジュールに関する。

近年、プログラマブルコントローラ（「ＰＬＣ」とも呼ぶ）システムは、高性能化、高機能化するととともに適用分野が広がっており、ユーザのニーズも多種多様となっている。プログラマブルコントローラシステムおよびプログラマブルコントローラシステムを用いた装置の高性能化、高機能化に対応するために、ＰＬＣを使用する制御方法として、予測制御等の高度な制御理論による制御方法が採用されている。また、プログラマブルコントローラシステムの制御演算を行うＣＰＵ（Central Processing Unit）モジュールの演算性能向上による対応が行われている。

このようなプログラマブルコントローラシステムとして複数のモジュール（ユニット）で構成される制御装置のユニット間で制御タイミングの元となる時刻を同期し、プログラマブルコントローラシステム全体として性能を向上する技術が知られている（例えば、特許文献１参照）。特許文献１に記載の各モジュールは、クロック生成部により生成されるパルスに基づいてスキャンを実行している。本来、同等の構成、同等の性能にて動作する機器の場合、スキャン動作も同様になる。

しかしながら、電源投入の時間の差異やＣＰＵモジュールの初期化内容の違いなどにより、スキャンタイミングにずれが生じる可能性がある。クロック生成部により生成されるパルスはどのようなものであっても構わないが、通常は水晶発振子などにより供給される安定した信号であり、以降の説明ではクロックパルスと記述する。

そこで、特許文献１に記載のプログラマブルコントローラシステムにおいては、ベースボードに接続された各モジュールの基準クロックは、ベースボードに配置された同期制御回路により基準クロックが同期されている。特許文献１に記載のプログラマブルコントローラシステムにおいては、各モジュールの起動開始後、全てのモジュールの基準時刻の同期が行われている。

国際公開第２０１２／０８１１１５号

しかしながら、各モジュールの一部が異なる整数倍の周期でかつ一部のモジュールの起動開始時刻に遅延が発生した場合や、一部のモジュールを後から起動して同期しようとした場合に、当初から存在する異なる整数倍の周期で運用するモジュールと、後から起動されたモジュールとの関係において、基準時刻の起点が一致しない状況が発生する問題がある。

本発明は係る点に鑑みてなされたものであり、プログラマブルコントローラシステムを構成する各モジュールの自モジュール周期を同期させることができるプログラマブルコントローラシステムを提供することを目的の１つとする。

本実施の形態のプログラマブルコントローラシステムは、その一態様では、ベースボードと、前記ベースボードに接続された複数のモジュールと、を備えるプログラマブルコントローラシステムであって、前記ベースボードは、前記複数のモジュールの同期を制御する同期制御部を備え、前記複数のモジュールはそれぞれ、個別クロックを生成する個別クロック生成部と、前記個別クロック生成部により生成された前記個別クロックから自モジュール周期を生成するカウンタ部と、前記同期制御部から出力された同期開始信号に基づく同期基準点と、前記自モジュール周期と、に基づいて、前記自モジュール周期のずれ量を算出し、前記算出したずれ量に基づいて、前記自モジュール周期を補正する同期補正部と、を備えることを特徴としている。

本発明によれば、プログラマブルコントローラシステムを構成する各モジュールの自モジュール周期を同期させることができるプログラマブルコントローラシステムを提供することができる。

本実施の形態のプログラマブルコントローラシステムの構成を示す図である。 ＰＬＣシステムの機能構成の一例を示す図である。 第１ＣＰＵモジュール〜第６ＣＰＵモジュールとベースボードとの間で通知される情報のタイミングチャートの一例を示す図である。 同期開始信号を受け付けた第１ＣＰＵモジュール〜第６ＣＰＵモジュールが同期不一致状態から同期状態へ移行する状態を示す図である。 ＰＬＣシステムを構成する第１ＣＰＵモジュール、第２ＣＰＵモジュール、ベースボード間で実行される同期補正処理のシーケンスチャートの一例を示す図である。 第１ＣＰＵモジュールが実行する同期補正処理の一例を示すフローチャートである。 同期補正実行処理の一例を示すフローチャートである。

以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その趣旨の範囲内で種々変形して実施することが出来る。

図１は、本実施の形態のプログラマブルコントローラシステムの構成を示す図である。プログラマブルコントローラ（以下、「ＰＬＣ」と呼ぶ）システムＳＹＳは、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６、コネクタＫ１〜Ｋ６、ベースボードＢ１を含んで構成される。

第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６は、コネクタＫ１〜Ｋ６を通じてベースボードＢ１上のバス（不図示）を通じて接続される。第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６を特に区別して説明しない場合には、以下「モジュールＭ」と呼ぶ。

図２はＰＬＣシステムの機能構成の一例を示す図である。第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６はそれぞれ、プロセッサＰ１〜Ｐ６、割り込み制御部Ｗ１〜Ｗ６、個別クロック生成部ＣＬ１〜ＣＬ６、カウンタ部Ｃｏ１〜Ｃｏ６、電源制御部Ｐａ１〜Ｐａ６、同期補正部ＳＹ１〜ＳＹ６を備える。ベースボードＢ１は、同期制御部ＢＳＹ１および基準クロック生成部ＢＣＬ１を備える。

第１ＣＰＵモジュールＭ１および第２ＣＰＵモジュールＭ２は、ユーザのアプリケーションを実行するアプリケーション実行機能を備える。第３ＣＰＵモジュールＭ３および第４ＣＰＵモジュールＭ４は、ＩＯバス内蔵ＣＰＵモジュールとも呼ばれ、ＩＯバス機能およびアプリケーション実行機能を備える。ＩＯバス機能は、自身で持っているリモートネットワークの間で一定の周期で通信を行う。第５ＣＰＵモジュールＭ５および第６ＣＰＵモジュールＭ６は、ＩＯバスマスタモジュールとも呼ばれ、ＩＯバス機能を備える。各モジュールＭは、その他入力モジュールや出力モジュール等、様々なモジュールを同期対象としてもよい。

個別クロック生成部ＣＬ１〜ＣＬ６は、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６で実行する自モジュール周期の個別クロックを生成する。カウンタ部Ｃｏ１〜Ｃｏ６は、個別クロック生成部ＣＬ１〜ＣＬ６により生成された個別クロックから自モジュール周期を生成する。また、カウンタ部Ｃｏ１〜Ｃｏ６は、個別クロック生成部ＣＬ１〜ＣＬ６により生成された個別クロック値をカウントしカウント値として保持する。本実施の形態においては、個別クロック生成部ＣＬ１〜ＣＬ６は、所定の周波数の水晶を用いて任意の周期のパルスを生成して出力する。各個別クロック生成部ＣＬ１〜ＣＬ６の水晶の水晶振動子誤差（ＰＰＭ誤差）はばらつきがあり温度によってもクロック周波数が変わり一定でないので、各モジュールＭ毎の自モジュール周期は、徐々にずれていく。個別クロック生成部ＣＬ１〜ＣＬ６が生成する個別時刻の自モジュール周期の個別クロックは任意の値で構わないが、本実施の形態においては、個別クロック生成部ＣＬ１〜ＣＬ６は、１ＭＨｚの水晶を用いて１００μｓ周期のパルスを生成している。

プロセッサＰ１〜Ｐ６は、一定の周期で各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６が備える個別の機能をそれぞれ実行する。プロセッサＰ１〜Ｐ６は、ＰＬＣシステムＳＹＳの入力信号を取得し、入力データとして通知する入力機能や、それら入力データを受け付け演算し演算結果を出力データとして通知するアプリケーション実行機能や、出力データを受け取り、デジタルまたはアナログ信号として出力する出力機能等を実行しても良い。プロセッサＰ１〜Ｐ６は、必要に応じてモジュール間を接続するバス機能や外部メモリや入力回路もしくは出力回路等を合わせて備えてもよい。

電源制御部Ｐａ１〜Ｐａ６は、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の電源状態（SY_P1〜SY_P6）をベースボードＢ１上に配置された同期制御部ＢＳＹ１に通知する。電源状態（SY_P1〜SY_P6）は、自身のモジュールＭの電源の状態をベースボードＢ１の同期制御部ＢＳＹ１に対し通知する情報であり、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期補正部ＳＹ１〜ＳＹ６の電源投入時に通知される。電源状態（SY_P1〜SY_P6）は、例えば１ｂｉｔで構成される情報であり、初期状態においては「０」（オフ）となっており、電源制御部Ｐａ１〜Ｐａ６は、自身のモジュールＭの電源が投入された場合には「１」（オン）を通知する。

プロセッサＰ１〜Ｐ６は、同期要否に応じて同期補正部ＳＹ１〜ＳＹ６に対して同期対象であるか否かを示す同期設定を同期開始要求レジスタおよび同期設定レジスタを用いることで行い、モジュール個別の起動完了時等のタイミングで同期開始要求を行う。

同期補正部ＳＹ１〜ＳＹ６は、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期設定状態（SY_EN1〜SY_EN6）を同期設定レジスタを用いてベースボードＢ１上に配置された同期制御部ＢＳＹ１に通知する。

同期設定状態レジスタは、自身のモジュールＭが同期対象であるか否かをベースボードＢ１の同期制御部ＢＳＹ１に対し通知する情報であり、自身のモジュールＭの電源投入時に通知される。同期設定状態レジスタは、例えば１ｂｉｔで構成される情報である。同期補正部ＳＹ１〜ＳＹ６は、自身のモジュールＭが同期対象でない場合には同期設定状態レジスタに「０」（オフ）を設定して通知し、同期対象である場合には同期設定状態レジスタに「１」（オン）を設定して通知する。

同期補正部ＳＹ１〜ＳＹ６は、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期開始要求（SY_RQ1〜SY_RQ6）を同期開始要求レジスタを用いてベースボードＢ１上に配置された同期制御部ＢＳＹ１に通知する。

同期開始要求レジスタは、ベースボードＢ１上の同期制御部ＢＳＹ１に対し同期の開始を要求する情報であり、自身のモジュールＭの電源状態（SY_P1〜SY_P6）、同期設定状態（SY_EN1〜SY_EN6）、およびイニシャル完了時等の任意のタイミングで通知される。同期開始要求レジスタは、例えば１ｂｉｔで構成される情報である。同期補正部ＳＹ１〜ＳＹ６は、同期開始の要求を行う前は同期開始要求レジスタに「０」（オフ）を設定して通知し、同期開始の要求を行う場合には同期開始要求レジスタに「１」（オン）を設定して通知する。

基準クロック生成部ＢＣＬ１は、ＰＬＣシステムＳＹＳを同期する基準となる基準時刻を生成する。基準クロック生成部ＢＣＬ１は、生成した基準時刻の情報を第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６に配置された同期補正部ＳＹ１〜ＳＹ６およびベースボードＢ１に配置された同期制御部ＢＳＹ１に対して出力する。基準クロック生成部ＢＣＬ１が生成する基準時刻の周期は任意の値で構わないが、本実施の形態においては、基準クロック生成部ＢＣＬ１は、１ＭＨｚの水晶を用いて１００μｓ周期のパルス（ＣＬＫ１００μｓ）を基準時刻として生成して出力する。

同期制御部ＢＳＹ１は、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６から受け付けた同期設定状態（SY_EN1〜SY_EN6）、同期開始要求（SY_RQ1〜SY_RQ6）、電源状態（SY_P1〜SY_P6）および基準クロック生成部ＢＣＬ１により生成された基準時刻（ＣＬＫ１００μｓ）の情報に基づいて、同期開始信号（SY_EXE）を生成して、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期補正部ＳＹ１〜ＳＹ６に対して出力する。例えば、同期制御部ＢＳＹ１は、基準クロック生成部ＢＣＬ１により生成された基準時刻（ＣＬＫ１００μｓ）の立ち上がりまたは立ち下がりのエッジに基づいて同期開始信号（SY_EXE）を各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期補正部ＳＹ１〜ＳＹ６に出力する。

図３は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６とベースボードＢ１との間で通知される情報のタイミングチャートの一例を示す図である。同期制御部ＢＳＹ１は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の電源状態（SY_P1〜SY_P6）および同期対象のモジュールＭの同期設定状態（SY_EN1〜SY_EN6）がオンとなった状態で、同期対象のすべてのモジュールＭの同期開始要求（SY_RQ1〜SY_RQ6）がオンとなった場合に、同期制御部ＢＳＹ１は、モジュールＭ毎の同期開始要求（SY_RQ1〜SY_RQ6）をフリップフロップを用いて保持する。

同期制御部ＢＳＹ１は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期補正部ＳＹ１〜ＳＹ６からそれぞれ同期開始要求（SY_RQ1〜SY_RQ6）をパルスとして受け付ける。同期制御部ＢＳＹ１は、同期対象のモジュールＭの全ての同期開始要求（SY_RQ1〜SY_RQ6）をＴ１〜Ｔ６のタイミングで受け付けたか否かを、基準時刻（クロック）の立ち上がりのエッジにより判断する。同期制御部ＢＳＹ１は、受け付けた同期開始要求（SY_RQ1〜SY_RQ6）を内部信号（SY_RQFF1〜SY_RQFF6）としてラッチすることにより、同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けたか否かを判断することができる。同期制御部ＢＳＹ１は、同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けた場合には、基準時刻（ＣＬＫ１００μｓ）の立ち上がりエッジまたは立ち下がりエッジに基づいて同期開始信号（SY_EXE）をパルスとして同期対象の各モジュールＭへ出力する。

図４は、同期開始信号（SY_EXE）を受け付けた第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６が同期不一致状態から同期状態へ移行する状態を示す図である。図４（１）は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期不一致状態を示す図である。図４（２）は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６が同期不一致状態から同期状態へ移行する状態を示す図である。

図４（１）に示すように、同期補正前は、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の自身のモジュールＭの周期（以下、「自モジュール周期」とも呼ぶ）の開始起点は例えば時刻Ｔ７においてそれぞれ一致していない。そこで、各第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の自モジュール周期の開始起点が一致するように同期補正を行う。

はじめに、同期開始信号（SY_EXE）を受け付けた各モジュールＭの同期補正部ＳＹ１〜ＳＹ６は、それぞれカウンタ部Ｃｏ１〜Ｃｏ６の時間状態から自モジュール周期を取得する。同期補正部ＳＹ１〜ＳＹ６は、同期開始信号（SY_EXE）に基づく同期基準点と、自モジュール周期と、に基づいて、同期基準ずれ幅を算出する。同期基準ずれ幅は、自モジュール周期のずれ量を表す差分である。同期基準点は、各モジュールＭ同士を同期させる基準となる時刻であり、本実施の形態においては、同期補正部ＳＹ１〜ＳＹ６は、同期開始信号（SY_EXE）の立ち上がりのエッジに基づいて同期基準点を設定する。この場合、同期開始信号（SY_EXE）が出力される時刻と、同期基準点の時刻と、は一致する。なお、同期補正部ＳＹ１〜ＳＹ６は、同期開始信号（SY_EXE）が出力されてから所定時間経過後の時刻を同期基準点として設定してもよい。

同期補正部ＳＹ１〜ＳＹ６は、自モジュール周期の開始起点から同期基準点までの経過時間を同期基準ずれ幅として算出する。例えば、図４（２）に示すように、第１ＣＰＵモジュールＭ１の同期補正部ＳＹ１は、第１ＣＰＵモジュールＭ１の周期の開始起点ｔ１から同期開始信号（SY_EXE）の立ち上がりのエッジに基づき設定される同期基準点Ｔｅまでの経過時間（Ｔｅ−ｔ１＝ｋ１）を第１ＣＰＵモジュールＭ１の同期基準ずれ幅として算出する。同期補正部ＳＹ１は、算出した同期基準ずれ幅が（１）式または（２）式のうち何れかの式が成立するか否かに基づいて、補正方向を設定する。

同期基準ずれ幅≧（自モジュール周期−同期基準ずれ幅）：−の補正方向・・・（１）
同期基準ずれ幅＜（自モジュール周期−同期基準ずれ幅）：＋の補正方向・・・（２）
（１）式が成立する場合には、同期補正部ＳＹ１は、−（マイナス）の補正方向、すなわち、周期を縮める方向に補正方向を設定する。（２）式が成立する場合には、同期補正部ＳＹ１は、＋（プラス）の補正方向、すなわち、周期を延ばす方向に補正方向を設定する。同期補正部ＳＹ２〜ＳＹ６は、同期補正部ＳＹ１と同様に、第２ＣＰＵモジュールＭ２〜第６ＣＰＵモジュールＭ６の補正方向を設定する。図４（２）中、−（マイナス）の補正方向、すなわち、周期を縮める方向の補正方向の周期（例えば、次回周期Ｃ１、Ｃ３、Ｃ５）を２本線の矢印で表し、＋（プラス）の補正方向、すなわち、周期を延ばす方向の補正方向の周期（例えば、次回周期Ｃ２、Ｃ４、Ｃ６）を３本線の矢印で表している。なお、同期補正部ＳＹ１〜ＳＹ６は、同期基準点から自モジュール周期の終了時点までの経過時間を同期基準ずれ幅として算出してもよい。その場合、同期補正部ＳＹ１〜ＳＹ６は、補正方向の正負の符号を逆に設定する。

同期補正部ＳＹ１〜ＳＹ６は、確定した補正方向の情報を同期補正方向レジスタに設定する。同期補正方向レジスタは、マイナス方向に補正するかプラス方向に補正するかを確定する情報である。同期補正方向レジスタは、例えば、１ｂｉｔで構成される情報である。同期補正部ＳＹ１〜ＳＹ６は、確定した補正方向が＋（プラス）である場合には、同期補正方向レジスタに「０」を設定し、確定した補正方向が−（マイナス）である場合には、同期補正方向レジスタに「１」を設定する。

例えば、自モジュール周期が「４０００μｓ」、同期基準ずれ幅が「３７００μｓ」である図４の第５ＣＰＵモジュールＭ５の場合について説明する。自モジュール周期が開始されてから３７００μｓのときに、同期開始信号（SY_EXE）のパルスを受け付けた場合、すなわち同期基準点Ｔｅを３７００μｓに設定した場合には、自モジュール周期「４０００μｓ」から同期基準ずれ幅「３７００μｓ」を減算した値が、同期基準ずれ幅「３７００μｓ」より大きいか否かを判断する。

自モジュール周期「４０００μｓ」から同期基準ずれ幅「３７００μｓ」を減算した値「３００μｓ」は、同期基準ずれ幅「３７００μｓ」より小さい、すなわち、（１）式が成立する。この場合、第５ＣＰＵモジュールＭ５の同期補正部ＳＹ５は、−（マイナス）の補正方向、すなわち、同期開始信号（SY_EXE）のパルスを受け付けた次の周期（以下、「次回周期」とも呼ぶ）Ｃ５の周期を縮める方向に補正方向を設定する。

また、自モジュール周期が４０００μｓ、同期基準ずれ幅が「１８００μｓ」である図４の第６ＣＰＵモジュールＭ６の場合について説明する。自モジュール周期が開始されてから１８００μｓのときに、同期開始信号（SY_EXE）のパルスを受け付けた場合、すなわち同期基準点Ｔｅが１８００μｓである場合には、自モジュール周期「４０００μｓ」から同期基準ずれ幅「１８００μｓ」を減算した値が、同期基準ずれ幅「１８００μｓ」より大きいか否かを判断する。

自モジュール周期「４０００μｓ」から同期基準ずれ幅「１８００μｓ」を減算した値「２２００μｓ」は、同期基準ずれ幅「１８００μｓ」より大きい、すなわち、（２）式が成立する。この場合、第６ＣＰＵモジュールＭ６の同期補正部ＳＹ６は、＋（プラス）の補正方向、すなわち、次回周期Ｃ６の周期を延ばす方向に補正方向を設定する。

なお、第６ＣＰＵモジュールＭ６の同期一致時の例のように、第６ＣＰＵモジュールＭ６の周期の開始起点ｔ６‘が、同期開始信号（SY_EXE）の立ち上がりのエッジに基づき設定される同期基準点Ｔｅと一致する場合、すなわち、同期基準ずれ幅が０である場合には、同期補正部ＳＹ１〜ＳＹ６は、補正方向を設定せずに同期補正も行わない。

このように、自モジュール周期から同期基準ずれ幅を減算した値が、同期基準ずれ幅より大きいか否かに基づいて補正方向を変えることにより、最大で自モジュール周期分補正をしなければならないところ、その約半分の時間で補正を行うことができる。

同期補正部ＳＹ１〜ＳＹ６は、同期基準ずれ幅の値と、自モジュール周期から同期基準ずれ幅を減算した値と、のうち、何れか少ない（小さい）値を同期補正ターゲット時間として同期補正ターゲット時間レジスタに設定する。同期補正ターゲット時間レジスタは、任意のｂｉｔ数で構成される情報である。同期補正ターゲット時間は、同期補正を行う全体時間の情報である。

例えば、自モジュール周期が「４０００μｓ」、同期基準ずれ幅が「３７００μｓ」である図４の第５ＣＰＵモジュールＭ５の場合について説明する。第５ＣＰＵモジュールＭ５の同期基準ずれ幅「３７００μｓ」は、自モジュール周期から同期基準ずれ幅を減算した値「４０００μｓ−３７００μｓ＝３００μｓ」より大きい。したがって、第５ＣＰＵモジュールＭ５の同期補正部ＳＹ５は、自モジュール周期から同期基準ずれ幅を減算した値「３００μｓ」を同期補正ターゲット時間として同期補正ターゲット時間レジスタに設定する。

また、自モジュール周期が「４０００μｓ」、同期基準ずれ幅が「１８００μｓ」である図４の第６ＣＰＵモジュールＭ６の場合について説明する。第６ＣＰＵモジュールＭ６の同期基準ずれ幅「１８００μｓ」は、自モジュール周期から同期基準ずれ幅を減算した値「４０００μｓ−１８００μｓ＝２２００μｓ」より小さい。したがって、第６ＣＰＵモジュールＭ６の同期補正部ＳＹ６は、同期基準ずれ幅「１８００μｓ」を同期補正ターゲット時間として同期補正ターゲット時間レジスタに設定する。

同期補正部ＳＹ１〜ＳＹ６は、同期補正を行う際の任意の単位時間を同期補正幅として同期補正幅レジスタに設定する。同期補正部ＳＹ１〜ＳＹ６は、同期補正幅レジスタに設定された同期補正幅の単位で、同期補正ターゲット時間分の補正を行う。同期補正幅レジスタは、任意のｂｉｔ数で構成される情報である。同期補正幅は、一回の周期で補正する単位時間を示し、同期補正ターゲット時間をどの程度の幅で分割して補正するのかを示す情報である。

同期補正幅レジスタに設定される同期補正幅は、予めプロセッサＰ１〜Ｐ６や割り込み制御部Ｗ１〜Ｗ６にて指定した値であってもよい。また、同期補正幅レジスタには、実際に補正を行う同期補正ターゲット時間を指定してもよい。同期補正ターゲット時間が同期補正幅よりも長い場合には、次回周期以降、１周期毎に周期時間から同期補正幅分を増減させ、自モジュール周期を補正してもよい。これにより、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６が備えるＩＯバスや実現する機能によって、一度に大幅に補正を行うことでＩＯバスに参加する局（モジュール）の脱落などを招く等の不都合を回避することができる。同期補正ターゲット時間が同期補正幅と同一かそれよりも短い場合は、次回周期に同期補正ターゲット時間分を補正してもよい。

同期補正部ＳＹ１〜ＳＹ６は、同期補正実行を指示する情報を同期補正実行レジスタに設定する。同期補正実行レジスタは、例えば、１ｂｉｔにより構成される情報である。同期補正部ＳＹ１〜ＳＹ６は、同期補正を行う前は同期補正実行レジスタに「０」（オフ）を設定して通知し、同期補正を行う場合には同期補正実行レジスタに「１」（オン）を設定して通知する。

同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間レジスタの情報、同期補正方向レジスタの情報、同期補正幅レジスタの情報を設定し、同期補正実行レジスタを「１」（オン）に設定することによりそれぞれ同期補正を開始する。

例えば、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間が同期補正幅以下である場合には、同期補正ターゲット時間を実補正時間として設定する。これに対し、同期補正ターゲット時間が同期補正幅より大きい場合には、同期補正部ＳＹ１は、同期補正幅を実補正時間として算出して設定する。

例えば、同期補正ターゲット時間が「３００μｓ」、同期補正幅が「５００μｓ」である図４の第５ＣＰＵモジュールＭ５の場合について説明する。同期補正ターゲット時間「３００μｓ」が同期補正幅「５００μｓ」以下である場合には、同期補正部ＳＹ５は、同期補正ターゲット時間「３００μｓ」を実補正時間として設定する。そして、同期補正部ＳＹ５は、設定した補正方向が−（マイナス）方向である場合には、自モジュール周期「４０００μｓ」に設定した実補正時間「３００μｓ」を減算した値「４０００μｓ−３００μｓ＝３７００μｓ」を次回周期の長さＣ５として設定して自モジュール周期を補正する。

同期補正ターゲット時間が「１８００μｓ」、同期補正幅が「５００μｓ」である図４の第６ＣＰＵモジュールＭ６の場合について説明する。同期補正ターゲット時間「１８００μｓ」が同期補正幅「５００μｓ」以下である場合には、同期補正部ＳＹ５は、同期補正ターゲット時間「１８００μｓ」を実補正時間として設定する。そして、同期補正部ＳＹ５は、設定した補正方向が＋（プラス）方向である場合には、自モジュール周期「４０００μｓ」に設定した実補正時間「１８００μｓ」を加算した値「４０００μｓ＋１８００μｓ＝５８００μｓ」を次回周期Ｃ６の長さとして設定して自モジュール周期を補正する。

これにより、同じ自モジュール周期「４０００μｓ」である第５ＣＰＵモジュールＭ５の周期Ｃ５の次の周期Ｃ５ｂの開始起点Ｔｂと、第６ＣＰＵモジュールＭ６の周期Ｃ６の次の周期Ｃ６ｂの開始起点Ｔｂと、は一致する。これにより、図４（１）に示すように、同期が不一致の状態の各モジュールＭの自モジュール周期の開始起点を一致させることができる。

また、同様に、自モジュール周期「１０００μｓ」である第１ＣＰＵモジュールＭ１、第２ＣＰＵモジュールＭ２の次回周期Ｃ１、Ｃ２、自モジュール周期「２０００μｓ」である第３ＣＰＵモジュールＭ３、第３ＣＰＵモジュールＭ３の次回周期Ｃ３、Ｃ４の周期の長さを決定して同期補正を行う。

これにより、図４（２）に示すように、異なる自モジュール周期である第１ＣＰＵモジュールＭ１、第２ＣＰＵモジュールＭ２の自モジュール周期「１ｍｓ」、第３ＣＰＵモジュールＭ３、第４ＣＰＵモジュールＭ４の自モジュール周期「２ｍｓ」、第５ＣＰＵモジュールＭ５、第６ＣＰＵモジュールＭ６の自モジュール周期「４ｍｓ」の最小公倍数「４ｍｓ」の後の開始起点Ｔｂにおいて、各モジュールの自モジュール周期の開始起点を一致させることができる。

すなわち、図４（１）に示すように、同期開始信号（SY_EXE）を起点とした一連の同期補正が行われる前の非同期状態においては、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６が各々のクロック生成部ＣＬ１〜ＣＬ６によって生成した周期を元に動作しているため、起点となる開始時刻に対して同期した状態となっていない。

これに対して、本実施の形態において同期開始信号（SY_EXE）を起点とした一連の同期補正を行った場合には、同期開始信号（SY_EXE）を受け付けた際に、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６の同期補正部ＳＹ１〜ＳＹ６は、同期補正方向と同期補正ターゲット時間を決定する。これにより、同期補正部ＳＹ１〜ＳＹ６は、次回周期にて同期補正を行うことで、各モジュールＭの最小公倍数後の１回目若しくは２回目の周期で開始起点を同期させることができる。これにより、ＰＬＣシステムＳＹＳの同期を管理するモジュール等の構成を別途備えずに、ＰＬＣシステムＳＹＳを構成する各モジュールＭの自モジュール周期を同期させることができる。

また、同期補正ターゲット時間が「３００μｓ」であり、同期補正幅が「１μｓ」である場合には、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間「３００μｓ」を同期補正幅「１μｓ」の幅で割った値である「３００回」の周期に亘って分割して補正する。

この場合、補正方向が−（マイナス）方向である場合には、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間「３００μｓ」から同期補正幅「１μｓ」を減算した値「２９９μｓ」で「３００回」の周期に亘って補正する。

また、補正方向が＋（プラス）方向である場合には、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間「３００μｓ」から同期補正幅「１μｓ」を加算した値「３０１μｓ」で「３００回」の周期に亘って補正する。

より具体的には、同期補正ターゲット時間が「３００μｓ」、自モジュール周期が「４０００μｓ」、同期補正幅が「１００μｓ」である場合について説明する。同期補正ターゲット時間「３００μｓ」が同期補正幅「１００μｓ」より大きい場合には、同期補正部ＳＹ５は、同期補正幅「１００μｓ」を実補正時間として設定する。そして、同期補正部ＳＹ１〜ＳＹ６は、設定した補正方向が＋（プラス）方向である場合には、自モジュール周期「４０００μｓ」に設定した実補正時間「１００μｓ」を加算した値「４０００μｓ＋１００μｓ＝４１００μｓ」を次回周期の長さとして設定して自モジュール周期を補正する。

同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間「３００μｓ」から実補正時間「１００μｓ」を減算した値「３００μｓ−１００μｓ＝２００μｓ」を同期補正ターゲット時間として設定する。その後、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間が「０」以下となるまでの間、１周期毎に実補正時間の加算および同期補正ターゲット時間の減算を繰り返し実行して、３回の周期に亘って自モジュール周期の補正を行う。

このように、複数の周期に亘って分割して補正することにより、自モジュール周期が急に短縮することを抑止することで、短縮された周期内でアプリケーション実行機能や、ＩＯバス機能が時間内に実行できなくなるのを防ぎＰＬＣシステムＳＹＳの誤作動を防ぐことができる。

また、同期補正幅が同期補正ターゲット時間より大きい値が設定されていてもよい。この場合、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間分だけ補正を行う。例えば、同期補正ターゲット時間が「３００μｓ」であり、同期補正幅が「５００μｓ」である場合、同期補正幅「５００μｓ」は、同期補正ターゲット時間「３００μｓ」よりも大きい。この場合、同期補正部ＳＹ１〜ＳＹ６は、同期補正ターゲット時間「３００μｓ」で補正を行う。

また、ＰＬＣシステムＳＹＳの初期立ち上げ時（例えば、初期化のタイミング）には、同期補正幅として最大値を設定して自モジュール周期を１周期で補正し、ＰＬＣシステムＳＹＳの立ち上げ後に、各モジュールＭを個々に立ち上げる場合（例えば、複数のモジュールＭのうち少なくとも１つのモジュールが動いているタイミング）には、任意の同期補正幅を設定して自モジュール周期をｎ（ｎ＞２）回の周期に亘って分割して補正してもよい。これにより、ＰＬＣシステムＳＹＳの初期立ち上げ時には、早期に同期補正を行うことができるとともに、ＰＬＣシステムＳＹＳの立ち上げ後に、各モジュールＭを個々に立ち上げる場合には、自モジュール周期が急に短縮されることにより各モジュールＭで各種機能が実行できなくなるのを防ぐことができる。

なお、同期補正部ＳＹ１〜ＳＹ６は、同期補正を行った後に、各モジュールＭの個別クロック生成部ＣＬ１〜ＣＬ６とベースボードＢ１上の基準クロック生成部ＢＣＬ１の水晶振動子誤差（ＰＰＭ誤差）を、カウンタ部Ｃｏ１〜Ｃｏ６等を用いて判定する。そして、判定の結果、水晶振動子誤差（ＰＰＭ誤差）が一定の範囲を超えた場合に、ベースボードＢ１上の基準クロック生成部ＢＣＬ１の立ち上がり時、あるいはプロセッサＰ１〜Ｐ６や割り込み制御部Ｗ１〜Ｗ６のＩＯバス機能において指定する任意のタイミングにて、同様の同期補正処理手順を開始して各モジュールＭの個別の自モジュール周期を一時的に減算または加算することで補正し同期を継続的に維持することができる。

図５は、ＰＬＣシステムＳＹＳを構成する第１ＣＰＵモジュールＭ１、第２ＣＰＵモジュールＭ２、ベースボードＢ１間で実行される同期補正処理のシーケンスチャートの一例を示す図である。図５の実施の形態では、第１ＣＰＵモジュールＭ１〜第６ＣＰＵモジュールＭ６のうち、第１ＣＰＵモジュールＭ１および第２ＣＰＵモジュールＭ２についてのみ説明し、第３ＣＰＵモジュールＭ３〜第４ＣＰＵモジュール６についても同様である。

はじめに、第１ＣＰＵモジュールＭ１の電源が投入されると、第１ＣＰＵモジュールＭ１の電源制御部Ｐａ１は、電源状態（SY_P1）をベースボードＢ１へ通知する（Ｓ１０１）。また、第１ＣＰＵモジュールＭ１の同期補正部ＳＹ１は、同期設定状態（SY_EN1）をベースボードＢ１へ通知する（Ｓ１０２）。

同様に、第２ＣＰＵモジュールＭ２の電源が投入されると、第２ＣＰＵモジュールＭ２の電源制御部Ｐａ２は、電源状態（SY_P2）をベースボードＢ１へ通知する（Ｓ１０３）。また、第２ＣＰＵモジュールＭ２の同期補正部ＳＹ２は、同期設定状態（SY_EN2）をベースボードＢ１へ通知する（Ｓ１０４）。

第１ＣＰＵモジュールＭ１の同期補正部ＳＹ１は、任意のタイミングで同期開始要求（SY_RQ1）を同期開始要求レジスタを用いてベースボードＢ１上に配置された同期制御部ＢＳＹ１に通知する（Ｓ１０５）。同様に、第２ＣＰＵモジュールＭ２の同期補正部ＳＹ２は、任意のタイミングで同期開始要求（SY_RQ2）を同期開始要求レジスタを用いてベースボードＢ１上に配置された同期制御部ＢＳＹ１に通知する（Ｓ１０６）。

ベースボードＢ１の同期制御部ＢＳＹ１は、同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けたか否かを判定する（Ｓ１０７）。同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けていない場合（Ｓ１０７：ＮＯ）には、同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けるまで処理を待機する。

同期対象のすべてのモジュールＭから同期開始要求（SY_RQ1〜SY_RQ6）を受け付けた場合（Ｓ１０７：ＹＥＳ）には、ベースボードＢ１の同期制御部ＢＳＹ１は、基準クロック生成部ＢＣＬ１により生成された基準時刻（ＣＬＫ１００μｓ）の立ち上がりのエッジに基づいて同期開始信号（SY_EXE）および基準時刻（ＣＬＫ１００μｓ）を第１ＣＰＵモジュールＭ１の同期補正部ＳＹ１、第２ＣＰＵモジュールＭ２の同期補正部ＳＹ２にそれぞれ出力する（Ｓ１０８〜Ｓ１１１）。

同期開始要求（SY_RQ1）を受け付けた第１ＣＰＵモジュールＭ１の同期補正部ＳＹ１は、後述の同期補正処理を行う（Ｓ１１２）。同様に、同期開始要求（SY_RQ2）を受け付けた第２ＣＰＵモジュールＭ２の同期補正部ＳＹ２は、後述の同期補正処理を行う（Ｓ１１３）。以下、第１ＣＰＵモジュールＭ１により行われるＳ１１２の同期補正処理と、第２ＣＰＵモジュールＭ２により行われるＳ１１３の同期補正処理は、略同一の処理であるため、以下同一の符号に基づき、フローチャートにて説明する。

図６は、第１ＣＰＵモジュールＭ１が実行する同期補正処理の一例を示すフローチャートである。なお、第２ＣＰＵモジュールＭ２〜第６ＣＰＵモジュールＭ６が実行する同期補正処理も第１ＣＰＵモジュールＭ１が実行する同期補正処理と同様であるため、説明を省略する。

はじめに、同期補正部ＳＹ１は、自モジュールが同期対象である場合には、モジュール機能のイニシャル設定を行う（Ｓ２０１）。同期補正部ＳＹ１は、イニシャル設定が完了したか否かを判定する（Ｓ２０２）。判定の結果、イニシャル設定が完了していない場合（Ｓ２０２：ＮＯ）には、処理を待機する。判定の結果、イニシャル設定が完了した場合（Ｓ２０２：ＹＥＳ）には、同期補正部ＳＹ１は、同期開始要求（SY_RQ1）をベースボードＢ１へ通知する（Ｓ２０３）。

同期補正部ＳＹ１は、ベースボードＢ１の同期制御部ＢＳＹ１から同期開始信号（SY_EXE）を受け付けたか否かを判定する（Ｓ２０４）。同期制御部ＢＳＹ１から同期開始信号（SY_EXE）を受け付けていない場合（Ｓ２０４：ＮＯ）には、同期開始信号（SY_EXE）を受けつけるまでの間処理は待機となる。

同期制御部ＢＳＹ１から同期開始信号（SY_EXE）を受け付けた場合（Ｓ２０４：ＹＥＳ）には、同期補正部ＳＹ１は、算出した同期基準ずれ幅が（１）式または（２）式のうち何れかの式が成立するか否かに基づいて、補正方向を設定する（Ｓ２０５）。

同期補正部ＳＹ１は、同期基準ずれ幅の値と、自モジュール周期から同期基準ずれ幅を減算した値と、のうち、何れか少ない（小さい）値を同期補正ターゲット時間として設定する（Ｓ２０６）。同期補正部ＳＹ１は、同期補正を行う際の任意の単位時間を同期補正幅として同期補正幅レジスタに設定する（Ｓ２０７）。

同期補正部ＳＹ１は、プロセッサＰ１から同期補正実行要求を受け付けたか否かを判定する（Ｓ２０８）。プロセッサＰ１から同期補正実行要求を受け付けていない場合（Ｓ２０８：ＮＯ）には、プロセッサＰ１から同期補正実行要求を受け付けるまでの間、処理は待機となる。プロセッサＰ１から同期補正実行要求を受け付けた場合（Ｓ２０８：ＹＥＳ）には、後述の同期補正実行処理を行う（Ｓ２０９）。

図７は、同期補正実行処理の一例を示すフローチャートである。はじめに、同期補正部ＳＹ１は、図６のＳ２０６で設定した同期補正ターゲット時間が０より大きいか否かを判定する（Ｓ３０１）。同期補正ターゲット時間が０以下である場合（Ｓ３０１：ＮＯ）には、同期補正実行処理は終了となる。

同期補正ターゲット時間が０より大きい場合（Ｓ３０１：ＹＥＳ）には、同期補正部ＳＹ１は、同期補正ターゲット時間が図６のＳ２０７で設定した同期補正幅以下であるか否かを判定する（Ｓ３０２）。

同期補正ターゲット時間が同期補正幅以下である場合（Ｓ３０２：ＹＥＳ）には、同期補正部ＳＹ１は、同期補正ターゲット時間を実補正時間として設定する（Ｓ３０３）。この処理が終わると処理はＳ３０５に進む。同期補正ターゲット時間が同期補正幅より大きい場合（Ｓ３０２：ＮＯ）には、同期補正部ＳＹ１は、同期補正幅を実補正時間として設定する（Ｓ３０４）。この処理が終わると処理はＳ３０５に進む。

Ｓ３０５において、同期補正部ＳＹ１は、図６のＳ２０５で設定した補正方向を判定する（Ｓ３０５）。設定した補正方向が＋（プラス）方向である場合には、同期補正部ＳＹ１は、自モジュール周期に実補正時間を加算した時間を次回周期として設定する（Ｓ３０６）。この処理が終わると処理はＳ３０８に進む。設定した補正方向が−（マイナス）方向である場合には、同期補正部ＳＹ１は、自モジュール周期から実補正時間を減算した時間を次回周期として設定する（Ｓ３０６）。この処理が終わると処理はＳ３０８に進む。

同期補正部ＳＹ１は、同期補正ターゲット時間から実補正時間を減算した値を同期補正ターゲット時間として設定する（Ｓ３０８）。同期補正部ＳＹ１は、同期補正ターゲット時間が０より大きいか否かを判定する（Ｓ３０９）。

同期補正ターゲット時間が０より大きい場合（Ｓ３０９：ＹＥＳ）には、処理はＳ３０２に戻り、同期補正ターゲット時間が０になるまでの間、Ｓ３０２、Ｓ３０４〜Ｓ３０９の処理が繰り返し実行される。同期補正ターゲット時間が０以下である場合（Ｓ３０９：ＮＯ）には、同期補正部ＳＹ１は、同期開始要求（SY_RQ1）をオフにし（Ｓ３１０）、同期補正実行処理を終了する。

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている構成要素の大きさや形状、機能などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。

以上説明したように、本発明は、プログラマブルコントローラシステムを構成する各モジュールの自モジュール周期を同期させることができ、プログラマブルコントローラシステムを使用する機器に適用して好適である。

ＳＹＳ プログラマブルコントローラシステム
Ｍ１〜Ｍ６ 第１ＣＰＵモジュール〜第６ＣＰＵモジュール
Ｋ１〜Ｋ６ コネクタ
Ｂ１ ベースボード
Ｐ１〜Ｐ６ プロセッサ
Ｗ１〜Ｗ６ 割り込み制御部
ＣＬ１〜ＣＬ６ 個別クロック生成部
Ｃｏ１〜Ｃｏ６ カウンタ部
Ｐａ１〜Ｐａ６ 電源制御部
ＳＹ１〜ＳＹ６ 同期補正部
ＢＳＹ１ 同期制御部
ＢＣＬ１ 基準クロック生成部

Claims (10)

1. ベースボードと、前記ベースボードに接続された複数のモジュールと、を備えるプログラマブルコントローラシステムであって、
   前記ベースボードは、
   前記複数のモジュールの同期を制御する同期制御部を備え、
   前記複数のモジュールはそれぞれ、
   個別クロックを生成する個別クロック生成部と、
   前記個別クロック生成部により生成された前記個別クロックから自モジュール周期を生成するカウンタ部と、
   前記同期制御部から出力された同期開始信号に基づく同期基準点と、前記自モジュール周期と、に基づいて、前記自モジュール周期のずれ量を算出し、前記算出したずれ量に基づいて、前記自モジュール周期を補正する同期補正部と、を備える
   ことを特徴とするプログラマブルコントローラシステム。
2. 請求項１に記載のプログラマブルコントローラシステムであって、
   前記同期補正部は、前記同期開始信号の立ち上がりエッジまたは立ち下がりエッジに基づいて前記同期基準点を設定する
   ことを特徴とするプログラマブルコントローラシステム。
3. 請求項１または２のうち何れかに記載のプログラマブルコントローラシステムであって、
   前記同期補正部は、前記同期開始信号が出力されてから所定時間経過後の時刻を前記同期基準点として設定する
   ことを特徴とするプログラマブルコントローラシステム。
4. 請求項１〜３のうち何れかに記載のプログラマブルコントローラシステムであって、
   前記同期補正部は、前記自モジュール周期を１周期で減算または加算する補正を行う
   ことを特徴とするプログラマブルコントローラシステム。
5. 請求項１〜３のうち何れかに記載のプログラマブルコントローラシステムであって、
   前記同期補正部は、前記自モジュール周期をｎ（ｎ＞２）回の周期に亘って分割して減算または加算する補正を行う
   ことを特徴とするプログラマブルコントローラシステム。
6. 請求項１〜３のうち何れかに記載のプログラマブルコントローラシステムであって、
   前記同期補正部は、
   初期化のタイミングにおいては、前記自モジュール周期を１周期で減算または加算する補正を行い、
   前記モジュールのうち少なくとも１つのモジュールが動いているタイミングにおいては、前記自モジュール周期をｎ（ｎ＞２）回の周期に亘って分割して減算または加算する補正を行う
   ことを特徴とするプログラマブルコントローラシステム。
7. 請求項１〜６のうち何れかに記載のプログラマブルコントローラシステムであって、
   同期補正を行う全体時間である同期補正ターゲット時間が同期補正を行う任意の単位時間である同期補正幅と同一かそれよりも短い場合は、次回周期に前記同期補正ターゲット時間分を減算または加算する補正を行う
   ことを特徴とするプログラマブルコントローラシステム。
8. 請求項１〜７のうち何れかに記載のプログラマブルコントローラシステムであって、
   前記ベースボードは、基準時刻を生成する基準クロック生成部を更に備え、
   前記同期制御部は、前記基準時刻に基づいて前記同期開始信号を前記各モジュールに出力する
   ことを特徴とするプログラマブルコントローラシステム。
9. 請求項８に記載のプログラマブルコントローラシステムであって、
   前記各モジュールの個別クロック生成部とベースボード上の前記基準クロック生成部のＰＰＭ誤差が一定の範囲を超えた場合にモジュール個別の周期を一時的に減算または加算することで補正し同期を継続的に維持する
   ことを特徴とするプログラマブルコントローラシステム。
10. 複数のモジュールの同期を制御する同期制御部を備えるベースボードに複数接続されたプログラマブルコントローラシステムのモジュールであって、
    前記複数のモジュールはそれぞれ、
    個別クロックを生成する個別クロック生成部と、
    前記個別クロック生成部により生成された前記個別クロックから自モジュール周期を生成するカウンタ部と、
    前記同期制御部から出力された同期開始信号に基づく同期基準点と、前記自モジュール周期と、に基づいて、前記自モジュール周期のずれ量を算出し、前記算出したずれ量に基づいて、前記自モジュール周期を補正する同期補正部と、を備える
    ことを特徴とするモジュール。
    

Images