JP2021077870A - イメージセンサー - Google Patents

イメージセンサー Download PDF

Info

Publication number
JP2021077870A
JP2021077870A JP2020174171A JP2020174171A JP2021077870A JP 2021077870 A JP2021077870 A JP 2021077870A JP 2020174171 A JP2020174171 A JP 2020174171A JP 2020174171 A JP2020174171 A JP 2020174171A JP 2021077870 A JP2021077870 A JP 2021077870A
Authority
JP
Japan
Prior art keywords
pattern
impurity region
substrate
conductive connection
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020174171A
Other languages
English (en)
Inventor
ヒョン 知 河
Hyoun-Jee Ha
ヒョン 知 河
昶 和 金
Chang Hwa Kim
昶 和 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021077870A publication Critical patent/JP2021077870A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】配線が小型化されたイメージセンサーを提供する。【解決手段】本発明のイメージセンサーは、互いに対向する第１面及び第２面を有する基板と、基板内に提供された光電変換領域と、基板内で光電変換領域の間に提供された分離パターンと、分離パターン上に配置され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、基板内で基板の第１面に隣接するように配置された第１不純物領域と、を有し、導電連結パターンの第１側壁は、第１不純物領域に接触し、導電連結パターンに含まれるドーパントは、第１不純物領域にドーピングされた不純物と同一の元素を含む。【選択図】図２Ｂ

Description

本発明は、イメージセンサーに係り、より詳細には、イメージセンサーのピクセル領域の構成要素の間の電気的連結に関する。
イメージセンサーは光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する素子である。イメージセンサーはＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）形及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）形に分類される。ＣＭＯＳ形イメージセンサーはＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称される。ＣＩＳは２次元的に配列された複数のピクセルを具備する。ピクセルの各々はフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）を含む。フォトダイオードは入射する光を電気信号に変換する役割をする。
米国特許第９，６０９，２５０号明細書 米国特許第１０，１７０，５１７号明細書
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、配線が小型化されたイメージセンサーを提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、互いに対向する第１面及び第２面を有する基板と、前記基板内に提供された光電変換領域と、前記基板内で前記光電変換領域の間に提供された分離パターンと、前記分離パターン上に配置され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、前記基板内で前記基板の第１面に隣接するように配置された第１不純物領域と、を有し、前記導電連結パターンの第１側壁は、前記第１不純物領域に接触し、前記導電連結パターンに含まれるドーパントは、前記第１不純物領域にドーピングされた不純物と同一の元素を含む。
上記目的を達成するためになされた本発明の他の態様によるイメージセンサーは、互いに対向する第１面及び第２面を有する基板と、前記基板を貫通してピクセル領域を定義する分離パターンと、前記分離パターン上に提供され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、前記基板内で前記基板の第１面に隣接するように配置された不純物領域と、を有し、前記不純物領域は、前記導電連結パターンの第１側壁に接触する第１不純物領域と、前記導電連結パターンの第１側壁に対向する第２側壁に接触する第２不純物領域と、を含み、前記導電連結パターンは、ドーピングされた半導体物質を含む。
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサーは、互いに対向する第１面及び第２面を有する基板と、前記基板内で第１及び第２ピクセル領域を定義する分離パターンと、前記基板内の前記第１及び第２ピクセル領域に各々提供された光電変換領域と、前記基板の前記第１ピクセル領域に提供されて前記基板の第１面に隣接する第１不純物領域と、前記基板の前記第２ピクセル領域に提供されて前記基板の第１面に隣接する第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に配置され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、前記基板の第１面上に提供されて前記導電連結パターンから離隔されたゲートパターンと、前記基板と前記ゲートパターンとの間に介在するゲート絶縁パターンと、前記基板の第１面上に配置されて絶縁層及び配線構造体を含む配線層と、前記基板の第２面上に配置されたカラーフィルターと、前記カラーフィルター上のマイクロレンズと、を備え、前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、前記導電連結パターンは、前記導電性分離パターンに垂直に重畳され、前記導電連結パターンは、前記第１不純物領域及び前記第２不純物領域に物理的に接触し、前記第１不純物領域及び前記第２不純物領域に電気的に連結される。
本発明によれば、導電連結パターンが、隣接する２つのピクセル領域の不純物領域の間に提供されて不純物領域に電気的に連結される。従って、イメージセンサーの構成要素が単純化されて、より自由にデザインすることができ、イメージセンサーを小型化することができる。
一実施形態によるイメージセンサーのピクセルの回路図である。 一実施形態によるイメージセンサーの第１例を示した平面図である。 図２ＡのＩ−ＩＩ線に沿って切断した断面図である。 図２ＢのＶ領域を拡大して示した図である。 図２ＡのＩＩＩ−ＩＶ線に沿って切断した断面図である。 一実施形態によるイメージセンサーのコンタクトプラグを説明するための図である。 一実施形態によるイメージセンサーの第２例を示した平面図である。 図３ＡのＩ−ＩＩ線に沿って切断した断面図である。 一実施形態によるイメージセンサーの第３例を示した平面図である。 図４ＡのＩ−ＩＩ線に沿って切断した断面図である。 一実施形態によるイメージセンサーの第４例を示した平面図である。 図５ＡのＩ−ＩＩ線に沿って切断した断面図である。 図５ＡのＶＩ−ＩＶ線に沿って切断した断面図である。 一実施形態によるイメージセンサーの第５例を示した平面図である。 図６ＡのＩ−ＩＩ線に沿って切断した断面図である。 図６ＡのＶＩＩ−ＶＩＩＩ線に沿って切断した断面図である。 図６ＡのＶＩ−ＩＶ線に沿って切断した断面図である。 一実施形態によるイメージセンサーの第６例を示した平面図である。 図７ＡのＶＩ−ＩＶ線に沿って切断した断面図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の一例を説明するための図である。 一実施形態によるイメージセンサーの製造の他の例を説明するための図である。 一実施形態によるイメージセンサーの製造の他の例を説明するための図である。 一実施形態によるイメージセンサーの製造の他の例を説明するための図である。 一実施形態によるイメージセンサーの製造の他の例を説明するための図である。
以下、本発明のイメージセンサー及びその製造方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本明細書で、全文に亘って同一の参照符号は同一の構成要素を指称する。本発明の一実施形態によるイメージセンサー及びその製造方法を説明する。
図１は、一実施形態によるイメージセンサーのピクセルの回路図である。
図１を参照すると、イメージセンサーのピクセルの各々は、光電変換領域ＰＤ、トランスファートランジスタＴｘ、ソースフォロワートランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘを含む。トランスファートランジスタＴｘ、ソースフォロワートランジスタＳｘ、リセットトランジスタＲｘ、及び選択トランジスタＡｘは、各々トランスファーゲートＴＧ、ソースフォロワーゲートＳＧ、リセットゲートＲＧ、及び選択ゲートＡＧを含む。
光電変換領域ＰＤはＮ型不純物領域及びＰ型不純物領域を含むフォトダイオードである。フローティング拡散領域ＦＤはトランスファートランジスタＴｘのドレーンとして機能する。フローティング拡散領域ＦＤはリセットトランジスタＲｘ（ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）のソースとして機能する。フローティング拡散領域ＦＤはソースフォロワートランジスタＳｘ（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ）のソースフォロワーゲートＳＧに電気的に連結される。ソースフォロワートランジスタＳｘは選択トランジスタＡｘ（ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）に連結される。例えば、ソースフォロワートランジスタＳｘのドレーン電極／領域は選択トランジスタＡｘ（ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）のソース電極／領域に該当する。
図１を参照してイメージセンサーの動作を説明すると、次の通りである。先ず、光が遮断された状態でリセットトランジスタＲｘのドレーン及びソースフォロワートランジスタＳｘのドレーンに電源電圧ＶＤＤを印加し、リセットトランジスタＲｘをターンオン（ｔｕｒｎ−ｏｎ）させてフローティング拡散領域ＦＤに残留する電荷を放出させる。その後、リセットトランジスタＲｘをオフ（ＯＦＦ）させ、外部からの光を光電変換領域ＰＤに入射させると、光電変換領域ＰＤで電子−正孔対が生成される。正孔は光電変換領域ＰＤのＰ型不純物領域に、電子はＮ型不純物領域に移動して蓄積される。トランスファートランジスタＴｘをオン（ＯＮ）させると、このような電子及び正孔のような電荷はフローティング拡散領域ＦＤに伝達されて蓄積される。蓄積された電荷量に比例してソースフォロワートランジスタＳｘのゲートバイアスが変わって、ソースフォロワートランジスタＳｘのソース電位の変化をもたらす
。この時、選択トランジスタＡｘをオン（ＯＮ）させると、カラムラインに電荷による信号ＶＯＵＴが読み出される。
図１で１つの光電変換領域ＰＤと４つのトランジスタ（Ｔｘ、Ｒｘ、Ａｘ、Ｓｘ）を具備するピクセルを例示しているが、本発明による実施形態はこれに限定されるものではない。例えば、ピクセルは複数に提供され、リセットトランジスタＲｘ、ソースフォロワートランジスタＳｘ、又は選択トランジスタＡｘは隣接するピクセルによって互いに共有される。従って、イメージセンサーの集積度が向上する。
図２Ａは、一実施形態によるイメージセンサーの第１例を示した平面図である。図２Ｂは、図２ＡのＩ−ＩＩ線に沿って切断した断面図である。図２Ｃは、図２ＢのＶ領域を拡大して示した図である。図２Ｄは、図２ＡのＩＩＩ−ＩＶ線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図２Ａ〜図２Ｄを参照すると、イメージセンサー１は、基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００を含む。基板１００は複数のピクセル領域ＰＸを有する。図１を参照して説明したピクセルは基板１００のピクセル領域ＰＸに各々形成される。例えば、ピクセルの構成要素はピクセル領域ＰＸ上に各々提供される。ピクセル領域ＰＸは平面視において第１ピクセル領域ＰＸ１及び第２ピクセル領域ＰＸ２を含む。第１ピクセル領域ＰＸ１は、第２ピクセル領域ＰＸ２に隣接し、第２ピクセル領域ＰＸ２から第１方向Ｄ１又は第１方向Ｄ１の反対方向に離隔される。基板１００は互いに対向する第１面１００ａ及び第２面１００ｂを有する。基板１００の第１面１００ａは前面であり、基板１００の第２面１００ｂは背面である。例えば、基板１００は半導体基板又はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板である。半導体基板は、例えばシリコン基板、ゲルマニウム基板、又はシリコン−ゲルマニウム基板を含む。基板１００は第１導電型の不純物を含む。例えば、第１導電型の不純物は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、インジウム（Ｉｎ）、及び／又はガリウム（Ｇａ）のようなＰ型不純物を含む。本明細書で、不純物はドーパントを意味する。
第１方向Ｄ１は基板１００の第１面１００ａに平行である。第２方向Ｄ２は、基板１００の第１面１００ａに平行であり、第１方向Ｄ１に交差する。第３方向Ｄ３は第１方向Ｄ１及び第２方向Ｄ２に実質的に垂直になる。第３方向Ｄ３はイメージセンサー１の深さ方向に対応する。
光電変換領域ＰＤが基板１００内でピクセル領域ＰＸに各々配置される。光電変換領域ＰＤは基板１００の第１面１００ａと第２面１００ｂとの間に配置される。光電変換領域ＰＤの各々は図１の光電変換領域ＰＤと同一の機能及び役割を遂行する。光電変換領域ＰＤは第２導電型の不純物でドーピングされた領域である。第２導電型の不純物は第１導電型の不純物と反対になる導電型を有する。第２導電型の不純物は、リン、ヒ素、ビスマス、及び／又はアンチモンのようなＮ型不純物を含む。光電変換領域ＰＤの各々は基板１００の第１面１００ａから深く配置される。
不純物領域１１１がピクセル領域ＰＸに各々配置される。不純物領域１１１は基板１００内で基板１００の第１面１００ａに隣接して配置される。不純物領域１１１の底面は光電変換領域ＰＤから離隔される。不純物領域１１１はドーピングされた領域である。不純物領域１１１は第１導電型の不純物を含む。不純物領域１１１は接地領域である。不純物領域１１１は、基板１００と同一の導電型の不純物、例えば第１導電型の不純物を含む。不純物領域１１１の不純物の濃度は基板１００にドーピングされた不純物濃度よりも更に大きい。
隣接するいずれか２つのピクセル領域ＰＸの不純物領域１１１は互いに対称的に配置される。不純物領域１１１は第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂを含む。第１不純物領域１１１Ａは第１ピクセル領域ＰＸ１に提供され、第２不純物領域１１１Ｂは第２ピクセル領域ＰＸ２に提供される。第１不純物領域１１１Ａは第２不純物領域１１１Ｂに対して対称的に配置される。第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂの各々は接地領域である。第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂの各々はフローティング拡散領域である。
ドーピング領域１１２が基板１００内でピクセル領域ＰＸに各々配置される。ドーピング領域１１２は基板１００内で基板１００の第１面１００ａに隣接する。ドーピング領域１１２の底面は光電変換領域ＰＤから離隔される。ドーピング領域１１２の各々は第２導電型の不純物を含む。
ドーピング領域１１２の各々は活性領域である。ここで、活性領域はトランジスタの動作のための領域を意味し、図１を参照して説明したフローティング拡散領域ＦＤ及びトランジスタのソース／ドレーン領域を含む。トランジスタは、図１を参照して説明したトランスファートランジスタＴｘ、ソースフォロワートランジスタＳｘ、リセットトランジスタＲｘ、又は選択トランジスタＡｘを含む。
素子絶縁パターン２２０が基板１００内に提供される。素子絶縁パターン２２０は第１トレンチ２２９内に提供され、第１トレンチ２２９は基板１００の第１面１００ａからリセスされる。素子絶縁パターン２２０は浅い素子分離ＳＴＩ膜である。素子絶縁パターン２２０の下面は基板１００内に提供される。素子絶縁パターン２２０は基板１００内で不純物領域１１１及びドーピング領域１１２の中のいずれか１つの一側に配置される。素子絶縁パターン２２０は活性領域又は接地領域を定義する。具体的に、各々のピクセル領域ＰＸで、素子絶縁パターン２２０は不純物領域１１１又はドーピング領域１１２を定義し、不純物領域１１１はドーピング領域１１２から素子絶縁パターン２２０によって分離される。ピクセル領域ＰＸの中の少なくとも１つで複数のドーピング領域１１２が提供された場合、ドーピング領域１１２は素子絶縁パターン２２０によって互いに分離される。素子絶縁パターン２２０は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含む。
分離パターン２１０が基板１００内に提供されてピクセル領域ＰＸを定義する。例えば、分離パターン２１０は基板１００のピクセル領域ＰＸの間に提供される。分離パターン２１０は第２トレンチ２１９内に提供され、第２トレンチ２１９は基板１００の第１面１００ａからリセスされる。第２トレンチ２１９は基板１００の第１面１００ａを貫通する。分離パターン２１０は深い素子分離（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）膜である。分離パターン２１０の下面は素子絶縁パターン２２０の下面よりも更に低いレベルに配置される。分離パターン２１０の下面は、基板１００の第２面１００ｂと共面（ｃｏｐｌａｎａｒ）をなすか、或いは基板１００の第２面１００ｂに隣接する。一例として、分離パターン２１０は基板１００の第２面１００ｂを貫通する。分離パターン２１０の上面の幅は分離パターン２１０の下面の幅Ｗよりも大きい。分離パターン２１０の下面の幅Ｗは０．０３μｍ〜０．０８μｍである。分離パターン２１０は基板１００内で隣接する光電変換領域ＰＤの間に配置される。
分離パターン２１０は、第１絶縁性分離パターン２１１、第２絶縁性分離パターン２１２、及び導電性分離パターン２１５を含む。第１絶縁性分離パターン２１１は第２トレンチ２１９の側壁に沿って提供される。第１絶縁性分離パターン２１１は第２トレンチ２１９の上部に延長されない。第１絶縁性分離パターン２１１は、例えばシリコン系絶縁物質及び／又は高誘電物質を含む。本明細書で、シリコン系絶縁物質は、例えばシリコン窒化物、シリコン酸化物、及び／又はシリコン酸化窒化物を含む。本明細書で、高誘電物質は、例えばハフニウム酸化物及び／又はアルミニウム酸化物を含む。図示していないが、第１絶縁性分離パターン２１１は複数の層を含み、複数の層は互いに異なる物質を含む。第１絶縁性分離パターン２１１は基板１００よりも低い屈折率を有する。従って、基板１００のピクセル領域ＰＸの間のクロストーク現象を防止／減少することができる。
導電性分離パターン２１５は第１絶縁性分離パターン２１１内に提供される。例えば、導電性分離パターン２１５の側壁は第１絶縁性分離パターン２１１によって囲まれる。第１絶縁性分離パターン２１１が導電性分離パターン２１５及び基板１００の間に介在する。従って、イメージセンサー１の動作時、導電性分離パターン２１５が基板１００から電気的に分離される。導電性分離パターン２１５は、結晶質半導体物質、例えばポリシリコンを含む。一例として、導電性分離パターン２１５はドーピングされたポリシリコンを含む。例えば、導電性分離パターン２１５はドーパントを更に含み、ドーパントは第１導電型又は第２導電型のドーパントである。
第２絶縁性分離パターン２１２は第２トレンチ２１９内で第１絶縁性分離パターン２１１の上面及び導電性分離パターン２１５の上面上に提供される。第２絶縁性分離パターン２１２は、例えばシリコン系絶縁物質及び／又は高誘電物質を含む。第２絶縁性分離パターン２１２は基板１００よりも低い屈折率を有する。
導電端子２１７が基板１００の第２面１００ｂ上に提供されて導電性分離パターン２１５に連結される。例えば、導電端子２１７はピクセル領域ＰＸの中のいずれか１つの上に又はピクセル領域ＰＸの中のいずれか１つの外側に提供される。いずれか１つのピクセル領域ＰＸは最外側ピクセル領域である。導電端子２１７は第１電圧が印加されるように構成された端子である。第１電圧は、例えば負のバイアス電圧である。第１電圧は導電端子２１７を通じて導電性分離パターン２１５に印加される。従って、イメージセンサー１の動作時、分離パターン２１０と基板１００との間の界面欠陥によって生成された電子（例えば、ノイズ電子）が除去される。界面欠陥は、例えば第２トレンチ２１９の側壁に形成される。界面欠陥の除去によって、イメージセンサー１の画質を向上させることができる。
導電連結パターン３１０が基板１００内に提供される。導電連結パターン３１０は第３トレンチ２３９内に提供され、第３トレンチ２３９は基板１００の第１面１００ａからリセスされる。第３トレンチ２３９は図２Ｄのように第２絶縁性分離パターン２１２内に配置される。導電連結パターン３１０の上面は基板１００の第１面１００ａ及び第２絶縁性分離パターン２１２の上面と実質的に同一のレベルに配置される。導電連結パターン３１０の上面の幅は導電連結パターン３１０の下面の幅よりも大きい。導電連結パターン３１０の上面の長さは導電連結パターン３１０の下面の長さよりも大きい。導電連結パターン３１０は図２Ａのように分離パターン２１０に平面視において重畳される。導電連結パターン３１０は図２Ｂのように導電性分離パターン２１５に垂直に重畳される。第２絶縁性分離パターン２１２が導電性分離パターン２１５及び導電連結パターン３１０の間に介在する。第２絶縁性分離パターン２１２によって導電連結パターン３１０が導電性分離パターン２１５から電気的に分離される。
導電連結パターン３１０は、隣接する２つのピクセル領域ＰＸの不純物領域１１１の間に提供され、不純物領域１１１に電気的に連結される。例えば、導電連結パターン３１０は第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に介在する。導電連結パターン３１０は図２Ｃのように互いに対向する第１側壁３１０ａ及び第２側壁３１０ｂを有する。導電連結パターン３１０の第１側壁３１０ａは第１不純物領域１１１Ａに接触する。導電連結パターン３１０の第２側壁３１０ｂは第２不純物領域１１１Ｂに接触する。導電連結パターン３１０は第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂに電気的に連結される。
導電連結パターン３１０はドーピングされた半導体物質を含む。導電連結パターン３１０は結晶質半導体物質及びドーパントを含む。一例として、導電連結パターン３１０はドーピングされたポリシリコンを含む。導電連結パターン３１０に含まれるドーパントは不純物領域１１１にドーピングされた不純物と同一の種類の導電型を有する。導電連結パターン３１０に含まれるドーパントは不純物領域１１１にドーピングされた不純物と同一の元素である。即ち、導電連結パターン３１０に含まれるドーパントは第１不純物領域１１１Ａにドーピングされた不純物及び第２不純物領域１１１Ｂにドーピングされた不純物と同一の元素である。導電連結パターン３１０のドーピング濃度は不純物領域１１１のドーピング濃度と同一又は異なる。導電連結パターン３１０のドーピングされた深さは不純物領域１１１の深さと同一である。これと異なり、導電連結パターン３１０のドーピングされた深さは不純物領域１１１の深さと異なり得る。他の例として、導電連結パターン３１０は金属物質を含む。
ゲートパターン５００が基板１００の第１面１００ａ上に配置される。ゲートパターン５００は分離パターン２１０に平面視において重畳されない。ゲートパターン５００は、先に図１で説明したトランスファートランジスタＴｘ、ソースフォロワートランジスタＳｘ、リセットトランジスタＲｘ、又は選択トランジスタＡｘのゲート電極として機能する。例えば、ゲートパターン５００は、トランスファーゲートＴＧ、ソースフォロワーゲートＳＧ、リセットゲートＲＧ、又は選択ゲートＡＧを含む。図２Ａ〜図２Ｃで、簡易化のために単数のゲートパターン５００が各ピクセル領域ＰＸ上に配置されるものとして図示したが、複数のゲートパターン５００が各ピクセル領域ＰＸ上に配置される。以下、簡易化のために単数のゲートパターン５００に関して記述する。
ゲートパターン５００は埋め込み形ゲート構造を有する。例えば、ゲートパターン５００は図２Ｃのように第１部分５００Ａ及び第２部分５００Ｂを含む。ゲートパターン５００の第１部分５００Ａは基板１００の第１面１００ａ上に配置される。ゲートパターン５００の第１部分５００Ａは基板１００の第１面１００ａに平行である方向に延長される。ゲートパターン５００の第２部分５００Ｂは基板１００内に突出する。ゲートパターン５００の第２部分５００Ｂは第１部分５００Ａに連結される。ゲートパターン５００は、金属物質、金属シリサイド物質、ポリシリコン、及びこれらの組合せを含む。ゲート絶縁パターン５１０がゲートパターン５００と基板１００との間に介在する。ゲート絶縁パターン５１０は、例えばシリコン系絶縁物質及び／又は高誘電物質を含む。ゲートスペーサー５２０は基板１００の第１面１００ａ上でゲートパターン５００の第１部分５００Ａの側壁を覆う。ゲートスペーサー５２０は、例えばシリコン窒化物、シリコン炭化窒化物、又はシリコン酸化窒化物のような半導体窒化物を含む。
配線層４００が基板１００の第１面１００ａ上に配置される。配線層４００は、第１絶縁層４１０、第２絶縁層４２０、第３絶縁層４３０、及び配線構造体４４０を含む。第１絶縁層４１０は、基板１００の第１面１００ａ、導電連結パターン３１０、及びゲートスペーサー５２０を覆う。第２絶縁層４２０は第１絶縁層４１０の上面上に提供される。第２絶縁層４２０は多重層であるか、或いは第２絶縁層４２０は省略される。第３絶縁層４３０は第２絶縁層４２０上に積層される。第１〜第３絶縁層（４１０、４２０、４３０）は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸化窒化物のようなシリコン系絶縁材料を含む。配線構造体４４０はビア及び配線を含む。配線は第１〜第３絶縁層（４１０、４２０、４３０）の間に介在する。ビアは第２絶縁層４２０又は第３絶縁層４３０を貫通して配線に接続される。図示していないが、配線構造体４４０は、ゲートパターン５００、不純物領域１１１、及びドーピング領域１１２の中の少なくとも１つに電気的に連結される。
コンタクトプラグ４５０は、第１絶縁層４１０内に提供されて第１絶縁層４１０を貫通する。コンタクトプラグ４５０は第２絶縁層４２０を更に貫通する。コンタクトプラグ４５０は金属のような導電物質を含む。導電連結パターン３１０が省略された場合、複数のコンタクトプラグ４５０が第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂに各々接続される。即ち、コンタクトプラグ４５０の総数はピクセル領域ＰＸの総数と同一である。ここで、コンタクトプラグ４５０は不純物領域１１１に電気的に連結されるコンタクトプラグを意味する。
本実施形態によると、導電連結パターン３１０、第１不純物領域１１１Ａ、及び第２不純物領域１１１Ｂは共有構造体３００をなす。単数のコンタクトプラグ４５０が第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、及び導電連結パターン３１０の中のいずれか１つの上に配置される。例えば、コンタクトプラグ４５０は第１不純物領域１１１Ａ上に提供され、第２不純物領域１１１Ｂ及び導電連結パターン３１０上にコンタクトプラグ４５０が配置されない。単数のコンタクトプラグ４５０が第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、及び導電連結パターン３１０の電気的通路として提供される。イメージセンサー１の動作時、第２電圧がコンタクトプラグ４５０を通じて第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、及び導電連結パターン３１０に印加される。第２電圧は接地電圧であり、第１電圧と異なる。共有構造体３００が提供されることによって、コンタクトプラグ４５０の総数はピクセル領域ＰＸの総数よりも少なくなる。従って、コンタクトプラグ４５０の配置自由度が増加して、イメージセンサー１が小型化される。ここで、分離パターン２１０の下面の幅Ｗは０．０３μｍ〜０．０８μｍである。分離パターン２１０の下面の幅Ｗが０．０８μｍよりも大きい場合、イメージセンサー１の小型化が難しい。分離パターン２１０の下面の幅Ｗが０．０３μｍよりも小さい場合、ピクセル領域ＰＸの間の分離が不十分であるか又は分離パターン２１０の形成工程が複雑になる。
図２Ｅは、一実施形態によるイメージセンサーのコンタクトプラグを説明するための図であって、図２ＡのＩ−ＩＩ線に沿って切断した断面に対応する。以下、先に説明したことに重複する内容は省略する。
図２Ｅを参照すると、イメージセンサー１のコンタクトプラグ４５０は導電連結パターン３１０上で第１絶縁層４１０を貫通する。コンタクトプラグ４５０は導電連結パターン３１０に直接接続される。コンタクトプラグ４５０は第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂ上に配置されない。第２電圧は単数のコンタクトプラグ４５０及び導電連結パターン３１０を通じて第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂに印加される。
基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００は、図２Ａ〜図２Ｄを参照して説明したものと実質的に同一である。
図３Ａは、一実施形態によるイメージセンサーの第２例を示した平面図である。図３Ｂは、図３ＡのＩ−ＩＩ線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図３Ａ及び図３Ｂを参照すると、イメージセンサー２は、基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００を含む。基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００は、図２Ａ〜図２Ｄを参照して説明したものと実質的に同一である。
不純物領域１１１がピクセル領域ＰＸに各々配置される。不純物領域１１１は基板１００内で基板１００の第１面１００ａに隣接して配置される。不純物領域１１１は活性領域である。不純物領域１１１の各々は図１を参照して説明したフローティング拡散領域ＦＤを含む。不純物領域１１１は基板１００と反対になる導電型の不純物を含む。不純物領域１１１は第２導電型の不純物（例えば、Ｎ型不純物）を含む。ゲートパターン５００は図１を参照して説明したトランスファーゲートＴＧとして機能するが、これに制約されない。
導電連結パターン３１０は、第１不純物領域１１１Ａと第２不純物領域１１１Ｂとの間に介在して、第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂに電気的に連結される。導電連結パターン３１０内のドーパントは第１不純物領域１１１Ａにドーピングされた不純物及び第２不純物領域１１１Ｂにドーピングされた不純物と同一の元素を含む。導電連結パターン３１０のドーパントは第２導電型を有する。導電連結パターン３１０、第１不純物領域１１１Ａ、及び第２不純物領域１１１Ｂは共有構造体３００を構成する。
図２Ａ〜図２Ｅを参照して説明したコンタクトプラグ４５０は共有構造体３００上に配置されない。即ち、導電連結パターン３１０及び不純物領域１１１上に別のコンタクトプラグが提供されない。
図４Ａは、一実施形態によるイメージセンサーの第３例を示した平面図である。図４Ｂは、図４ＡのＩ−ＩＩ線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。図４Ａ及び図４Ｂの説明において、図１を共に参照する。
図４Ａ及び図４Ｂを参照すると、イメージセンサー３は、基板１００、分離パターン２１０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００を含む。基板１００、分離パターン２１０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００は先に説明したものと実質的に同一である。図示していないが、イメージセンサー３は図２Ａ〜図２Ｄを参照して説明したもののような素子絶縁パターン２２０を更に含む。第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、及び導電連結パターン３１０は共有構造体３００を構成する。
ゲートパターン５００は第１ゲートパターン５０１及び第２ゲートパターン５０２を含む。第１ゲートパターン５０１は基板１００の第１ピクセル領域ＰＸ１上に配置され、第２ゲートパターン５０２は基板１００の第２ピクセル領域ＰＸ２上に配置される。第１ゲートパターン５０１及び第２ゲートパターン５０２の各々は図２Ａ〜図２Ｄを参照して説明したゲートパターン５００と実質的に同一な構造を有する。第１ゲートパターン５０１は第２ゲートパターン５０２と異なる機能をするトランジスタのゲートである。例えば、第１ゲートパターン５０１及び第２ゲートパターン５０２の中のいずれか１つはソースフォロワーゲートＳＧであり、第１ゲートパターン５０１及び第２ゲートパターン５０２の中の他の１つは選択ゲートＡＧである。以下、説明の便宜のために第１ゲートパターン５０１がソースフォロワーゲートＳＧであり、第２ゲートパターン５０２が選択ゲートＡＧである場合に対して説明するが、本実施形態はこれに制約されるものではない。
第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂが基板１００内で基板１００の第１面１００ａに隣接して配置される。第１不純物領域１１１Ａはソースフォロワートランジスタのソース／ドレーン領域である。第２不純物領域１１１Ｂは選択トランジスタのソース／ドレーン領域である。第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂは基板１００と反対の導電型の不純物を含む。第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂは第２導電型の不純物（例えば、Ｎ型不純物）を含む。
導電連結パターン３１０と不純物領域１１１との配置関係及び電気的連結関係は図２Ａ〜図２Ｄで説明したものと実質的に同一である。導電連結パターン３１０は平面視において第１ゲートパターン５０１と第２ゲートパターン５０２との間に配置される。第１不純物領域１１１Ａは平面視において導電連結パターン３１０と第１ゲートパターン５０１との間に配置され、第２不純物領域１１１Ｂは導電連結パターン３１０と第２ゲートパターン５０２との間に配置される。導電連結パターン３１０は、第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂに物理的に接触し、電気的に連結される。但し、導電連結パターン３１０はソースフォロワートランジスタのソース／ドレーン領域と選択トランジスタのソース／ドレーン領域とを電気的に連結させる。例えば、ソースフォロワートランジスタのドレーン領域は導電連結パターン３１０を通じて選択トランジスタのソース領域に電気的に連結される。導電連結パターン３１０のドーパントは第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂにドーピングされた不純物と同一の元素である。
共有構造体３００が提供されることによって、イメージセンサー３の構成要素が単純化され、イメージセンサー３が小型化される。例えば、第１ピクセル領域ＰＸ１は選択トランジスタのソース領域を含まず、第２ピクセル領域ＰＸ２はソースフォロワートランジスタのドレーン領域を含まない。本実施形態によると、イメージセンサー３の構成要素がより自由にデザインされる。構成要素は、例えば不純物領域１１１、ドーピング領域１１２、分離パターン２１０、素子絶縁パターン２２０、ゲートパターン５００、及び配線層４００を含む。
図２Ａ〜図２Ｄを参照して説明したコンタクトプラグ４５０は共有構造体３００上に配置されない。即ち、第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、及び導電連結パターン３１０上に別のコンタクトプラグが提供されない。
図５Ａは、一実施形態によるイメージセンサーの第４例を示した平面図である。図５Ｂは、図５ＡのＩ−ＩＩ線に沿って切断した断面図である。図５Ｃは、図５ＡのＶＩ−ＩＶ線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図５Ａ〜図５Ｃを参照すると、イメージセンサー４は、基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００を含む。基板１００、分離パターン２１０、ゲートパターン５００、及び配線層４００は先に説明したものと実質的に同一である。
ピクセル領域ＰＸは、第１ピクセル領域ＰＸ１、第２ピクセル領域ＰＸ２、第３ピクセル領域ＰＸ３、及び第４ピクセル領域ＰＸ４を含む。第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２とは互いに隣接する。第３ピクセル領域ＰＸ３は第１ピクセル領域ＰＸ１に隣接する。第３ピクセル領域ＰＸ３は第１ピクセル領域ＰＸ１から第２方向Ｄ２又は第２方向Ｄ２の反対方向に離隔される。第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４とは互いに隣接する。第４ピクセル領域ＰＸ４は第３ピクセル領域ＰＸ３から第１方向Ｄ１又は第１方向Ｄ１の反対方向に離隔される。第４ピクセル領域ＰＸ４は第２ピクセル領域ＰＸ２に隣接する。
不純物領域１１１は、第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、第３不純物領域１１１Ｃ、及び第４不純物領域１１１Ｄを含む。第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、第３不純物領域１１１Ｃ、及び第４不純物領域１１１Ｄは、第１ピクセル領域ＰＸ１、第２ピクセル領域ＰＸ２、第３ピクセル領域ＰＸ３、及び第４ピクセル領域ＰＸ４にそれぞれ提供される。第１不純物領域１１１Ａは第２不純物領域１１１Ｂ及び第３不純物領域１１１Ｃに対してそれぞれ対称的に配置される。第２不純物領域１１１Ｂと第４不純物領域１１１Ｄとは互いに対称的に配置される。第３不純物領域１１１Ｃと第４不純物領域１１１Ｄとは互いに対称的に配置される。
第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１は図２Ａ〜図２Ｄの不純物領域１１１を参照して説明したもののような接地領域である。不純物領域１１１は第２導電型のドーパント（例えば、Ｐ型ドーパント）を含む。
導電連結パターン３１０は、第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１にそれぞれ物理的に接触し、電気的に連結される。導電連結パターン３１０のドーパントは第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１に含まれるドーパントと同一の元素である。
導電連結パターン３１０及び第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１は共有構造体３００をなす。単数のコンタクトプラグ４５０は導電連結パターン３１０上に配置されて導電連結パターン３１０に接続される。図示したものと異なり、コンタクトプラグ４５０は、第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、第３不純物領域１１１Ｃ、及び第４不純物領域１１１Ｄの中のいずれか１つの上に配置され得る。第１不純物領域１１１Ａ、第２不純物領域１１１Ｂ、第３不純物領域１１１Ｃ、及び第４不純物領域１１１Ｄは単数のコンタクトプラグ４５０を通じて第２電圧が印加される。
図６Ａは、一実施形態によるイメージセンサーの第５例を示した平面図である。図６Ｂは、図６ＡのＩ−ＩＩ線に沿って切断した断面図である。図６Ｃは、図６ＡのＶＩＩ−ＶＩＩＩ線に沿って切断した断面図である。図６Ｄは、図６ＡのＶＩ−ＩＶ線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図６Ａ〜図６Ｄを参照すると、イメージセンサー５は、基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００に加えて配線パターン３４０を含む。基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００は先に説明したものと実質的に同一である。共有構造体３００は複数に提供され、共有構造体３００は導電連結パターン３１０を各々含む。導電連結パターン３１０の各々は隣接する不純物領域１１１に電気的に連結される。導電連結パターン３１０の各々は第１側壁３１０ａ、第２側壁３１０ｂ、第３側壁３１０ｃ、及び第４側壁３１０ｄを含む。導電連結パターン３１０の各々の第３側壁３１０ｃは第１側壁３１０ａ及び第２側壁３１０ｂに隣接する。導電連結パターン３１０の各々の第４側壁３１０ｄは第３側壁３１０ｃに対向する。配線パターン３４０は第３側壁３１０ｃに連結される。
配線パターン３４０が図６Ｃのように第４トレンチ２４９内に提供され、第４トレンチ２４９は基板１００の第１面１００ａからリセスされる。配線パターン３４０は図６Ａのように平面視において第２方向Ｄ２に並んだ長軸を有する。配線パターン３４０は少なくとも２つの共有構造体３００に連結される。例えば、配線パターン３４０は導電連結パターン３１０に連結される。具体的に、配線パターン３４０は図６Ｄのように導電連結パターン３１０の各々の第３側壁３１０ｃ及び第４側壁３１０ｄに連結される。図６Ｄで、点線は、導電連結パターン３１０及び配線パターン３４０の区分のための仮想線であって、説明の便宜のために示したものである。配線パターン３４０は、導電連結パターン３１０と同一の物質を含み、導電連結パターン３１０に境界面無しで連結される。例えば、配線パターン３４０は結晶質半導体物質及びドーパントを含む。一例として、配線パターン３４０はドーピングされたポリシリコンを含む。配線パターン３４０に含まれるドーパントは導電連結パターン３１０のドーパントと同一の導電型を有する。配線パターン３４０に含まれるドーパントは導電連結パターン３１０のドーパントと同一の元素である。しかし、配線パターン３４０は、これに制約されず、多様な物質を含み得る。例えば、配線パターン３４０は、銅、アルミニウム、チタニウム、及び／又はタングステンのような金属を含む。
配線パターン３４０は分離パターン２１０に平面視において重畳される。図６Ｃのように配線パターン３４０と導電性分離パターン２１５とは垂直に重畳される。配線パターン３４０は第２絶縁性分離パターン２１２内に提供される。第２絶縁性分離パターン２１２は配線パターン３４０と導電性分離パターン２１５との間及び配線パターン３４０と基板１００との間に介在する。配線パターン３４０は第２絶縁性分離パターン２１２によって導電性分離パターン２１５及び基板１００から電気的に分離される。
コンタクトプラグ４５０が図６Ｄのように配線パターン３４０上で第１絶縁層４１０を貫通する。コンタクトプラグ４５０は配線パターン３４０に直接接続される。図示したものと異なり、コンタクトプラグ４５０は配線パターン３４０ではない共有構造体３００の中のいずれか１つに直接接続される。例えば、コンタクトプラグ４５０は導電連結パターン３１０及び不純物領域１１１の中のいずれか１つに接続される。本実施形態によると、配線パターン３４０が提供されるため、単数のコンタクトプラグ４５０が複数の共有構造体３００の不純物領域１１１に電気的に連結される。第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１は単数のコンタクトプラグ４５０を通じて第２電圧が印加される。
図７Ａは、一実施形態によるイメージセンサーの第６例を示した平面図である。図７Ｂは、図７ＡのＶＩ−ＩＶ線に沿って切断した断面図である。図７Ａ及び図７Ｂの説明において、図６Ｂ及び図６Ｃを共に参照して説明する。
図７Ａ及び図７Ｂを参照すると、イメージセンサー６は、基板１００、分離パターン２１０、素子絶縁パターン２２０、導電連結パターン３１０、ゲートパターン５００、及び配線層４００に加えて配線パターン３４０を含む。導電連結パターン３１０及び不純物領域１１１は図５Ａ〜図５Ｃを参照して説明したものと実質的に同一である。例えば、導電連結パターン３１０は、第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１に物理的に接触し、電気的に連結される。
配線パターン３４０は図６Ａ〜図６Ｄを参照して説明したものと同一又は類似する。但し、配線パターン３４０は第１方向Ｄ１に延長された第１配線パターン３４１及び第２方向Ｄ２に沿って延長された第２配線パターン３４２を含む。第２配線パターン３４２は第１配線パターン３４１に連結される。図示したものと異なり、第１配線パターン３４１及び第２配線パターン３４２の中のいずれか１つは省略され得る。
図６Ａ〜図６Ｄのイメージセンサー５の配線パターン３４０は図７Ａ及び図７Ｂに示したもののような第１配線パターン３４１及び第２配線パターン３４２を含み得る。本発明によると、配線パターン３４０の平面の形状は、図６Ａ及び図７Ａに制約されず、多様に変形され得る。
図５Ａ〜図５Ｃのイメージセンサー４、図６Ａ〜図６Ｄのイメージセンサー５、又は図７Ａ及び図７Ｂのイメージセンサー６で、不純物領域１１１は、接地領域に制約されず、多様に変形され得る。例えば、第１〜第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）の不純物領域１１１の各々は図３及び図３Ｂの不純物領域１１１を参照して説明したフローティング拡散領域として機能する。この場合、ピクセル領域ＰＸの不純物領域１１１は第２導電型の不純物（例えば、Ｎ型不純物）を含む。
他の例として、不純物領域１１１の各々は図４Ａ及び図４Ｂの不純物領域１１１を参照して説明したソース／ドレーン領域として機能する。この場合、ピクセル領域ＰＸの不純物領域１１１は第２導電型の不純物（例えば、Ｎ型不純物）を含む。
以下、一実施形態によるイメージセンサーの製造方法を説明する。イメージセンサーの製造例の説明において、ピクセル領域は図１を参照して説明したピクセルが形成された領域及びピクセルを形成するための領域を含むものとして解釈される。
図８Ａ〜図８Ｈは、一実施形態によるイメージセンサーの製造の一例を説明するための図であって、図２ＡのＩ−ＩＩ線及びＩＩＩ−ＩＶ線に沿って切断した断面に対応する。以下、図８Ａ〜図８Ｈの説明で図２Ａを共に参照し、先に説明したことに重複する内容は省略する。
図８Ａを参照すると、光電変換領域ＰＤが基板１００内に形成される。第１マスクパターン９１０が基板１００の第１面１００ａ上に形成される。第１マスクパターン９１０はフォトレジスト物質を含む。第１マスクパターン９１０を形成することは予備マスクパターン（図示せず）を基板１００上に塗布すること及びフォトマスク（図示せず）を使用して予備マスクパターン上に露光及び現像工程を遂行することを含む。基板１００上に第１マスクパターン９１０を使用したエッチング工程が遂行されて、第１トレンチ２２９が形成される。第１トレンチ２２９は浅いトレンチである。第１トレンチ２２９の形成工程の後、第１マスクパターン９１０は除去される。
図８Ｂを参照すると、絶縁物質が第１トレンチ２２９内に満たされて、素子絶縁パターン２２０が形成される。素子絶縁パターン２２０は第１トレンチ２２９内に局所化される。
第２マスクパターン９２０が基板１００の第１面１００ａ上に形成されて、基板１００の第１面１００ａ及び素子絶縁パターン２２０を覆う。第２マスクパターン９２０はフォトレジスト物質を含む。第２マスクパターン９２０を使用したエッチング工程によって、第２トレンチ２１９が基板１００内のピクセル領域ＰＸの間に形成される。第２トレンチ２１９は基板１００の一部を貫通する。第２トレンチ２１９の底面は基板１００内に提供される。第２トレンチ２１９は深いトレンチである。第２トレンチ２１９の深さは第１トレンチ２２９の深さよりも更に大きい。その後、第２マスクパターン９２０が除去される。
図８Ｃを参照すると、第１絶縁性分離パターン２１１及び導電性分離パターン２１５が第２トレンチ２１９内に形成される。第１絶縁性分離パターン２１１及び導電性分離パターン２１５を形成することは、第２トレンチ２１９の内壁をコンフォーマルに覆う予備絶縁性分離パターン（図示せず）を形成すること、第２トレンチ２１９を部分的に満たす予備導電性分離パターン（図示せず）を予備絶縁性分離パターン上に形成すること、及びリセス工程を予備導電性分離パターン及び予備絶縁性分離パターン上に遂行することを含む。リセス工程はエッチバック（ｅｔｃｈ−ｂａｃｋ）工程又は平坦化工程を含む。リセス工程によって第２トレンチ２１９の上部の予備絶縁性分離パターン及び予備導電性分離パターンが除去される。予備絶縁性分離パターンがリセスされて第１絶縁性分離パターン２１１が形成される。予備導電性分離パターンがリセスされて導電性分離パターン２１５が形成される。リセス工程は第２トレンチ２１９の上部側壁が露出される時まで遂行される。
図８Ｄを参照すると、第２絶縁性分離パターン２１２が、第１絶縁性分離パターン２１１及び導電性分離パターン２１５上に形成されて、第２トレンチ２１９を満たす。第２絶縁性分離パターン２１２の上面は基板１００の第１面１００ａと実質的に同一のレベルに提供される。従って、分離パターン２１０が形成される。分離パターン２１０は第１及び第２絶縁性分離パターン（２１１、２１２）と導電性分離パターン２１５とを含む。
図８Ｅを参照すると、第３マスクパターン９３０が基板１００の第１面１００ａ及び第２絶縁性分離パターン２１２上に形成される。第３マスクパターン９３０は第２絶縁性分離パターン２１２の一部を露出させる。第３マスクパターン９３０に露出された第２絶縁性分離パターン２１２の一部が除去されて、第３トレンチ２３９が形成される。例えば、第３トレンチ２３９の底面は第２絶縁性分離パターン２１２内に提供される。第３トレンチ２３９は互いに対向する第１側壁２３９ａ及び第２側壁２３９ｂを有する。第３トレンチ２３９の第１側壁２３９ａ及び第２側壁２３９ｂは基板１００を露出させる。
予備導電連結パターン３１０Ｐが第３トレンチ２３９内に形成される。予備導電連結パターン３１０Ｐを形成することは第３トレンチ２３９を満たす半導体層を形成することを含む。半導体層上にリセス工程が更に遂行されて、基板１００の第１面１００ａが露出される。予備導電連結パターン３１０Ｐの上面は基板１００の第１面１００ａ及び第２絶縁性分離パターン２１２の上面と実質的に同一のレベルに配置される。その後、第３マスクパターン９３０が除去される。
図８Ｆを参照すると、第４マスクパターン９４０が基板１００の第１面１００ａ上に形成される。第４マスクパターン９４０はフォトレジスト物質を含む。第４マスクパターン９４０は予備導電連結パターン３１０Ｐの上面及び基板１００の第１面１００ａの一部を露出させる。
不純物が基板１００の第１面１００ａの一部及び予備導電連結パターン３１０Ｐ上に注入され、不純物領域１１１及び導電連結パターン３１０がそれぞれ形成される。不純物領域１１１は第１不純物領域１１１Ａ及び第２不純物領域１１１Ｂを含む。不純物を注入することは第４マスクパターン９４０を利用して遂行される。不純物は導電連結パターン３１０及び不純物領域１１１内でドーパントとして機能する。不純物領域１１１及び導電連結パターン３１０の形成によって共有構造体３００が形成される。不純物領域１１１及び導電連結パターン３１０が単一工程によって形成されるため、導電連結パターン３１０に含まれるドーパントは不純物領域１１１のドーパントと同一の元素を含む。本実施形態によると、不純物領域１１１及び導電連結パターン３１０の形成工程が簡単になる。その後、第４マスクパターン９４０が除去される。
図８Ｇを参照すると、第２導電型の不純物が基板１００内に注入され、ドーピング領域１１２が形成される。図示したものと異なり、ドーピング領域１１２の形成は図８Ｆの不純物領域１１１の形成の前又は不純物領域１１１の形成と単一工程で遂行され得る。
ゲート絶縁パターン５１０及びゲートパターン５００が各ピクセル領域ＰＸに形成される。ゲートスペーサー５２０が基板１００の第１面１００ａ上でゲートパターン５００の側壁上に形成される。
第１絶縁層４１０が、基板１００の第１面１００ａ上に形成されて、不純物領域１１１の上面、ドーピング領域１１２の上面、導電連結パターン３１０の上面、及びゲートスペーサー５２０の外側壁を覆う。第１絶縁層４１０はゲートパターン５００の上面を露出させる。第２絶縁層４２０が第１絶縁層４１０及びゲートパターン５００上に形成される。コンタクトプラグ４５０が形成されて、第１絶縁層４１０及び第２絶縁層４２０を貫通する。他の例として、コンタクトプラグ４５０は第２絶縁層４２０を貫通しない。第３絶縁層４３０が第２絶縁層４２０上に形成される。配線が第２絶縁層４２０と第３絶縁層４３０との間に形成される。ビアが第３絶縁層４３０内に形成される。配線及びビアが形成されることによって、配線構造体４４０が形成される。配線構造体４４０はビア及び配線を含む。配線、第３絶縁層４３０、及びビアの形成工程は繰り返して遂行される。従って、複数の積層された第３絶縁層４３０、複数の配線、及び複数のビアが形成される。
図８Ｈを参照すると、薄型化工程が基板１００の第２面１００ｂ上に遂行される。薄型化工程はグラインディング工程又は化学的機械的研磨工程を含む。薄型化工程の結果、分離パターン２１０が基板１００の第２面１００ｂ上に露出される。一例として、導電性分離パターン２１５が基板１００の第２面１００ｂ上に露出される。
図２Ｂ及び図２Ｄを再び参照すると、導電端子２１７が、薄型化された基板１００の第２面１００ｂ上に形成されて、導電性分離パターン２１５に接続される。背面絶縁層６００が、薄型化された基板１００の第２面１００ｂ上に形成されて、基板１００の第２面１００ｂ及び分離パターン２１０の下面を覆う。カラーフィルターＣＦ、グリッドパターン６５０、及びマイクロレンズ７００が背面絶縁層６００の下面上に形成される。今まで説明した実施形態によって、図２Ａ〜図２Ｄで説明したイメージセンサー１が製造される。
先に説明したものと異なり、図８Ｆの不純物注入工程は第１導電型の不純物を注入することを含み、図８Ｇのコンタクトプラグ４５０の形成工程は遂行されなくともよい。この場合、図３Ａ及び図３Ｂを参照して説明したイメージセンサー２又は図４Ａ及び図４Ｂを参照して説明したイメージセンサー３が製造される。
図９Ａ〜図９Ｄは、一実施形態によるイメージセンサーの製造の他の例を説明するための図であって、図２ＡのＩ−ＩＩ線及びＩＩＩ−ＩＶ線に沿って切断した断に対応する。図９Ａ〜図９Ｄの説明で図２Ａを共に参照し、先に説明したことに重複する内容は省略する。
図９Ａを参照すると、光電変換領域ＰＤが基板１００内に形成される。第２マスクパターン９２０が基板１００の第１面１００ａ上に形成される。第２マスクパターン９２０を形成することは予備マスクパターン（図示せず）を基板１００上に塗布すること及び予備マスクパターン上にフォトマスク（図示せず）を使用した露光及び現象工程を遂行することを含む。第２マスクパターン９２０を使用したエッチング工程によって、第２トレンチ２１９が基板１００内でピクセル領域ＰＸの間に形成される。その後、第２マスクパターン９２０は除去される。
図９Ｂを参照すると、第１絶縁性分離パターン２１１及び導電性分離パターン２１５が第２トレンチ２１９内に形成される。第２絶縁性分離パターン２１２が、第１絶縁性分離パターン２１１及び導電性分離パターン２１５上に形成されて、第２トレンチ２１９を満たす。従って、分離パターン２１０が形成される。第１絶縁性分離パターン２１１、導電性分離パターン２１５、及び第２絶縁性分離パターン２１２の形成方法は先に図８Ｃ及び図８Ｄを参照して説明したものと実質的に同一である。
図９Ｃを参照すると、第３マスクパターン９３０が基板１００の第１面１００ａ及び第２絶縁性分離パターン２１２上に形成される。第３マスクパターン９３０に露出された第２絶縁性分離パターン２１２の一部が除去されて、第３トレンチ２３９が形成される。第３トレンチ２３９は第２絶縁性分離パターン２１２及び基板１００の内側壁を露出させる。予備導電連結パターン３１０Ｐが第３トレンチ２３９内に形成される。第３マスクパターン９３０、第３トレンチ２３９、及び予備導電連結パターン３１０Ｐの形成は図８Ｅを参照して説明したものと実質的に同一である。
図９Ｄを参照すると、第１マスクパターン９１０が、基板１００の第１面１００ａ、第２絶縁性分離パターン２１２、及び予備導電連結パターン３１０Ｐ上に形成される。第１マスクパターン９１０を使用したエッチング工程が基板１００上に遂行されて、第１トレンチ２２９が形成される。その後、第１マスクパターン９１０は除去される。絶縁物質が第１トレンチ２２９内に満たされて、素子絶縁パターン２２０が形成される。第１マスクパターン９１０、第１トレンチ２２９、及び素子絶縁パターン２２０の形成は図８Ａ及び図８Ｂを参照して説明したものと実質的に同一である。
再び、図８Ｆを参照すると、第４マスクパターン９４０が基板１００の第１面１００ａ上に形成される。第４マスクパターン９４０を使用した不純物注入工程が基板１００の第１面１００ａの一部及び予備導電連結パターン３１０Ｐ上に遂行されて、不純物領域１１１及び導電連結パターン３１０が形成される。不純物領域１１１及び導電連結パターン３１０の形成によって共有構造体３００が形成される。その後、第４マスクパターン９４０が除去される。
図８Ｇを参照すると、第２導電型の不純物が基板１００内に注入され、ドーピング領域１１２が形成される。図示したものと異なり、ドーピング領域１１２の形成は不純物領域１１１の形成の前に遂行され得る。ゲート絶縁パターン５１０、ゲートパターン５００、及びゲートスペーサー５２０が各ピクセル領域ＰＸに形成される。
第１絶縁層４１０、第２絶縁層４２０、第３絶縁層４３０、及び配線構造体４４０が基板１００の第１面１００ａ上に形成されて、配線層４００が形成される。コンタクトプラグ４５０が、第１絶縁層４１０内に形成されて、不純物領域１１１及び導電連結パターン３１０の中のいずれか１つに接続される。
図８Ｈを参照すると、薄型化工程が基板１００の第２面１００ｂ上に遂行されて、導電性分離パターン２１５が基板１００の第２面１００ｂ上に露出される。
図２Ｂを参照すると、導電端子２１７、背面絶縁層６００、カラーフィルターＣＦ、グリッドパターン６５０、及びマイクロレンズ７００が基板１００の第２面１００ｂ上に形成される。今まで説明した実施形態によって、図２Ａ〜図２Ｄで説明したイメージセンサー１が製造される。
図８Ｆで説明した不純物注入工程は第１導電型の不純物を注入する工程を含み、図８Ｇのコンタクトプラグ４５０の形成工程は遂行されなくともよい。この場合、図３及び図３Ｂを参照して説明したイメージセンサー２又は図４Ａ及び図４Ｂを参照して説明したイメージセンサー３が製造される。
以上、本発明の実施状態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
１、２、３、４、５、６ イメージセンサー
１００ 基板
１００ａ、１００ｂ 第１面、第２面
１１１ 不純物領域
１１１Ａ〜１１１Ｄ 第１〜第４不純物領域
１１２ ドーピング領域
２１０ 分離パターン
２１１、２１２ 第１、第２絶縁性分離パターン
２１５ 導電性分離パターン
２１７ 導電端子 ２２０ 素子絶縁パターン
２２９、２１９、２３９、２４９ 第１〜第４トレンチ
２３９ａ、２３９ｂ 第１、第２側壁
３００ 共有構造体
３１０ 導電連結パターン
３１０ａ〜３１０ｄ 第１〜第４側壁
３１０Ｐ 予備導電連結パターン
３４０ 配線パターン
３４１、３４２ 第１、第２配線パターン
４００ 配線層
４１０、４２０、４３０ 第１〜第３絶縁層
４４０ 配線構造体
４５０ コンタクトプラグ
５００ ゲートパターン
５００Ａ、５００Ｂ 第１、第２部分
５０１、５０２ 第１、第２ゲートパターン
５１０ ゲート絶縁パターン
５２０ ゲートスペーサー
６００ 背面絶縁層
６５０ グリッドパターン
７００ マイクロレンズ
９１０、９２０、９３０、９４０ 第１〜第４マスクパターン
ＡＧ 選択ゲート
Ａｘ 選択トランジスタ
ＣＦ カラーフィルター
ＦＤ フローティング拡散領域
ＰＤ 光電変換領域
ＰＸ ピクセル領域
ＰＸ１〜ＰＸ４ 第１〜第４ピクセル領域
ＲＧ リセットゲート
ＳＧ ソースフォロワーゲート
Ｓｘ ソースフォロワートランジスタ
ＴＧ トランスファーゲート
Ｔｘ トランスファートランジスタ

Claims (20)

  1. 互いに対向する第１面及び第２面を有する基板と、
    前記基板内に提供された光電変換領域と、
    前記基板内で前記光電変換領域の間に提供された分離パターンと、
    前記分離パターン上に配置され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、
    前記基板内で前記基板の第１面に隣接するように配置された第１不純物領域と、を有し、
    前記導電連結パターンの第１側壁は、前記第１不純物領域に接触し、
    前記導電連結パターンに含まれるドーパントは、前記第１不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とするイメージセンサー。
  2. 前記導電連結パターンの第２側壁に接触する第２不純物領域を更に含み、
    前記導電連結パターンの第２側壁は、前記第１側壁に対向し、
    前記導電連結パターンに含まれるドーパントは、前記第２不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項１に記載のイメージセンサー。
  3. 前記基板は、前記分離パターンによって定義された第１ピクセル領域及び第２ピクセル領域を有し、
    前記第１不純物領域は、前記基板の第１ピクセル領域に提供され、
    前記第２不純物領域は、前記基板の第２ピクセル領域に提供されることを特徴とする請求項２に記載のイメージセンサー。
  4. 前記第１不純物領域及び前記第２不純物領域の各々は、接地領域を含むことを特徴とする請求項３に記載のイメージセンサー。
  5. 前記第１不純物領域及び前記第２不純物領域の各々は、フローティング拡散領域を含むことを特徴とする請求項３に記載のイメージセンサー。
  6. 前記基板の第１面上で、前記第１ピクセル領域及び前記第２ピクセル領域にそれぞれ配置された第１ゲートパターン及び第２ゲートパターンを更に含み、
    前記導電連結パターンは、平面視において前記第１ゲートパターン及び前記第２ゲートパターンの間に介在し、
    前記第１不純物領域は、前記第１ゲートパターンと前記導電連結パターンとの間に配置され、
    前記第２不純物領域は、前記第２ゲートパターンと前記導電連結パターンとの間に配置されることを特徴とする請求項３に記載のイメージセンサー。
  7. 前記導電連結パターンは、前記第１不純物領域及び前記第２不純物領域に電気的に連結されることを特徴とする請求項２に記載のイメージセンサー。
  8. 前記分離パターンは、
    導電性分離パターンと、
    前記導電性分離パターンの側壁及び上面上の絶縁性分離パターンと、を含み、
    前記導電連結パターンは、前記導電性分離パターンに垂直に重畳されることを特徴とする請求項１に記載のイメージセンサー。
  9. 前記導電連結パターンは、前記導電性分離パターンから電気的に分離されることを特徴とする請求項８に記載のイメージセンサー。
  10. 前記基板の第２面で、前記分離パターンの幅は、０．０３μｍ〜０．０８μｍであることを特徴とする請求項１に記載のイメージセンサー。
  11. 互いに対向する第１面及び第２面を有する基板と、
    前記基板を貫通してピクセル領域を定義する分離パターンと、
    前記分離パターン上に提供され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、
    前記基板内で前記基板の第１面に隣接するように配置された不純物領域と、を有し、
    前記不純物領域は、
    前記導電連結パターンの第１側壁に接触する第１不純物領域と、
    前記導電連結パターンの第１側壁に対向する第２側壁に接触する第２不純物領域と、を含み、
    前記導電連結パターンは、ドーピングされた半導体物質を含むことを特徴とするイメージセンサー。
  12. 前記導電連結パターンに含まれるドーパントは、前記第１不純物領域及び前記第２不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項１１に記載のイメージセンサー。
  13. 前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、
    前記導電連結パターンは、前記導電性分離パターンに垂直に重畳されることを特徴とする請求項１１に記載のイメージセンサー。
  14. 前記導電連結パターン、前記第１不純物領域、及び前記第２不純物領域の中のいずれか１つの上に配置されたコンタクトプラグを更に含み、
    前記コンタクトプラグは、前記導電連結パターン、前記第１不純物領域、及び前記第２不純物領域に電気的に連結されることを特徴とする請求項１１に記載のイメージセンサー。
  15. 前記分離パターン上に配置された配線パターンを更に含み、
    前記配線パターンは、前記導電連結パターンの第３側壁に連結され、
    前記導電連結パターンの第３側壁は、前記第１側壁及び前記第２側壁に隣接することを特徴とする請求項１１に記載のイメージセンサー。
  16. 互いに対向する第１面及び第２面を有する基板と、
    前記基板内で第１及び第２ピクセル領域を定義する分離パターンと、
    前記基板内の前記第１及び第２ピクセル領域に各々提供された光電変換領域と、
    前記基板の前記第１ピクセル領域に提供されて前記基板の前記第１面に隣接する第１不純物領域と、
    前記基板の前記第２ピクセル領域に提供されて前記基板の前記第１面に隣接する第２不純物領域と、
    前記第１不純物領域と前記第２不純物領域との間に配置され、前記基板の第１面を貫通するトレンチ内に提供された導電連結パターンと、
    前記基板の第１面上に提供されて前記導電連結パターンから離隔されたゲートパターンと、
    前記基板と前記ゲートパターンとの間に介在するゲート絶縁パターンと、
    前記基板の第１面上に配置されて絶縁層及び配線構造体を含む配線層と、
    前記基板の第２面上に配置されたカラーフィルターと、
    前記カラーフィルター上のマイクロレンズと、を備え、
    前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、
    前記導電連結パターンは、前記導電性分離パターンに垂直に重畳され、
    前記導電連結パターンは、前記第１不純物領域及び前記第２不純物領域に物理的に接触し、前記第１不純物領域及び前記第２不純物領域に電気的に連結されることを特徴とするイメージセンサー。
  17. 前記導電連結パターンは、ドーピングされた半導体物質を含むことを特徴とする請求項１６に記載のイメージセンサー。
  18. 前記導電連結パターンに含まれるドーパントは、前記第１不純物領域及び前記第２不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項１６に記載のイメージセンサー。
  19. 前記第１不純物領域は、接地領域を含み、
    前記第２不純物領域は、接地領域を含むことを特徴とする請求項１６に記載のイメージセンサー。
  20. 前記導電連結パターンと前記導電性分離パターンとの間に前記絶縁性分離パターンが提供され、
    前記導電連結パターンは、前記導電性分離パターンから絶縁されることを特徴とする請求項１６に記載のイメージセンサー。

JP2020174171A 2019-11-08 2020-10-15 イメージセンサー Pending JP2021077870A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0142668 2019-11-08
KR1020190142668A KR20210056478A (ko) 2019-11-08 2019-11-08 이미지 센서

Publications (1)

Publication Number Publication Date
JP2021077870A true JP2021077870A (ja) 2021-05-20

Family

ID=72240279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020174171A Pending JP2021077870A (ja) 2019-11-08 2020-10-15 イメージセンサー

Country Status (4)

Country Link
US (1) US11502117B2 (ja)
EP (1) EP3819939B1 (ja)
JP (1) JP2021077870A (ja)
KR (1) KR20210056478A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176430A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230021428A (ko) * 2021-08-05 2023-02-14 삼성전자주식회사 이미지 센서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227253A (ja) 2007-03-14 2008-09-25 Fujifilm Corp 裏面照射型固体撮像素子
US8278614B2 (en) 2008-10-09 2012-10-02 Dongbu Hitek Co., Ltd. Image sensor and method for manufacturing the same
FR2974237A1 (fr) 2011-04-12 2012-10-19 St Microelectronics Crolles 2 Capteur d'images a eclairement par la face arriere muni d'une electrode transparente
JP5696081B2 (ja) 2012-03-23 2015-04-08 株式会社東芝 固体撮像装置
US8941204B2 (en) 2012-04-27 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for reducing cross talk in image sensors
KR102033610B1 (ko) 2012-07-13 2019-10-17 삼성전자주식회사 이미지 센서 및 이의 형성 방법
TW201405792A (zh) 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR102034482B1 (ko) 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP2014192348A (ja) * 2013-03-27 2014-10-06 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
KR102212138B1 (ko) 2014-08-19 2021-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이
US10170517B2 (en) 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
KR102622057B1 (ko) 2016-12-29 2024-01-05 삼성전자주식회사 이미지 센서
KR102542614B1 (ko) 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
JP2019165136A (ja) * 2018-03-20 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
KR20210044364A (ko) * 2019-10-14 2021-04-23 삼성전자주식회사 이미지 센서
CN113097236B (zh) * 2020-01-08 2024-03-12 联华电子股份有限公司 感光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176430A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
EP3819939A1 (en) 2021-05-12
EP3819939B1 (en) 2024-04-24
US11502117B2 (en) 2022-11-15
US20210143191A1 (en) 2021-05-13
KR20210056478A (ko) 2021-05-20

Similar Documents

Publication Publication Date Title
US11315978B2 (en) Image sensor and method of manufacturing the same
US10707254B2 (en) Semiconductor devices
US20220262829A1 (en) Semiconductor device
US20210335862A1 (en) Image sensor
US20240079435A1 (en) Image sensor
JP2021077870A (ja) イメージセンサー
US20210202547A1 (en) Image sensor and method of fabricating the same
US20220328553A1 (en) Image sensor
JP2023024353A (ja) イメージセンサー
CN115995475A (zh) 图像传感器
CN114078890A (zh) 图像传感器
US20220336514A1 (en) Image sensor
JP7504057B2 (ja) イメージセンサー
EP4376083A1 (en) Image sensor
TWI796083B (zh) 影像感測器及其製造方法
KR102109952B1 (ko) 이미지 센서 및 이의 형성 방법
US20220109014A1 (en) Image sensor with trench structures
US20230352509A1 (en) Image sensor
JP2022027609A (ja) イメージセンサー
KR20240105103A (ko) 이미지 센서
KR20230138186A (ko) Cmos 이미지 센서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240611