JP2021077870A - イメージセンサー - Google Patents
イメージセンサー Download PDFInfo
- Publication number
- JP2021077870A JP2021077870A JP2020174171A JP2020174171A JP2021077870A JP 2021077870 A JP2021077870 A JP 2021077870A JP 2020174171 A JP2020174171 A JP 2020174171A JP 2020174171 A JP2020174171 A JP 2020174171A JP 2021077870 A JP2021077870 A JP 2021077870A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- impurity region
- substrate
- conductive connection
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 258
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 238000000926 separation method Methods 0.000 claims abstract description 160
- 239000002019 doping agent Substances 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 230000000149 penetrating effect Effects 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- -1 silicon nitrides Chemical class 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】配線が小型化されたイメージセンサーを提供する。【解決手段】本発明のイメージセンサーは、互いに対向する第1面及び第2面を有する基板と、基板内に提供された光電変換領域と、基板内で光電変換領域の間に提供された分離パターンと、分離パターン上に配置され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、基板内で基板の第1面に隣接するように配置された第1不純物領域と、を有し、導電連結パターンの第1側壁は、第1不純物領域に接触し、導電連結パターンに含まれるドーパントは、第1不純物領域にドーピングされた不純物と同一の元素を含む。【選択図】図2B
Description
本発明は、イメージセンサーに係り、より詳細には、イメージセンサーのピクセル領域の構成要素の間の電気的連結に関する。
イメージセンサーは光学映像(Optical image)を電気信号に変換する素子である。イメージセンサーはCCD(Charge coupled device)形及びCMOS(Complementary metal oxide semiconductor)形に分類される。CMOS形イメージセンサーはCIS(CMOS image sensor)と略称される。CISは2次元的に配列された複数のピクセルを具備する。ピクセルの各々はフォトダイオード(photodiode:PD)を含む。フォトダイオードは入射する光を電気信号に変換する役割をする。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、配線が小型化されたイメージセンサーを提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、互いに対向する第1面及び第2面を有する基板と、前記基板内に提供された光電変換領域と、前記基板内で前記光電変換領域の間に提供された分離パターンと、前記分離パターン上に配置され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、前記基板内で前記基板の第1面に隣接するように配置された第1不純物領域と、を有し、前記導電連結パターンの第1側壁は、前記第1不純物領域に接触し、前記導電連結パターンに含まれるドーパントは、前記第1不純物領域にドーピングされた不純物と同一の元素を含む。
上記目的を達成するためになされた本発明の他の態様によるイメージセンサーは、互いに対向する第1面及び第2面を有する基板と、前記基板を貫通してピクセル領域を定義する分離パターンと、前記分離パターン上に提供され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、前記基板内で前記基板の第1面に隣接するように配置された不純物領域と、を有し、前記不純物領域は、前記導電連結パターンの第1側壁に接触する第1不純物領域と、前記導電連結パターンの第1側壁に対向する第2側壁に接触する第2不純物領域と、を含み、前記導電連結パターンは、ドーピングされた半導体物質を含む。
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサーは、互いに対向する第1面及び第2面を有する基板と、前記基板内で第1及び第2ピクセル領域を定義する分離パターンと、前記基板内の前記第1及び第2ピクセル領域に各々提供された光電変換領域と、前記基板の前記第1ピクセル領域に提供されて前記基板の第1面に隣接する第1不純物領域と、前記基板の前記第2ピクセル領域に提供されて前記基板の第1面に隣接する第2不純物領域と、前記第1不純物領域と前記第2不純物領域との間に配置され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、前記基板の第1面上に提供されて前記導電連結パターンから離隔されたゲートパターンと、前記基板と前記ゲートパターンとの間に介在するゲート絶縁パターンと、前記基板の第1面上に配置されて絶縁層及び配線構造体を含む配線層と、前記基板の第2面上に配置されたカラーフィルターと、前記カラーフィルター上のマイクロレンズと、を備え、前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、前記導電連結パターンは、前記導電性分離パターンに垂直に重畳され、前記導電連結パターンは、前記第1不純物領域及び前記第2不純物領域に物理的に接触し、前記第1不純物領域及び前記第2不純物領域に電気的に連結される。
本発明によれば、導電連結パターンが、隣接する2つのピクセル領域の不純物領域の間に提供されて不純物領域に電気的に連結される。従って、イメージセンサーの構成要素が単純化されて、より自由にデザインすることができ、イメージセンサーを小型化することができる。
以下、本発明のイメージセンサー及びその製造方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。本明細書で、全文に亘って同一の参照符号は同一の構成要素を指称する。本発明の一実施形態によるイメージセンサー及びその製造方法を説明する。
図1は、一実施形態によるイメージセンサーのピクセルの回路図である。
図1を参照すると、イメージセンサーのピクセルの各々は、光電変換領域PD、トランスファートランジスタTx、ソースフォロワートランジスタSx、リセットトランジスタRx、及び選択トランジスタAxを含む。トランスファートランジスタTx、ソースフォロワートランジスタSx、リセットトランジスタRx、及び選択トランジスタAxは、各々トランスファーゲートTG、ソースフォロワーゲートSG、リセットゲートRG、及び選択ゲートAGを含む。
光電変換領域PDはN型不純物領域及びP型不純物領域を含むフォトダイオードである。フローティング拡散領域FDはトランスファートランジスタTxのドレーンとして機能する。フローティング拡散領域FDはリセットトランジスタRx(reset transistor)のソースとして機能する。フローティング拡散領域FDはソースフォロワートランジスタSx(source follower transistor)のソースフォロワーゲートSGに電気的に連結される。ソースフォロワートランジスタSxは選択トランジスタAx(selection transistor)に連結される。例えば、ソースフォロワートランジスタSxのドレーン電極/領域は選択トランジスタAx(selection transistor)のソース電極/領域に該当する。
図1を参照してイメージセンサーの動作を説明すると、次の通りである。先ず、光が遮断された状態でリセットトランジスタRxのドレーン及びソースフォロワートランジスタSxのドレーンに電源電圧VDDを印加し、リセットトランジスタRxをターンオン(turn−on)させてフローティング拡散領域FDに残留する電荷を放出させる。その後、リセットトランジスタRxをオフ(OFF)させ、外部からの光を光電変換領域PDに入射させると、光電変換領域PDで電子−正孔対が生成される。正孔は光電変換領域PDのP型不純物領域に、電子はN型不純物領域に移動して蓄積される。トランスファートランジスタTxをオン(ON)させると、このような電子及び正孔のような電荷はフローティング拡散領域FDに伝達されて蓄積される。蓄積された電荷量に比例してソースフォロワートランジスタSxのゲートバイアスが変わって、ソースフォロワートランジスタSxのソース電位の変化をもたらす
。この時、選択トランジスタAxをオン(ON)させると、カラムラインに電荷による信号VOUTが読み出される。
。この時、選択トランジスタAxをオン(ON)させると、カラムラインに電荷による信号VOUTが読み出される。
図1で1つの光電変換領域PDと4つのトランジスタ(Tx、Rx、Ax、Sx)を具備するピクセルを例示しているが、本発明による実施形態はこれに限定されるものではない。例えば、ピクセルは複数に提供され、リセットトランジスタRx、ソースフォロワートランジスタSx、又は選択トランジスタAxは隣接するピクセルによって互いに共有される。従って、イメージセンサーの集積度が向上する。
図2Aは、一実施形態によるイメージセンサーの第1例を示した平面図である。図2Bは、図2AのI−II線に沿って切断した断面図である。図2Cは、図2BのV領域を拡大して示した図である。図2Dは、図2AのIII−IV線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図2A〜図2Dを参照すると、イメージセンサー1は、基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400を含む。基板100は複数のピクセル領域PXを有する。図1を参照して説明したピクセルは基板100のピクセル領域PXに各々形成される。例えば、ピクセルの構成要素はピクセル領域PX上に各々提供される。ピクセル領域PXは平面視において第1ピクセル領域PX1及び第2ピクセル領域PX2を含む。第1ピクセル領域PX1は、第2ピクセル領域PX2に隣接し、第2ピクセル領域PX2から第1方向D1又は第1方向D1の反対方向に離隔される。基板100は互いに対向する第1面100a及び第2面100bを有する。基板100の第1面100aは前面であり、基板100の第2面100bは背面である。例えば、基板100は半導体基板又はSOI(Silicon on insulator)基板である。半導体基板は、例えばシリコン基板、ゲルマニウム基板、又はシリコン−ゲルマニウム基板を含む。基板100は第1導電型の不純物を含む。例えば、第1導電型の不純物は、アルミニウム(Al)、ホウ素(B)、インジウム(In)、及び/又はガリウム(Ga)のようなP型不純物を含む。本明細書で、不純物はドーパントを意味する。
第1方向D1は基板100の第1面100aに平行である。第2方向D2は、基板100の第1面100aに平行であり、第1方向D1に交差する。第3方向D3は第1方向D1及び第2方向D2に実質的に垂直になる。第3方向D3はイメージセンサー1の深さ方向に対応する。
光電変換領域PDが基板100内でピクセル領域PXに各々配置される。光電変換領域PDは基板100の第1面100aと第2面100bとの間に配置される。光電変換領域PDの各々は図1の光電変換領域PDと同一の機能及び役割を遂行する。光電変換領域PDは第2導電型の不純物でドーピングされた領域である。第2導電型の不純物は第1導電型の不純物と反対になる導電型を有する。第2導電型の不純物は、リン、ヒ素、ビスマス、及び/又はアンチモンのようなN型不純物を含む。光電変換領域PDの各々は基板100の第1面100aから深く配置される。
不純物領域111がピクセル領域PXに各々配置される。不純物領域111は基板100内で基板100の第1面100aに隣接して配置される。不純物領域111の底面は光電変換領域PDから離隔される。不純物領域111はドーピングされた領域である。不純物領域111は第1導電型の不純物を含む。不純物領域111は接地領域である。不純物領域111は、基板100と同一の導電型の不純物、例えば第1導電型の不純物を含む。不純物領域111の不純物の濃度は基板100にドーピングされた不純物濃度よりも更に大きい。
隣接するいずれか2つのピクセル領域PXの不純物領域111は互いに対称的に配置される。不純物領域111は第1不純物領域111A及び第2不純物領域111Bを含む。第1不純物領域111Aは第1ピクセル領域PX1に提供され、第2不純物領域111Bは第2ピクセル領域PX2に提供される。第1不純物領域111Aは第2不純物領域111Bに対して対称的に配置される。第1不純物領域111A及び第2不純物領域111Bの各々は接地領域である。第1不純物領域111A及び第2不純物領域111Bの各々はフローティング拡散領域である。
ドーピング領域112が基板100内でピクセル領域PXに各々配置される。ドーピング領域112は基板100内で基板100の第1面100aに隣接する。ドーピング領域112の底面は光電変換領域PDから離隔される。ドーピング領域112の各々は第2導電型の不純物を含む。
ドーピング領域112の各々は活性領域である。ここで、活性領域はトランジスタの動作のための領域を意味し、図1を参照して説明したフローティング拡散領域FD及びトランジスタのソース/ドレーン領域を含む。トランジスタは、図1を参照して説明したトランスファートランジスタTx、ソースフォロワートランジスタSx、リセットトランジスタRx、又は選択トランジスタAxを含む。
素子絶縁パターン220が基板100内に提供される。素子絶縁パターン220は第1トレンチ229内に提供され、第1トレンチ229は基板100の第1面100aからリセスされる。素子絶縁パターン220は浅い素子分離STI膜である。素子絶縁パターン220の下面は基板100内に提供される。素子絶縁パターン220は基板100内で不純物領域111及びドーピング領域112の中のいずれか1つの一側に配置される。素子絶縁パターン220は活性領域又は接地領域を定義する。具体的に、各々のピクセル領域PXで、素子絶縁パターン220は不純物領域111又はドーピング領域112を定義し、不純物領域111はドーピング領域112から素子絶縁パターン220によって分離される。ピクセル領域PXの中の少なくとも1つで複数のドーピング領域112が提供された場合、ドーピング領域112は素子絶縁パターン220によって互いに分離される。素子絶縁パターン220は、例えばシリコン酸化物、シリコン窒化物、及び/又はシリコン酸窒化物を含む。
分離パターン210が基板100内に提供されてピクセル領域PXを定義する。例えば、分離パターン210は基板100のピクセル領域PXの間に提供される。分離パターン210は第2トレンチ219内に提供され、第2トレンチ219は基板100の第1面100aからリセスされる。第2トレンチ219は基板100の第1面100aを貫通する。分離パターン210は深い素子分離(Deep Trench Isolation)膜である。分離パターン210の下面は素子絶縁パターン220の下面よりも更に低いレベルに配置される。分離パターン210の下面は、基板100の第2面100bと共面(coplanar)をなすか、或いは基板100の第2面100bに隣接する。一例として、分離パターン210は基板100の第2面100bを貫通する。分離パターン210の上面の幅は分離パターン210の下面の幅Wよりも大きい。分離パターン210の下面の幅Wは0.03μm〜0.08μmである。分離パターン210は基板100内で隣接する光電変換領域PDの間に配置される。
分離パターン210は、第1絶縁性分離パターン211、第2絶縁性分離パターン212、及び導電性分離パターン215を含む。第1絶縁性分離パターン211は第2トレンチ219の側壁に沿って提供される。第1絶縁性分離パターン211は第2トレンチ219の上部に延長されない。第1絶縁性分離パターン211は、例えばシリコン系絶縁物質及び/又は高誘電物質を含む。本明細書で、シリコン系絶縁物質は、例えばシリコン窒化物、シリコン酸化物、及び/又はシリコン酸化窒化物を含む。本明細書で、高誘電物質は、例えばハフニウム酸化物及び/又はアルミニウム酸化物を含む。図示していないが、第1絶縁性分離パターン211は複数の層を含み、複数の層は互いに異なる物質を含む。第1絶縁性分離パターン211は基板100よりも低い屈折率を有する。従って、基板100のピクセル領域PXの間のクロストーク現象を防止/減少することができる。
導電性分離パターン215は第1絶縁性分離パターン211内に提供される。例えば、導電性分離パターン215の側壁は第1絶縁性分離パターン211によって囲まれる。第1絶縁性分離パターン211が導電性分離パターン215及び基板100の間に介在する。従って、イメージセンサー1の動作時、導電性分離パターン215が基板100から電気的に分離される。導電性分離パターン215は、結晶質半導体物質、例えばポリシリコンを含む。一例として、導電性分離パターン215はドーピングされたポリシリコンを含む。例えば、導電性分離パターン215はドーパントを更に含み、ドーパントは第1導電型又は第2導電型のドーパントである。
第2絶縁性分離パターン212は第2トレンチ219内で第1絶縁性分離パターン211の上面及び導電性分離パターン215の上面上に提供される。第2絶縁性分離パターン212は、例えばシリコン系絶縁物質及び/又は高誘電物質を含む。第2絶縁性分離パターン212は基板100よりも低い屈折率を有する。
導電端子217が基板100の第2面100b上に提供されて導電性分離パターン215に連結される。例えば、導電端子217はピクセル領域PXの中のいずれか1つの上に又はピクセル領域PXの中のいずれか1つの外側に提供される。いずれか1つのピクセル領域PXは最外側ピクセル領域である。導電端子217は第1電圧が印加されるように構成された端子である。第1電圧は、例えば負のバイアス電圧である。第1電圧は導電端子217を通じて導電性分離パターン215に印加される。従って、イメージセンサー1の動作時、分離パターン210と基板100との間の界面欠陥によって生成された電子(例えば、ノイズ電子)が除去される。界面欠陥は、例えば第2トレンチ219の側壁に形成される。界面欠陥の除去によって、イメージセンサー1の画質を向上させることができる。
導電連結パターン310が基板100内に提供される。導電連結パターン310は第3トレンチ239内に提供され、第3トレンチ239は基板100の第1面100aからリセスされる。第3トレンチ239は図2Dのように第2絶縁性分離パターン212内に配置される。導電連結パターン310の上面は基板100の第1面100a及び第2絶縁性分離パターン212の上面と実質的に同一のレベルに配置される。導電連結パターン310の上面の幅は導電連結パターン310の下面の幅よりも大きい。導電連結パターン310の上面の長さは導電連結パターン310の下面の長さよりも大きい。導電連結パターン310は図2Aのように分離パターン210に平面視において重畳される。導電連結パターン310は図2Bのように導電性分離パターン215に垂直に重畳される。第2絶縁性分離パターン212が導電性分離パターン215及び導電連結パターン310の間に介在する。第2絶縁性分離パターン212によって導電連結パターン310が導電性分離パターン215から電気的に分離される。
導電連結パターン310は、隣接する2つのピクセル領域PXの不純物領域111の間に提供され、不純物領域111に電気的に連結される。例えば、導電連結パターン310は第1ピクセル領域PX1と第2ピクセル領域PX2との間に介在する。導電連結パターン310は図2Cのように互いに対向する第1側壁310a及び第2側壁310bを有する。導電連結パターン310の第1側壁310aは第1不純物領域111Aに接触する。導電連結パターン310の第2側壁310bは第2不純物領域111Bに接触する。導電連結パターン310は第1不純物領域111A及び第2不純物領域111Bに電気的に連結される。
導電連結パターン310はドーピングされた半導体物質を含む。導電連結パターン310は結晶質半導体物質及びドーパントを含む。一例として、導電連結パターン310はドーピングされたポリシリコンを含む。導電連結パターン310に含まれるドーパントは不純物領域111にドーピングされた不純物と同一の種類の導電型を有する。導電連結パターン310に含まれるドーパントは不純物領域111にドーピングされた不純物と同一の元素である。即ち、導電連結パターン310に含まれるドーパントは第1不純物領域111Aにドーピングされた不純物及び第2不純物領域111Bにドーピングされた不純物と同一の元素である。導電連結パターン310のドーピング濃度は不純物領域111のドーピング濃度と同一又は異なる。導電連結パターン310のドーピングされた深さは不純物領域111の深さと同一である。これと異なり、導電連結パターン310のドーピングされた深さは不純物領域111の深さと異なり得る。他の例として、導電連結パターン310は金属物質を含む。
ゲートパターン500が基板100の第1面100a上に配置される。ゲートパターン500は分離パターン210に平面視において重畳されない。ゲートパターン500は、先に図1で説明したトランスファートランジスタTx、ソースフォロワートランジスタSx、リセットトランジスタRx、又は選択トランジスタAxのゲート電極として機能する。例えば、ゲートパターン500は、トランスファーゲートTG、ソースフォロワーゲートSG、リセットゲートRG、又は選択ゲートAGを含む。図2A〜図2Cで、簡易化のために単数のゲートパターン500が各ピクセル領域PX上に配置されるものとして図示したが、複数のゲートパターン500が各ピクセル領域PX上に配置される。以下、簡易化のために単数のゲートパターン500に関して記述する。
ゲートパターン500は埋め込み形ゲート構造を有する。例えば、ゲートパターン500は図2Cのように第1部分500A及び第2部分500Bを含む。ゲートパターン500の第1部分500Aは基板100の第1面100a上に配置される。ゲートパターン500の第1部分500Aは基板100の第1面100aに平行である方向に延長される。ゲートパターン500の第2部分500Bは基板100内に突出する。ゲートパターン500の第2部分500Bは第1部分500Aに連結される。ゲートパターン500は、金属物質、金属シリサイド物質、ポリシリコン、及びこれらの組合せを含む。ゲート絶縁パターン510がゲートパターン500と基板100との間に介在する。ゲート絶縁パターン510は、例えばシリコン系絶縁物質及び/又は高誘電物質を含む。ゲートスペーサー520は基板100の第1面100a上でゲートパターン500の第1部分500Aの側壁を覆う。ゲートスペーサー520は、例えばシリコン窒化物、シリコン炭化窒化物、又はシリコン酸化窒化物のような半導体窒化物を含む。
配線層400が基板100の第1面100a上に配置される。配線層400は、第1絶縁層410、第2絶縁層420、第3絶縁層430、及び配線構造体440を含む。第1絶縁層410は、基板100の第1面100a、導電連結パターン310、及びゲートスペーサー520を覆う。第2絶縁層420は第1絶縁層410の上面上に提供される。第2絶縁層420は多重層であるか、或いは第2絶縁層420は省略される。第3絶縁層430は第2絶縁層420上に積層される。第1〜第3絶縁層(410、420、430)は、例えばシリコン酸化物、シリコン窒化物、及び/又はシリコン酸化窒化物のようなシリコン系絶縁材料を含む。配線構造体440はビア及び配線を含む。配線は第1〜第3絶縁層(410、420、430)の間に介在する。ビアは第2絶縁層420又は第3絶縁層430を貫通して配線に接続される。図示していないが、配線構造体440は、ゲートパターン500、不純物領域111、及びドーピング領域112の中の少なくとも1つに電気的に連結される。
コンタクトプラグ450は、第1絶縁層410内に提供されて第1絶縁層410を貫通する。コンタクトプラグ450は第2絶縁層420を更に貫通する。コンタクトプラグ450は金属のような導電物質を含む。導電連結パターン310が省略された場合、複数のコンタクトプラグ450が第1不純物領域111A及び第2不純物領域111Bに各々接続される。即ち、コンタクトプラグ450の総数はピクセル領域PXの総数と同一である。ここで、コンタクトプラグ450は不純物領域111に電気的に連結されるコンタクトプラグを意味する。
本実施形態によると、導電連結パターン310、第1不純物領域111A、及び第2不純物領域111Bは共有構造体300をなす。単数のコンタクトプラグ450が第1不純物領域111A、第2不純物領域111B、及び導電連結パターン310の中のいずれか1つの上に配置される。例えば、コンタクトプラグ450は第1不純物領域111A上に提供され、第2不純物領域111B及び導電連結パターン310上にコンタクトプラグ450が配置されない。単数のコンタクトプラグ450が第1不純物領域111A、第2不純物領域111B、及び導電連結パターン310の電気的通路として提供される。イメージセンサー1の動作時、第2電圧がコンタクトプラグ450を通じて第1不純物領域111A、第2不純物領域111B、及び導電連結パターン310に印加される。第2電圧は接地電圧であり、第1電圧と異なる。共有構造体300が提供されることによって、コンタクトプラグ450の総数はピクセル領域PXの総数よりも少なくなる。従って、コンタクトプラグ450の配置自由度が増加して、イメージセンサー1が小型化される。ここで、分離パターン210の下面の幅Wは0.03μm〜0.08μmである。分離パターン210の下面の幅Wが0.08μmよりも大きい場合、イメージセンサー1の小型化が難しい。分離パターン210の下面の幅Wが0.03μmよりも小さい場合、ピクセル領域PXの間の分離が不十分であるか又は分離パターン210の形成工程が複雑になる。
図2Eは、一実施形態によるイメージセンサーのコンタクトプラグを説明するための図であって、図2AのI−II線に沿って切断した断面に対応する。以下、先に説明したことに重複する内容は省略する。
図2Eを参照すると、イメージセンサー1のコンタクトプラグ450は導電連結パターン310上で第1絶縁層410を貫通する。コンタクトプラグ450は導電連結パターン310に直接接続される。コンタクトプラグ450は第1不純物領域111A及び第2不純物領域111B上に配置されない。第2電圧は単数のコンタクトプラグ450及び導電連結パターン310を通じて第1不純物領域111A及び第2不純物領域111Bに印加される。
基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400は、図2A〜図2Dを参照して説明したものと実質的に同一である。
図3Aは、一実施形態によるイメージセンサーの第2例を示した平面図である。図3Bは、図3AのI−II線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図3A及び図3Bを参照すると、イメージセンサー2は、基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400を含む。基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400は、図2A〜図2Dを参照して説明したものと実質的に同一である。
不純物領域111がピクセル領域PXに各々配置される。不純物領域111は基板100内で基板100の第1面100aに隣接して配置される。不純物領域111は活性領域である。不純物領域111の各々は図1を参照して説明したフローティング拡散領域FDを含む。不純物領域111は基板100と反対になる導電型の不純物を含む。不純物領域111は第2導電型の不純物(例えば、N型不純物)を含む。ゲートパターン500は図1を参照して説明したトランスファーゲートTGとして機能するが、これに制約されない。
導電連結パターン310は、第1不純物領域111Aと第2不純物領域111Bとの間に介在して、第1不純物領域111A及び第2不純物領域111Bに電気的に連結される。導電連結パターン310内のドーパントは第1不純物領域111Aにドーピングされた不純物及び第2不純物領域111Bにドーピングされた不純物と同一の元素を含む。導電連結パターン310のドーパントは第2導電型を有する。導電連結パターン310、第1不純物領域111A、及び第2不純物領域111Bは共有構造体300を構成する。
図2A〜図2Eを参照して説明したコンタクトプラグ450は共有構造体300上に配置されない。即ち、導電連結パターン310及び不純物領域111上に別のコンタクトプラグが提供されない。
図4Aは、一実施形態によるイメージセンサーの第3例を示した平面図である。図4Bは、図4AのI−II線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。図4A及び図4Bの説明において、図1を共に参照する。
図4A及び図4Bを参照すると、イメージセンサー3は、基板100、分離パターン210、導電連結パターン310、ゲートパターン500、及び配線層400を含む。基板100、分離パターン210、導電連結パターン310、ゲートパターン500、及び配線層400は先に説明したものと実質的に同一である。図示していないが、イメージセンサー3は図2A〜図2Dを参照して説明したもののような素子絶縁パターン220を更に含む。第1不純物領域111A、第2不純物領域111B、及び導電連結パターン310は共有構造体300を構成する。
ゲートパターン500は第1ゲートパターン501及び第2ゲートパターン502を含む。第1ゲートパターン501は基板100の第1ピクセル領域PX1上に配置され、第2ゲートパターン502は基板100の第2ピクセル領域PX2上に配置される。第1ゲートパターン501及び第2ゲートパターン502の各々は図2A〜図2Dを参照して説明したゲートパターン500と実質的に同一な構造を有する。第1ゲートパターン501は第2ゲートパターン502と異なる機能をするトランジスタのゲートである。例えば、第1ゲートパターン501及び第2ゲートパターン502の中のいずれか1つはソースフォロワーゲートSGであり、第1ゲートパターン501及び第2ゲートパターン502の中の他の1つは選択ゲートAGである。以下、説明の便宜のために第1ゲートパターン501がソースフォロワーゲートSGであり、第2ゲートパターン502が選択ゲートAGである場合に対して説明するが、本実施形態はこれに制約されるものではない。
第1不純物領域111A及び第2不純物領域111Bが基板100内で基板100の第1面100aに隣接して配置される。第1不純物領域111Aはソースフォロワートランジスタのソース/ドレーン領域である。第2不純物領域111Bは選択トランジスタのソース/ドレーン領域である。第1不純物領域111A及び第2不純物領域111Bは基板100と反対の導電型の不純物を含む。第1不純物領域111A及び第2不純物領域111Bは第2導電型の不純物(例えば、N型不純物)を含む。
導電連結パターン310と不純物領域111との配置関係及び電気的連結関係は図2A〜図2Dで説明したものと実質的に同一である。導電連結パターン310は平面視において第1ゲートパターン501と第2ゲートパターン502との間に配置される。第1不純物領域111Aは平面視において導電連結パターン310と第1ゲートパターン501との間に配置され、第2不純物領域111Bは導電連結パターン310と第2ゲートパターン502との間に配置される。導電連結パターン310は、第1不純物領域111A及び第2不純物領域111Bに物理的に接触し、電気的に連結される。但し、導電連結パターン310はソースフォロワートランジスタのソース/ドレーン領域と選択トランジスタのソース/ドレーン領域とを電気的に連結させる。例えば、ソースフォロワートランジスタのドレーン領域は導電連結パターン310を通じて選択トランジスタのソース領域に電気的に連結される。導電連結パターン310のドーパントは第1不純物領域111A及び第2不純物領域111Bにドーピングされた不純物と同一の元素である。
共有構造体300が提供されることによって、イメージセンサー3の構成要素が単純化され、イメージセンサー3が小型化される。例えば、第1ピクセル領域PX1は選択トランジスタのソース領域を含まず、第2ピクセル領域PX2はソースフォロワートランジスタのドレーン領域を含まない。本実施形態によると、イメージセンサー3の構成要素がより自由にデザインされる。構成要素は、例えば不純物領域111、ドーピング領域112、分離パターン210、素子絶縁パターン220、ゲートパターン500、及び配線層400を含む。
図2A〜図2Dを参照して説明したコンタクトプラグ450は共有構造体300上に配置されない。即ち、第1不純物領域111A、第2不純物領域111B、及び導電連結パターン310上に別のコンタクトプラグが提供されない。
図5Aは、一実施形態によるイメージセンサーの第4例を示した平面図である。図5Bは、図5AのI−II線に沿って切断した断面図である。図5Cは、図5AのVI−IV線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図5A〜図5Cを参照すると、イメージセンサー4は、基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400を含む。基板100、分離パターン210、ゲートパターン500、及び配線層400は先に説明したものと実質的に同一である。
ピクセル領域PXは、第1ピクセル領域PX1、第2ピクセル領域PX2、第3ピクセル領域PX3、及び第4ピクセル領域PX4を含む。第1ピクセル領域PX1と第2ピクセル領域PX2とは互いに隣接する。第3ピクセル領域PX3は第1ピクセル領域PX1に隣接する。第3ピクセル領域PX3は第1ピクセル領域PX1から第2方向D2又は第2方向D2の反対方向に離隔される。第3ピクセル領域PX3と第4ピクセル領域PX4とは互いに隣接する。第4ピクセル領域PX4は第3ピクセル領域PX3から第1方向D1又は第1方向D1の反対方向に離隔される。第4ピクセル領域PX4は第2ピクセル領域PX2に隣接する。
不純物領域111は、第1不純物領域111A、第2不純物領域111B、第3不純物領域111C、及び第4不純物領域111Dを含む。第1不純物領域111A、第2不純物領域111B、第3不純物領域111C、及び第4不純物領域111Dは、第1ピクセル領域PX1、第2ピクセル領域PX2、第3ピクセル領域PX3、及び第4ピクセル領域PX4にそれぞれ提供される。第1不純物領域111Aは第2不純物領域111B及び第3不純物領域111Cに対してそれぞれ対称的に配置される。第2不純物領域111Bと第4不純物領域111Dとは互いに対称的に配置される。第3不純物領域111Cと第4不純物領域111Dとは互いに対称的に配置される。
第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111は図2A〜図2Dの不純物領域111を参照して説明したもののような接地領域である。不純物領域111は第2導電型のドーパント(例えば、P型ドーパント)を含む。
導電連結パターン310は、第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111にそれぞれ物理的に接触し、電気的に連結される。導電連結パターン310のドーパントは第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111に含まれるドーパントと同一の元素である。
導電連結パターン310及び第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111は共有構造体300をなす。単数のコンタクトプラグ450は導電連結パターン310上に配置されて導電連結パターン310に接続される。図示したものと異なり、コンタクトプラグ450は、第1不純物領域111A、第2不純物領域111B、第3不純物領域111C、及び第4不純物領域111Dの中のいずれか1つの上に配置され得る。第1不純物領域111A、第2不純物領域111B、第3不純物領域111C、及び第4不純物領域111Dは単数のコンタクトプラグ450を通じて第2電圧が印加される。
図6Aは、一実施形態によるイメージセンサーの第5例を示した平面図である。図6Bは、図6AのI−II線に沿って切断した断面図である。図6Cは、図6AのVII−VIII線に沿って切断した断面図である。図6Dは、図6AのVI−IV線に沿って切断した断面図である。以下、先に説明したことに重複する内容は省略する。
図6A〜図6Dを参照すると、イメージセンサー5は、基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400に加えて配線パターン340を含む。基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400は先に説明したものと実質的に同一である。共有構造体300は複数に提供され、共有構造体300は導電連結パターン310を各々含む。導電連結パターン310の各々は隣接する不純物領域111に電気的に連結される。導電連結パターン310の各々は第1側壁310a、第2側壁310b、第3側壁310c、及び第4側壁310dを含む。導電連結パターン310の各々の第3側壁310cは第1側壁310a及び第2側壁310bに隣接する。導電連結パターン310の各々の第4側壁310dは第3側壁310cに対向する。配線パターン340は第3側壁310cに連結される。
配線パターン340が図6Cのように第4トレンチ249内に提供され、第4トレンチ249は基板100の第1面100aからリセスされる。配線パターン340は図6Aのように平面視において第2方向D2に並んだ長軸を有する。配線パターン340は少なくとも2つの共有構造体300に連結される。例えば、配線パターン340は導電連結パターン310に連結される。具体的に、配線パターン340は図6Dのように導電連結パターン310の各々の第3側壁310c及び第4側壁310dに連結される。図6Dで、点線は、導電連結パターン310及び配線パターン340の区分のための仮想線であって、説明の便宜のために示したものである。配線パターン340は、導電連結パターン310と同一の物質を含み、導電連結パターン310に境界面無しで連結される。例えば、配線パターン340は結晶質半導体物質及びドーパントを含む。一例として、配線パターン340はドーピングされたポリシリコンを含む。配線パターン340に含まれるドーパントは導電連結パターン310のドーパントと同一の導電型を有する。配線パターン340に含まれるドーパントは導電連結パターン310のドーパントと同一の元素である。しかし、配線パターン340は、これに制約されず、多様な物質を含み得る。例えば、配線パターン340は、銅、アルミニウム、チタニウム、及び/又はタングステンのような金属を含む。
配線パターン340は分離パターン210に平面視において重畳される。図6Cのように配線パターン340と導電性分離パターン215とは垂直に重畳される。配線パターン340は第2絶縁性分離パターン212内に提供される。第2絶縁性分離パターン212は配線パターン340と導電性分離パターン215との間及び配線パターン340と基板100との間に介在する。配線パターン340は第2絶縁性分離パターン212によって導電性分離パターン215及び基板100から電気的に分離される。
コンタクトプラグ450が図6Dのように配線パターン340上で第1絶縁層410を貫通する。コンタクトプラグ450は配線パターン340に直接接続される。図示したものと異なり、コンタクトプラグ450は配線パターン340ではない共有構造体300の中のいずれか1つに直接接続される。例えば、コンタクトプラグ450は導電連結パターン310及び不純物領域111の中のいずれか1つに接続される。本実施形態によると、配線パターン340が提供されるため、単数のコンタクトプラグ450が複数の共有構造体300の不純物領域111に電気的に連結される。第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111は単数のコンタクトプラグ450を通じて第2電圧が印加される。
図7Aは、一実施形態によるイメージセンサーの第6例を示した平面図である。図7Bは、図7AのVI−IV線に沿って切断した断面図である。図7A及び図7Bの説明において、図6B及び図6Cを共に参照して説明する。
図7A及び図7Bを参照すると、イメージセンサー6は、基板100、分離パターン210、素子絶縁パターン220、導電連結パターン310、ゲートパターン500、及び配線層400に加えて配線パターン340を含む。導電連結パターン310及び不純物領域111は図5A〜図5Cを参照して説明したものと実質的に同一である。例えば、導電連結パターン310は、第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111に物理的に接触し、電気的に連結される。
配線パターン340は図6A〜図6Dを参照して説明したものと同一又は類似する。但し、配線パターン340は第1方向D1に延長された第1配線パターン341及び第2方向D2に沿って延長された第2配線パターン342を含む。第2配線パターン342は第1配線パターン341に連結される。図示したものと異なり、第1配線パターン341及び第2配線パターン342の中のいずれか1つは省略され得る。
図6A〜図6Dのイメージセンサー5の配線パターン340は図7A及び図7Bに示したもののような第1配線パターン341及び第2配線パターン342を含み得る。本発明によると、配線パターン340の平面の形状は、図6A及び図7Aに制約されず、多様に変形され得る。
図5A〜図5Cのイメージセンサー4、図6A〜図6Dのイメージセンサー5、又は図7A及び図7Bのイメージセンサー6で、不純物領域111は、接地領域に制約されず、多様に変形され得る。例えば、第1〜第4ピクセル領域(PX1、PX2、PX3、PX4)の不純物領域111の各々は図3及び図3Bの不純物領域111を参照して説明したフローティング拡散領域として機能する。この場合、ピクセル領域PXの不純物領域111は第2導電型の不純物(例えば、N型不純物)を含む。
他の例として、不純物領域111の各々は図4A及び図4Bの不純物領域111を参照して説明したソース/ドレーン領域として機能する。この場合、ピクセル領域PXの不純物領域111は第2導電型の不純物(例えば、N型不純物)を含む。
以下、一実施形態によるイメージセンサーの製造方法を説明する。イメージセンサーの製造例の説明において、ピクセル領域は図1を参照して説明したピクセルが形成された領域及びピクセルを形成するための領域を含むものとして解釈される。
図8A〜図8Hは、一実施形態によるイメージセンサーの製造の一例を説明するための図であって、図2AのI−II線及びIII−IV線に沿って切断した断面に対応する。以下、図8A〜図8Hの説明で図2Aを共に参照し、先に説明したことに重複する内容は省略する。
図8Aを参照すると、光電変換領域PDが基板100内に形成される。第1マスクパターン910が基板100の第1面100a上に形成される。第1マスクパターン910はフォトレジスト物質を含む。第1マスクパターン910を形成することは予備マスクパターン(図示せず)を基板100上に塗布すること及びフォトマスク(図示せず)を使用して予備マスクパターン上に露光及び現像工程を遂行することを含む。基板100上に第1マスクパターン910を使用したエッチング工程が遂行されて、第1トレンチ229が形成される。第1トレンチ229は浅いトレンチである。第1トレンチ229の形成工程の後、第1マスクパターン910は除去される。
図8Bを参照すると、絶縁物質が第1トレンチ229内に満たされて、素子絶縁パターン220が形成される。素子絶縁パターン220は第1トレンチ229内に局所化される。
第2マスクパターン920が基板100の第1面100a上に形成されて、基板100の第1面100a及び素子絶縁パターン220を覆う。第2マスクパターン920はフォトレジスト物質を含む。第2マスクパターン920を使用したエッチング工程によって、第2トレンチ219が基板100内のピクセル領域PXの間に形成される。第2トレンチ219は基板100の一部を貫通する。第2トレンチ219の底面は基板100内に提供される。第2トレンチ219は深いトレンチである。第2トレンチ219の深さは第1トレンチ229の深さよりも更に大きい。その後、第2マスクパターン920が除去される。
図8Cを参照すると、第1絶縁性分離パターン211及び導電性分離パターン215が第2トレンチ219内に形成される。第1絶縁性分離パターン211及び導電性分離パターン215を形成することは、第2トレンチ219の内壁をコンフォーマルに覆う予備絶縁性分離パターン(図示せず)を形成すること、第2トレンチ219を部分的に満たす予備導電性分離パターン(図示せず)を予備絶縁性分離パターン上に形成すること、及びリセス工程を予備導電性分離パターン及び予備絶縁性分離パターン上に遂行することを含む。リセス工程はエッチバック(etch−back)工程又は平坦化工程を含む。リセス工程によって第2トレンチ219の上部の予備絶縁性分離パターン及び予備導電性分離パターンが除去される。予備絶縁性分離パターンがリセスされて第1絶縁性分離パターン211が形成される。予備導電性分離パターンがリセスされて導電性分離パターン215が形成される。リセス工程は第2トレンチ219の上部側壁が露出される時まで遂行される。
図8Dを参照すると、第2絶縁性分離パターン212が、第1絶縁性分離パターン211及び導電性分離パターン215上に形成されて、第2トレンチ219を満たす。第2絶縁性分離パターン212の上面は基板100の第1面100aと実質的に同一のレベルに提供される。従って、分離パターン210が形成される。分離パターン210は第1及び第2絶縁性分離パターン(211、212)と導電性分離パターン215とを含む。
図8Eを参照すると、第3マスクパターン930が基板100の第1面100a及び第2絶縁性分離パターン212上に形成される。第3マスクパターン930は第2絶縁性分離パターン212の一部を露出させる。第3マスクパターン930に露出された第2絶縁性分離パターン212の一部が除去されて、第3トレンチ239が形成される。例えば、第3トレンチ239の底面は第2絶縁性分離パターン212内に提供される。第3トレンチ239は互いに対向する第1側壁239a及び第2側壁239bを有する。第3トレンチ239の第1側壁239a及び第2側壁239bは基板100を露出させる。
予備導電連結パターン310Pが第3トレンチ239内に形成される。予備導電連結パターン310Pを形成することは第3トレンチ239を満たす半導体層を形成することを含む。半導体層上にリセス工程が更に遂行されて、基板100の第1面100aが露出される。予備導電連結パターン310Pの上面は基板100の第1面100a及び第2絶縁性分離パターン212の上面と実質的に同一のレベルに配置される。その後、第3マスクパターン930が除去される。
図8Fを参照すると、第4マスクパターン940が基板100の第1面100a上に形成される。第4マスクパターン940はフォトレジスト物質を含む。第4マスクパターン940は予備導電連結パターン310Pの上面及び基板100の第1面100aの一部を露出させる。
不純物が基板100の第1面100aの一部及び予備導電連結パターン310P上に注入され、不純物領域111及び導電連結パターン310がそれぞれ形成される。不純物領域111は第1不純物領域111A及び第2不純物領域111Bを含む。不純物を注入することは第4マスクパターン940を利用して遂行される。不純物は導電連結パターン310及び不純物領域111内でドーパントとして機能する。不純物領域111及び導電連結パターン310の形成によって共有構造体300が形成される。不純物領域111及び導電連結パターン310が単一工程によって形成されるため、導電連結パターン310に含まれるドーパントは不純物領域111のドーパントと同一の元素を含む。本実施形態によると、不純物領域111及び導電連結パターン310の形成工程が簡単になる。その後、第4マスクパターン940が除去される。
図8Gを参照すると、第2導電型の不純物が基板100内に注入され、ドーピング領域112が形成される。図示したものと異なり、ドーピング領域112の形成は図8Fの不純物領域111の形成の前又は不純物領域111の形成と単一工程で遂行され得る。
ゲート絶縁パターン510及びゲートパターン500が各ピクセル領域PXに形成される。ゲートスペーサー520が基板100の第1面100a上でゲートパターン500の側壁上に形成される。
第1絶縁層410が、基板100の第1面100a上に形成されて、不純物領域111の上面、ドーピング領域112の上面、導電連結パターン310の上面、及びゲートスペーサー520の外側壁を覆う。第1絶縁層410はゲートパターン500の上面を露出させる。第2絶縁層420が第1絶縁層410及びゲートパターン500上に形成される。コンタクトプラグ450が形成されて、第1絶縁層410及び第2絶縁層420を貫通する。他の例として、コンタクトプラグ450は第2絶縁層420を貫通しない。第3絶縁層430が第2絶縁層420上に形成される。配線が第2絶縁層420と第3絶縁層430との間に形成される。ビアが第3絶縁層430内に形成される。配線及びビアが形成されることによって、配線構造体440が形成される。配線構造体440はビア及び配線を含む。配線、第3絶縁層430、及びビアの形成工程は繰り返して遂行される。従って、複数の積層された第3絶縁層430、複数の配線、及び複数のビアが形成される。
図8Hを参照すると、薄型化工程が基板100の第2面100b上に遂行される。薄型化工程はグラインディング工程又は化学的機械的研磨工程を含む。薄型化工程の結果、分離パターン210が基板100の第2面100b上に露出される。一例として、導電性分離パターン215が基板100の第2面100b上に露出される。
図2B及び図2Dを再び参照すると、導電端子217が、薄型化された基板100の第2面100b上に形成されて、導電性分離パターン215に接続される。背面絶縁層600が、薄型化された基板100の第2面100b上に形成されて、基板100の第2面100b及び分離パターン210の下面を覆う。カラーフィルターCF、グリッドパターン650、及びマイクロレンズ700が背面絶縁層600の下面上に形成される。今まで説明した実施形態によって、図2A〜図2Dで説明したイメージセンサー1が製造される。
先に説明したものと異なり、図8Fの不純物注入工程は第1導電型の不純物を注入することを含み、図8Gのコンタクトプラグ450の形成工程は遂行されなくともよい。この場合、図3A及び図3Bを参照して説明したイメージセンサー2又は図4A及び図4Bを参照して説明したイメージセンサー3が製造される。
図9A〜図9Dは、一実施形態によるイメージセンサーの製造の他の例を説明するための図であって、図2AのI−II線及びIII−IV線に沿って切断した断に対応する。図9A〜図9Dの説明で図2Aを共に参照し、先に説明したことに重複する内容は省略する。
図9Aを参照すると、光電変換領域PDが基板100内に形成される。第2マスクパターン920が基板100の第1面100a上に形成される。第2マスクパターン920を形成することは予備マスクパターン(図示せず)を基板100上に塗布すること及び予備マスクパターン上にフォトマスク(図示せず)を使用した露光及び現象工程を遂行することを含む。第2マスクパターン920を使用したエッチング工程によって、第2トレンチ219が基板100内でピクセル領域PXの間に形成される。その後、第2マスクパターン920は除去される。
図9Bを参照すると、第1絶縁性分離パターン211及び導電性分離パターン215が第2トレンチ219内に形成される。第2絶縁性分離パターン212が、第1絶縁性分離パターン211及び導電性分離パターン215上に形成されて、第2トレンチ219を満たす。従って、分離パターン210が形成される。第1絶縁性分離パターン211、導電性分離パターン215、及び第2絶縁性分離パターン212の形成方法は先に図8C及び図8Dを参照して説明したものと実質的に同一である。
図9Cを参照すると、第3マスクパターン930が基板100の第1面100a及び第2絶縁性分離パターン212上に形成される。第3マスクパターン930に露出された第2絶縁性分離パターン212の一部が除去されて、第3トレンチ239が形成される。第3トレンチ239は第2絶縁性分離パターン212及び基板100の内側壁を露出させる。予備導電連結パターン310Pが第3トレンチ239内に形成される。第3マスクパターン930、第3トレンチ239、及び予備導電連結パターン310Pの形成は図8Eを参照して説明したものと実質的に同一である。
図9Dを参照すると、第1マスクパターン910が、基板100の第1面100a、第2絶縁性分離パターン212、及び予備導電連結パターン310P上に形成される。第1マスクパターン910を使用したエッチング工程が基板100上に遂行されて、第1トレンチ229が形成される。その後、第1マスクパターン910は除去される。絶縁物質が第1トレンチ229内に満たされて、素子絶縁パターン220が形成される。第1マスクパターン910、第1トレンチ229、及び素子絶縁パターン220の形成は図8A及び図8Bを参照して説明したものと実質的に同一である。
再び、図8Fを参照すると、第4マスクパターン940が基板100の第1面100a上に形成される。第4マスクパターン940を使用した不純物注入工程が基板100の第1面100aの一部及び予備導電連結パターン310P上に遂行されて、不純物領域111及び導電連結パターン310が形成される。不純物領域111及び導電連結パターン310の形成によって共有構造体300が形成される。その後、第4マスクパターン940が除去される。
図8Gを参照すると、第2導電型の不純物が基板100内に注入され、ドーピング領域112が形成される。図示したものと異なり、ドーピング領域112の形成は不純物領域111の形成の前に遂行され得る。ゲート絶縁パターン510、ゲートパターン500、及びゲートスペーサー520が各ピクセル領域PXに形成される。
第1絶縁層410、第2絶縁層420、第3絶縁層430、及び配線構造体440が基板100の第1面100a上に形成されて、配線層400が形成される。コンタクトプラグ450が、第1絶縁層410内に形成されて、不純物領域111及び導電連結パターン310の中のいずれか1つに接続される。
図8Hを参照すると、薄型化工程が基板100の第2面100b上に遂行されて、導電性分離パターン215が基板100の第2面100b上に露出される。
図2Bを参照すると、導電端子217、背面絶縁層600、カラーフィルターCF、グリッドパターン650、及びマイクロレンズ700が基板100の第2面100b上に形成される。今まで説明した実施形態によって、図2A〜図2Dで説明したイメージセンサー1が製造される。
図8Fで説明した不純物注入工程は第1導電型の不純物を注入する工程を含み、図8Gのコンタクトプラグ450の形成工程は遂行されなくともよい。この場合、図3及び図3Bを参照して説明したイメージセンサー2又は図4A及び図4Bを参照して説明したイメージセンサー3が製造される。
以上、本発明の実施状態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
1、2、3、4、5、6 イメージセンサー
100 基板
100a、100b 第1面、第2面
111 不純物領域
111A〜111D 第1〜第4不純物領域
112 ドーピング領域
210 分離パターン
211、212 第1、第2絶縁性分離パターン
215 導電性分離パターン
217 導電端子 220 素子絶縁パターン
229、219、239、249 第1〜第4トレンチ
239a、239b 第1、第2側壁
300 共有構造体
310 導電連結パターン
310a〜310d 第1〜第4側壁
310P 予備導電連結パターン
340 配線パターン
341、342 第1、第2配線パターン
400 配線層
410、420、430 第1〜第3絶縁層
440 配線構造体
450 コンタクトプラグ
500 ゲートパターン
500A、500B 第1、第2部分
501、502 第1、第2ゲートパターン
510 ゲート絶縁パターン
520 ゲートスペーサー
600 背面絶縁層
650 グリッドパターン
700 マイクロレンズ
910、920、930、940 第1〜第4マスクパターン
AG 選択ゲート
Ax 選択トランジスタ
CF カラーフィルター
FD フローティング拡散領域
PD 光電変換領域
PX ピクセル領域
PX1〜PX4 第1〜第4ピクセル領域
RG リセットゲート
SG ソースフォロワーゲート
Sx ソースフォロワートランジスタ
TG トランスファーゲート
Tx トランスファートランジスタ
100 基板
100a、100b 第1面、第2面
111 不純物領域
111A〜111D 第1〜第4不純物領域
112 ドーピング領域
210 分離パターン
211、212 第1、第2絶縁性分離パターン
215 導電性分離パターン
217 導電端子 220 素子絶縁パターン
229、219、239、249 第1〜第4トレンチ
239a、239b 第1、第2側壁
300 共有構造体
310 導電連結パターン
310a〜310d 第1〜第4側壁
310P 予備導電連結パターン
340 配線パターン
341、342 第1、第2配線パターン
400 配線層
410、420、430 第1〜第3絶縁層
440 配線構造体
450 コンタクトプラグ
500 ゲートパターン
500A、500B 第1、第2部分
501、502 第1、第2ゲートパターン
510 ゲート絶縁パターン
520 ゲートスペーサー
600 背面絶縁層
650 グリッドパターン
700 マイクロレンズ
910、920、930、940 第1〜第4マスクパターン
AG 選択ゲート
Ax 選択トランジスタ
CF カラーフィルター
FD フローティング拡散領域
PD 光電変換領域
PX ピクセル領域
PX1〜PX4 第1〜第4ピクセル領域
RG リセットゲート
SG ソースフォロワーゲート
Sx ソースフォロワートランジスタ
TG トランスファーゲート
Tx トランスファートランジスタ
Claims (20)
- 互いに対向する第1面及び第2面を有する基板と、
前記基板内に提供された光電変換領域と、
前記基板内で前記光電変換領域の間に提供された分離パターンと、
前記分離パターン上に配置され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、
前記基板内で前記基板の第1面に隣接するように配置された第1不純物領域と、を有し、
前記導電連結パターンの第1側壁は、前記第1不純物領域に接触し、
前記導電連結パターンに含まれるドーパントは、前記第1不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とするイメージセンサー。 - 前記導電連結パターンの第2側壁に接触する第2不純物領域を更に含み、
前記導電連結パターンの第2側壁は、前記第1側壁に対向し、
前記導電連結パターンに含まれるドーパントは、前記第2不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項1に記載のイメージセンサー。 - 前記基板は、前記分離パターンによって定義された第1ピクセル領域及び第2ピクセル領域を有し、
前記第1不純物領域は、前記基板の第1ピクセル領域に提供され、
前記第2不純物領域は、前記基板の第2ピクセル領域に提供されることを特徴とする請求項2に記載のイメージセンサー。 - 前記第1不純物領域及び前記第2不純物領域の各々は、接地領域を含むことを特徴とする請求項3に記載のイメージセンサー。
- 前記第1不純物領域及び前記第2不純物領域の各々は、フローティング拡散領域を含むことを特徴とする請求項3に記載のイメージセンサー。
- 前記基板の第1面上で、前記第1ピクセル領域及び前記第2ピクセル領域にそれぞれ配置された第1ゲートパターン及び第2ゲートパターンを更に含み、
前記導電連結パターンは、平面視において前記第1ゲートパターン及び前記第2ゲートパターンの間に介在し、
前記第1不純物領域は、前記第1ゲートパターンと前記導電連結パターンとの間に配置され、
前記第2不純物領域は、前記第2ゲートパターンと前記導電連結パターンとの間に配置されることを特徴とする請求項3に記載のイメージセンサー。 - 前記導電連結パターンは、前記第1不純物領域及び前記第2不純物領域に電気的に連結されることを特徴とする請求項2に記載のイメージセンサー。
- 前記分離パターンは、
導電性分離パターンと、
前記導電性分離パターンの側壁及び上面上の絶縁性分離パターンと、を含み、
前記導電連結パターンは、前記導電性分離パターンに垂直に重畳されることを特徴とする請求項1に記載のイメージセンサー。 - 前記導電連結パターンは、前記導電性分離パターンから電気的に分離されることを特徴とする請求項8に記載のイメージセンサー。
- 前記基板の第2面で、前記分離パターンの幅は、0.03μm〜0.08μmであることを特徴とする請求項1に記載のイメージセンサー。
- 互いに対向する第1面及び第2面を有する基板と、
前記基板を貫通してピクセル領域を定義する分離パターンと、
前記分離パターン上に提供され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、
前記基板内で前記基板の第1面に隣接するように配置された不純物領域と、を有し、
前記不純物領域は、
前記導電連結パターンの第1側壁に接触する第1不純物領域と、
前記導電連結パターンの第1側壁に対向する第2側壁に接触する第2不純物領域と、を含み、
前記導電連結パターンは、ドーピングされた半導体物質を含むことを特徴とするイメージセンサー。 - 前記導電連結パターンに含まれるドーパントは、前記第1不純物領域及び前記第2不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項11に記載のイメージセンサー。
- 前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、
前記導電連結パターンは、前記導電性分離パターンに垂直に重畳されることを特徴とする請求項11に記載のイメージセンサー。 - 前記導電連結パターン、前記第1不純物領域、及び前記第2不純物領域の中のいずれか1つの上に配置されたコンタクトプラグを更に含み、
前記コンタクトプラグは、前記導電連結パターン、前記第1不純物領域、及び前記第2不純物領域に電気的に連結されることを特徴とする請求項11に記載のイメージセンサー。 - 前記分離パターン上に配置された配線パターンを更に含み、
前記配線パターンは、前記導電連結パターンの第3側壁に連結され、
前記導電連結パターンの第3側壁は、前記第1側壁及び前記第2側壁に隣接することを特徴とする請求項11に記載のイメージセンサー。 - 互いに対向する第1面及び第2面を有する基板と、
前記基板内で第1及び第2ピクセル領域を定義する分離パターンと、
前記基板内の前記第1及び第2ピクセル領域に各々提供された光電変換領域と、
前記基板の前記第1ピクセル領域に提供されて前記基板の前記第1面に隣接する第1不純物領域と、
前記基板の前記第2ピクセル領域に提供されて前記基板の前記第1面に隣接する第2不純物領域と、
前記第1不純物領域と前記第2不純物領域との間に配置され、前記基板の第1面を貫通するトレンチ内に提供された導電連結パターンと、
前記基板の第1面上に提供されて前記導電連結パターンから離隔されたゲートパターンと、
前記基板と前記ゲートパターンとの間に介在するゲート絶縁パターンと、
前記基板の第1面上に配置されて絶縁層及び配線構造体を含む配線層と、
前記基板の第2面上に配置されたカラーフィルターと、
前記カラーフィルター上のマイクロレンズと、を備え、
前記分離パターンは、絶縁性分離パターン及び前記絶縁性分離パターン内に提供された導電性分離パターンを含み、
前記導電連結パターンは、前記導電性分離パターンに垂直に重畳され、
前記導電連結パターンは、前記第1不純物領域及び前記第2不純物領域に物理的に接触し、前記第1不純物領域及び前記第2不純物領域に電気的に連結されることを特徴とするイメージセンサー。 - 前記導電連結パターンは、ドーピングされた半導体物質を含むことを特徴とする請求項16に記載のイメージセンサー。
- 前記導電連結パターンに含まれるドーパントは、前記第1不純物領域及び前記第2不純物領域にドーピングされた不純物と同一の元素を含むことを特徴とする請求項16に記載のイメージセンサー。
- 前記第1不純物領域は、接地領域を含み、
前記第2不純物領域は、接地領域を含むことを特徴とする請求項16に記載のイメージセンサー。 - 前記導電連結パターンと前記導電性分離パターンとの間に前記絶縁性分離パターンが提供され、
前記導電連結パターンは、前記導電性分離パターンから絶縁されることを特徴とする請求項16に記載のイメージセンサー。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0142668 | 2019-11-08 | ||
KR1020190142668A KR20210056478A (ko) | 2019-11-08 | 2019-11-08 | 이미지 센서 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021077870A true JP2021077870A (ja) | 2021-05-20 |
Family
ID=72240279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020174171A Pending JP2021077870A (ja) | 2019-11-08 | 2020-10-15 | イメージセンサー |
Country Status (4)
Country | Link |
---|---|
US (1) | US11502117B2 (ja) |
EP (1) | EP3819939B1 (ja) |
JP (1) | JP2021077870A (ja) |
KR (1) | KR20210056478A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023176430A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230021428A (ko) * | 2021-08-05 | 2023-02-14 | 삼성전자주식회사 | 이미지 센서 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227253A (ja) | 2007-03-14 | 2008-09-25 | Fujifilm Corp | 裏面照射型固体撮像素子 |
US8278614B2 (en) | 2008-10-09 | 2012-10-02 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
FR2974237A1 (fr) | 2011-04-12 | 2012-10-19 | St Microelectronics Crolles 2 | Capteur d'images a eclairement par la face arriere muni d'une electrode transparente |
JP5696081B2 (ja) | 2012-03-23 | 2015-04-08 | 株式会社東芝 | 固体撮像装置 |
US8941204B2 (en) | 2012-04-27 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for reducing cross talk in image sensors |
KR102033610B1 (ko) | 2012-07-13 | 2019-10-17 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
TW201405792A (zh) | 2012-07-30 | 2014-02-01 | Sony Corp | 固體攝像裝置、固體攝像裝置之製造方法及電子機器 |
KR102034482B1 (ko) | 2013-03-04 | 2019-10-21 | 삼성전자주식회사 | 이미지 센서 및 이의 형성 방법 |
JP2014192348A (ja) * | 2013-03-27 | 2014-10-06 | Sony Corp | 固体撮像装置およびその製造方法、並びに電子機器 |
KR102212138B1 (ko) | 2014-08-19 | 2021-02-04 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀과 이를 포함하는 픽셀 어레이 |
US10170517B2 (en) | 2016-12-13 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming image sensor device |
KR102622057B1 (ko) | 2016-12-29 | 2024-01-05 | 삼성전자주식회사 | 이미지 센서 |
KR102542614B1 (ko) | 2017-10-30 | 2023-06-15 | 삼성전자주식회사 | 이미지 센서 |
JP2019165136A (ja) * | 2018-03-20 | 2019-09-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
KR102637626B1 (ko) * | 2019-01-08 | 2024-02-20 | 삼성전자주식회사 | 이미지 센서 |
KR20210044364A (ko) * | 2019-10-14 | 2021-04-23 | 삼성전자주식회사 | 이미지 센서 |
CN113097236B (zh) * | 2020-01-08 | 2024-03-12 | 联华电子股份有限公司 | 感光装置 |
-
2019
- 2019-11-08 KR KR1020190142668A patent/KR20210056478A/ko not_active Application Discontinuation
-
2020
- 2020-06-12 US US16/900,072 patent/US11502117B2/en active Active
- 2020-08-21 EP EP20192275.4A patent/EP3819939B1/en active Active
- 2020-10-15 JP JP2020174171A patent/JP2021077870A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023176430A1 (ja) * | 2022-03-15 | 2023-09-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3819939A1 (en) | 2021-05-12 |
EP3819939B1 (en) | 2024-04-24 |
US11502117B2 (en) | 2022-11-15 |
US20210143191A1 (en) | 2021-05-13 |
KR20210056478A (ko) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11315978B2 (en) | Image sensor and method of manufacturing the same | |
US10707254B2 (en) | Semiconductor devices | |
US20220262829A1 (en) | Semiconductor device | |
US20210335862A1 (en) | Image sensor | |
US20240079435A1 (en) | Image sensor | |
JP2021077870A (ja) | イメージセンサー | |
US20210202547A1 (en) | Image sensor and method of fabricating the same | |
US20220328553A1 (en) | Image sensor | |
JP2023024353A (ja) | イメージセンサー | |
CN115995475A (zh) | 图像传感器 | |
CN114078890A (zh) | 图像传感器 | |
US20220336514A1 (en) | Image sensor | |
JP7504057B2 (ja) | イメージセンサー | |
EP4376083A1 (en) | Image sensor | |
TWI796083B (zh) | 影像感測器及其製造方法 | |
KR102109952B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
US20220109014A1 (en) | Image sensor with trench structures | |
US20230352509A1 (en) | Image sensor | |
JP2022027609A (ja) | イメージセンサー | |
KR20240105103A (ko) | 이미지 센서 | |
KR20230138186A (ko) | Cmos 이미지 센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240611 |