JP2021077828A - Multilayer ceramic capacitor - Google Patents
Multilayer ceramic capacitor Download PDFInfo
- Publication number
- JP2021077828A JP2021077828A JP2019205456A JP2019205456A JP2021077828A JP 2021077828 A JP2021077828 A JP 2021077828A JP 2019205456 A JP2019205456 A JP 2019205456A JP 2019205456 A JP2019205456 A JP 2019205456A JP 2021077828 A JP2021077828 A JP 2021077828A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode layer
- multilayer ceramic
- ceramic capacitor
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 61
- 239000011521 glass Substances 0.000 claims abstract description 59
- 239000000919 ceramic Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 8
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 claims description 6
- 238000007747 plating Methods 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000000921 elemental analysis Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006776 Si—Zn Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Abstract
Description
本発明は、積層セラミックコンデンサに関する。 The present invention relates to multilayer ceramic capacitors.
電子機器の高周波化に伴い、電子機器に用いられる積層セラミックコンデンサには例えば数ＧＨｚ以上の高周波領域への対応が要求されている。
特許文献１には、高周波領域におけるＥＳＬ（等価直列インダクタンス）を低減できる積層セラミックコンデンサが開示されている。
As the frequency of electronic devices increases, multilayer ceramic capacitors used in electronic devices are required to support high frequency regions of, for example, several GHz or higher.
積層セラミックコンデンサは、内部電極層とセラミック層が積層されてなる積層体の端面に外部電極が形成された構成を有する。
外部電極は、金属成分とガラスを含む導電ペーストを積層体の端面に焼き付けて焼付電極を形成し、焼付電極上にめっきを行うことによって得られる。
The multilayer ceramic capacitor has a configuration in which an external electrode is formed on an end face of a laminate formed by laminating an internal electrode layer and a ceramic layer.
The external electrode is obtained by baking a conductive paste containing a metal component and glass onto the end face of the laminate to form a baking electrode, and then plating the baking electrode.
導電ペースト中のガラスの体積割合は通常は３２％程度である。ガラスをこの程度含む導電ペーストを用いて焼付電極を形成した場合に、焼付電極の表面にガラスが浮き出てくる現象である、いわゆる「ガラス浮き」が生じることがあった。 The volume ratio of glass in the conductive paste is usually about 32%. When a baking electrode is formed using a conductive paste containing glass to this extent, so-called "glass floating", which is a phenomenon in which glass floats on the surface of the baking electrode, may occur.
「ガラス浮き」が生じると、焼付電極の上にめっき層を形成するためのめっき付き性が悪化するという問題が生じる。また、焼付電極に含まれるガラスは外部電極の抵抗値を増加させる要因となる。 When "glass floating" occurs, there arises a problem that the plating property for forming a plating layer on the baking electrode deteriorates. Further, the glass contained in the baking electrode becomes a factor of increasing the resistance value of the external electrode.
上記のように、外部電極を形成するために使用される導電ペーストに含まれるガラスの割合は外部電極の特性に影響を与える可能性があるが、高周波領域で積層セラミックコンデンサを使用する場合に特に適した導電ペーストの組成は知られていなかった。特に、導電ペーストに含まれるガラスの割合の好ましい範囲は、未だ知られていなかった。 As mentioned above, the proportion of glass contained in the conductive paste used to form the external electrodes can affect the properties of the external electrodes, especially when using multilayer ceramic capacitors in the high frequency range. The composition of suitable conductive pastes was unknown. In particular, the preferred range of the proportion of glass contained in the conductive paste has not yet been known.
本発明は、上記の問題を解決するためになされたものであり、外部電極の抵抗値の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a multilayer ceramic capacitor having an external electrode having preferable characteristics from the viewpoint of the resistance value of the external electrode.
本発明の積層セラミックコンデンサは、積層方向に配置された複数のセラミック層と複数の内部電極層とが積層されてなる積層体と、上記積層体の端面に形成された外部電極とを備える積層セラミックコンデンサであって、上記外部電極は金属及びガラスを含み、上記外部電極におけるガラスの体積割合が２９％以下であることを特徴とする。 The laminated ceramic capacitor of the present invention is a laminated ceramic including a laminated body in which a plurality of ceramic layers arranged in a laminated direction and a plurality of internal electrode layers are laminated, and an external electrode formed on an end face of the laminated body. It is a capacitor, and the external electrode contains metal and glass, and the volume ratio of glass in the external electrode is 29% or less.
本発明によれば、外部電極の抵抗値の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを提供することができる。 According to the present invention, it is possible to provide a multilayer ceramic capacitor provided with an external electrode having preferable characteristics from the viewpoint of the resistance value of the external electrode.
以下、図面を参照して、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
Hereinafter, the multilayer ceramic capacitor of the present invention will be described with reference to the drawings.
However, the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. It should be noted that a combination of two or more of the individual preferred configurations of the present invention described below is also the present invention.
まず、図１及び図２を用いて、積層セラミックコンデンサを構成する積層体及び外部電極について説明する。
図１は、積層セラミックコンデンサを構成する積層体を模式的に示す斜視図である。図２は、積層セラミックコンデンサの一例を模式的に示す斜視図である。
First, the laminate and the external electrode constituting the multilayer ceramic capacitor will be described with reference to FIGS. 1 and 2.
FIG. 1 is a perspective view schematically showing a laminate constituting a multilayer ceramic capacitor. FIG. 2 is a perspective view schematically showing an example of a multilayer ceramic capacitor.
積層セラミックコンデンサ及び積層体では、長さ方向、幅方向、積層方向を、図１に示す積層体１０及び図２に示す積層セラミックコンデンサ１においてそれぞれ両矢印Ｌ、Ｗ、Ｔで定める方向とする。ここで、長さ方向と幅方向と積層方向は互いに直交する。積層方向は、積層体１０を構成する複数のセラミック層２０と複数の内部電極層３０が積み上げられていく方向である。
長さ方向は、積層セラミックコンデンサ１を構成する外部電極である第１外部電極１１０と第２外部電極１２０が対向する方向である（図２参照）。
In the laminated ceramic capacitor and the laminated body, the length direction, the width direction, and the laminated body are the directions defined by the double-headed arrows L, W, and T in the laminated
The length direction is the direction in which the first
図１に示す積層体１０及び図２に示す積層セラミックコンデンサ１では、長さ方向の寸法が幅方向の寸法よりも長くなっている。しかしながら、本発明の積層セラミックコンデンサ及び積層体において、長さ方向の寸法と幅方向の寸法の大小関係は特に限定されず、長さ方向の寸法は、幅方向の寸法よりも大きくてもよく小さくてもよい。
In the laminated
積層体１０は、６面を有する略直方体形状であり、積層された複数のセラミック層２０と複数の内部電極層３０を有する。そして、積層体１０は、図１中に両矢印Ｔで示す積層方向Ｔに対向する第１の主面１１及び第２の主面１２と、積層方向Ｔに直交する、両矢印Ｗで示す幅方向Ｗに対向する第１の側面１３及び第２の側面１４と、積層方向Ｔ及び幅方向Ｗに直交する、両矢印Ｌで示す長さ方向Ｌに対向する第１の端面１５及び第２の端面１６と、を含む。
The laminated
本明細書において、第１の端面１５及び第２の端面１６に直交し、かつ、積層体１０の積層方向と平行な積層体１０の断面をＬＴ断面という。また、第１の側面１３及び第２の側面１４に直交し、かつ、積層体１０の積層方向と平行な積層体１０の断面をＷＴ断面という。
また、第１の側面１３、第２の側面１４、第１の端面１５及び第２の端面１６に直交し、かつ、積層体１０の積層方向に直交する積層体１０の断面をＬＷ断面という。
In the present specification, the cross section of the laminated
Further, a cross section of the laminated
複数の内部電極層は、積層された第１内部電極層及び第２内部電極層を含む。第１内部電極層は第１の端面に露出し、第２内部電極層は第２の端面に露出する。第１内部電極層と第２内部電極層がセラミック層を挟んで対向する対向電極部で静電容量が発生する。
すなわち、積層体は、キャパシタを構成する少なくとも一対の第１内部電極層及び第２内部電極層と、第１内部電極層と第２内部電極層の間に設けられたセラミック層とを有するものである。
The plurality of internal electrode layers include a laminated first internal electrode layer and a second internal electrode layer. The first internal electrode layer is exposed to the first end face, and the second internal electrode layer is exposed to the second end face. Capacitance is generated at the counter electrode portion where the first internal electrode layer and the second internal electrode layer face each other with the ceramic layer interposed therebetween.
That is, the laminate has at least a pair of a first internal electrode layer and a second internal electrode layer constituting a capacitor, and a ceramic layer provided between the first internal electrode layer and the second internal electrode layer. is there.
外部電極は、積層体の端面に形成されており、金属及びガラスを含む。
外部電極に含まれる金属としては、銅、ニッケル、銀、パラジウム、銀−パラジウム合金及び金などから選ばれる少なくとも１種の金属であることが好ましく、銅を含むことがより好ましい。また、銅に加えてジルコニウム、アルミニウム、チタン及びケイ素などから選ばれる少なくとも１種の金属の酸化物を含んでいてもよい。
The external electrodes are formed on the end faces of the laminate and include metal and glass.
The metal contained in the external electrode is preferably at least one metal selected from copper, nickel, silver, palladium, silver-palladium alloy, gold and the like, and more preferably contains copper. Further, in addition to copper, an oxide of at least one metal selected from zirconium, aluminum, titanium, silicon and the like may be contained.
外部電極に含まれるガラスとしては、Ｂ−Ｓｉ系ガラス、Ｂａ−Ｂ−Ｓｉ系ガラス、Ｂ−Ｓｉ−Ｚｎ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ系ガラス、Ｂ−Ｓｉ−Ｚｎ−Ｂａ−Ｃａ−Ａｌ系ガラス等を使用することができる。 Examples of the glass contained in the external electrode include B-Si-based glass, Ba-B-Si-based glass, B-Si-Zn-based glass, B-Si-Zn-Ba-based glass, and B-Si-Zn-Ba-Ca. -Al-based glass or the like can be used.
外部電極におけるガラスの体積割合が２９％以下である。
ガラスの体積割合が２９％以下であるとガラスの割合が少ないため外部電極の抵抗値を低くすることができる。
また、ガラスの体積割合が２９％以下であるとガラス浮きが生じにくくなり、外部電極の上にめっき層を形成する際のめっき付き性が向上する。
また、外部電極におけるガラスの体積割合は２０％以上であることが好ましい。
ガラスの体積割合が２０％以上であると、外部電極の緻密性を高くすることができる。
外部電極の緻密性が高いと、めっき液及び湿気が外部電極の内部へ侵入すること、及び、めっき液及び湿気が外部電極を通じて積層体の内部に浸入することを防止することができる。
以上の事項を踏まえて、外部電極におけるガラスの体積割合を２０％以上、２９％以下とすることによって、外部電極の抵抗値及び外部電極の緻密性の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを得ることができる。
The volume ratio of the glass in the external electrode is 29% or less.
When the volume ratio of the glass is 29% or less, the ratio of the glass is small, so that the resistance value of the external electrode can be lowered.
Further, when the volume ratio of the glass is 29% or less, the glass is less likely to float, and the plating property when forming the plating layer on the external electrode is improved.
Further, the volume ratio of the glass in the external electrode is preferably 20% or more.
When the volume ratio of the glass is 20% or more, the density of the external electrode can be increased.
When the density of the external electrode is high, it is possible to prevent the plating solution and moisture from entering the inside of the external electrode and the plating solution and moisture from entering the inside of the laminate through the external electrode.
Based on the above items, by setting the volume ratio of the glass in the external electrode to 20% or more and 29% or less, an external electrode having preferable characteristics from the viewpoint of the resistance value of the external electrode and the compactness of the external electrode is provided. Multilayer ceramic capacitors can be obtained.
また、本発明の積層セラミックコンデンサにおいては、外部電極の表面におけるガラスの体積割合Ｚ１と、外部電極の中央におけるガラスの体積割合Ｚ２と、外部電極の積層体側におけるガラスの体積割合Ｚ３と、の比率が、それぞれＺ１：Ｚ２：Ｚ３＝０．７以上、０．９以下：１：０．７以上、０．９以下であることが好ましい。 Further, in the multilayer ceramic capacitor of the present invention, the glass volume ratio Z 1 on the surface of the external electrode, the glass volume ratio Z 2 at the center of the external electrode, and the glass volume ratio Z 3 on the laminated body side of the external electrode. , Are preferably Z 1 : Z 2 : Z 3 = 0.7 or more, 0.9 or less: 1: 0.7 or more, and 0.9 or less, respectively.
図３は、積層体と外部電極の境界を含む、積層セラミックコンデンサのＬＷ断面図である。
外部電極の表面、外部電極の中央、外部電極の積層体側とは、図３においてそれぞれＺ１、Ｚ２、Ｚ３で示す領域である。
これは、ＬＷ断面において第２外部電極１２０を外部電極の厚さ方向（積層体の長さ方向）に３分割した領域である。
また、この３分割は積層体の幅方向中央付近で行うことが好ましい。
外部電極の表面におけるガラスの体積割合Ｚ１は相対的に少ないことが好ましい。外部電極の表面におけるガラスの体積割合が少ないということはガラス浮きが生じていないことを意味しており、この場合、外部電極の上にめっき層を形成する際のめっき付き性が向上する。
外部電極の積層体側におけるガラスの体積割合Ｚ３は相対的に多いことが好ましい。外部電極と積層体が接する部分におけるガラスの体積割合が多いと、外部電極と積層体の結合が強固になる。
FIG. 3 is an LW cross-sectional view of the multilayer ceramic capacitor including the boundary between the laminate and the external electrode.
The surface of the external electrode, the center of the external electrode, and the laminated body side of the external electrode are the regions shown by Z 1 , Z 2 , and Z 3 in FIG. 3, respectively.
This is a region in which the second
Further, it is preferable that the three divisions are performed near the center in the width direction of the laminated body.
It is preferable that the volume ratio Z 1 of the glass on the surface of the external electrode is relatively small. The small volume ratio of the glass on the surface of the external electrode means that the glass does not float, and in this case, the plating property when forming the plating layer on the external electrode is improved.
It is preferable that the volume ratio Z 3 of the glass on the laminated body side of the external electrode is relatively large. When the volume ratio of the glass in the portion where the external electrode and the laminate are in contact with each other is large, the bond between the external electrode and the laminate becomes strong.
外部電極に占めるガラスの体積割合は、外部電極部分を含むＬＷ面で切断した電子顕微鏡写真を撮影し、当該領域についてのＥＤＸを用いた元素分析により測定することができる。元素分析においては外部電極を構成する成分中でガラスにのみ含まれる元素に着目して測定すればよい。
また、体積割合Ｚ１、Ｚ２、Ｚ３をそれぞれ求める場合は、当該領域のみを測定領域としてＥＤＸによる元素分析を行ってガラスの体積割合を求めればよい。
The volume ratio of glass to the external electrode can be measured by taking an electron micrograph cut on the LW surface including the external electrode portion and performing elemental analysis using EDX for the region. In the elemental analysis, it is sufficient to pay attention to the element contained only in the glass among the components constituting the external electrode.
When the volume ratios Z 1 , Z 2 , and Z 3 are to be obtained, the volume ratio of the glass may be obtained by performing elemental analysis with EDX using only the region as the measurement region.
また、外部電極は、その上にさらにめっき層を有することが好ましい。
めっき層は、銅、ニッケル、スズ、パラジウム、金、銀、白金、ビスマス及び亜鉛から選ばれる少なくとも１種の金属を含むことが好ましい。めっき層は、１層であってもよく、２層以上あってもよい。めっき層としては、外部電極の上に設けられたニッケルめっき層とスズめっき層とを有する層であることがより好ましい。
ニッケルめっき層によって積層体中への水の浸入を防ぎ、スズめっき層によって、積層セラミックコンデンサの実装性を向上させることができる。
Further, it is preferable that the external electrode further has a plating layer on it.
The plating layer preferably contains at least one metal selected from copper, nickel, tin, palladium, gold, silver, platinum, bismuth and zinc. The plating layer may be one layer or two or more layers. The plating layer is more preferably a layer having a nickel plating layer and a tin plating layer provided on the external electrode.
The nickel plating layer prevents water from entering the laminate, and the tin plating layer can improve the mountability of the multilayer ceramic capacitor.
本発明の積層セラミックコンデンサにおいては、積層体を積層方向に直交する面で切断した断面での内部電極層の幅方向での端部において、内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線の長さＸに対する、内部電極層とセラミック層の実際の境界線に沿って測定した長さＹの比が、１．２以上、３．０以下であることが好ましい。 In the multilayer ceramic capacitor of the present invention, when the shape of the internal electrode layer is regarded as a polygon at the end in the width direction of the internal electrode layer in the cross section obtained by cutting the laminated body in a plane orthogonal to the lamination direction, the inside is formed. When the ratio of the length Y measured along the actual boundary line between the internal electrode layer and the ceramic layer to the length X of the straight line that is the boundary line between the electrode layer and the ceramic layer is 1.2 or more and 3.0 or less. It is preferable to have.
図３に示す内部電極層３０の形状は多角形の１種である長方形とみなすことができ、内部電極層３０の形状を長方形とみなした辺を点線で示している。
The shape of the
図４は、内部電極層の幅方向の端部の形状の一例を模式的に示す拡大断面図である。
図４は、図３において四角で囲んだ領域Ａを拡大した図である。
図４において、図３に示したような、内部電極層３０の形状を長方形とみなした直線を重ねる。この線を、積層体のＬＷ断面において内部電極層３０の形状を多角形とみなした場合に内部電極層３０とセラミック層２０の境界線となる直線Ｘとする。この直線Ｘの長さを、長さＸとする。
さらに、図４において、内部電極層３０とセラミック層２０の実際の境界線Ｙを引く。この境界線Ｙは図４に示すような断面画像に基づき引く線であり通常は直線にはならない。この境界線Ｙの長さを、長さＹとする。
FIG. 4 is an enlarged cross-sectional view schematically showing an example of the shape of the end portion in the width direction of the internal electrode layer.
FIG. 4 is an enlarged view of the area A surrounded by a square in FIG.
In FIG. 4, straight lines in which the shape of the
Further, in FIG. 4, an actual boundary line Y between the
同じ断面画像に基づき長さＸと長さＹを決定するので、内部電極層とセラミック層の実際の境界線Ｙが直線でない限り、長さＹは長さＸより大きくなる。すなわち、通常は長さＸに対する長さＹの比は１．０より大きくなる。
このように定めた長さＸと長さＹの比が１．２以上、３．０以下であることが好ましい。
積層セラミックコンデンサが高周波領域で使用されると、表皮効果によって電流は内部電極の表面のみを流れるようになる。すなわち、図４に示したような内部電極層とセラミック層の実際の境界線の部分に電流が集中して流れることになる。この部分の長さが長い、すなわち長さＹが大きいと電流が流れる部分の長さが長いことから抵抗値が大きくなり、単位電極層当たりの等価直列抵抗（以下、単位電極層当たりのＥＳＲと記載する）が増大することになる。その観点から長さＹが小さいことが好ましい。
そして、長さＸに対する長さＹの比が３．０以下であると高周波領域における積層セラミックコンデンサの単位電極層当たりのＥＳＲを低減することができる。
また、長さＸに対する長さＹの比が１．０に近づくと内部電極層とセラミック層との間での剥離が生じやすくなる。そのため、内部電極層とセラミック層の間での剥離を防止する観点から、長さＸに対する長さＹの比を１．２以上とすることが好ましい。
Since the length X and the length Y are determined based on the same cross-sectional image, the length Y is larger than the length X unless the actual boundary line Y between the internal electrode layer and the ceramic layer is a straight line. That is, the ratio of the length Y to the length X is usually larger than 1.0.
The ratio of the length X to the length Y thus determined is preferably 1.2 or more and 3.0 or less.
When multilayer ceramic capacitors are used in the high frequency range, the skin effect causes current to flow only on the surface of the internal electrodes. That is, the current is concentrated and flows in the actual boundary line between the internal electrode layer and the ceramic layer as shown in FIG. If the length of this portion is long, that is, if the length Y is large, the resistance value increases because the length of the portion through which the current flows is long, and the equivalent series resistance per unit electrode layer (hereinafter referred to as ESR per unit electrode layer). To be described) will increase. From this point of view, it is preferable that the length Y is small.
When the ratio of the length Y to the length X is 3.0 or less, the ESR per unit electrode layer of the multilayer ceramic capacitor in the high frequency region can be reduced.
Further, when the ratio of the length Y to the length X approaches 1.0, peeling between the internal electrode layer and the ceramic layer tends to occur. Therefore, from the viewpoint of preventing peeling between the internal electrode layer and the ceramic layer, the ratio of the length Y to the length X is preferably 1.2 or more.
なお、内部電極層の幅方向の端部において拡大して長さＸと長さＹを測定する位置は、積層体の長さ方向の中央付近で、電子顕微鏡の倍率２０００倍で拡大した視野範囲とする。
また、積層体の厚さ方向中央付近の内部電極層を用いて上記測定を行う。
The position where the length X and the length Y are measured at the end of the internal electrode layer in the width direction is near the center in the length direction of the laminated body, and the field of view expanded at a magnification of 2000 times with an electron microscope. And.
Further, the above measurement is performed using the internal electrode layer near the center in the thickness direction of the laminated body.
また、積層体を積層方向に直交する面で切断した断面での内部電極層の幅方向での端部において、内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線に対して、内部電極層とセラミック層の実際の境界線が上に出る部分である凸部の幅と、下に出る部分である凹部の幅の合計が、５μｍ以上、１１μｍ以下であることが好ましい。
図４において、実際の境界線Ｙが直線Ｘの上に出ている部分を凸部とし、境界線Ｙが直線Ｘの下に出ている部分を凹部とする。そして、直線Ｘに対して凸部のうち最も上に出ている部分までの幅を凸部の幅とし、直線Ｘに対して凹部のうち最も下に出ている部分までの幅を凹部の幅とする。そして、凸部の幅と凹部の幅の合計値を求める。この合計値が５μｍ以上、１１μｍ以下であることが好ましい。
図４には、凸部の幅を両矢印Ｐ１で示し、凹部の幅を両矢印Ｐ２で示している。
この合計値が５μｍ以上、１１μｍ以下である。これは、５μｍ未満では積層体において層間剥離が発生しやすく、１１μｍより大きければ内部電極が積層体の表面に露出しやすくなるためである。
なお、この合計値が５μｍ以上、１１μｍ以下であることが好ましいのは、長さＸに対する長さＹの比が１．２以上、３．０以下である場合に限られる。
Further, at the end portion in the width direction of the internal electrode layer in the cross section obtained by cutting the laminated body in a plane orthogonal to the stacking direction, the boundary between the internal electrode layer and the ceramic layer when the shape of the internal electrode layer is regarded as a polygon. The total width of the convex portion where the actual boundary line between the internal electrode layer and the ceramic layer protrudes upward and the width of the concave portion which protrudes downward is 5 μm or more and 11 μm or less with respect to the straight line to be a line. Is preferable.
In FIG. 4, the portion where the actual boundary line Y protrudes above the straight line X is defined as a convex portion, and the portion where the boundary line Y protrudes below the straight line X is defined as a concave portion. The width of the convex portion is defined as the width of the convex portion with respect to the straight line X, and the width of the concave portion is defined as the width of the concave portion with respect to the straight line X. And. Then, the total value of the width of the convex portion and the width of the concave portion is obtained. The total value is preferably 5 μm or more and 11 μm or less.
Figure 4 shows the width of the convex portion by a double-headed arrow P 1, indicates the width of the recess by a double-headed arrow P 2.
This total value is 5 μm or more and 11 μm or less. This is because if it is less than 5 μm, delamination is likely to occur in the laminated body, and if it is larger than 11 μm, the internal electrode is easily exposed on the surface of the laminated body.
The total value is preferably 5 μm or more and 11 μm or less only when the ratio of the length Y to the length X is 1.2 or more and 3.0 or less.
また、内部電極層の形状を多角形とみなした場合の多角形の中央領域における、内部電極層の面カバレッジは、８７％以上、９５％以下であることが好ましい。
面カバレッジを測定する中央領域は、図３において四角で囲んだ領域Ｂとして模式的に示している。
面カバレッジの測定は、積層体の誘電体層間を剥離して内部電極層を露出させ、次に露出した内部電極層のうち所定の視野範囲に領域Ｂを含む倍率２０００倍で撮影した電子顕微鏡画像において、その視野全体の面積に対して実際に内部電極層が存在する面積の比率を面カバレッジとして算出する。
面カバレッジが９５％を超えると内部電極層とセラミック層の間での剥離が生じやすくなる。
また、面カバレッジが８７％未満となると得られる静電容量の値が小さくなる。そのため、面カバレッジが８７％以上、９５％以下であることが好ましい。
Further, when the shape of the internal electrode layer is regarded as a polygon, the surface coverage of the internal electrode layer in the central region of the polygon is preferably 87% or more and 95% or less.
The central region for measuring surface coverage is schematically shown as region B surrounded by a square in FIG.
The surface coverage is measured by peeling off the dielectric layers of the laminate to expose the internal electrode layer, and then an electron microscope image taken at a magnification of 2000 times including the region B in a predetermined visual field range of the exposed internal electrode layers. In, the ratio of the area where the internal electrode layer actually exists to the area of the entire visual field is calculated as the surface coverage.
If the surface coverage exceeds 95%, peeling between the internal electrode layer and the ceramic layer is likely to occur.
Further, when the surface coverage is less than 87%, the value of the obtained capacitance becomes small. Therefore, the surface coverage is preferably 87% or more and 95% or less.
以下、積層体、セラミック層及び内部電極層、並びに、外部電極の好ましい構成について記載する。
積層体は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。
Hereinafter, preferable configurations of the laminate, the ceramic layer, the internal electrode layer, and the external electrode will be described.
The laminated body preferably has rounded corners and ridges. The corner portion is a portion where the three surfaces of the laminated body intersect, and the ridge portion is a portion where the two surfaces of the laminated body intersect.
積層体のサイズは、０４０２サイズであることが好ましい。
この場合、積層体の長さ方向の寸法は、０．３８ｍｍ以上、０．４２ｍｍ以下であることが好ましく、積層体の幅方向の寸法は、０．１８ｍｍ以上、０．２２ｍｍ以下であることが好ましく、積層体の積層方向の寸法は、０．１８ｍｍ以上、０．２２ｍｍ以下であることが好ましい。
また、積層セラミックコンデンサの長さ方向、幅方向、積層方向の寸法も上記範囲であることが好ましい。
The size of the laminate is preferably 0402 size.
In this case, the dimensions of the laminate in the length direction are preferably 0.38 mm or more and 0.42 mm or less, and the dimensions of the laminate in the width direction are 0.18 mm or more and 0.22 mm or less. Preferably, the dimensions of the laminated body in the laminating direction are 0.18 mm or more and 0.22 mm or less.
Further, it is preferable that the dimensions in the length direction, the width direction, and the stacking direction of the multilayer ceramic capacitor are also within the above ranges.
積層体のサイズは、０２０１サイズであることが好ましい。
この場合、積層体の長さ方向の寸法は、０．１５ｍｍ以上、０．３０ｍｍ以下であることが好ましく、積層体の幅方向の寸法は、０．０８ｍｍ以上、０．１５ｍｍ以下であることが好ましく、積層体の積層方向の寸法は、０．０８ｍｍ以上、０．１５ｍｍ以下であることが好ましい。
また、積層セラミックコンデンサの長さ方向、幅方向、積層方向の寸法も上記範囲であることが好ましい。
The size of the laminate is preferably 0201 size.
In this case, the dimensions of the laminate in the length direction are preferably 0.15 mm or more and 0.30 mm or less, and the dimensions of the laminate in the width direction are 0.08 mm or more and 0.15 mm or less. Preferably, the dimensions of the laminated body in the laminating direction are 0.08 mm or more and 0.15 mm or less.
Further, it is preferable that the dimensions in the length direction, the width direction, and the stacking direction of the multilayer ceramic capacitor are also within the above ranges.
セラミック層の枚数は、１０枚以上６００枚以下であることが好ましく、２０枚以上６００枚以下であることがより好ましい。なお、セラミック層の枚数には、内部電極層との間に存在しないセラミック層の枚数を含めない。
セラミック層のうち内部電極層の間に存在する各セラミック層の厚さは、０．４μｍ以上５０μｍ以下であることが好ましい。
上記したような積層体の各寸法の測定はマイクロメータにより行うことができ、セラミック層の枚数のカウントは光学顕微鏡を用いて行うことができる。
The number of ceramic layers is preferably 10 or more and 600 or less, and more preferably 20 or more and 600 or less. The number of ceramic layers does not include the number of ceramic layers that do not exist between the ceramic layers and the internal electrode layer.
Of the ceramic layers, the thickness of each ceramic layer existing between the internal electrode layers is preferably 0.4 μm or more and 50 μm or less.
Each dimension of the laminate as described above can be measured with a micrometer, and the number of ceramic layers can be counted with an optical microscope.
各セラミック層としては、チタン酸バリウム（ＢａＴｉＯ３）に代表される、一般式ＡｍＢＯ３（ＡサイトはＢａであって、Ｂａ以外にＳｒ及びＣａからなる群より選ばれる少なくとも１種を含んでいてもよい。ＢサイトはＴｉであって、Ｔｉ以外にＺｒ及びＨｆからなる群より選ばれる少なくとも１種を含んでいてもよい。Ｏは酸素。ｍはＡサイトとＢサイトのモル比。）で表されるペロブスカイト型化合物、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、酸化チタン（ＴｉＯ２）等を主成分とするセラミック材料を用いることができる。
これらの中ではジルコン酸カルシウムを含むことが好ましい。
ジルコン酸カルシウムを含む積層セラミックコンデンサは温度補償用のコンデンサとして好適に使用することができる。
また、各セラミック層は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、Ｖ、Ａｌまたは希土類元素等を含んでいてもよい。
Each ceramic layer contains at least one selected from the group consisting of Sr and Ca in addition to Ba, which is represented by the general formula AmBO 3 (A site is Ba) represented by barium titanate (BaTIO 3). The B site may be Ti, and may contain at least one selected from the group consisting of Zr and Hf in addition to Ti. O is oxygen. M is the molar ratio of A site to B site.) A ceramic material containing the represented perovskite type compound, calcium titanate (CaTIO 3 ), strontium titanate (SrTiO 3 ), calcium zirconate (CaZrO 3 ), titanium oxide (TiO 2 ) and the like as main components can be used. ..
Among these, it is preferable to contain calcium zirconate.
Multilayer ceramic capacitors containing calcium zirconate can be suitably used as capacitors for temperature compensation.
Further, each ceramic layer may contain Mn, Mg, Si, Co, Ni, V, Al, a rare earth element or the like as an auxiliary component having a content smaller than that of the main component.
内部電極層は、ニッケル、銅、銀、パラジウム、銀−パラジウム合金又は金等の金属材料を含んでいることが好ましい。また、セラミック層に含まれるセラミック材料と同一組成系のセラミック材料を含んでいることも好ましい。
これらのなかでは銅又は銀を含むことがより好ましく、銅を含むことがさらに好ましい。
The internal electrode layer preferably contains a metal material such as nickel, copper, silver, palladium, silver-palladium alloy or gold. It is also preferable to contain a ceramic material having the same composition as the ceramic material contained in the ceramic layer.
Among these, it is more preferable to contain copper or silver, and it is further preferable to contain copper.
内部電極層の枚数は、２枚以上６００枚以下であることが好ましく、１０枚以上６００枚以下であることがより好ましい。また、内部電極層の平均厚さは、０．３μｍ以上３．０μｍ以下であることが好ましい。 The number of internal electrode layers is preferably 2 or more and 600 or less, and more preferably 10 or more and 600 or less. The average thickness of the internal electrode layer is preferably 0.3 μm or more and 3.0 μm or less.
本発明の積層セラミックコンデンサは、高周波領域で使用されるコンデンサであることが好ましい。例えば８００ＭＨｚ以上の周波数領域で使用されることが好ましく、１ＧＨｚ以上の周波数領域で使用されることがより好ましい。 The multilayer ceramic capacitor of the present invention is preferably a capacitor used in a high frequency region. For example, it is preferably used in a frequency region of 800 MHz or higher, and more preferably used in a frequency region of 1 GHz or higher.
本発明の積層セラミックコンデンサは、例えば以下のように製造することができる。
セラミック粉末に、バインダ及び溶剤等を加えてスラリーを調製する。このスラリーをドクターブレード法によりシート成形し、これをカットして所定寸法のセラミックグリーンシートを得る。
The multilayer ceramic capacitor of the present invention can be manufactured, for example, as follows.
A binder, a solvent, etc. are added to the ceramic powder to prepare a slurry. This slurry is sheet-molded by the doctor blade method and cut to obtain a ceramic green sheet having a predetermined size.
内部電極層用の導電ペーストを準備する。
導電ペーストは、銅等の金属材料、共材、溶剤、分散剤及びバインダからなる。
共材の比率を調整することによって、内部電極層の幅方向の端部の形状を調整することができ、長さＸに対する長さＹの比を１．２以上、３．０以下に調整することができる。
例えば、共材としてジルコン酸カルシウムなどの誘電体セラミックを使用して、導電ペーストに含まれる共材の含有量を４重量％以上とすることが好ましい。
Prepare a conductive paste for the internal electrode layer.
The conductive paste is composed of a metal material such as copper, a common material, a solvent, a dispersant and a binder.
By adjusting the ratio of the common material, the shape of the end portion in the width direction of the internal electrode layer can be adjusted, and the ratio of the length Y to the length X is adjusted to 1.2 or more and 3.0 or less. be able to.
For example, it is preferable to use a dielectric ceramic such as calcium zirconate as the co-material and to make the content of the co-material contained in the
そして、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層用の導電ペーストを印刷し、内部電極パターンを形成する。
内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層し、積層シートを作製する。
Then, the conductive paste for the internal electrode layer is printed on the ceramic green sheet in a predetermined pattern by, for example, screen printing or gravure printing to form the internal electrode pattern.
A predetermined number of ceramic green sheets on which the internal electrode pattern is not printed are laminated, ceramic green sheets on which the internal electrode pattern is printed are sequentially laminated, and a ceramic green sheet on which the internal electrode pattern is not printed is laminated. A predetermined number of sheets are laminated to prepare a laminated sheet.
積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。
積層チップを焼成し積層体を作製する。
内部電極層用の導電ペーストとして銅を主成分とするペーストを使用する場合は、焼成温度は、８５０℃以上、１０５０℃以下であることが好ましい。
内部電極層用の導電ペーストとしてニッケルを主成分とするペーストを使用する場合は、焼成温度は、１１００℃以上、１３００℃以下であることが好ましい。
The laminated sheet is pressed in the laminating direction by means such as a hydrostatic press to prepare a laminated block.
The laminated block is cut to a predetermined size, and the laminated chip is cut out. At this time, the corners and ridges of the laminated chips may be rounded by barrel polishing or the like.
The laminated chips are fired to prepare a laminated body.
When a paste containing copper as a main component is used as the conductive paste for the internal electrode layer, the firing temperature is preferably 850 ° C. or higher and 1050 ° C. or lower.
When a paste containing nickel as a main component is used as the conductive paste for the internal electrode layer, the firing temperature is preferably 1100 ° C. or higher and 1300 ° C. or lower.
続いて、積層体から内部電極層が引き出された積層体の端面に外部電極を形成する。
積層体からの内部電極層の引き出しをより確実にするために、積層体の端面にバレル研磨を施してもよい。
Subsequently, an external electrode is formed on the end face of the laminated body from which the internal electrode layer is pulled out from the laminated body.
Barrel polishing may be applied to the end faces of the laminate to ensure that the internal electrode layer is pulled out of the laminate.
外部電極を形成するための、焼付電極となる導電ペーストを調製する。例えば、銅粒子等の金属粒子、ガラスフリット、樹脂（アクリル樹脂、セルロース樹脂、ブチラール樹脂等）、溶剤（ターピネオール等）等を加えて導電ペーストを調製する。
導電ペーストに含まれる金属粒子とガラスフリットの合計に対するガラスフリットの体積割合が２９％以下となるようにする。
また、導電ペーストに含まれる金属粒子とガラスフリットの合計に対するガラスフリットの体積割合が２０％以上となるようにすることが好ましい。
積層体の両端面にこの導電ペーストを塗布し、焼き付けて焼付電極からなる外部電極を形成する。焼き付け温度は、７００℃以上、９００℃以下とすることが好ましい。また、非酸化性雰囲気中で焼き付けを行うことが好ましい。
A conductive paste to be a baking electrode for forming an external electrode is prepared. For example, a conductive paste is prepared by adding metal particles such as copper particles, glass frit, a resin (acrylic resin, cellulose resin, butyral resin, etc.), a solvent (tarpineol, etc.), and the like.
The volume ratio of the glass frit to the total of the metal particles and the glass frit contained in the conductive paste should be 29% or less.
Further, it is preferable that the volume ratio of the glass frit to the total of the metal particles and the glass frit contained in the conductive paste is 20% or more.
This conductive paste is applied to both end faces of the laminate and baked to form an external electrode composed of a baking electrode. The baking temperature is preferably 700 ° C. or higher and 900 ° C. or lower. Moreover, it is preferable to perform baking in a non-oxidizing atmosphere.
さらに、焼付電極からなる外部電極の表面に金属めっきを施してめっき層を形成することが好ましい。
上記工程を経て、積層セラミックコンデンサを製造することができる。
Further, it is preferable that the surface of the external electrode made of the baking electrode is metal-plated to form a plating layer.
A monolithic ceramic capacitor can be manufactured through the above steps.
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。 Hereinafter, examples in which the multilayer ceramic capacitor of the present invention is disclosed more specifically will be shown. The present invention is not limited to these examples.
（実施例１）
（積層体の作製）
セラミック材料としてのＣａＺｒＯ３に、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。
次に、上記セラミックグリーンシート上に、銅を含有する導電ペーストをスクリーン印刷し、銅を主成分とする内部電極パターンを形成した。
導電ペーストとして、銅粉末５０重量％、共材としてのジルコン酸カルシウムを４重量％含み、さらに溶剤、分散剤及びバインダを含むペーストを使用した。
次に、内部電極パターンが形成されたセラミックグリーンシートを、内部電極層の引き出されている側が互い違いになるように複数枚積層し、コンデンサ本体となるべき生の積層シートを得た。次に、この生の積層シートを、加圧成形し、ダイシングにより分割してチップを得た。得られたチップをＮ２雰囲気中にて９００℃で加熱して、バインダを燃焼させた後、Ｈ２、Ｎ２及びＨ２Ｏガスを含む還元性雰囲気中において焼成し、焼結した積層体を得た。積層体の構造は、複数のセラミック層と複数の内部電極層を有する構造である。積層体の寸法は、長さ方向０．２２ｍｍ×幅方向０．１１ｍｍ×積層方向０．１１ｍｍであった。
(Example 1)
(Preparation of laminate)
A polyvinyl butyral-based binder, a plasticizer, and ethanol as an organic solvent were added to CaZrO 3 as a ceramic material, and these were wet-mixed with a ball mill to prepare a ceramic slurry. Next, this ceramic slurry was sheet-molded by the lip method to obtain a rectangular ceramic green sheet.
Next, a conductive paste containing copper was screen-printed on the ceramic green sheet to form an internal electrode pattern containing copper as a main component.
As the conductive paste, a paste containing 50% by weight of copper powder, 4% by weight of calcium zirconate as a co-material, and further containing a solvent, a dispersant and a binder was used.
Next, a plurality of ceramic green sheets on which the internal electrode pattern was formed were laminated so that the drawn sides of the internal electrode layers were staggered to obtain a raw laminated sheet to be the capacitor body. Next, this raw laminated sheet was pressure-molded and divided by dicing to obtain chips. The obtained chips are heated at 900 ° C. in an N 2 atmosphere to burn a binder, and then fired in a reducing atmosphere containing H 2 , N 2 and H 2 O gases, and the sintered laminate is sintered. Got The structure of the laminate is a structure having a plurality of ceramic layers and a plurality of internal electrode layers. The dimensions of the laminated body were 0.22 mm in the length direction × 0.11 mm in the width direction × 0.11 mm in the stacking direction.
（外部電極の形成）
焼付電極を形成するための導電ペーストを調製した。
導電ペーストの詳細な仕様は、以下の通りとした。
固形分量：２５ｖｏｌ％（残りの７５ｖｏｌ％はアクリル樹脂とターピネオール）
固形分中の銅粉末の比率：７４ｖｏｌ％
固形分中のガラスフリットの比率：２６ｖｏｌ％
(Formation of external electrodes)
A conductive paste for forming the baking electrode was prepared.
The detailed specifications of the conductive paste are as follows.
Solid content: 25 vol% (the remaining 75 vol% is acrylic resin and tarpineol)
Ratio of copper powder in solids: 74 vol%
Ratio of glass frit in solids: 26 vol%
積層体の端面に上記導電ペーストを塗布し、乾燥させた後、トップ温度８００℃、非酸化性雰囲気中で焼成して焼付電極からなる外部電極を形成した。続いてバレルめっき法にて外部電極上にニッケルめっき層を、続いて同様にスズめっき層を形成して、積層セラミックコンデンサを得た。 The conductive paste was applied to the end faces of the laminate, dried, and then fired in a non-oxidizing atmosphere at a top temperature of 800 ° C. to form an external electrode composed of a baking electrode. Subsequently, a nickel plating layer was subsequently formed on the external electrode by a barrel plating method, and then a tin plating layer was formed in the same manner to obtain a multilayer ceramic capacitor.
［外部電極の観察］
実施例１で製造した積層セラミックコンデンサについて、図３に示すようなＬＷ断面が露出するように断面研磨を行い、図４に示すような、内部電極層の幅方向の端部の位置での断面写真を倍率２０００倍で撮影した。
この写真から外部電極におけるガラスの体積割合を測定したところ、２６％であった。
また、外部電極の表面におけるガラスの体積割合Ｚ１と、外部電極の中央におけるガラスの体積割合Ｚ２と、外部電極の積層体側におけるガラスの体積割合Ｚ３と、の比率が、それぞれＺ１：Ｚ２：Ｚ３＝０．８：１：０．８となっていた。
[Observation of external electrodes]
The multilayer ceramic capacitor manufactured in Example 1 is subjected to cross-section polishing so that the LW cross section as shown in FIG. 3 is exposed, and the cross section at the position of the end portion in the width direction of the internal electrode layer as shown in FIG. The photograph was taken at a magnification of 2000 times.
When the volume ratio of the glass in the external electrode was measured from this photograph, it was 26%.
Further, the ratios of the glass volume ratio Z 1 on the surface of the external electrode, the glass volume ratio Z 2 in the center of the external electrode, and the glass volume ratio Z 3 on the laminated body side of the external electrode are Z 1 : 1, respectively. Z 2 : Z 3 = 0.8: 1: 0.8.
また、撮影した断面写真の視野範囲において内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線Ｘを引いて長さＸを測定した。また、内部電極層とセラミック層の実際の境界線Ｙに沿って測定した長さＹを測定したところ、長さＸに対する長さＹの比（Ｙ／Ｘ）は２．３であった。
また、内部電極層の面カバレッジは８７％以上、９５％以下の範囲に入っていた。
また、内部電極層とセラミック層の実際の境界線が上に出る部分である凸部の幅と、下に出る部分である凹部の幅の合計は５μｍ以上、１１μｍ以下の範囲に入っていた。
Further, when the shape of the internal electrode layer was regarded as a polygon in the visual field range of the photographed cross-sectional photograph, the length X was measured by drawing a straight line X which is a boundary line between the internal electrode layer and the ceramic layer. Further, when the length Y measured along the actual boundary line Y between the internal electrode layer and the ceramic layer was measured, the ratio (Y / X) of the length Y to the length X was 2.3.
The surface coverage of the internal electrode layer was in the range of 87% or more and 95% or less.
Further, the total width of the convex portion, which is the portion where the actual boundary line between the internal electrode layer and the ceramic layer protrudes upward, and the width of the concave portion, which is the portion where the actual boundary line protrudes downward, is within the range of 5 μm or more and 11 μm or less.
（比較例１）
焼付電極を形成するための導電ペーストに含まれる、固形分中の銅粉末の比率を６８ｖｏｌ％、ガラスフリットの比率を３２ｖｏｌ％に変更した他は実施例１と同様にして積層セラミックコンデンサを作製した。
(Comparative Example 1)
A multilayer ceramic capacitor was produced in the same manner as in Example 1 except that the ratio of copper powder in the solid content contained in the conductive paste for forming the baking electrode was changed to 68 vol% and the ratio of glass frit was changed to 32 vol%. ..
比較例１において実施例１と同様に外部電極の観察を行い、外部電極におけるガラスの体積割合を測定したところ、３２％であった。 In Comparative Example 1, the external electrode was observed in the same manner as in Example 1, and the volume ratio of the glass in the external electrode was measured and found to be 32%.
［緻密性の評価］
実施例１及び比較例１において撮影した断面写真から外部電極の緻密性を評価した。
図５は、実施例１の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。図６は、比較例１の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。
図５と図６を比較すると、図５に示す外部電極の方が、より少ない空隙を有することが分かる。すなわち、実施例１に係る積層セラミックコンデンサの方が外部電極の緻密性が高くなっているといえる。
[Evaluation of precision]
The density of the external electrode was evaluated from the cross-sectional photographs taken in Example 1 and Comparative Example 1.
FIG. 5 is a cross-sectional photograph of the multilayer ceramic capacitor of Example 1 in which a portion including an external electrode is photographed. FIG. 6 is a cross-sectional photograph of the multilayer ceramic capacitor of Comparative Example 1 in which a portion including an external electrode is photographed.
Comparing FIGS. 5 and 6, it can be seen that the external electrode shown in FIG. 5 has fewer voids. That is, it can be said that the multilayer ceramic capacitor according to the first embodiment has higher density of the external electrode.
［めっき付き性の評価］
実施例１及び比較例１において、外部電極の上に形成しためっき層のめっき付き性を評価した。
実施例１ではめっき付き性は良好であったが、比較例１ではめっき付きが良好でない部分が存在していた。
[Evaluation of plating property]
In Example 1 and Comparative Example 1, the plating property of the plating layer formed on the external electrode was evaluated.
In Example 1, the plating property was good, but in Comparative Example 1, there was a portion where the plating property was not good.
［ＥＳＲの測定］
実施例１及び比較例１で製造した積層セラミックコンデンサをそれぞれ１０個ずつ準備し、ＬＣＲメータ（アジレント社製 Ｅ４９９１Ｂ）を用いて測定したＥＳＲ値を内部電極の枚数で割った単位電極層当たりのＥＳＲ値を算出し、１０個の平均値を求めた。測定条件は１ＧＨｚ、１Ｖｒｍｓとした。
実施例１で製造した積層セラミックコンデンサの単位電極層当たりのＥＳＲは、比較例１で製造した積層セラミックコンデンサの単位電極層当たりのＥＳＲより１０％程度低減されている。このことから、実施例１では外部電極に含まれるガラスの体積割合が少ないために外部電極の抵抗値を低くすることができ、積層セラミックコンデンサの単位電極層当たりのＥＳＲが低くなることが理解できる。
一方、比較例１では外部電極に含まれるガラスの体積割合が多いために積層セラミックコンデンサの単位電極層当たりのＥＳＲが高くなることが理解できる。
[Measurement of ESR]
Ten monolithic ceramic capacitors manufactured in Example 1 and Comparative Example 1 were prepared, and the ESR value measured using an LCR meter (E4991B manufactured by Azilent Co., Ltd.) was divided by the number of internal electrodes to ESR per unit electrode layer. The values were calculated and the average value of 10 pieces was calculated. The measurement conditions were 1 GHz and 1 Vrms.
The ESR per unit electrode layer of the monolithic ceramic capacitor manufactured in Example 1 is reduced by about 10% from the ESR per unit electrode layer of the monolithic ceramic capacitor manufactured in Comparative Example 1. From this, it can be understood that in Example 1, since the volume ratio of the glass contained in the external electrode is small, the resistance value of the external electrode can be lowered, and the ESR per unit electrode layer of the multilayer ceramic capacitor is lowered. ..
On the other hand, in Comparative Example 1, it can be understood that the ESR per unit electrode layer of the multilayer ceramic capacitor is high because the volume ratio of the glass contained in the external electrode is large.
１ 積層セラミックコンデンサ
１０ 積層体
１１ 第１の主面
１２ 第２の主面
１３ 第１の側面
１４ 第２の側面
１５ 第１の端面
１６ 第２の端面
２０ セラミック層
３０ 内部電極層
１１０ 第１外部電極
１２０ 第２外部電極
1 Multilayer
Claims (9)
前記積層体の端面に形成された外部電極とを備える積層セラミックコンデンサであって、
前記外部電極は金属及びガラスを含み、前記外部電極におけるガラスの体積割合が２９％以下であることを特徴とする積層セラミックコンデンサ。 A laminated body in which a plurality of ceramic layers arranged in the stacking direction and a plurality of internal electrode layers are laminated, and
A multilayer ceramic capacitor including an external electrode formed on the end face of the laminate.
A multilayer ceramic capacitor containing metal and glass, wherein the volume ratio of glass in the external electrode is 29% or less.
前記外部電極の中央におけるガラスの体積割合Ｚ２と、
前記外部電極の前記積層体側におけるガラスの体積割合Ｚ３と、の比率が、
それぞれＺ１：Ｚ２：Ｚ３＝０．７以上、０．９以下：１：０．７以上、０．９以下である請求項１〜３のいずれかに記載の積層セラミックコンデンサ。 The volume ratio Z 1 of the glass on the surface of the external electrode and
The volume ratio Z 2 of the glass at the center of the external electrode and
Wherein the volume ratio Z 3 of the glass in the laminated body side of the external electrodes, the ratio of,
The multilayer ceramic capacitor according to any one of claims 1 to 3, wherein Z 1 : Z 2 : Z 3 = 0.7 or more, 0.9 or less: 1: 0.7 or more, and 0.9 or less, respectively.
前記内部電極層の形状を多角形とみなした場合に前記内部電極層と前記セラミック層の境界線となる直線の長さＸに対する、前記内部電極層と前記セラミック層の実際の境界線に沿って測定した長さＹの比が、１．２以上、３．０以下である請求項１〜６のいずれかに記載の積層セラミックコンデンサ。 At the end of the internal electrode layer in the width direction in a cross section obtained by cutting the laminated body in a plane orthogonal to the laminating direction.
Along the actual boundary line between the internal electrode layer and the ceramic layer with respect to the length X of the straight line that becomes the boundary line between the internal electrode layer and the ceramic layer when the shape of the internal electrode layer is regarded as a polygon. The multilayer ceramic capacitor according to any one of claims 1 to 6, wherein the measured ratio of the length Y is 1.2 or more and 3.0 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019205456A JP2021077828A (en) | 2019-11-13 | 2019-11-13 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019205456A JP2021077828A (en) | 2019-11-13 | 2019-11-13 | Multilayer ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021077828A true JP2021077828A (en) | 2021-05-20 |
Family
ID=75898369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019205456A Pending JP2021077828A (en) | 2019-11-13 | 2019-11-13 | Multilayer ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2021077828A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210142947A1 (en) * | 2019-11-13 | 2021-05-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110233A (en) * | 1999-10-14 | 2001-04-20 | Tdk Corp | Conductive paste for forming internal electrode as well as laminated ceramic electronic parts |
| JP2002270477A (en) * | 2001-03-07 | 2002-09-20 | Murata Mfg Co Ltd | Method for manufacturing ceramic electronic component, method for forming corrugated section, and ceramic electronic component |
| JP2003323817A (en) * | 2002-05-01 | 2003-11-14 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic part |
| JP2005019185A (en) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | Copper conductive paste and laminated ceramic electronic part |
| JP2005150659A (en) * | 2003-11-20 | 2005-06-09 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic component |
| JP2006310760A (en) * | 2005-03-31 | 2006-11-09 | Tdk Corp | Multilayer ceramic electronic component and its manufacturing method |
| JP2007103453A (en) * | 2005-09-30 | 2007-04-19 | Tdk Corp | Method of manufacturing laminated ceramic electronic part |
| JP2011192608A (en) * | 2010-03-16 | 2011-09-29 | Murata Mfg Co Ltd | Conductive paste and method of manufacturing ceramic electronic component |
| JP2013254954A (en) * | 2012-06-05 | 2013-12-19 | Samsung Electro-Mechanics Co Ltd | Multilayered ceramic component |
| JP2015053502A (en) * | 2014-10-23 | 2015-03-19 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2016072487A (en) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2018107413A (en) * | 2016-12-28 | 2018-07-05 | Tdk株式会社 | Multilayer ceramic electronic part |
| JP2019176117A (en) * | 2018-03-28 | 2019-10-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitor |
-
2019
- 2019-11-13 JP JP2019205456A patent/JP2021077828A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110233A (en) * | 1999-10-14 | 2001-04-20 | Tdk Corp | Conductive paste for forming internal electrode as well as laminated ceramic electronic parts |
| JP2002270477A (en) * | 2001-03-07 | 2002-09-20 | Murata Mfg Co Ltd | Method for manufacturing ceramic electronic component, method for forming corrugated section, and ceramic electronic component |
| JP2003323817A (en) * | 2002-05-01 | 2003-11-14 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic part |
| JP2005019185A (en) * | 2003-06-26 | 2005-01-20 | Murata Mfg Co Ltd | Copper conductive paste and laminated ceramic electronic part |
| JP2005150659A (en) * | 2003-11-20 | 2005-06-09 | Murata Mfg Co Ltd | Conductive paste and laminated ceramic electronic component |
| JP2006310760A (en) * | 2005-03-31 | 2006-11-09 | Tdk Corp | Multilayer ceramic electronic component and its manufacturing method |
| JP2007103453A (en) * | 2005-09-30 | 2007-04-19 | Tdk Corp | Method of manufacturing laminated ceramic electronic part |
| JP2011192608A (en) * | 2010-03-16 | 2011-09-29 | Murata Mfg Co Ltd | Conductive paste and method of manufacturing ceramic electronic component |
| JP2013254954A (en) * | 2012-06-05 | 2013-12-19 | Samsung Electro-Mechanics Co Ltd | Multilayered ceramic component |
| JP2016072487A (en) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2015053502A (en) * | 2014-10-23 | 2015-03-19 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP2018107413A (en) * | 2016-12-28 | 2018-07-05 | Tdk株式会社 | Multilayer ceramic electronic part |
| JP2019176117A (en) * | 2018-03-28 | 2019-10-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer capacitor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210142947A1 (en) * | 2019-11-13 | 2021-05-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| US11501924B2 (en) * | 2019-11-13 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11967463B2 (en) | Ceramic electronic device | |
| JP7148239B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| US9978524B2 (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
| US10008327B2 (en) | Multilayer ceramic capacitor | |
| JP6900157B2 (en) | Multilayer ceramic capacitors | |
| JP7231340B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP7131955B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR20190009707A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR102048322B1 (en) | Multilayer ceramic capacitor | |
| KR20150014224A (en) | Multilayered ceramic capacitor, the method of the same and board for mounting the same | |
| US10304626B2 (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| JP2019140199A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR20170077542A (en) | Multi-layered ceramic electronic component and method for manufacturing the same | |
| JP2022119088A (en) | Ceramic electronic component and manufacturing method of the same | |
| JP7460043B2 (en) | Multilayer ceramic electronic component and its manufacturing method | |
| US11501924B2 (en) | Multilayer ceramic capacitor | |
| JP5939300B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| US20200075243A1 (en) | Multilayer ceramic electronic component | |
| KR102193834B1 (en) | Multilayer ceramic capacitor | |
| JP2021077828A (en) | Multilayer ceramic capacitor | |
| JP2022188286A (en) | Multilayer ceramic capacitor and manufacturing method of them | |
| JP2010212503A (en) | Laminated ceramic capacitor | |
| JP2022020803A (en) | Multilayer ceramic capacitor | |
| JP2021052103A (en) | Manufacturing method of ceramic electronic component and ceramic electronic component | |
| JP7356831B2 (en) | Multilayer ceramic capacitor and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230410 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230410 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230420 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230425 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240329 |