JP2021077797A - 半導体装置および電子機器 - Google Patents

半導体装置および電子機器 Download PDF

Info

Publication number
JP2021077797A
JP2021077797A JP2019204602A JP2019204602A JP2021077797A JP 2021077797 A JP2021077797 A JP 2021077797A JP 2019204602 A JP2019204602 A JP 2019204602A JP 2019204602 A JP2019204602 A JP 2019204602A JP 2021077797 A JP2021077797 A JP 2021077797A
Authority
JP
Japan
Prior art keywords
material layer
semiconductor device
semiconductor material
semiconductor
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019204602A
Other languages
English (en)
Inventor
竹内　克彦
Katsuhiko Takeuchi
克彦 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019204602A priority Critical patent/JP2021077797A/ja
Priority to US17/755,639 priority patent/US20220352362A1/en
Priority to PCT/JP2020/038905 priority patent/WO2021095433A1/ja
Publication of JP2021077797A publication Critical patent/JP2021077797A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】プラズマを用いたエッチングなどの製造工程におけるＰＩＤを低減することができ、半導体装置の出荷前に配線を除去するプロセス工程を必要としない半導体装置を提供する。【解決手段】半導体装置は、チャネル層を形成する半導体材料層、半導体材料層上に形成された一対のソース／ドレイン電極、及び、一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、を有しており、一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている。【選択図】 図１

Description

本開示は、半導体装置および電子機器に関する。
ワイドギャップ半導体材料である窒化ガリウム（ＧａＮ）は、絶縁破壊電圧が高く、高温動作が可能であり、飽和ドリフト速度が高いなどといった特徴を有している。また、ＧａＮ系ヘテロ接合に形成される二次元電子ガス（２ＤＥＧ）は、移動度が高くかつシート電子密度が高いという特徴がある。これらの特徴により、ＧａＮ系ヘテロＦＥＴは低抵抗、高速、高耐圧動作が可能であるため、パワーデバイスやＲＦデバイスなどへの適用が期待されている。
一般的なＧａＮ系ヘテロＦＥＴ（ＨＦＥＴ）の場合、チャネル層を形成するＧａＮ層の上にバリア層が配される。チャネル層との間で発生する分極によって２ＤＥＧを発生させるため、バリア層を形成する材料としてＡｌ1-x-yＧａxＩｎyＮ（但し０≦ｘ＜１，０≦ｙ＜１）などが一般的に用いられる。良好な特性を実現できるように組成は適宜選択されるが、組成によっては、ゲート電極とバリア層との間に形成されるショットキー接合におけるリーク電流が高くなることが一般的に知られている。その場合、ゲート絶縁膜を介してゲート電極を配置することによって、リーク電流を低減させることができる。
半導体装置の製造プロセスでは、プラズマを用いたエッチングなどの製造工程において、導体層配線にチャージされた電荷によってダメージを受けるＰＩＤ（Plasma Induced Damage）と言われる現象が発生する。このため、低耐圧のキャパシタをゲート電極に接続し、低耐圧のキャパシタが絶縁破壊することによってチャージされた電荷を逃がすといったことが提案されている（例えば、特許文献１を参照）。
特開２００１−２８４５７９号公報
低耐圧のキャパシタが絶縁破壊することによってチャージされた電荷を逃がすといった半導体装置においては、半導体装置の出荷前にキャパシタを接続する配線を除去するなどといったこと必要となる。しかしながら、この場合には配線を除去するプロセス工程などが必要となるためコスト上昇の要因となる。
従って、本開示の目的は、プラズマを用いたエッチングなどの製造工程におけるＰＩＤを低減することができ、半導体装置の出荷前に配線を除去するプロセス工程を必要としない半導体装置、及び、係る半導体装置を備えた電子機器を有することにある。
上記の目的を達成するための本発明に係る半導体装置は、
チャネル層を形成する半導体材料層、
半導体材料層上に形成された一対のソース／ドレイン電極、及び、
一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
を有しており、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
半導体装置である。
上記の目的を達成するための本発明に係る電子機器は、
チャネル層を形成する半導体材料層、
半導体材料層上に形成された一対のソース／ドレイン電極、及び、
一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
を有しており、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
半導体装置を備えた電子機器である。
図１は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。 図２Ａおよび図２Ｂは、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。 図３Ａは、本開示の第１の実施形態に係る半導体装置の高周波小信号シミュレーション用モデルである。図３Ｂは、シミュレーションによって得られた、抵抗素子の値とＳパラメータとの関係を示すグラフである。 図４Ａは、本開示の第１の実施形態に係る半導体装置の内部パラメータと抵抗素子との関係を調べるためのシミュレーション用モデルである。図４Ｂは、シミュレーションによって得られた、抵抗素子の値と抵抗素子の有無によるＳ１２パラメータの差分（ΔＳ１２）との関係を示すグラフである。 図５は、ΔＳ１２が１ｄＢよりも小さくなる抵抗値と、1/２ωＣで定義した内部インピーダンスとの関係を示すグラフである。 図６は、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図７は、図６に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図８は、図７に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図９は、図８に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１０は、図９に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１１は、図１０に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１２は、図１１に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１３は、図１２に引き続き、本開示の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な一部平面図である。 図１４は、本開示の第１の実施形態の第１変形例に係る半導体装置の構成を説明するための模式的な一部平面図である。 図１５Ａおよび図１５Ｂは、本開示の第１の実施形態の第２変形例に係る半導体装置の構成を説明するための模式的な一部断面図である。 図１６Ａおよび図１６Ｂは、本開示の第１の実施形態の第３変形例に係る半導体装置の構成を説明するための模式的な一部断面図である。 図１７は、本開示に係る半導体装置を用いた無線通信装置の構成を説明するための模式的な構成図である。 図１８は、車両制御システムの概略的な構成の一例を示すブロック図である。 図１９は、車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器、全般に関する説明
２．第１の実施形態
３．第１変形例
４．第２変形例
５．第３変形例
６．電子機器の説明
７．応用例
８．その他
［本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器、全般に関する説明］
以下の説明において、本開示に係る半導体装置、本開示に係る半導体装置の製造方法によって製造される半導体装置、及び、本開示に係る電子機器が備える半導体装置を、単に、［本開示の半導体装置］と呼ぶ場合がある。
上述したように、本開示の半導体装置は、
チャネル層を形成する半導体材料層、
半導体材料層上に形成された一対のソース／ドレイン電極、及び、
一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
を有しており、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
半導体装置である。
そして、本開示の半導体装置において、ゲート電極は、ゲート絶縁膜を介して半導体材料層上に形成されている構成とすることができる。この場合において、半導体材料層は、チャネル層上に形成されたバリア層を有する構成とすることができる。また、半導体材料層は化合物半導体材料から成る構成とすることができ、例えば、窒化ガリウム（ＧａＮ）やガリウム砒素（ＧａＡｓ）などから構成することができる。尚、場合によっては、シリコン（Ｓｉ）を用いて半導体材料層を形成する構成であってもよい。
上述した各種の好ましい構成を含む本開示の半導体装置において、チャネル層を形成する半導体材料層は、一対のソース／ドレイン電極およびゲート電極に電圧を印加しない状態においてゲート電極下のチャネル層内に２次元電子ガス層が存在するように形成されている構成とすることができる。
この場合、半導体装置はノーマリーオンの構成となる。従って、一対のソース／ドレイン電極のいずれか一方とゲート電極との間が抵抗素子を介して接続されることによって、ＰＩＤに対する充分な効果を得ることができる。尚、半導体装置がノーマリーオフの構成である場合には、一対のソース／ドレイン電極のいずれも、ゲート電極との間が抵抗素子を介して接続される構成とすることが好ましい。
上述した各種の好ましい構成を含む本開示の半導体装置において、抵抗素子のインピーダンスは、抵抗素子が接続されるソース／ドレイン電極とゲート電極との間の内部インピーダンスよりも大きい構成とすることができる。この場合において、抵抗素子のインピーダンスは１ｋΩ以上である構成とすることができるし、より好ましくは、抵抗素子のインピーダンスは１ＭΩ以上である構成とすることが望ましい。
上述した各種の好ましい構成を含む本開示の半導体装置において、抵抗素子は半導体材料層上に形成された層間膜内に配置されている構成とすることができる。この場合において、抵抗素子を構成する材料は特に限定するものではない。例えば、所定の抵抗値が得られるように薄膜化された金属材料や、ポリシリコンなどを用いて構成することができる。
あるいは又、この場合において、抵抗素子はチャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて構成されている態様とすることもできる。例えば、素子分離領域によって形状を規定した半導体材料層を用いて抵抗素子を形成することができる。
上述した各種の好ましい構成を含む本開示の半導体装置において、半導体材料層は半導体基板の上に形成されており、抵抗素子が接続されているソース／ドレイン電極と半導体基板とは接続されている構成とすることができる。この構成によれば、半導体装置の製造プロセス中にチャージした電荷を半導体基板側に逃がすことができる。
半導体基板を構成する材料は特に限定するものではなく、例えばＩＩＩ−Ｖ族化合物半導体材料、炭化ケイ素（ＳｉＣ）、サファイヤ、シリコン（Ｓｉ）などといった材料を用いることができる。尚、半導体基板と、その上に形成される半導体材料層とで格子定数が異なる場合、それらの間にバッファ層を設けることによって格子定数の相違による影響を低減することができる。
本開示に係る半導体装置の製造方法は、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間を、抵抗素子を介して接続する工程、
を有する。
本開示の半導体装置を備えた電子機器として、例えば、通信システムなどを構成する無線通信装置や、これらを構成するＩＣなどの半導体モジュールなどを挙げることができる。このような無線通信装置としては、通信周波数がＵＨＦ（Ultra High Frequency）帯以上のもので特に効果が発揮される。
本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。例えば、後述する図２は半導体装置の断面構造を示すが、幅、高さ、厚さなどの割合を示すものではない。
［第１の実施形態］
第１の実施形態は、本開示に係る、半導体装置および半導体装置の製造方法、並びに電子機器に関する。
図１は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。より具体的には、ウエハ状基板に形成される多数の半導体装置のうちの１つを示す。後述する他の図面においても同様である。尚、図１の右側には、半導体装置の等価回路図を示す。
第１の実施形態に係る半導体装置１は、
チャネル層を形成する半導体材料層１１、
半導体材料層１１上に形成された一対のソース／ドレイン電極１２，１２Ａ、及び、
一対のソース／ドレイン電極１２，１２Ａの間に配置されており、半導体材料層１１の上に形成されているゲート電極３１、
を有している。尚、図１において、上述した構成要素などの平面形状をハッチングで表した。
半導体装置１は、絶縁ゲート構造を持つ電界効果型トランジスタである。ゲート電極３１は、ゲート絶縁膜を介して半導体材料層１１上に形成されているが、図示の都合上、図１においてゲート絶縁膜は示されていない。ゲート絶縁膜については、後述する図２を参照して後で詳しく説明する。
図１において、符号５３は一方のソース／ドレイン電極１２に接続される配線を示し、符号４３はそれらを接続するコンタクトを示す。符号５３Ａは他方のソース／ドレイン電極１２Ａに接続される配線を示し、符号４３Ａはそれらを接続するコンタクトを示す。符号５３Ｂは、ゲート電極３１に接続される配線を示し、符号４３Ｂはそれらを接続するコンタクトを示す。配線５３，５３Ａ，５３Ｂは、同層で形成された導電材料層をパターニングすることで形成されている。
そして、一対のソース／ドレイン電極１２，１２Ａの少なくとも一方（図に示す例では、ソース／ドレイン電極１２）とゲート電極３１との間は、抵抗素子４１（等価回路図における符号ＲSに対応する）を介して接続されている。より具体的には、一方のソース／ドレイン電極１２に接続する配線５３と、ゲート電極３１に接続する配線５３Ｂとの間には、抵抗素子４１が接続されている。
図２Ａおよび図２Ｂは、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部断面図である。図２Ａは、図１において一点鎖線で示す符号Ａの部分の断面を模式的に示す。図２Ｂは、図１において一点鎖線で示す符号Ｂの部分の断面を模式的に示す。尚、各要素の平面形状については、半導体装置の製造方法を説明するための図６ないし図１３を適宜参照して説明する。
半導体装置１は、半導体基板１０の上に形成されている。半導体基板１０上には、チャネル層を形成する半導体材料層１１が形成されている。半導体基板１０は、その上に形成される半導体材料層１１との格子定数との関係から、例えば単結晶ＧａＮ基板から形成されている。図７においてハッチングを付した部分が半導体材料層１１の平面形状を示す。
半導体材料層１１は化合物半導体材料から成る。例えば、半導体材料層１１として、窒化ガリウム（ＧａＮ）のエピタキシャル成長層が用いられる。半導体材料層１１は、不純物を添加しないｕ−ＧａＮ層として形成されている。半導体材料層１１の上には、図示せぬバリア層が形成されている。半導体材料層１１との間で発生する分極によって２ＤＥＧを発生させるため、バリア層を形成する材料としてＡｌ1-x-yＧａxＩｎyＮ（但し０≦ｘ＜１，０≦ｙ＜１）などが一般的に用いられる。チャネル層を形成する半導体材料層１１は、一対のソース／ドレイン電極１２，１２Ａおよびゲート電極３１に電圧を印加しない状態においてゲート電極３１下のチャネル層内に２次元電子ガス層が存在するように形成されている。
尚、半導体基板１０を構成する材料と半導体材料層１１を構成する材料との格子定数が相違する場合には、これらの間にバッファ層を設ければよい。バッファ層によって格子定数を制御する事で、半導体材料層１１の結晶状態を良好にするとともに、ウエハ状基板の反りを制御することができる。例えば、半導体基板１が単結晶シリコンから成る場合、このようなバッファ層の一例として、ＡｌＮ、ＡｌＧａＮ、ＧａＮなどが用いられる。
図７に示すように、半導体材料層１１のアクティブ領域の平面形状は略矩形である。後述するように、アクティブ領域を囲む部分はボロンイオンの注入によって素子分離領域とされている（素子分離領域となった部分を符号１１Ａで表す）。図１及び図２に示すように、半導体材料層１１上には、一対のソース／ドレイン電極１２，１２Ａが形成されている。図８においてハッチングを付した部分が一対のソース／ドレイン電極１２，１２Ａの平面形状を示す。ソース／ドレイン電極１２，１２Ａを構成する導電材料層は金属材料から成り、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）等の金属あるいはこれらを主成分とする合金等から形成されている。
尚、低抵抗を実現する手段としてアニール処理を施してもよい。また、更なる低抵抗化を図るため、半導体材料層１１との間に高濃度Ｎ＋層が形成されていてもよい。半導体材料層１１のエッチング後に高濃度Ｎ＋層を選択的に埋める選択再成長により形成してもよいし、イオン注入により形成しても良い。選択再成長の場合は、ｎ−Ｉｎ1-xＧａxＮ層などを用いることができる。
図２Ａおよび図２Ｂに示すように、一対のソース／ドレイン電極１２，１２Ａ上を含む全面に、層間絶縁層２１が形成されている。層間絶縁層２１を構成する材料として、半導体材料層１１に対して絶縁性を有しかつ良好な界面を形成してデバイス特性を劣化させないような材料が適宜選択して用いられる。
図９に示すように、層間絶縁層２１には、ゲート電極３１の下の半導体材料層１１が露出する開口ＯＰ１が設けられている。図９においては、開口ＯＰ１によって露出する半導体材料層１１の部分にハッチングを付した。
図２Ａおよび図２Ｂに示すように、ゲート絶縁膜を構成する絶縁膜２２は、層間絶縁層２１や開口ＯＰ１上を含む全面に亘って形成されている。絶縁膜２２は、例えば厚さが１０ナノメートル程度のアルミニウム酸化物（Ａｌ2Ｏ3）やハフニウム酸化物（ＨｆＯ2）、あるいはその積層などによって構成されている。開口ＯＰ１内に形成された絶縁膜２２の部分がゲート絶縁膜２２Ａを構成する。
そして、開口ＯＰ１内に形成されたゲート絶縁膜２２Ａを覆うように、ゲート電極３１が形成されている。図１に示すように、ゲート電極３１は、一対のソース／ドレイン電極１２，１２Ａの間に配置されており、ゲート絶縁膜２２Ａを介して半導体材料層１１上に形成されている。図１０においてハッチングを付した部分がゲート電極３１の平面形状を示す。ゲート電極３１は例えば一対のソース／ドレイン電極１２，１２Ａを構成する導電材料と同様の材料を用いて構成されている。
図２Ａおよび図２Ｂに示すように、ゲート電極３１上を含む全面には、絶縁性の平坦化膜３２が形成されている。平坦化膜３２上には、例えば金属薄膜がパターニングされて成る抵抗素子４１が設けられている。抵抗素子４１上を含む全面には、絶縁膜４２が形成されている。このように、抵抗素子４１は半導体材料層１１上に形成された層間膜内に配置されている。
そして、絶縁膜４２、平坦化膜３２、絶縁膜２２および層間絶縁層２１を貫くように、コンタクト４３，４３Ａが形成されている。また、絶縁膜４２および平坦化膜３２を貫くように、コンタクト４３Ｂが形成されている。コンタクト４３，４３Ａは、それぞれ、ソース／ドレイン電極１２，１２Ａと接続するように形成されている。また、コンタクト４３Ｂは、ゲート電極３１と接続するように形成されている。
また、絶縁膜４２を貫くように、コンタクト４４，４４Ｂが形成されている。コンタクト４４，４４Ｂは、それぞれ、抵抗素子４１と接続するように形成されている。
絶縁膜４２上には、配線５３，５３Ａ，５３Ｂが形成されている。配線５３，５３Ａ，５３Ｂは、同層で形成された導電材料層を適宜パターニング等して形成されている。配線５３，５３Ａ，５３Ｂはそれぞれ、上述したコンタクト４３，４３Ａ，４３Ｂを介して、ソース／ドレイン電極１２，１２Ａ、ゲート電極３１に接続されている。
また、配線５３は上述したコンタクト４４を介して抵抗素子４１の一端に接続されており、配線５３Ｂは上述したコンタクト４４Ｂを介して抵抗素子４１の他端に接続されている。配線５３，５３Ａ，５３Ｂ上を含む全面には保護膜５４が形成されている。
以上のようにして形成された半導体装置１は、半導体装置の製造プロセス中に、ゲート-ソース間およびゲート-ドレイン間がＤＣ的に同電位となる。したがって、アンテナ効果によるゲート絶縁膜２２Ａへのダメージを防ぐことが出来る。
一方、半導体装置１の特性への影響は、抵抗素子４１の大きさを適切に設定する事で、充分に小さくすることができる。具体的には、抵抗素子のインピーダンスを、抵抗素子が接続されるソース／ドレイン電極とゲート電極との間の内部インピーダンスよりも大きくすればよい。抵抗素子４１のインピーダンスは１ｋΩ以上である構成とすることができるし、より好ましくは、抵抗素子のインピーダンスは１ＭΩ以上である構成とすればよい。
図３Ａは、本開示の第１の実施形態に係る半導体装置の高周波小信号シミュレーション用モデルである。図３Ｂは、シミュレーションによって得られた、抵抗素子の値とＳパラメータとの関係を示すグラフである。
半導体装置１の特性への影響を調べるため、図３Ａに示すモデルを用いて高周波小信号シミュレーションを実施した。なお、この回路はゲート電極への入力信号を増幅するいわゆるパワーアンプを想定している。
トランジスタＴＲとして、ゲート長１０マイクロメートル程度を想定し、一般的なＨＥＭＴモデルを使用した。具体的には、ソース側がＧＮＤに接続され、ドレイン側は５０Ωの負荷抵抗ＲLoを介して５０Ωの抵抗ＲT2で終端され、ゲートとＧＮＤとの間に５０Ωの抵抗ＲT1が配された構成であって、ゲートに小信号を入力する回路となっている。デプレッション型トランジスタを使用しているため、ゲートとソースとの間のみに、抵抗素子ＲSが接続されている。
抵抗素子ＲSの大きさをパラメータとし、小信号シミュレーションを行った結果を図３Ｂに示す。具体的には、抵抗素子ＲSの値を１Ω、１０Ω、１００Ω、１ｋΩ、１ＭΩとしてＳ１１ないしＳ２２パラメータのグラフを求めた。尚、抵抗素子ＲSを設けない場合のグラフは、抵抗素子ＲSが１ｋΩや１ＭΩの場合と概ね重なった。従って、これらＳ１１ないしＳ２２パラメータのグラフは、抵抗素子ＲSの抵抗値を少なくとも１ｋΩ以上とすれば、抵抗素子ＲSが無い時とあるときとで、ほぼ同程度の小信号特性を示すことを示している。
続いて、半導体装置１の内部パラメータと抵抗素子ＲSとの関係を調べるため、図４Ａに示す簡易トランジスタモデルを用いてシミュレーションを行った。先ず、抵抗素子ＲSを使用しない時のＳ１２と、抵抗素子ＲSを使用した時のＳ１２の差分とΔＳ１２と定義した。そして、容量値を０．１ｐＦ、０．３２ｐＦ、１ｐＦ、３．２ｐＦ、１０ｐＦと設定した場合のそれぞれにおいて、ΔＳ１２とＲSとの関係を図４Ｂに示した。ここで、ΔＳ１２が充分に０に近い状態、例えば差分が１ｄＢ以内であれば、抵抗素子ＲSによる半導体装置１の特性への影響は非常に小さいと判断することができる。
図５は、ΔＳ１２が１ｄＢよりも小さくなる抵抗値と、1/２ωＣで定義した内部インピーダンスとの関係を示すグラフである。
抵抗素子ＲSの抵抗値をトランジスタの内部インピーダンスより大きくすることで、ΔＳ１２が１ｄＢよりも小さくなる。従って、抵抗素子ＲSを接続することによる半導体装置１の特性への影響は非常に小さい事が分かる。影響をより小さくするためには、抵抗素子ＲSの抵抗値を、内部インピーダンスに対して１桁以上大きく設定することが望ましい。
一方で、ゲート-ソース間に抵抗を形成すると、ＤＣ的なリーク電流がデバイス特性に対して悪影響を与える。そのため、抵抗素子ＲSの抵抗値は１ｋΩ以上、出来れば１ＭΩ以上が望ましい。
次いで、半導体装置１の製造方法について説明する。
上述したように、半導体装置１の製造方法は、一対のソース／ドレイン電極の少なくとも一方とゲート電極との間を、抵抗素子を介して接続する工程を有する。
図６ないし図１３は、本開示の第１の実施形態に係る半導体装置の構成を説明するための模式的な一部平面図である。尚、判読性の観点から、平面図にあっては原則として絶縁層や絶縁膜の表示を省略した。
［工程−１００］（図６および図７参照）
先ず、半導体基板１０上に半導体材料層１１を形成する。具体的には、半導体基板１０を準備し、全面に、半導体材料層１１として、窒化ガリウム（ＧａＮ）のエピタキシャル成長層を形成する（図６参照）。その後、チャネル形成領域やソース／ドレイン領域となるアクティブ領域を除く部分を素子分離領域１１Ａとする。具体的には、素子分離領域とすべき部分にイオン注入法によってボロンイオンを注入して素子分離領域１１Ａとし、素子分離領域１１Ａに囲まれた半導体材料層１１の領域を形成する（図７参照）。
［工程−１１０］（図８参照）
次いで、ソース／ドレイン電極１２，１２Ａを形成する。具体的には、半導体材料層１１上を含む全面に、金属材料から成る導電材料層を形成する。その後、パターニング方法によって、所定の位置にソース／ドレイン電極１２，１２Ａを形成する。
［工程−１２０］（図９参照）
次いで、全面に層間絶縁層２１を形成する。その後、ゲート電極３１の下に位置する半導体材料層１１の部分が露出する開口ＯＰ１を設ける。
［工程−１３０］（図１０参照）
次いで、ゲート絶縁膜２２Ａなどを構成する絶縁膜２２を全面に形成する。その後、ゲート電極３１を形成する。具体的には、全面に金属材料から成る導電材料層を形成し、次いで、周知のパターニング方法を用いて、所定の位置にゲート電極３１を形成する。
［工程−１４０］（図１１および図１２参照）
その後、ゲート電極３１上を含む全面に、絶縁性の平坦化膜３２を形成する。次いで、抵抗素子４１を形成する。具体的には、全面に金属材料から成る薄膜を形成し、次いで、周知のパターニング方法を用いて、所定の位置に抵抗素子４１を形成する（図１１参照）。その後、全面に、絶縁膜４２を形成する。次いで、コンタクト４３，４３Ａ，４３Ｂ，４４，４４Ｂに対応する部分に開口ＯＰ２，ＯＰ３，ＯＰ４，ＯＰ５，ＯＰ６を設ける（図１２参照）。
［工程−１５０］（図１３参照）
その後、開口ＯＰ２，ＯＰ３，ＯＰ４，ＯＰ５，ＯＰ６を導電材料で充填してコンタクトを形成し、次いで、配線５３，５３Ａ，５３Ｂを形成する。具体的には、全面に金属材料から成る導電材料層を形成し、次いで、周知のパターニング方法を用いて、所定の位置に配線５３，５３Ａ，５３Ｂを形成する。その後、全面に、保護膜５４を形成する。
以上の工程によって、半導体装置１を製造することができる。
上記の説明において、抵抗素子４１は半導体材料層１１上に形成された層間膜内に配置されているとした。しかしながら、抵抗素子４１の構成はこれに限るものではない。例えば、抵抗素子４１はチャネル層を形成する半導体材料層１１と同層で形成された半導体材料層を用いて構成することもできる。一例として、図７に示す素子分離領域１１Ａによって半導体材料層の形状を規定し、所定の抵抗値を持った抵抗素子を形成することができる。
［第１変形例］
第１の実施形態については、種々の変形が可能である。第１の実施形態の第１変形例について説明する。
図１４は、本開示の第１の実施形態の第１変形例に係る半導体装置の構成を説明するための模式的な一部平面図である。
図１に示す半導体装置１にあっては、一対のうちソース／ドレイン電極１２Ａとゲート電極３１との間のみが、抵抗素子４１を介して接続されていた。これに対して、第１変形例に係る半導体装置１Ａにおいては、ソース／ドレイン電極１２とゲート電極３１との間と、ソース／ドレイン電極１２Ａとゲート電極３１との間のいずれもが、抵抗素子４１を介して接続されている点が相違する。
第１変形例に係る半導体装置１Ａは、ゲート電極にバイアス電圧が印加されない状態においてソースとドレインとが分離されているエンハンスメント型トランジスタに適した構成である。即ち、エンハンスメント型トランジスタであっても、半導体装置の製造プロセス中に、ゲート-ソース間およびゲート-ドレイン間がＤＣ的に同電位となる。したがって、アンテナ効果によるゲート絶縁膜２２Ａへのダメージを防ぐことが出来る。
半導体装置１Ａは、図１に示す半導体装置１に対して、配線層５３の平面形状などが相違し、抵抗素子４１が２箇所設けられているなどの点が相違する他、基本的には半導体装置１と同様の構成である。従って、半導体装置１についてした説明を適宜読みかえればよい。
［第２変形例］
第１の実施形態の第２変形例について説明する。
図１５Ａおよび図１５Ｂは、本開示の第１の実施形態の第２変形例に係る半導体装置の構成を説明するための模式的な一部断面図である。
第１の実施形態において参照した図９において、層間絶縁層２１には、ゲート電極３１の下の半導体材料層１１が露出する開口ＯＰ１を設けた。開口ＯＰ１は通常ドライエッチングを用いて形成されるが、その際、露出する半導体材料層１１へダメージを与えることが考えられる。
第２変形例に係る半導体装置１Ｂは、上述したダメージを軽減することができる構成である。具体的には、半導体材料層１１の層間絶縁層を２１を下層２１Ａと上層２１Ｂとからなる２層構造とした。そして、上層２１Ｂをドライエッチングで加工し、下層２１Ａをウェットエッチングで加工する事で、ドライエッチング時に半導体材料層１１の表面を露出しないようにし、エッチングによるダメージを低減した。
半導体装置１Ｂは、図１に示す半導体装置１に対して、上述した点が相違する他、基本的には半導体装置１と同様の構成である。従って、半導体装置１についてした説明を適宜読みかえればよい。
［第３変形例］
第１の実施形態の第３変形例について説明する。
図１６Ａおよび図１６Ｂは、本開示の第１の実施形態の第３変形例に係る半導体装置の構成を説明するための模式的な一部断面図である。
第３変形例に係る半導体装置１Ｃにおいて、半導体材料層は半導体基板の上に形成されており、抵抗素子が接続されているソース／ドレイン電極と半導体基板とは接続されている。
具体的には、半導体装置１Ｃは、半導体装置１に対して、一方のソース／ドレイン電極１２が、配線５３およびコンタクトＣＴを介して、半導体基板１０にも接続されている点が相違する。この構成によれば、ゲート電極や一対のソース／ドレイン電極にたまったチャージを、半導体基板１０側へ流すことができる。
半導体装置１Ｃは、図１に示す半導体装置１に対して、上述した点が相違する他、基本的には半導体装置１と同様の構成である。従って、半導体装置１についてした説明を適宜読みかえればよい。
以上説明した本開示に係る半導体装置にあっては、プラズマを用いたエッチングなどの製造工程におけるＰＩＤを低減することができ、半導体装置の出荷前に配線を除去するプロセス工程を必要としない。また、半導体装置の特性に与える影響も充分に小さいものとすることができる。
［電子機器の説明］
本開示の半導体装置は、例えば、移動体通信システムなどにおける無線通信装置などを構成する電子機器に用いることができる。特に、ＲＦスイッチやパワーアンプとして用いて好適である。すなわち、高周波特性や高効率特性に優れた本開示の半導体装置を無線通信装置のＲＦスイッチやパワーアンプに用いることにより、無線通信の高速化、高効率化および低消費電力化を図ることができる。特に、携帯通信端末においては、高速化、高効率化および低消費電力化によって使用時間を延ばすことができ、利便性をより向上させることができる。
図１７は、無線通信装置を構成する電子機器の一例を表したものである。電子機器４００は、例えば、音声、データ通信、ＬＡＮ接続など多機能を有する携帯電話システムである。電子機器４００は、例えば、アンテナＡＮＴと、アンテナスイッチ回路４１０と、高電力増幅器（ＨＰＡ）４２０と、高周波集積回路ＲＦＩＣ（Radio Frequency Integrated Circuit）４３０と、ベースバンド部４４０と、音声出力部ＭＩＣ、データ出力部ＤＴと、インタフェース部Ｉ／Ｆ（例えば、無線ＬＡＮ（Ｗ−ＬＡＮ；Wireless Local Area Network）、Bluetooth（登録商標）、他）とを有している。高周波集積回路ＲＦＩＣ４３０とベースバンド部４４０とはインタフェース部Ｉ／Ｆにより接続されている。
この電子機器４００は、送信時、すなわち、電子機器４００の送信系から送信信号をアンテナＡＮＴへと出力する場合には、ベースバンド部４４０から出力される送信信号は、高周波集積回路ＲＦＩＣ４３０、高電力増幅器（ＨＰＡ）４２０、およびアンテナスイッチ回路４１０を介してアンテナＡＮＴへと出力される。
また、受信時、すなわち、アンテナＡＮＴで受信した信号を電子機器４００の受信系へ入力させる場合には、受信信号は、アンテナスイッチ回路４１０および高周波集積回路ＲＦＩＣ４３０を介してベースバンド部４４０に入力される。ベースバンド部４４０で処理された信号は、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆなどの出力部から出力される。
［応用例］
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１８では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図１９は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図１９には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０〜７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図１８に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ、ＬＴＥ（Long Term Evolution）若しくはＬＴＥ−Ａ（LTE−Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ−Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図１８に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
本開示に係る技術は、以上説明した構成のうち、例えば、通信を司る種々の機器に適用され得る。
［その他］
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
チャネル層を形成する半導体材料層、
半導体材料層上に形成された一対のソース／ドレイン電極、及び、
一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
を有しており、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
半導体装置。
［Ａ２］
ゲート電極は、ゲート絶縁膜を介して半導体材料層上に形成されている、
上記［Ａ１］に記載の半導体装置。
［Ａ３］
半導体材料層は、チャネル層上に形成されたバリア層を有する、
上記［Ａ２］記載の半導体装置。
［Ａ４］
半導体材料層は化合物半導体材料から成る、
上記［Ａ３］記載の半導体装置。
［Ａ５］
チャネル層を形成する半導体材料層は、一対のソース／ドレイン電極およびゲート電極に電圧を印加しない状態においてゲート電極下のチャネル層内に２次元電子ガス層が存在するように形成されている、
上記［Ａ４］に記載の半導体装置。
［Ａ６］
抵抗素子のインピーダンスは、抵抗素子が接続されるソース／ドレイン電極とゲート電極との間の内部インピーダンスよりも大きい、
上記［Ａ１］ないし［Ａ５］のいずれかに記載の半導体装置。
［Ａ７］
抵抗素子のインピーダンスは１ｋΩ以上である、
上記［Ａ６］に記載の半導体装置。
［Ａ８］
抵抗素子のインピーダンスは１ＭΩ以上である、
上記［Ａ６］に記載の半導体装置。
［Ａ９］
抵抗素子は半導体材料層上に形成された層間膜内に配置されている、
上記［Ａ１］ないし［Ａ８］のいずれかに記載の半導体装置。
［Ａ１０］
抵抗素子はチャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて構成されている、
上記［Ａ１］ないし［Ａ８］のいずれかに記載の半導体装置。
［Ａ１１］
半導体材料層は半導体基板の上に形成されており、
抵抗素子が接続されているソース／ドレイン電極と半導体基板とは接続されている、
上記［Ａ１］ないし［Ａ１０］のいずれかに記載の半導体装置。
［Ｂ１］
チャネル層を形成する半導体材料層、
半導体材料層上に形成された一対のソース／ドレイン電極、及び、
一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
を有しており、
一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
半導体装置を備えた電子機器。
［Ｂ２］
ゲート電極は、ゲート絶縁膜を介して半導体材料層上に形成されている、
上記［Ｂ１］に記載の電子機器。
［Ｂ３］
半導体材料層は、チャネル層上に形成されたバリア層を有する、
上記［Ｂ２］記載の電子機器。
［Ｂ４］
半導体材料層は化合物半導体材料から成る、
上記［Ｂ３］記載の電子機器。
［Ｂ５］
チャネル層を形成する半導体材料層は、一対のソース／ドレイン電極およびゲート電極に電圧を印加しない状態においてゲート電極下のチャネル層内に２次元電子ガス層が存在するように形成されている、
上記［Ｂ４］に記載の電子機器。
［Ｂ６］
抵抗素子のインピーダンスは、抵抗素子が接続されるソース／ドレイン電極とゲート電極との間の内部インピーダンスよりも大きい、
上記［Ｂ１］ないし［Ｂ５］のいずれかに記載の電子機器。
［Ｂ７］
抵抗素子のインピーダンスは１ｋΩ以上である、
上記［Ｂ６］に記載の電子機器。
［Ｂ８］
抵抗素子のインピーダンスは１ＭΩ以上である、
上記［Ｂ６］に記載の電子機器。
［Ｂ９］
抵抗素子は半導体材料層上に形成された層間膜内に配置されている、
上記［Ｂ１］ないし［Ｂ８］のいずれかに記載の電子機器。
［Ｂ１０］
抵抗素子はチャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて構成されている、
上記［Ｂ１］ないし［Ｂ８］のいずれかに記載の電子機器。
［Ｂ１１］
半導体材料層は半導体基板の上に形成されており、
抵抗素子が接続されているソース／ドレイン電極と半導体基板とは接続されている、
上記［Ｂ１］ないし［Ｂ１０］のいずれかに記載の電子機器。
１，１Ａ，１Ｂ，１Ｃ・・・半導体装置、１０・・・半導体基板、１１・・・半導体材料層、１１Ａ・・・素子分離領域、１２，１２Ａ・・・一対のソース／ドレイン電極、１２Ｂ・・・中継配線、１２Ｃ・・・キャパシタを形成する一方の電極、２１・・・層間絶縁層、２２・・・ゲート絶縁膜を構成する絶縁膜、２２Ａ・・・ゲート絶縁膜、３１・・・ゲート電極、３２・・・平坦化膜、４１・・・抵抗素子、４２・・・絶縁膜、４３，４３Ａ，４３Ｂ・・・コンタクト、４４，４４Ｂ・・・コンタクト、５３，５３Ａ，５３Ｂ・・・配線、５４・・・保護膜、４００・・・電子機器、４１０・・・アンテナスイッチ回路、４２０・・・高電力増幅器（ＨＰＡ）、４３０・・・高周波集積回路ＲＦＩＣ、４４０・・・ベースバンド部、ＯＰ１・・・層間絶縁層に設けられた開口、ＯＰ２，ＯＰ３，ＯＰ４・・・平坦化膜に設けられた開口、ＯＰ５，ＯＰ６・・・絶縁膜に設けられた開口、ＴＲ・・・絶縁ゲート構造を持つ電界効果型トランジスタの部分、ＲS・・・抵抗素子

Claims (12)

  1. チャネル層を形成する半導体材料層、
    半導体材料層上に形成された一対のソース／ドレイン電極、及び、
    一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
    を有しており、
    一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
    半導体装置。
  2. ゲート電極は、ゲート絶縁膜を介して半導体材料層上に形成されている、
    請求項１に記載の半導体装置。
  3. 半導体材料層は、チャネル層上に形成されたバリア層を有する、
    請求項２記載の半導体装置。
  4. 半導体材料層は化合物半導体材料から成る、
    請求項３に記載の半導体装置。
  5. チャネル層を形成する半導体材料層は、一対のソース／ドレイン電極およびゲート電極に電圧を印加しない状態においてゲート電極下のチャネル層内に２次元電子ガス層が存在するように形成されている、
    請求項４に記載の半導体装置。
  6. 抵抗素子のインピーダンスは、抵抗素子が接続されるソース／ドレイン電極とゲート電極との間の内部インピーダンスよりも大きい、
    請求項１に記載の半導体装置。
  7. 抵抗素子のインピーダンスは１ｋΩ以上である、
    請求項６に記載の半導体装置。
  8. 抵抗素子のインピーダンスは１ＭΩ以上である、
    請求項６記載の半導体装置。
  9. 抵抗素子は半導体材料層上に形成された層間膜内に配置されている、
    請求項１に記載の半導体装置。
  10. 抵抗素子はチャネル層を形成する半導体材料層と同層で形成された半導体材料層を用いて構成されている、
    請求項１に記載の半導体装置。
  11. 半導体材料層は半導体基板の上に形成されており、
    抵抗素子が接続されているソース／ドレイン電極と半導体基板とは接続されている、
    請求項１に記載の半導体装置。
  12. チャネル層を形成する半導体材料層、
    半導体材料層上に形成された一対のソース／ドレイン電極、及び、
    一対のソース／ドレイン電極の間に配置されており、半導体材料層の上に形成されているゲート電極、
    を有しており、
    一対のソース／ドレイン電極の少なくとも一方とゲート電極との間は、抵抗素子を介して接続されている、
    半導体装置を備えた電子機器。
JP2019204602A 2019-11-12 2019-11-12 半導体装置および電子機器 Pending JP2021077797A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019204602A JP2021077797A (ja) 2019-11-12 2019-11-12 半導体装置および電子機器
US17/755,639 US20220352362A1 (en) 2019-11-12 2020-10-15 Semiconductor device and electronic device
PCT/JP2020/038905 WO2021095433A1 (ja) 2019-11-12 2020-10-15 半導体装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019204602A JP2021077797A (ja) 2019-11-12 2019-11-12 半導体装置および電子機器

Publications (1)

Publication Number Publication Date
JP2021077797A true JP2021077797A (ja) 2021-05-20

Family

ID=75898233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019204602A Pending JP2021077797A (ja) 2019-11-12 2019-11-12 半導体装置および電子機器

Country Status (3)

Country Link
US (1) US20220352362A1 (ja)
JP (1) JP2021077797A (ja)
WO (1) WO2021095433A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176312A1 (ja) * 2022-03-18 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
WO2024122224A1 (ja) * 2022-12-08 2024-06-13 国立大学法人東海国立大学機構 電界効果トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123769A (ja) * 1982-01-18 1983-07-23 Toshiba Corp 入力保護装置
JPS61160963A (ja) * 1985-01-08 1986-07-21 Sanyo Electric Co Ltd コンデンサマイク用半導体装置
JP2007305747A (ja) * 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置、及びコンデンサマイクロフォン
JP2014078570A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 整流回路及び半導体装置
JP6307704B2 (ja) * 2012-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 サージ保護素子及び半導体装置
JP6597357B2 (ja) * 2016-02-09 2019-10-30 三菱電機株式会社 保護ダイオード付き電界効果トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176312A1 (ja) * 2022-03-18 2023-09-21 ヌヴォトンテクノロジージャパン株式会社 電力増幅用半導体装置
WO2024122224A1 (ja) * 2022-12-08 2024-06-13 国立大学法人東海国立大学機構 電界効果トランジスタ

Also Published As

Publication number Publication date
US20220352362A1 (en) 2022-11-03
WO2021095433A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US11480658B2 (en) Imaging apparatus and distance measurement system
US11018110B2 (en) Semiconductor device, manufacturing method, and solid-state imaging device
WO2021095433A1 (ja) 半導体装置および電子機器
WO2021090657A1 (ja) 半導体装置および電子機器
WO2020100569A1 (ja) 制御装置、制御方法及びセンサ制御システム
US11062170B2 (en) Information processing apparatus, information processing method, and imaging apparatus
CN111868778B (zh) 图像处理装置、图像处理方法以及存储介质
US20240120356A1 (en) Imaging device and electronic apparatus
CN110326263B (zh) 传输设备与通信***
EP4080869A1 (en) Information processing device, information processing method, program, image capturing device, and image capturing system
US11101309B2 (en) Imaging element, method for manufacturing imaging element, and electronic device
EP3483904B1 (en) Electronic component, power supply device and electric vehicle
US11605662B2 (en) Imaging element, imaging device, electronic device, and method of manufacturing imaging element
US20230253419A1 (en) Solid-state imaging device and method for manufacturing the same
EP4362099A1 (en) Imaging device and electronic apparatus
US20230207678A1 (en) Semiconductor device
WO2023188831A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024150690A1 (ja) 固体撮像装置
US20230412923A1 (en) Signal processing device, imaging device, and signal processing method
US10958359B2 (en) Communication apparatus and communication system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121