JP2021057948A - 電力変換装置 - Google Patents

Abstract

【課題】電力変換装置において短絡を正しく検知する。【解決手段】電力変換装置は、上アームの半導体素子と、上アームの半導体素子に直列に接続された下アームの半導体素子と、上アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第１過渡電圧を出力する第１検出器と、下アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第２過渡電圧を出力する第２検出器と、第１検出器及び前記第２検出部に接続されており、第１過渡電圧及び前記第２過渡電圧が互いに同じ向きであって、且つ、それぞれが第１閾値を超える状態が所定時間に亘って継続したときに、所定の短絡検知信号を出力する短絡検出回路とを備える。【選択図】図１

Description

本明細書が開示する技術は、電力変換装置に関する。

特許文献１に、半導体素子の制御装置が開示されている。この制御装置では、スイッチング動作を行う半導体素子のゲート電圧と、半導体素子のセンス電流の両者を監視することによって、半導体素子に流れる短絡電流を検出するように構成されている。

特開２０１１−２９８１８号公報

上記した半導体素子の制御装置では、半導体素子のゲート電圧と、半導体素子のセンス電流との両者を用いて、短絡電流の検出を行っている。このように、センス電流に加えて、ゲート電圧をさらに利用することで、センス電流にスイッチングノイズが乗った場合でも、それを過電流や短絡として誤検知することを避けることできる。しかしながら、例えば二つの半導体素子を並列接続して駆動させる場合、それらのゲートチャージ特性には少なからず個体差が存在することから、過渡状態においてゲート電圧が意図せず上昇するおそれがある。これを避けるためには、センス電流とゲート電圧との両者を監視する場合でも、それぞれに対してスイッチング直後にマスク期間を設ける必要があり、その結果、過電流や短絡を検知し損ねるおそれが生じる。本明細書では、これらの問題を解決又は少なくとも低減し、短絡等を検出し得る技術を提供する。

本明細書が開示する電力変換装置は、上アームの半導体素子と、上アームの半導体素子に直列に接続された下アームの半導体素子と、上アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第１過渡電圧を出力する第１検出器と、下アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第２過渡電圧を出力する第２検出器と、第１検出器及び前記第２検出部に接続されており、第１過渡電圧及び前記第２過渡電圧が互いに同じ向きであって、且つ、それぞれが第１閾値を超える状態が所定時間に亘って継続したときに、所定の短絡検知信号を出力する短絡検出回路とを備える。

通常、上下のアームに設けられた二つの半導体素子は、択一的にターンオンされることから、各々の半導体素子に流れる電流が、同じタイミングで同じ方向に上昇することはない。それに対して、二つの半導体素子に短絡が生じると、各々の半導体素子に流れる電流は、互いに同じ向きで急激に上昇していく。その結果、各々の検出器１２、２２から出力される二つの過渡電圧も、互いに同じ向き（極性）で急伸し、第１閾値を超える状態が少なくともスイッチング時間に亘って継続する。従って、短絡検出回路は、二つの過渡電圧が、互いに同じ向きであって、且つ、それぞれが第１閾値を超える状態が所定時間に亘って継続したときに、短絡と判断することができる。

ここで、上下アームの半導体素子が直列接続された回路構造では、短絡に関して二つの故障モードが考えられる。その一つは、一方のアームの半導体素子がショート故障した状態で、他方のアームの半導体素子がターンオンされることによって、上下アームに短絡電流が流れる故障である。本明細書では、これをタイプ１の故障と称する。他の一つは、一方のアームの半導体素子がターンオンされた状態で、他方のアームの半導体素子がショート故障することによって、上下アームに短絡電流が流れる故障である。本明細書では、これをタイプ２の故障と称する。タイプ１の故障と比べてタイプ２の故障では、上下アームに流れる短絡電流が急激に上昇する。そのため、タイプ２の故障については、より早期に検出されることが望まれる。

従って、本技術の一実施形態として、短絡検出回路は、第１過渡電圧と第２過渡電圧との少なくとも一方が、第１閾値よりも大きい第２閾値を超えたときに、所定の第２短絡信号を出力してもよい。前述したように、タイプ２の故障が生じたときは、タイプ１の故障が生じたときよりも、上下アームに流れる短絡電流が急激に上昇する。その結果、短絡検出回路に入力される第１過渡電圧や第２過渡電圧も顕著に上昇し、その大きさは、通常状態において想定されるスイッチングノイズを十分に上回る。従って、上述した第２閾値は、スイッチングノイズを検知し得ない十分に高いレベルに設定することができ、それによって、特にマスク期間を設けることなく、タイプ２の故障を直ちに検出することができる。また、タイプ２の故障が生じたときは、第２短絡検出信号が出力される一方で、タイプ１の故障が生じたときは、前述した第１短絡検出信号のみが出力されるので、それら二つの故障を区別して検知することができる。

実施例の電力変換装置の要部の構成を示す電気回路図。 実施例の電力変換装置の通常状態における半導体素子１０、２０の動作を示すタイムチャート。 実施例の電力変換装置の半導体素子１０、２０の動作を示すタイムチャートであって、特に、タイプ１の故障時における動作を示すタイムチャート。 実施例の電力変換装置の一部のユニット化の一例を示す図。 実施例の電力変換装置の他の一部のユニット化の一例を示す図。 一変形例の電力変換装置の要部の構成を示す電気回路図。 一変形例の電力変換装置の半導体素子１０、２０の動作を示すタイムチャートであって、特に、タイプ２の故障時における動作を示すタイムチャート。

図面を参照して、実施例の電力変換装置について説明する。本実施例の電力変換装置は、例えば電気自動車に搭載され、電源とモータとの間で電力変換を行うことができる。以下の説明では、電力変換装置の要部について主に説明するが、本実施例で説明する技術は、例えばＤＣ−ＤＣコンバータやインバータといった各種の電力変換装置に採用することができる。

図１に示すように、電力変換装置は、二つの半導体素子１０、２０と、二つの検出器１２、２２と、二つの駆動回路１６、２６と、遮断回路３６とを備える。二つの半導体素子１０、２０は、上アーム側に配置された第１半導体素子１０と、下アーム側に配置された第２半導体素子２０とを含む。第１半導体素子１０と第２半導体素子２０は、図示しない直流電源に対して直列に接続されている。

第１半導体素子１０と第２半導体素子２０との各ゲートには、それぞれ第１駆動回路１６と第２駆動回路２６とが接続されている。第１駆動回路１６は、外部の制御装置から入力される第１ＰＷＭ信号ＰＷＭ１に基づいて、第１半導体素子１０を断続的にオンオフさせる。第２駆動回路２６は、外部の制御装置から入力される第２ＰＷＭ信号ＰＷＭ２に基づいて、第２半導体素子２０を断続的にオンオフさせる。第１駆動回路１６と第２駆動回路２６には、遮断回路３６が接続されており、各々の駆動回路１６、２６は、遮断回路３６から出力されるフェール信号ＦＳ（又はその他の保護動作指令信号）に基づいて、対応する半導体素子１０、２０の動作を禁止又は制限することができる。

第１検出器１２は、第１半導体素子１０に流れる電流の経路に隣接配置されており、当該電流に起因する磁界の変化に応じた第１過渡電圧Ｖｔ１を出力する。第１検出器１２の具体的な構成は特に限定されない。一例ではあるが、本実施例における第１検出器１２は、例えばコの字型やＣ型といったアンテナ部を有しており、それが磁界の変化に応じて誘導起電力を発生する一種のコイルとして機能する。なお、図１において第１半導体素子１０と直列に接続されたコイル１２ａは、当該電流の経路に存在するインダクタンスを模式的に示すものであり、実際にコイルのような素子が存在することを意味しない。これらの構成により、第１半導体素子１０に流れる電流の変化率が大きいときほど、第１過渡電圧Ｖｔ１の大きさも大きくなる。

第２検出器２２は、第２半導体素子２０に流れる電流の経路に隣接配置されており、当該電流に起因する磁界の変化に応じた第２過渡電圧Ｖｔ２を出力する。第２検出器２２の具体的な構成についても特に限定されず、例えば上述した第１検出器１２と同じ構成を、第２検出器２２にも採用することができる。また、なお、図２において第２半導体素子２０と直列に接続されたコイル２２ａについても、当該電流の経路に存在するインダクタンスを模式的に示すものであり、実際にコイルのような素子が存在することを意味しない。これらの構成により、第２半導体素子２０に流れる電流の変化率が大きいときほど、第２過渡電圧Ｖｔ２の大きさも大きくなる。

電力変換装置は、短絡検出回路３０をさらに備える。短絡検出回路３０は、二つの比較器１４、２４と、論理積回路（ＡＮＤ回路）３２と、フィルタ３４を含む。二つの比較器１４、２４は、第１比較器１４と第２比較器２４とを含む。第１比較器１４は、第１検出器１２に接続されており、第１検出器１２からの第１過渡電圧Ｖｔ１が入力される。第１比較器１４には、第１閾値Ｖ１の基準電圧がさらに入力される。これにより、第１比較器１４は、第１検出器１２からの第１過渡電圧Ｖｔ１が第１閾値Ｖ１を超えたときに、ハイレベルの信号を出力する。第１比較器１４が出力する信号は、論理積回路３２に入力される。即ち、第１半導体素子１０に流れる電流の変化率が、第１閾値Ｖ１に対応する所定の上限値を超えたときに、第１比較器１４から論理積回路３２へ、ハイレベルの信号が入力される。

同様に、第２比較器２４は、第２検出器２２に接続されており、第２検出器２２からの第２過渡電圧Ｖｔ２が入力される。第２比較器２４にも、第１閾値Ｖ１の基準電圧がさらに入力される。これにより、第２比較器２４についても、第２検出器２２からの第２過渡電圧Ｖｔ２が第１閾値Ｖ１を超えたときに、ハイレベルの信号を出力する。第２比較器２４が出力する信号もまた、論理積回路３２に入力される。即ち、第２半導体素子２０に流れる電流の変化率が、前記した所定の上限値を超えたときに、第２比較器２４から論理積回路３２へハイレベルの信号が入力される。

論理積回路３２は、二つの入力端子を有し、その一方は第１比較器１４に接続され、他方は第２比較器２４に接続されている。また、論理積回路３２は一つの出力端子をさらに有し、その出力端子にはフィルタ３４が接続されている。論理積回路３２は、二つの比較器１４、２４がそれぞれハイレベルの信号を出力しているときに、出力端子からハイレベルの信号（又はその他の所定の信号）を出力する。論理積回路３２が出力する信号は、フィルタ３４に入力される。

フィルタ３４は、ローパスフィルタの一種であり、論理積回路３２から所定時間に亘ってハイレベルの信号を受け取ったときに、所定の第１短絡検知信号ＳＳ１を出力する。正常な動作時においても、スイッチングノイズ等の影響により、論理積回路３２からハイレベルの信号が一時的に出力されることがある。フィルタ３４は、このような信号を排除するものであり、これによって、スイッチングノイズ等が過電流や短絡として誤検知されることが避けられる。フィルタ３４が出力する第１短絡検知信号ＳＳ１は、短絡検出回路３０の出力信号として、遮断回路３６へ入力される。前述したように、遮断回路３６は、駆動回路１６、２６に接続されている。遮断回路３６は、短絡検出回路３０から第１短絡検知信号ＳＳ１を受け取ると、駆動回路１６、２６へフェール信号ＦＳを出力して、駆動回路１６、２６による半導体素子１０、２０の動作を禁止又は制限する。

次に図２−図３を参照して、短絡検出回路３０がタイプ１の故障を検出するプロセスの詳細を示す。図２は、通常状態における電力変換装置の動作を示すタイムチャートである。図３は、タイプ１の故障が発生したときの電力変換装置の動作を示すタイムチャートである。これらのタイムチャートにおいて、下側部分ＳＷ１は、第１スイッチング素子１０に係る挙動を示し、上側部分ＳＷ２は、第２スイッチング素子２０に係る挙動を示す。図２、３において、Ｖｔ１、Ｖｔ２は、第１過渡電圧及び第２過渡電圧をそれぞれ示す。Ｉｃ１、Ｉｃ２は、第１半導体素子１０及び第２半導体素子２０に流れる電流をそれぞれ示す。Ｖｇｅ１、Ｖｇｅ２は、第１半導体素子１０及び第２半導体素子２０におけるゲート−エミッタ間の電圧（以下、単にゲート電圧という）をそれぞれ示す。

先ず、電力変換装置が正常な状態であれば、直列に接続された一方の第１半導体素子１０に電流が流れているときに、他方の第２半導体素子２０には電流は流れない。従って、第１スイッチング素子１０の電流変化を示す第１過渡電圧Ｖｔ１については、一時的に増大する一方で、第２スイッチング素子２０の電流変化を示す第２過渡電圧Ｖｔ２については、有意な変化が現れない。これに対して、図３に示すように、第２半導体素子２０がショート故障している状態で、時刻ｔ０に第１半導体素子１０がターンオンされると、タイプ１の故障が発生してしまう。

時刻ｔ１では、第１半導体素子１０のゲート電圧Ｖｇｅ１が、ゲート閾値電圧に到達することで、第１半導体素子１０に電流Ｉｃ１が流れ始める。このとき、ショート故障している第２半導体素子１０にも、同じように電流Ｉｃ２が流れ始める。回路が短絡しているので、それらの電流Ｉｃ１、Ｉｃ２は同じ向きで急激に上昇する。その結果、第１過渡電圧Ｖｔ１及び第２過渡電圧Ｖｔ２も、同じ向きでそれぞれ急伸して、第１閾値Ｖ１を上回る。従って、論理積回路３２には、第１比較器１４と第２比較器２４との両者から、ハイレベルの信号が入力される。論理積回路３２は、二つの比較器１４、２４からハイレベルの信号がそれぞれ入力されると、フィルタ３４へ信号を出力し、フィルタ３４は短絡判断のためのカウントを開始する。

時刻ｔ２では、フィルタ３４によるカウントが、前述した所定時間に達することにより、フィルタ３４から遮断回路３６へ、第１短絡検出信号ＳＳ１が出力される。この所定時間の目安は、通常動作のオン時間（数百ｎｓｅｃ）程度とすることができる。第１短絡検出信号ＳＳ１を受け取った遮断回路３６は、フェール信号ＦＳを二つの駆動回路１６、２６へそれぞれ出力する。これにより、時刻ｔ３において、フェール信号ＦＳを受け取った各々の駆動回路１６、２６が、対応する半導体素子１０、２０の動作を禁止又は制限することができる。ここでは、第１駆動回路１６が、第１ＰＷＭ信号ＰＷＭ１にかかわらず、第１半導体素子１０のターンオフを開始する。その後、時刻ｔ４において、第１半導体素子１０のターンオフが完了し、各々の半導体素子１０、２０に流れる電流Ｉｃ１、Ｉｃ２が、完全に遮断される。

以上のように、一方の半導体素子（例えば、第２半導体素子２０）がショート故障しているときに、他方の半導体素子（例えば、第１半導体素子１０）がターンオンされた場合には、短絡が生じ、双方の半導体素子１０、２０に短絡電流が流れる。このときの短絡電流、即ち、各々の半導体素子１０、２０に流れる電流Ｉｃ１、Ｉｃ２は、互いに同じ向きで急激に上昇していく。その結果、各々の検出器１２、２２から出力される二つの過渡電圧Ｖｔ１、Ｖｔ２も、互いに同じ向きで急伸し、第１閾値Ｖ１を超える状態が少なくともスイッチング時間に亘って継続する。そのことから、本実施例の短絡検出回路３０は、二つの過渡電圧Ｖｔ１、Ｖｔ２が、互いに同じ向きであって、且つ、それぞれが第１閾値Ｖ１を超える状態が所定時間に亘って継続したときに、短絡と判断して第１短絡信号を出力する。

図４は、半導体素子１０、２０と検出器１２、２２とのモジュール化の一例を示す。この半導体モジュールでは、上下アームの半導体素子１０、２０と、複数の電力端子４０と、複数の信号端子４２と、二つの検出器１２、２２とが、一体にパッケージ化されている。複数の信号端子４２には、第１駆動回路１６と電気的に接続される信号端子４２ａと、比較器１４、２４と電気的に接続される信号端子４２ｂと、第２駆動回路２６と電気的に接続される信号端子４２ｃが含まれる。検出器１２、２２は半導体素子１０、２０の誘導電流を検出するため、大電流通電端子４０と、半導体素子１０、２０との間に配置される。

図５は、短絡検出回路３０と二つの駆動回路１６、２６と遮断回路３６とのモジュール化の一例を示す。このモジュールには、短絡検出回路３０と二つの駆動回路１６、２６と遮断回路３６とを含む高圧部と、当該高圧部にカプラ４４を介して接続された低圧制御部４６が設けられている。高圧部は高耐圧ＩＣで構成されており、短絡検出回路３０と二つの駆動回路１６、２６とは、レベルシフト回路によって絶縁されている。なお、図４、図５に示すモジュール化は一例であり、本技術の具体的な構成を限定するものではない。

次に、図６、図７を参照して、電力変換装置の一変形例について説明する。前述したように、上下アームの半導体素子１０、２０が直列接続された回路構造では、タイプ１の故障とタイプ２の故障が考えられ、タイプ２の故障については、より早期に検出されることが望まれる。本変形例の電力変換装置は、タイプ１の故障とタイプ２の故障を区別して検出可能であるとともに、タイプ２の故障についてはより早期に検出することができる。

図６に示すように、本変形例の電力変換装置では、図１に示す電力変換装置と比較して、短絡検出回路３０、１３０の構成が変更されている。詳しくは、本変形例における短絡検出回路１３０は、二つの比較器１１４、１２４と、論理和回路（ＯＲ回路）１３２をさらに備える。二つの比較器１１４、１２４は、第３比較器１１４と第４比較器１２４とを含む。その他の構成については、両者の電力変換装置の間で共通しているので、ここでは同一の符号を付すことによって重複する説明を省略する。

第３比較器１１４は、第１検出器１２に接続されており、第１検出器１２からの第１過渡電圧Ｖｔ１が入力される。第３比較器１４には、第２閾値Ｖ２の基準電圧がさらに入力される。これにより、第３比較器１１４は、第１検出器１２からの第１過渡電圧Ｖｔ１が第２閾値Ｖ２を超えたときに、ハイレベルの信号を出力する。ここで、第２閾値Ｖ２は、第１閾値Ｖ１よりも大きい。第３比較器１１４が出力する信号は、論理和回路１３２に入力される。即ち、第１半導体素子１０に流れる電流の変化率が、第２閾値Ｖ２に対応する第２の上限値を超えたときに、第３比較器１１４から論理和回路１３２へ、ハイレベルの信号が入力される。

同様に、第４比較器１２４は、第２検出器２２に接続されており、第２検出器２２からの第２過渡電圧Ｖｔ２が入力される。第４比較器１２４にも、第２閾値Ｖ２の基準電圧がさらに入力される。これにより、第４比較器１２４についても、第２検出器２２からの第２過渡電圧Ｖｔ２が第２閾値Ｖ２を超えたときに、ハイレベルの信号を出力する。第４比較器１２４が出力する信号もまた、論理和回路１３２に入力される。即ち、第２半導体素子２０に流れる電流の変化率が、前記した第２の上限値を超えたときに、第４比較器１２４から論理和回路１３２へハイレベルの信号が入力される。

論理和回路１３２は、二つの入力端子を有し、その一方は第３比較器１１４に接続され、他方は第４比較器１２４に接続されている。また、論理和回路１３２は一つの出力端子をさらに有し、その出力端子には遮断回路３６が接続されている。論理和回路１３２は、第３比較器１１４又は第４比較器１２４がハイレベルの信号を出力したときに、出力端子からハイレベルの信号（又はその他の所定の信号）を、第２短絡検知信号ＳＳ２として出力する。論理和回路１３２が出力する第２短絡検知信号ＳＳ２は、遮断回路３６に入力される。遮断回路３６は、第１短絡検知信号ＳＳ１のときと同様に、第２短絡検知信号ＳＳ２を受け取ると、駆動回路１６、２６へフェール信号ＦＳを出力して、駆動回路１６、２６による半導体素子１０、２０の動作を禁止又は制限する。

次に、図７を参照して、短絡検出回路１３０がタイプ２の故障を検出するプロセスの詳細を示す。図７は、タイプ２の故障が発生したときの本変形例の電力変換装置の動作を示すタイムチャートである。このタイムチャートにおいても、下側部分ＳＷ１は、第１スイッチング素子１０に係る挙動を示し、上側部分ＳＷ２は、第２スイッチング素子２０に係る挙動を示す。時刻ｔ０において、第１半導体素子１０は既にターンオンされており、第２半導体素子２０はターンオフされた状態である。

時刻ｔ１では、第２半導体素子２０においてショート故障し、短絡が発生することで、上下アームに短絡電流が急激に流れ始める（タイプ２の故障が発生）。このとき、二つの半導体素子１０、２０に流れる電流Ｉｃ１、Ｉｃ２は、互いに同じ向きで急激に増大する。これにより、第１検出器１２からの第１過渡電圧Ｖｔ１及び第２検出器２２からの第２過渡電圧Ｖｔ２についても、互いに同じ向きで急伸する。前述したように、タイプ２の故障が生じたときには、タイプ１の故障が生じた時よりも、上下アームに流れる短絡電流が急激に上昇する。タイプ１の故障では、スイッチング素子１０、２０のスイッチング動作に伴って短絡電流が上昇するのに対して、タイプ２の故障では、短絡時にそのようなスイッチング動作を伴わないためである。従って、タイプ２の故障が発生すると、二つの過渡電圧Ｖｔ１、Ｖｔ２は、第１閾値Ｖ１よりも大きい第２閾値Ｖ２に達するまで上昇する。

時刻ｔ２では、二つの過渡電圧Ｖｔ１、Ｖｔ２の少なくとも一方が第２閾値Ｖ２に達することで、論理和回路１３２から遮断回路３６へ、第２短絡検知信号ＳＳ２が出力される。第２短絡検知信号ＳＳ２を受け取った遮断回路３６は、フェール信号ＦＳを二つの駆動回路１６、２６へそれぞれ出力する。これにより、時刻ｔ３において、フェール信号ＦＳを受け取った各々の駆動回路１６、２６が、対応する半導体素子１０、２０の動作を禁止又は制限することができる。ここでは、第１駆動回路１６が、第１ＰＷＭ信号ＰＷＭ１にかかわらず、第１半導体素子１０のターンオフを開始する。その後、時刻ｔ４において、第１半導体素子１０のターンオフが完了し、各々の半導体素子１０、２０に流れる電流Ｉｃ１、Ｉｃ２が、完全に遮断される。

以上のように、本変形例の短絡検出回路１３０は、第１過渡電圧Ｖｔ１と第２過渡電圧Ｖｔ２との少なくとも一方が、第１閾値Ｖ１よりも大きい第２閾値Ｖ２を超えたときに、所定の第２短絡信号を出力する。前述したように、タイプ２の故障が生じたときは、タイプ１の故障が生じたときよりも、上下アームに流れる短絡電流が急激に上昇する。その結果、短絡検出回路１３０に入力される第１過渡電圧や第２過渡電圧も顕著に上昇し、その大きさは、通常状態において想定されるスイッチングノイズを十分に上回る。従って、上述した第２閾値Ｖ２は、スイッチングノイズを検知し得ない十分に高いレベルに設定することができ、それによって、特にマスク期間を設けることなく、タイプ２の故障を直ちに検出することができる。また、タイプ２の故障が生じたときは、第２短絡検出信号ＳＳ２が出力される一方で、タイプ１の故障が生じたときは、第１短絡検出信号ＳＳ１のみが出力されるので、例えば遮断回路５は、それら二つの故障を区別して検知することができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０、２０：半導体素子
１２、２２：検出器
１４、２４、１１４、１２４：比較器
１６、２６：駆動回路
３０、１３０：短絡検出回路
３２：論理積回路（ＡＮＤ回路）
３４：フィルタ
３６：遮断回路
４０：電力端子
４２：信号端子群
４４：カプラ
４６：低圧制御部
１３２：論理和回路（ＯＲ回路）
Ｖ１：第１閾値
Ｖ２：第２閾値
Ｖｔ１：第１過渡電圧
Ｖｔ２：第２過渡電圧

Claims (2)

1. 上アームの半導体素子と、
   前記上アームの半導体素子に直列に接続された下アームの半導体素子と、
   前記上アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第１過渡電圧を出力する第１検出器と、
   前記下アームの半導体素子に流れる電流の経路に隣接配置され、当該電流に起因する磁界の変化に応じた第２過渡電圧を出力する第２検出器と、
   前記第１検出器及び前記第２検出部に接続されており、前記第１過渡電圧及び前記第２過渡電圧が互いに同じ向きであって、且つ、それぞれが第１閾値を超える状態が所定時間に亘って継続したときに、所定の短絡検知信号を出力する短絡検出回路と、
   を備える、電力変換装置。
2. 前記短絡検出回路は、前記第１過渡電圧と前記第２過渡電圧との少なくとも一方が、前記第１閾値よりも大きい第２閾値を超えたときに、所定の第２短絡検知信号を出力する、請求項１に記載の電力変換装置。

Images