JP2021048596A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2021048596A JP2021048596A JP2020190597A JP2020190597A JP2021048596A JP 2021048596 A JP2021048596 A JP 2021048596A JP 2020190597 A JP2020190597 A JP 2020190597A JP 2020190597 A JP2020190597 A JP 2020190597A JP 2021048596 A JP2021048596 A JP 2021048596A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- electrode
- antenna coil
- substrate
- antc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Support Of Aerials (AREA)
Abstract
【課題】共振周波数を調整可能なアンテナコイルを備える表示装置を提供する。【解決手段】表示装置は、アレイ基板と、対向基板と、を具備する。前記アレイ基板上に、TFT、画素電極、アンテナコイル、外部接続端子、コンデンサ、を有する。前記アンテナコイルの両端のおのおのは、前記外部接続端子に接続される。前記TFTは、スイッチ用TFTを含み、前記スイッチ用TFTと前記コンデンサとが1組ないし複数組設けられる。前記アンテナコイルには、前記1組ないし複数組の前記スイッチ用TFTと前記コンデンサが接続される。【選択図】図5A
Description
本発明は表示装置に関し、特に、アンテナコイルを備える表示装置に適用可能である。
特開2015−142208号公報(特許文献1)には、「巻回中心部をコイル開口部とするループ状または渦巻き状のコイル導体と、コイル導体に接続されて、コイル導体とともに共振回路を構成するキャパシタと、を有するNFC用アンテナ装置であって、共振回路の共振周波数に関する回路定数は、複数のNFCシステムの規格において通信可能となる、特異値に設定されている。」ことが開示されている。
本発明の目的は、共振周波数を調整可能なアンテナコイルを備える表示装置を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本発明の一態様に係る表示装置は、アレイ基板と、対向基板と、を具備する。前記アレイ基板上に、TFT、画素電極、アンテナコイル、外部接続端子、コンデンサ、を有する。前記アンテナコイルの両端のおのおのは、前記外部接続端子に接続される。
前記TFTは、スイッチ用TFTを含み、前記スイッチ用TFTと前記コンデンサとが1組ないし複数組設けられる。前記アンテナコイルには、前記1組ないし複数組の前記スイッチ用TFTと前記コンデンサが接続される。
前記TFTは、スイッチ用TFTを含み、前記スイッチ用TFTと前記コンデンサとが1組ないし複数組設けられる。前記アンテナコイルには、前記1組ないし複数組の前記スイッチ用TFTと前記コンデンサが接続される。
本発明の他の一態様に係る表示装置は、第1基板の上に、複数の表示素子と、前記複数の表示素子に各々接続された複数の第1トランジスタと、渦巻き状に形成された第1電極と、前記第1電極の第1の端部に接続された第1の端子と、前記第1電極の第2の端部に接続された第2の端子と、前記第1の端部または前記第2の端部に接続され容量値を変更可能に接続された複数の第2トランジスタと複数のコンデンサと、を有する。
本発明の一態様に係る上記表示装置によれば、スイッチ用TFTのオン・オフにより、前記アンテナコイルの共振周波数を調整可能である。
また、本発明の他の一態様に係る上記表示装置によれば、複数の第2トランジスタのオン・オフにより、前記第1電極の共振周波数を調整可能である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
<実施形態>(表示装置の概略構成)
図1は実施形態に係るアンテナコイルを内蔵する表示装置の概略の構成を示す図である。
図1は実施形態に係るアンテナコイルを内蔵する表示装置の概略の構成を示す図である。
表示装置1は、反射型または半透過型の液晶表示装置である。表示装置1は、表示領域とされる画素アレイ部21を備える表示パネル2と、ドライバIC3と、フレキシブルプリント基板(FPC(Flexible printed circuits))50とを備えている。フレキシブルプリント基板50は、ドライバIC3へ外部信号供給するため、およびドライバIC3を駆動する駆動電力を供給するために設けられる。近距離通信(NFC)向けのアンテナコイルANTCが表示装置1に内蔵されているが、図面の簡素化のために、アンテナコイルANTCは図1には記載されない。アンテナコイルANTCについては、後述される図4において、その概略の構成が説明される。
画素アレイ部(表示領域)21は、マトリクス状に配置された複数の表示画素PXを含む。画素アレイ部21は、複数の表示画素PXが配列する行に沿って延びるゲート線(走査線)G(G1、G2…)と、複数の表示画素PXが配列する列に沿って延びるソース線(信号線)S(S1、S2…)と、ゲート線Gとソース線Sが交差する位置近傍に配置された画素スイッチSWとを備える。
画素スイッチSWは薄膜トランジスタ(TFT:Thin Film Transistor)を備えている。画素スイッチSWのゲート電極は対応するゲート線Gと電気的に接続されている。画素スイッチSWのソース電極は対応するソース線Sと電気的に接続されている。画素スイッチSWのドレイン電極は対応する画素電極PEと電気的に接続されている。
また、複数の表示画素PXを駆動する駆動手段として、ゲートドライバGD(左側GD−Lおよび右側GD−R)とソースドライバSDとが設けられている。複数のゲート線GはゲートドライバGDの出力端子と電気的に接続されている。複数のソース線SはソースドライバSDの出力端子と電気的に接続されている。
ゲートドライバGDとソースドライバSDとは、表示部(表示領域)の周囲の領域(額縁)に配置されている。ゲートドライバGDは複数のゲート線Gにオン電圧を順次印加して、選択されたゲート線Gに電気的に接続された画素スイッチSWのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチSWの、ソース電極−ドレイン電極間が導通する。ソースドライバSDは、複数のソース線Sのそれぞれに対応する出力信号(表示データ)を供給する。ソース線Sに供給された信号は、ソース電極−ドレイン電極間が導通した画素スイッチSWを介して対応する画素電極PEに印加される。
ゲートドライバGDとソースドライバSDとは、表示パネル2の外部に配置された表示制御用のドライバIC3により動作を制御される。また、ドライバIC3は、共通電極COMに共通電圧VCOMを供給する。
(表示パネルの断面構成)
図2は、図1の表示装置1における表示パネル2の構成の一例を表す断面図である。図3は、図1の表示装置1における下側基板の構成の一例を表す断面図である。図2及び図3は模式的に表したものであり、実際の寸法、形状と同一とは限らない。
(表示パネルの断面構成)
図2は、図1の表示装置1における表示パネル2の構成の一例を表す断面図である。図3は、図1の表示装置1における下側基板の構成の一例を表す断面図である。図2及び図3は模式的に表したものであり、実際の寸法、形状と同一とは限らない。
図2に示すように、表示パネル2は、下側基板(アレイ基板)10と、上側基板(対向基板)80と、下側基板10及び上側基板80の間に挟まれた液晶層30と、有する。下側基板10は、ゲートドライバGDとソースドライバSD等の表示画素PXを駆動するための駆動回路を備える。
表示装置1は、上側基板80(例えば、偏光板89)の上面が映像表示面となっており、下側基板10の背後には、バックライトなどの光源は配置されていない。つまり、表示装置1は、映像表示面側から入射した光を反射することにより映像を表示する反射型の表示装置である。
(液晶層30)
液晶層30は、例えば、ネマティック(Nematic)液晶を含む。液晶層30は、映像信号に応じた電圧が印加されることにより、液晶層30に入射する光を画素ごとに透過または遮断する変調機能を有する。
(下側基板(アレイ基板)10)
下側基板(アレイ基板)10は、例えば、図2に示すように、TFT(Thin Film Transistor)などが形成された下部基板11と、TFTなどを覆う絶縁層12と、TFTなどと電気的に接続された反射電極層13と、反射電極層13の上面に形成された配向膜14とを有している。なお、反射電極層13が本技術の「画素電極」の一具体例に相当する。
(液晶層30)
液晶層30は、例えば、ネマティック(Nematic)液晶を含む。液晶層30は、映像信号に応じた電圧が印加されることにより、液晶層30に入射する光を画素ごとに透過または遮断する変調機能を有する。
(下側基板(アレイ基板)10)
下側基板(アレイ基板)10は、例えば、図2に示すように、TFT(Thin Film Transistor)などが形成された下部基板11と、TFTなどを覆う絶縁層12と、TFTなどと電気的に接続された反射電極層13と、反射電極層13の上面に形成された配向膜14とを有している。なお、反射電極層13が本技術の「画素電極」の一具体例に相当する。
図3に示すように、下部基板11は、例えば、ガラス基板などからなる透明基板(第1基板)711上に、画素スイッチSWを構成するTFTや容量素子などを含む画素駆動回路72を備えている。透明基板711は、ガラス基板以外の材料で構成されていてもよく、例えば、透光性の樹脂基板や、石英、シリコン基板などで構成されていてもよい。画素駆動回路72は、金、アルミニウム、銅及びこれらの合金等の金属で形成されたゲート電極721と、ソース電極またはドレイン電極として機能する金、アルミニウム、銅及びこれらの合金等の金属で形成された電極層723、724と、TFTや容量素子などを含む半導体層722とを含む。半導体層722は、絶縁膜712に覆われており、ゲート電極721と、電極層723、724と、に接続されている。半導体層722に形成されるTFTが画素スイッチSWの場合、ゲート電極721は画素スイッチSWのゲート電極に対応し、電極層723は画素スイッチSWのソース電極に対応し、電極層724は画素スイッチSWのドレイン電極に対応する。
電極層723、724が有する膜厚の高低差の影響を抑制するため、電極層723、724は、第1の平坦化層74、第2の平坦化層77で覆われる。第1の平坦化層74には、第1のコンタクト部75となるコンタクトホール75Aが開けられている。中継配線層76は、透光性の導電性材料、例えば、ITO(Indium Tin Oxide;酸化インジウムスズ)で構成される。中継配線層76と電極層724とは、第1のコンタクト部75のコンタクトホール75Aで導通するように接続されている。
反射電極層13は、後述される上側基板80側の透明電極層82と共に液晶層30を駆動するものであり、例えば、画素アレイ部(表示領域)21の面内に2次元配置された複数の画素電極PEとなる。反射電極層13(画素電極)及び透明電極層82は、電圧が印加されると、反射電極層13(画素電極)及び透明電極層82間の電位差に応じた電界を、反射電極層13(画素電極)と透明電極層82の間に発生させ、その電界の大きさに応じて液晶層30を駆動する。反射電極層13は、液晶層30を介して入射する環境光を液晶層30側に反射する反射層としての役割を有する。反射電極層13は、可視光を反射する導電性材料、例えば、Agなどの金属材料からなる。反射電極層13の表面は、例えば、鏡面となっている。
図3に示すように、反射電極層13は、第2の平坦化層77上に配置され、第2の平坦化層77には、第2のコンタクト部78となるコンタクトホール78Aが開けられている。中継配線層76と反射電極層13とは、第2のコンタクト部78のコンタクトホール78Aで導通するように接続されている。
図2に示すように、配向膜14は、液晶層30内の液晶分子を所定の方向に配向させるものであり、液晶層30と直接に接している。配向膜14は、例えば、ポリイミドなどの高分子材料からなる。
(上側基板(対向基板)80)
図2に示すように、上側基板80は、配向膜81と、透明電極層82と、カラーフィルタ(CF)層83と、透明基板84とを含み、液晶層30側からこの順に形成される。
(上側基板(対向基板)80)
図2に示すように、上側基板80は、配向膜81と、透明電極層82と、カラーフィルタ(CF)層83と、透明基板84とを含み、液晶層30側からこの順に形成される。
配向膜81は、液晶層30内の液晶分子を所定の方向に配向させるものであり、液晶層30と直接に接している。配向膜81は、例えば、ポリイミドなどの高分子材料からなる。
透明電極層82は、各画素電極PEと対向して配置されており、例えば、画素アレイ部(表示領域)21の面内全体に形成されたシート状の電極である。透明電極層82は、各表示画素PXにおける共通電極COMとしての役割を有する。透明電極層82は、環境光に対して透光性の導電性材料で構成されており、例えば、ITOで構成される。
CF層83は、画素電極PEと対向する領域にカラーフィルタ83Aを有し、画素電極PEと非対向の領域に遮光膜83Bを有している。カラーフィルタ83Aは、液晶層30を通過してきた光を、例えば、赤、緑及び青の三原色にそれぞれ色分離するためのカラーフィルタを、画素に対応させて配列したものである。遮光膜83Bは、例えば、可視光を吸収する機能を有している。遮光膜83Bは、表示画素と表示画素との間に形成されている。透明基板84は、環境光に対して透明な基板、例えば、ガラス基板からなる。
上側基板80は、透明基板84の上面に、例えば、光拡散層85、光拡散層86、1/4λ板87、1/2λ板88及び偏光板89を含み、液晶層30側からこの順に形成される。光拡散層85、光拡散層86、1/4λ板87、1/2λ板88及び偏光板89は、例えば、粘着層や接着層で隣接する他の層と接合されている。
光拡散層85、86は、前方散乱が多く後方散乱が少ない前方散乱層である。光拡散層85、86は、特定方向から入射した光を散乱する異方性散乱層である。光拡散層85、86は、上側基板80との関係で偏光板89側の特定方向から光が入射してきた場合に、その入射光をほとんど散乱せずに透過させ、反射電極層13で反射され戻ってきた光を大きく散乱するようになっている。
1/4λ板87は、例えば、一軸延伸樹脂フィルムである。そのリタデーションは、例えば、0.14μmであり、可視光のうち最も視感度が高い緑色光波長の約1/4に相当する。従って、1/4λ板87は、偏光板89側から入射してきた直線偏光光を円偏光に変換する機能を有している。1/2λ板88は、例えば、一軸延伸樹脂フィルムである。
そのリタデーションは、例えば、0.27μmであり、可視光のうち最も視感度が高い緑色光波長の約1/2に相当する。ここで、1/4λ板87及び1/2λ板88は、これら1/4λ板87及び1/2λ板88全体として、偏光板89側から入射してきた直線偏光光を円偏光に変換する機能を有しており、広範囲の波長に対して(広帯域の)円偏光板として機能する。偏光板89は、所定の直線偏光成分を吸収し、それ以外の偏光成分を透過する機能を有している。従って、偏光板89は、外部から入射してきた外光を直線偏光に変換する機能を有している。
(アンテナコイルANTCの概略構成)
図4は、図1の表示装置におけるアンテナコイルの概略の構成を示す図である。
そのリタデーションは、例えば、0.27μmであり、可視光のうち最も視感度が高い緑色光波長の約1/2に相当する。ここで、1/4λ板87及び1/2λ板88は、これら1/4λ板87及び1/2λ板88全体として、偏光板89側から入射してきた直線偏光光を円偏光に変換する機能を有しており、広範囲の波長に対して(広帯域の)円偏光板として機能する。偏光板89は、所定の直線偏光成分を吸収し、それ以外の偏光成分を透過する機能を有している。従って、偏光板89は、外部から入射してきた外光を直線偏光に変換する機能を有している。
(アンテナコイルANTCの概略構成)
図4は、図1の表示装置におけるアンテナコイルの概略の構成を示す図である。
図4には、表示装置1のアレイ基板11における近距離通信用の1本のアンテナコイル(第1電極)ANTCの配置の概略を示している。近距離通信用の1本のアンテナコイルANTCは、上面視において、表示装置1の表示領域21の内側において、例えば、表示領域21の外周に沿うように、ループ状または渦巻き状のコイル配線CW1、CW2により構成される。この例では、特に制限されないが、3巻でアンテナコイルANTCが構成される。アンテナコイルANTCの両端とされる第1の端部ANTE1と第2の端部ANTE2とは、表示パネル2に設けられた外部接続端子である第1の端子ET1と第2の端子ET2とにそれぞれ接続される。外部接続端子ET1、ET2は、FPC50に設けられた近距離通信用制御IC(NFCIC、制御部)に、金属配線W1、W2を用いて接続される。アンテナコイルANTCの一方の端部(第2の端部)ANTE2には、共振用容量素子であるコンデンサC0の一方の電極が接続される。コンデンサC0の他方の電極は、接地電位GNDに接続される。なお、この例では、アンテナコイルANTCの3巻のすべてを表示領域21の内側に設けた場合を示しているが、これに限定されない。アンテナコイルANTCの一部が、表示領域21の外側の額縁部分に設けられても良い。例えば、アンテナコイルANTCの一番外側に設けられた1巻目の配線部分が表示領域21の外側に設けられても良い。
アンテナコイルANTCを構成するコイル配線CW1、CW2は、図3で説明された反射電極層13の下側(下側基板側)に設けられる配線層、電極層、ゲート電極層などにより構成される。すなわち、アンテナコイル(第1電極)ANTCは、反射電極層13と透明基板(第1基板)711との間に設けられている。コイル配線CW1は、例えば、第1の平坦化層74と第2の平坦化層77との間に設けられる配線層や中継配線層76を利用することが出来る。一方、コイル配線CW2は、コイル配線CW1と交差する必要があるため、例えば、電極層723、724と同層の電極層やゲート電極層を利用することが出来る。コイル配線CW1は、金、アルミニウム、銅及びこれらの合金等の金属、または、ITOで構成できる。コイル配線CW2は、金、アルミニウム、銅及びこれらの合金等の金属、で構成できる。アンテナコイルANTCを構成するコイル配線CW1、CW2の構成については、後述される図12、図13、図16及び図17に、その詳細が説明される。
このような構成により、表示装置1のサイズを大ききすることなく、表示装置1に近距離通信用のアンテナコイルANTCを内蔵させることが出来る。これにより、表示装置1のデザイン性を高くすることが出来る利点がある。
本発明者らは、図4に示されるアンテナコイルの共振周波数f0についてさらに考察し、共振周波数f0を可変にする構成をも検討した。すなわち、図4の構成では、共振周波数f0は固定となってしまうため、コイル配線CW1,CW2や共振用コンデンサC0の製造ばらつきによる共振周波数f0の変化分が問題となる虞がある。また、種々の規格による近距離通信に対応することも必要である。
共振周波数f0の算出式は、アンテナコイルANTCのインダクタンスをL、共振用容量素子(コンデンサ)の容量値をCとした場合、以下である。
f0=1/2π√(LC)
したがって、共振周波数f0を細かく制御する場合には、共振用容量素子の容量値Cを変更する、または、アンテナコイルANTCのインダクタンスLを変更する、またはアンテナコイルANTCのインダクタンスLおよび共振用コンデンサの容量値Cの両方を変更することが必要である。
したがって、共振周波数f0を細かく制御する場合には、共振用容量素子の容量値Cを変更する、または、アンテナコイルANTCのインダクタンスLを変更する、またはアンテナコイルANTCのインダクタンスLおよび共振用コンデンサの容量値Cの両方を変更することが必要である。
図5Aは、図4の変形例の構成を示す図である。なお、図5Aには、図4に示されるアンテナコイルANTCを構成するコイル配線CW1とCW2は区別されて示されていない。以下、図4と異なる部分を説明する。
図5Aには、共振用容量素子の容量値Cを可変とするための構成が示される。第1電極であるアンテナコイルANTCの一端(第2の端部)ANTE2側には、複数組のTFT(T1,T2)とコンデンサ(C1,C2)とが各々直列に接続される。複数組のTFT(T1,T2)とコンデンサ(C1,C2)とは、複数の第2トランジスタと複数のコンデンサとに相当するものである。複数組のTFTとコンデンサは、この例では、TFTから構成された第1スイッチトランジスタ(スイッチ用TFT)T1と第1コンデンサC1との1組目と、TFTから構成された第2スイッチトランジスタ(スイッチ用TFT)T2と第2コンデンサC2との2組目と、である。第1スイッチトランジスタT1のソース・ドレイン経路と第1コンデンサC1とは、アンテナコイルANTCの一端ANTE2側と接地電位GNDとの間に接続される。同様に、第2スイッチトランジスタT2のソース・ドレイン経路と第2コンデンサC2とは、アンテナコイルANTCの一端ANTE2側と接地電位GNDとの間に接続される。いうまでもなく、必要に応じ、さらに、3組目のTFTとコンデンサ、4組目のTFTとコンデンサを設けることが出来る。また、第1コンデンサC1の容量値と第2コンデンサC2の容量値は、同一でもよいし、重みづけされた容量値、例えば、第1コンデンサC1の容量値を基準とした場合、第2コンデンサC2の容量値を、第1コンデンサC1の容量値の2倍と設定するなど、種々変更は可能である。また、微調整用の組および粗調整用の組などを設けることもできる。また、図5Aでは、第1電極であるアンテナコイルANTCの一端(第2の端部)ANTE2側に、複数組のTFT(T1,T2)とコンデンサ(C1,C2)とが各々直列に接続される構成を示したが、複数組のTFT(T1,T2)とコンデンサ(C1,C2)とは、第1電極であるアンテナコイルANTCの他の一端(第1の端部)ANTE1側に接続されても良い。
また、複数組のTFT(T1,T2)とコンデンサ(C1,C2)の内の一組をアンテナコイルANTCの第1の端部ANTE1側に接続し、複数組のTFT(T1,T2)とコンデンサ(C1,C2)の内の他の組をアンテナコイルANTCの第2の端部ANTE2側に接続する構成も可能である。
また、複数組のTFT(T1,T2)とコンデンサ(C1,C2)の内の一組をアンテナコイルANTCの第1の端部ANTE1側に接続し、複数組のTFT(T1,T2)とコンデンサ(C1,C2)の内の他の組をアンテナコイルANTCの第2の端部ANTE2側に接続する構成も可能である。
第1スイッチトランジスタT1のスイッチング動作は、そのゲート電極に供給される制御信号CT1により制御される。同様に、第2スイッチトランジスタT2のスイッチング動作は、そのゲート電極に供給される制御信号CT2により制御される。制御信号CT1およびCT2は、FPC50に設けられた近距離通信用制御IC(NFCIC、制御部)から出力される。アレイ基板11には、さらに、外部接続端子ET3、ET4が設けられる。外部接続端子ET3、ET4は、近距離通信用制御IC(NFCIC)に、金属配線W3、W4を用いて接続され、近距離通信用制御IC(NFCIC)から出力される制御信号CT1,CT2が第1スイッチトランジスタT1、第2スイッチトランジスタT2のそれぞれのゲート電極に供給可能にされる。
第1スイッチトランジスタT1が制御信号CT1によりオンされ、第2スイッチトランジスタT2が制御信号CT2によりオフされると、第1コンデンサC1がアンテナコイルANTCの一端ANTE2側に接続される。逆に、第1スイッチトランジスタT1が制御信号CT1によりオフされ、第2スイッチトランジスタT2が制御信号CT2によりオンされると、第2コンデンサC2がアンテナコイルANTCの一端ANTE2側に接続される。また、第1スイッチトランジスタT1が制御信号CT1によりオンされ、第2スイッチトランジスタT2が制御信号CT2によりオンされると、第1コンデンサC1および第2コンデンサC2の両方がアンテナコイルANTCの一端ANTE2側に接続される。
図5Aの様に共振用容量素子の容量値Cを変更可能とすることで、共振周波数f0の値を調整することが出来る。
なお、第1スイッチトランジスタT1、第1コンデンサC1、第2スイッチトランジスタT2、および第2コンデンサC2は、表示領域21の内側に、設けることもできる。
図5Bは、図5Aの変形例の構成を示す図である。図5Aとの違いは、第1コンデンサC1および第2コンデンサC2がアンテナコイルANTCの一端ANTE2側と接地電位GNDとの間に直列に接続され、第1スイッチトランジスタT1のソース・ドレイン経路と第2スイッチトランジスタT2のソース・ドレイン経路とが一端ANTE2側と接地電位GNDとの間に直列に接続される。また、第1スイッチトランジスタT1と第2スイッチトランジスタT2との共通接続ノードが、第1コンデンサC1と第2コンデンサC2との共通接続ノードに接続される。
第1スイッチトランジスタT1が制御信号CT1によりオンされ、かつ、第2スイッチトランジスタT2が制御信号CT2によりオフされる場合、第2コンデンサC2のみが共振用容量素子とされる。第1スイッチトランジスタT1が制御信号CT1によりオフされ、かつ、第2スイッチトランジスタT2が制御信号CT2によりオンされる場合、第1コンデンサC1のみが共振用容量素子とされる。第1スイッチトランジスタT1が制御信号CT1によりオフされ、かつ、第2スイッチトランジスタT2が制御信号CT2によりオフさせると、第1コンデンサC1および第2コンデンサC2が共振用容量素子とされる。
なお、第1スイッチトランジスタT1と第2スイッチトランジスタT2とが複数の第2トランジスタに相当し、第1コンデンサC1と第2コンデンサC2とが複数のコンデンサに相当する。
なお、第1スイッチトランジスタT1と第2スイッチトランジスタT2とが複数の第2トランジスタに相当し、第1コンデンサC1と第2コンデンサC2とが複数のコンデンサに相当する。
なお、図5Bでは、第1コンデンサC1および第2コンデンサC2を記載してあるが、コンデンサの数は、さらに多くしても良い。また、スイッチトランジスタが並列接続されていないコンデンサを、第1コンデンサC1および第2コンデンサC2と直列に設けても良い。また、第1コンデンサC1、第2コンデンサC2、第1スイッチトランジスタT1、第2スイッチトランジスタT2のような1組の回路構成を、複数組設けても良い。また、アンテナコイルANTCの第1の端部ANTE1側に第1コンデンサC1、第2コンデンサC2、第1スイッチトランジスタT1、第2スイッチトランジスタT2の回路構成を設けても良い。また、アンテナコイルANTCの第1の端部ANTE1側及び第2の端部ANTE2側の両方のそれぞれに、第1コンデンサC1、第2コンデンサC2、第1スイッチトランジスタT1、第2スイッチトランジスタT2の回路構成を各々設けても良い。
図5Bの様に共振用容量素子の容量値Cを変更可能とすることで、共振周波数f0の値を調整することも出来る。
図5Cは、図5Aまた図5Bの構成における共振用容量素子の容量値の調整フローの一例を示す図である。
ステップS1では、近距離通信用制御IC(NFCIC)からの制御信号CT1,CT2により第1スイッチトランジスタT1をオン、第2スイッチトランジスタT2をオフとして、調整時の初期状態が設定される。そして、近距離通信用制御IC(NFCIC)より外部接続端子ET1に、正弦波または矩形波を入力し、ステップS2へ移行する。
ステップS2において、近距離通信用制御IC(NFCIC)より外部接続端子ET2にて共振周波数(fm)を測定する。
ステップS3では、ステップS2での測定により得られた共振周波数(fm)から、狙い(目的)の共振周波数(f0)と差異を計算する。計算の結果、共振周波数(fm)が共振周波数(f0)の許容値より大きい場合、ステップS4へ移行する。共振周波数(fm)が共振周波数(f0)の許容値以内の場合、スッテプS5へ移行する。また、共振周波数(fm)が共振周波数(f0)の許容値より小さい場合、ステップS6へ移行する。
ステップS4では、共振周波数(fm)が共振周波数(f0)の許容値以内となるように、共振用容量素子の容量値(C)を大きくする必要がある。そのため、近距離通信用制御IC(NFCIC)からの制御信号CT1,CT2を制御し、容量値(C)を大きくする様に、第1スイッチトランジスタT1、第2スイッチトランジスタT2のオン及びオフの組み合わせを調整し、調整フローが終了する。
ステップS5では、共振周波数(fm)が共振周波数(f0)の許容値以内であるため、共振用容量素子の容量値(C)の調整は行われず、共振用容量素子の容量値(C)の調整フローが終了する。
ステップS6では、共振周波数(fm)が共振周波数(f0)の許容値以内となるように、共振用容量素子の容量値(C)を小さくする必要がある。そのため、近距離通信用制御IC(NFCIC)からの制御信号CT1,CT2を制御し、容量値(C)を小さくする様に、第1スイッチトランジスタT1、第2スイッチトランジスタT2のオン及びオフの組み合わせを調整し、調整フローが終了する。
このようにして、制御部である近距離通信用制御IC(NFCIC)により、第1端子ET1を所定の周波数で駆動し、第2端子ET2の周波数を測定し、測定された周波数に基づいて複数の第2トランジスタ(T1,T2)の接続状態を切り替えることにより、共振周波数を調整する。
図6は、図4の変形例の他の構成を示す図である。なお、図6には、図4に示されるアンテナコイルANTCを構成するコイル配線CW1とCW2は区別されて示されていない。また、FPC50および近距離通信用制御IC(NFCIC)に関しても、その図示は省略されている。以下、図4と異なる部分を説明する。
図6は、共振用容量素子の容量値Cを変更可能とするための他の構成が示される。アンテナコイルANTCの両端ANTE1、ANTE2に、外部接続端子ET1、ET2とは異なる別の端子、すなわち、共振周波数f0の周波数を測定及び検査するための周波数測定用または周波数検査用の外部端子ETM1,ETM2がそれぞれ接続される。また、共振用容量素子(コンデンサ)として、アンテナコイルANTCの一端ANTE2側に接続されるコンデンサC11,C12,C13,C14などが設けられる。
周波数測定用外部端子ETM1,ETM2は、FPC50および近距離通信用制御IC(NFCIC)を表示装置1へ実装する以前に、例えば、表示装置1の製造工場での検査時に、共振周波数f0を測定及び検査するために設けられている。検査時には、検査装置100の第1および第2検査用針(ピン)が外部端子ETM1,ETM2のそれぞれに接続される。そして、検査装置100により、共振周波数f0の測定が実施される。検査装置100による共振周波数f0の測定の結果、目的とする共振周波数f0と測定された共振周波数fmとの差分に基づいて、この例では、コンデンサC13とアンテナコイルANTCの一端ANTE2側との配線を、レーザーなどを利用して遮断または切断することにより(図では、×印で示される)、共振用容量素子(コンデンサ)の容量値を調整する。あるいは、アンテナコイルANTCの一端ANTE2側と接続されていないコンデンサC14において、アンテナコイルANTCの一端ANTE2側との接続配線を、レーザーおよび化学気相成長(CVD:chemical vapor deposition)、あるいは、集束イオンビーム(FIB:Focused Ion Beam)を用いて形成することで、共振用容量素子(コンデンサ)の容量値を調整する。
このように共振用容量素子の容量値Cを調整ないし変更することで、FPC50および近距離通信用制御IC(NFCIC)を表示装置1へ実装する以前に、例えば、表示装置1の製造工場での検査時に、アンテナコイルANTCのコイル配線や共振用コンデンサの製造ばらつきによる共振周波数f0の変化分を調整することが出来る。
なお、図6の構成(C11,C12,C13,C14)に、図5Aまたは図5Bの構成(T1,C1,T2,C2,CT1,CT2)を組わせることも可能である。
図7は、図6の共振用容量素子の容量値の調整フローの一例を示す図である。図7に示される調整フローは、表示装置1の製造工場において、表示装置1の検査時に実施される。
ステップS10では、周波数測定用外部端子ETM1,ETM2のそれぞれに検査装置100に設けられた第1および第2検査用針(ピン)を接触させ、検査時点でのアンテナコイルANTCの共振周波数(fm)を測定する。具体的には、検査装置100の第1検査用針(ピン)から検査用外部端子ETM1に正弦波または矩形波等の波形を入力する。
ステップS11において、スッテプS10の状態で、検査用外部端子ETM2に、検査装置100の第2検査用針(ピン)を接触させ、共振周波数(fm)を測定する。
ステップS12では、ステップS11での測定により得られた共振周波数(fm)から、狙い(目的)の共振周波数(f0)と差異を計算する。計算の結果、共振周波数(fm)が共振周波数(f0)の許容値より大きい場合、ステップS13へ移行する。共振周波数(fm)が共振周波数(f0)の許容値以内の場合、スッテプS14へ移行する。また、共振周波数(fm)が共振周波数(f0)の許容値より小さい場合、ステップS15へ移行する。
ステップS13では、共振用容量素子の容量値(C)を大きくする必要があるため、例えば、図6の容量素子C14の未接続の部分に、FIBを利用して配線を形成し、容量素子C14をアンテナコイルANTCの一端ANTE2側に接続する。これにより、共振用容量素子の容量値(C)を大きくする。接続する容量素子の数は、共振周波数(fm)と共振周波数(f0)と差異に依存して決定される。そして、共振用容量素子の容量値の調整フローが終了する。
ステップS14では、共振周波数(fm)が共振周波数(f0)と一致しているので、共振用容量素子の容量値(C)の調整は行われず、共振用容量素子の容量値(C)の調整フローが終了する。
ステップS15では、共振用容量素子の容量値(C)を小さくする必要があるため、例えば、図6の容量素子C13の配線をレーザーなどにより切断し、共振用容量素子の容量値(C)を小さくする。切断する容量素子の数は、共振周波数(fm)と共振周波数(f0)と差異に依存して決定される。そして、共振用容量素子の容量値の調整フローが終了する。
このようにして、制御部である近距離通信用制御IC(NFCIC)により、第1の検査用外部端子ETM1を所定の周波数で駆動し、第2の検査用外部端子ETM2の周波数を測定し、測定された周波数に基づいて複数の第2トランジスタ(T1,T2)の接続状態を切り替えることにより、共振周波数を調整する。
図8は、図4の変形例のさらに他の構成を示す図である。図8は、アンテナコイルANTCのインダクタンスLを変更し、共振周波数f0を調整する構成である。アンテナコイルANTCのインダクタンスLは面積や巻き数によって変化する。図8の例は、巻き数を変更する構成例である。なお、図8には、図4に示されるアンテナコイルANTCを構成するコイル配線CW1とCW2は区別されて示されていない。以下、図4と異なる部分を説明する。
TFTから構成された第3スイッチトランジスタ(スイッチ用TFT)T3のソース・ドレイン経路がアンテナコイルANTCを構成するループ内に接続される。すなわち、第3スイッチトランジスタT3のソース・ドレインはアンテナコイルANTCの1巻目ループの終端部の配線1REとアンテナコイルANTCの2巻目ループの始端部の配線2RSとの間に接続される。また、TFTから構成された第5スイッチトランジスタ(スイッチ用TFT)T5のソース・ドレイン経路がアンテナコイルANTCを構成するループ内に接続される。すなわち、第5スイッチトランジスタT5のソース・ドレインはアンテナコイルANTCの2巻目ループの終端部の配線2REとアンテナコイルANTCの3巻目ループの始端部の配線3RSとの間に接続される。第3スイッチトランジスタT3および第5スイッチトランジスタT5のそれぞれのスイッチング動作は、各々のゲート電極に供給される制御信号CT3,CT5により制御される。
TFTから構成された第4スイッチトランジスタ(スイッチ用TFT)T4のソース・ドレイン経路は、1巻目ループ内の終端部の配線1REとアンテナコイルANTCの一端ANTE2側との間に接続される。TFTから構成された第6スイッチトランジスタ(スイッチ用TFT)T6のソース・ドレイン経路は、2巻目ループ内の終端部の配線2REとアンテナコイルANTCの一端ANTE2側との間に接続される。第4スイッチトランジスタT4および第6スイッチトランジスタT6のそれぞれのスイッチング動作は、各々のゲート電極に供給される制御信号CT4,CT6により制御される。
アンテナコイルANTCを構成するループの1巻目のループのみ利用する場合、制御信号CT3により第3スイッチトランジスタT3をオフさせ、制御信号CT4により第4スイッチトランジスタT4をオンさせ、制御信号CT5、CT6により第5および第6スイッチトランジスタT5、T6をオフさせる。アンテナコイルANTCを構成するループの1巻目および2巻目のループを利用する場合、制御信号CT3により第3スイッチトランジスタT3をオンさせ、制御信号CT4、CT5により第4および第5スイッチトランジスタT4、T5をオフさせ、制御信号CT6により第6スイッチトランジスタT6をオンさせる。アンテナコイルANTCを構成するループのすべてを利用する場合、制御信号CT3、CT5により第3および第5スイッチトランジスタT3、T5をオンさせ、制御信号CT4、CT6により第4および第6スイッチトランジスタT4、T6をオフさせる。
これらの制御信号CT3、CT4、CT5、CT6は、FPC50に設けられた近距離通信用制御IC(NFCIC)から、金属配線W5、W6、W7,W8を用いて、第3、第4、第5及び第6スイッチトランジスタT3,T4,T5,T6のおのおののゲート電極へ供給される。これにより、第3、第4、第5及び第6スイッチトランジスタT3,T4,T5,T6のオン及びオフの組み合わせ状態が、近距離通信用制御IC(NFCIC)により制御される。
このような構成により、アンテナコイルANTCのインダクタンスLを変更し、共振周波数f0を調整することが可能である。
なお、近距離通信用制御IC(NFCIC)はアンテナコイルANTCを所定の巻き数(例えば、第3スイッチトランジスタT3をオン、第4スイッチトランジスタT4をオフ、第5スイッチトランジスタT5をオフ、第6スイッチトランジスタT6をオン)にし、アンテナコイルANTCの第1の端部ANTE1に矩形波または正弦波を入力し、アンテナコイルANTCの第2の端部ANTE2の共振周波数を測定し、測定された共振周波数が許容値以内のときはそのままとし、許容値より大きいときは巻き数を増やすように各々のスイッチトランジスタT3,T4,T5,T6のオン及びオフの組み合わせ状態を制御し、許容値よりも小さいときは巻き数を減らすように各々のスイッチトランジスタT3,T4,T5,T6のオン及びオフの組み合わせ状態を制御するように構成されてもよい。
また、近距離通信用制御IC(NFCIC)は通信を行う機器の共振周波数に応じて所定の共振周波数になるようにスイッチトランジスタT3,T4,T5,T6のゲート電極(ゲート端子)の論理値を予めレジスタ設定等により設定できるように構成してもよい。
また、近距離通信用制御IC(NFCIC)は内蔵されている表示装置の材質や厚さ等に応じて所定の共振周波数になるようにスイッチトランジスタT3,T4,T5,T6のゲート電極(ゲート端子)の論理値を予めレジスタ設定等により設定できるように構成してもよい。
また、近距離通信用制御IC(NFCIC)は通信を行う機器の共振周波数に応じて所定の共振周波数になるようにスイッチトランジスタT3,T4,T5,T6のゲート電極(ゲート端子)の論理値を予めレジスタ設定等により設定できるように構成してもよい。
また、近距離通信用制御IC(NFCIC)は内蔵されている表示装置の材質や厚さ等に応じて所定の共振周波数になるようにスイッチトランジスタT3,T4,T5,T6のゲート電極(ゲート端子)の論理値を予めレジスタ設定等により設定できるように構成してもよい。
なお、第4および第6スイッチトランジスタT4、T6は、表示領域21の内部に設けても良い。この場合、表示領域21の外側の額縁領域をより小さくできるため、表示装置1のデザイン性を向上させることが出来る。また、図8の構成例では、巻き数ごとに変更する構成を示したが、それに限定されるものではなく、アンテナコイルANTCの各辺単位でスイッチ用のTFTをループ内に挿入することで、より細かくアンテナコイルANTCのインダクタンスLの調整および変更の制御が可能にできる。
図9は、図5Aおよび図8を組み合わせた構成を示す図である。図9の構成および動作は、図5Aおよび図8の説明から容易であるので説明されないが、図9の構成により、アンテナコイルANTCのインダクタンス(L)の可変、および、共振用容量素子の容量値(C)の可変の両方を可能にすることが出来る。なお、図6の構成を、図9の構成に組わせることもできる。
図10は、表示画素、アンテナコイル、およびスイッチトランジスタのレイアウト配置の構成の一例を説明するための図である。図10には、図8で示されるアンテナコイルANTCの1巻目ループの終端部の配線1REと、アンテナコイルANTCの2巻目ループの始端部の配線2RS、第3スイッチトランジスタT3および第4スイッチトランジスタT4と表示画素PXとのレイアウト配置の一例を示している。図11は、図10における反射電極層13のレイアウト配置の構成の一例を説明するための図である。なお、図10および図11において、ソース線S4−S6、およびゲート線Gm−4に関しては、それに接続される表示画素PXに関しては、図面を簡素化するために、記載が省略されている。また、ソース線S4−S7の間隔は、縮尺して描かれている。外部接続端子ET1に接続されるアンテナコイルは1巻目のコイル配線を代表として例示的に描かれている。図10および図11の構成は、2巻目ループの終端部の配線2REと、アンテナコイルANTCの2巻目ループの始端部の配線3RS、第5スイッチトランジスタT5および第6スイッチトランジスタT6の構成としても、適用できる。
図10に示されるように、複数の表示画素(表示素子)PXが行列状に配置されており、ソース線S7−S11およびゲート線Gm−3、Gm−3、Gm−2、Gm−1、Gmに各表示画素PXの画素スイッチSWが接続されている。画素スイッチSWの接続の説明は、図1の説明と同じである。第1電極とされるアンテナコイルANTCは、この例では、4本の配線により構成される。すなわち、アンテナコイルANTCの1巻目ループの終端部の配線1REは、4本の配線1RE−1、1RE−2、1RE−3、1RE−4により構成される。アンテナコイルANTCの2巻目ループの始端部の配線2RSは、4本の配線2RS−1、2RS−2、2RS−3、2RS−4により構成される。4本の始端部の配線2RS−1、2RS−2、2RS−3、2RS−4は、配線2RS−5により相互に接続される。
第3スイッチトランジスタT3は、4つの第3スイッチトランジスタT3−1,T3−2,T3−3,T3−4により構成されている。第3スイッチトランジスタT3−1のソース、ドレインは、配線1RE−1と配線2RS−1との間に結合される。第3スイッチトランジスタT3−2のソース、ドレインは、配線1RE−2と配線2RS−2との間に結合される。第3スイッチトランジスタT3−3のソース、ドレインは、配線1RE−3と配線2RS−3との間に結合される。第3スイッチトランジスタT3−4のソース、ドレインは、配線1RE−4と配線2RS−4との間に結合される。4つの第3スイッチトランジスタT3−1,T3−2,T3−3,T3−4のゲート電極は、共通に接続され、制御信号CT3をバッファ回路BF1から入力される。
第4スイッチトランジスタT4は、4つの第4スイッチトランジスタT4−1,T4−2,T4−3,T4−4により構成されている。第4スイッチトランジスタT4−1のソース、ドレインは、配線1RE−1と外部接続端子ET2との間に接続される。第4スイッチトランジスタT4−2のソース、ドレインは、配線1RE−2と配線1RE−1との間に接続される。第4スイッチトランジスタT4−3のソース、ドレインは、配線1RE−3と配線1RE−2との間に接続される。第4スイッチトランジスタT4−4のソース、ドレインは、配線1RE−4と配線1RE−3との間に接続される。4つの第4スイッチトランジスタT4−1,T4−2,T4−3,T4−4のゲート電極は、共通に接続され、制御信号CT4をバッファ回路BF2から入力される。
バッファ回路BF1およびBF2は、近距離通信用制御IC(NFCIC)から出力される制御信号CT3,CT4が、第3スイッチトランジスタ(T3−1,T3−2,T3−3,T3−4)及び第4スイッチトランジスタ(T4−1,T4−2,T4−3,T4−4)のゲート電極を十分に駆動できるように設けられる。
なお、近距離通信用制御IC(NFCIC)から出力される制御信号CT3,CT4が、第3スイッチトランジスタ、第4スイッチトランジスタのゲート電極を駆動するのに、十分な駆動電力を有する場合、バッファ回路BF1およびBF2は、削除されてもかまわない。
図11に示されるように、反射電極層13は、各表示画素PXを覆うように設けられる。反射電極層13は、また、アンテナコイルANTCの配線1RE−1、・・、1RE−4、2RS−1、・・、2RS−4、第3スイッチトランジスタT3−1,・・,T3−4、第4スイッチトランジスタT4−1,・・,T4−4、制御信号CT3およびCT4の供給配線(各共通接続されたゲート電極の配線)のほとんどを覆っている。つまり、反射電極層13の下側に、アンテナコイルANTCの配線1RE−1、・・、1RE−4、2RS−1、・・、2RS−4、第3スイッチトランジスタT3−1,・・,T3−4、第4スイッチトランジスタT4−1,・・,T4−4、制御信号CT3およびCT4の供給配線(各共通接続されたゲート電極の配線)の大部分が形成されている。第3スイッチトランジスタT3−1,・・,T3−4、第4スイッチトランジスタT4−1,・・,T4−4は、画素電極PEである反射電極層13とオーバーラップしている。なお、前述の様に、ソース線S4−S6の間隔は、縮尺して描かれているので、ソース線S4−S6に接続された各表示画素PXを覆う反射電極層13も、縮尺して描かれている。
このように、反射電極層13の下側に、アンテナコイル及びその共振周波数を可変とするための構成を形成することが出来る。そのため、表示装置1のサイズを大ききすることなく、表示装置1に近距離通信用のアンテナコイルANTCを内蔵させることが出来る。
これにより、表示装置1のデザイン性を高くすることが出来る利点がある。
これにより、表示装置1のデザイン性を高くすることが出来る利点がある。
なお、図10および図11において、バッファ回路BF1およびBF2は反射電極層13に覆われない部分に描かれているが、バッファ回路BF1およびBF2もまた、反射電極層13の下側、つまり、反射電極層13に覆われる領域に形成することも可能である。
図12は、第3スイッチングトランジスタ(T3)の構成の一例を表す断面図である。
図13は、第4スイッチングトランジスタ(T4)の構成の一例を表す断面図である。図14は、バッファ回路(BF1、BF2)に用いられるトランジスタの構成の一例を表す断面図である。図15は、バッファ回路の構成の一例を示す図である。なお、図3の断面図では、半導体層722がTFTのゲート電極721の上側に形成されている構成の一例を示した。図12-図14の断面図では、TFTのゲート電極721が半導体層722の上に形成される構成の一例を示している。
図13は、第4スイッチングトランジスタ(T4)の構成の一例を表す断面図である。図14は、バッファ回路(BF1、BF2)に用いられるトランジスタの構成の一例を表す断面図である。図15は、バッファ回路の構成の一例を示す図である。なお、図3の断面図では、半導体層722がTFTのゲート電極721の上側に形成されている構成の一例を示した。図12-図14の断面図では、TFTのゲート電極721が半導体層722の上に形成される構成の一例を示している。
図12に示されるように、巻き数up方向側のスイッチTFTの1つである第3スイッチングトランジスタ(T3)は、アレイ基板11上に形成されており、透明基板(第1基板)711上に形成された多結晶シリコン(P−Si)などの半導体層722と、半導体層722を覆うゲート絶縁膜713と、ゲート絶縁膜713上に形成されたゲート電極721と、ゲート電極721を覆うシリコンナイトライドSiN等の絶縁膜712と、及び、半導体層722に接続されるソース電極またはドレイン電極とされる電極層723、724と、により構成される。電極層723、724の上には第1平坦化層74が形成される。電極層723、724には、アンテナコイルANTCの1巻目ループの終端部の配線1REとされるアンテナ金属配線716(1RE)及びアンテナコイルANTCの2巻目ループの始端部の配線1RSとされるアンテナ金属配線716(2RS)がそれぞれ接続され、その上に、第2平坦化層77が形成される。第2平坦化層77の上には、反射電極層13(PE)が形成される。アンテナ金属配線716(1RE)及びアンテナ金属配線716(2RS)は、金、アルミニウム、銅及びこれらの合金等の金属、または、ITOで構成できる。図12では、第3スイッチングトランジスタ(T3)の断面図の構成の一例を記載したが、この構成は、巻き数up方向側のスイッチTFTの他の1つである第5スイッチングトランジスタ(T5)の構成にも適用できる。スイッチTFT(T3)は、アンテナコイルANTCの1巻目ループの終端部の配線1RE及びアンテナコイルANTCの2巻目ループの始端部の配線1RSと、部分的にオーバーラップないし重畳する構造である。また、スイッチTFT(T5)も、同様に、アンテナコイルANTCの2巻目ループの終端部の配線2RE及びアンテナコイルANTCの3巻目ループの始端部の配線3RSと、部分的にオーバーラップないし重畳する構造である。
図13に示されるように、外部接続端子ET2方向側のスイッチTFTの1つである第4スイッチングトランジスタ(T4)は、アレイ基板11上に形成されており、透明基板(第1基板)711上に形成された多結晶シリコン(P−Si)などの半導体層722と、半導体層722を覆うゲート絶縁膜713と、ゲート絶縁膜713上に形成されたゲート電極721と、ゲート電極721を覆うシリコンナイトライドSiN等の絶縁膜712と、及び、半導体層722に接続されるソース電極またはドレイン電極とされる電極層723、724と、により構成される。電極層723、724の上には第1平坦化層74が形成される。電極層724には、アンテナコイルANTCの1巻目ループの終端部の配線1REとされるアンテナ金属配線716(1RE)が接続され、その上に、第2平坦化層77が形成される。第2平坦化層77の上には、反射電極層13(PE)が形成される。
電極層723は、他のゲート電極層721(2)及び他の電極層723(2)に接続されて、他の電極層723(3)の下を迂回して、外部接続端子ET2への配線接続が構成される。図13では、第4スイッチングトランジスタ(T4)の断面図の構成の一例を記載したが、この構成は、外部接続端子ET2方向側のスイッチTFTの他の1つである第6スイッチングトランジスタ(T6)の構成にも適用できる。スイッチTFT(T4,T6)は、アンテナコイルANTCの1巻目ループの終端部の配線1RE、アンテナコイルANTCの2巻目ループの終端部の配線2REと部分的にオーバーラップないし重畳する構造である。
電極層723は、他のゲート電極層721(2)及び他の電極層723(2)に接続されて、他の電極層723(3)の下を迂回して、外部接続端子ET2への配線接続が構成される。図13では、第4スイッチングトランジスタ(T4)の断面図の構成の一例を記載したが、この構成は、外部接続端子ET2方向側のスイッチTFTの他の1つである第6スイッチングトランジスタ(T6)の構成にも適用できる。スイッチTFT(T4,T6)は、アンテナコイルANTCの1巻目ループの終端部の配線1RE、アンテナコイルANTCの2巻目ループの終端部の配線2REと部分的にオーバーラップないし重畳する構造である。
また、図10、図11、図12および図13から理解されるように、画素電極である反射電極層(PE)13と透明基板(第1基板)711の間に、アンテナコイル(第1電極)ANTCの少なくとも一部がオーバーラップないし重畳するように配置されている。
図14に示されるように、バッファ回路(BF1、BF2)に用いられるバッファ用TFTは、アレイ基板11上に形成されており、透明基板711上に形成された多結晶シリコン(P−Si)などの半導体層722と、半導体層722を覆うゲート絶縁膜713と、ゲート絶縁膜713上に形成されたゲート電極721と、ゲート電極721を覆うシリコンナイトライドSiN等の絶縁膜712と、及び、半導体層722に接続されるソース電極またはドレイン電極とされる電極層723、724と、により構成される。電極層723、724の上には第1平坦化層74が形成される。第1平坦化層74の上に、第2平坦化層77が形成される。第2平坦化層77の上には、反射電極層13(PE)が形成される。なお、図14のTFTは、図示されるように、バッファ回路(BF1、BF2)を、反射電極層13(PE)が形成される領域の下側に設けた場合の断面図の一例である。
したがって、バッファ用TFTは、画素電極PEである反射電極層13とオーバーラップしている。
したがって、バッファ用TFTは、画素電極PEである反射電極層13とオーバーラップしている。
図15は、バッファ回路BF1(またはBF2)の構成の一例を示す。バッファ回路BF1(またはBF2)は、第1インバータ回路INV1と第2インバータINV2とを含む。第1インバータ回路INV1は、第1電源電位Vddと第1電源電位Vddと異なる第2電源電位Vssとの間に、そのソース・ドレイン経路が結合されたバッファ用P型TFT(PTFT1)およびバッファ用型TFT(NTFT1)を含む。バッファ用P型TFT(PTFT1)およびバッファ用N型TFT(NTFT1)の各ゲートは共通接続されて、第1インバータ回路INV1の入力端子とされ、バッファ用P型TFT(PTFT1)およびバッファ用N型TFT(NTFT1)の各ドレインは共通接続されて、第1インバータ回路INV1の出力端子とされる。
同様に、第2インバータ回路INV1は、第1電源電位Vddと第2電源電位Vssとの間に、そのソース・ドレイン経路が結合されたバッファ用P型TFT(PTFT2)およびバッファ用N型TFT(NTFT2)を含む。バッファ用P型TFT(PTFT2)およびバッファ用N型TFT(NTFT2)の各ゲートは共通接続されて、第2インバータ回路INV2の入力端子とされるとともに、第1インバータ回路INV1の出力端子に結合される。また、バッファ用P型TFT(PTFT1)およびバッファ用N型TFT(NTFT1)の各ドレインは共通接続されて、第2インバータ回路INV2の出力端子とされる。
したがって、図14に示されるバッファ用TFTにおいて、2個のバッファ用P型TFTと2個のバッファ用N型TFTとを設けることにより、図15に示されるバッファ回路BF1(またはBF2)を構成することが出来る。
図16は、図10の表示装置の表示パネルにおける表示領域部分の構成の概略を表す断面図である。図16に示すように、表示装置1において、表示パネル2の表示領域21は、下側基板(アレイ基板)10と、上側基板(対向基板)80と、下側基板10及び上側基板80の間に挟まれた液晶層30と、有する。
上側基板(対向基板)80は、この例では、透明基板84とその下に形成される透明電極層82とが示される。透明電極層82は、共通電極COM電極である。図2に記載されるカラーフィルタCFや配光膜などの記載は、省略されている。
下側基板(アレイ基板)10は、この例では、透明基板(第1基板)711上に形成された多結晶シリコン(P−Si)などの半導体層722と、半導体層722を覆うゲート絶縁膜713、ゲート絶縁膜713上に形成されたゲート電極721、ゲート電極721を覆うシリコンナイトライドSiN等の絶縁膜712、及び、半導体層722に接続されるソース電極またはドレイン電極とされる電極層723、724を含む。すなわち、透明基板(第1基板)711には、複数の表示素子と、この複数の表示素子に各々接続された複数の第1トランジスタとを含む構成とされている。電極層723、724の上には第1平坦化層74が形成される。第1平坦化層74上には、例えば、ITOから構成される中継配線層76、アンテナコイルANTCの1巻目ループの終端部の配線1REとされるアンテナ金属配線716(1RE)及びアンテナコイルANTCの2巻目ループの始端部の配線1RSとされるアンテナ金属配線716(2RS)が形成される。その上に、第2平坦化層77が形成される。第2平坦化層77の上には、中継配線層76に接続される反射電極層13(PE)が形成される。図2に記載される光拡散層85、光拡散層86、1/4λ板87、1/2λ板88及び偏光板89などの記載は、省略されている。
図17は、図10のアンテナ配線とスイッチTFT(T4)と外部接続端子との構成の概略を表す断面図である。図17に示されるように、スイッチTFT(T4)は、透明基板711上に形成された多結晶シリコン(P−Si)などの半導体層722と、半導体層722を覆うゲート絶縁膜713と、ゲート絶縁膜713上に形成されたゲート電極721と、ゲート電極721を覆うシリコンナイトライドSiN等の絶縁膜712と、及び、半導体層722に接続されるソース電極またはドレイン電極とされる電極層723、724と、を含む。電極層723、724の上には第1平坦化層74が形成される。第1平坦化層74上には、例えば、アンテナコイルANTCの1巻目ループの終端部の配線1REとされるアンテナ金属配線716(1RE)が形成され、第1平坦化層74とアンテナ金属配線716(1RE)の上には、第2平坦化層77が形成される。電極層723はアンテナコイルANTCの1巻目ループの終端部の配線1REとされるアンテナ金属配線716(1RE)に接続される。電極層724は、ゲート電極721(2)を介して、外部接続端子ET2とされる電極層724(2)に接続される。なお、外部接続端子ET2の部分には、第1平坦化層74及び第2平坦化層77は設けられておらず、外部接続端子ET2が露出するような構成とされており、図4に示すように、外部接続端子ET2は近距離通信用制御IC(NFCIC)に金属配線W2を介して接続可能に構成される。
図18は、実施形態に係るアンテナコイルを備える表示装置を含む近距離通信システムの概要を説明するための図である。図4で説明された様に、外部接続端子ET1、ET2には、FPC50に設けられた近距離通信用制御IC(NFCIC)に、金属配線W1、W2などを用いて接続される。
近距離通信システム100は、アンテナコイルANTCを備える表示装置1とリーダ/ライタ200とを含む。アンテナコイルANTCを備える表示装置1は、例えば、携帯機器に内蔵されている。近距離通信システム100において、リーダ/ライタ200が電磁波を発生することにより、いわゆるRFフィールド(磁界)を形成する。そして、リーダ/ライタ200に、アンテナコイルANTCを備える表示装置1が近づくと、表示装置1は電磁誘導によって電源の供給を受けるとともに、リーダ/ライタ200との間で、種々の情報(周波数情報や表示画像データ等)を含むデータの伝送を行う。この例では、近距離通信用制御IC(NFCIC)は、リーダ/ライタ200からの周波数情報を含むデータを受け取る。近距離通信用制御IC(NFCIC)は、共振周波数を調整する動作(キャリブレーション動作)を行う場合、リーダ/ライタ200から周波数情報を受け取り、その周波数情報に基づいて制御信号(CT1−CT6等)を生成し、共振周波数制御回路300の形成された表示装置1の表示パネル2へ印加する。共振周波数制御回路300は、図5Aまたは図5BのTFT(T1,T2)及び容量素子(C1,C2)、図8のTFT(T3−T6)及び容量素子C0、図9のTFT(T1−T6)及び容量素子(C1,C2)等、共振周波数を調整するための回路を示している。前述の様に、バッファ回路BF(BF1およびBF2)は、近距離通信用制御IC(NFCIC)から出力される制御信号(CT1−CT6)の出力信号がTFT(スイッチトランジスタT1−T6)のゲート電極を十分に駆動できるように設けられる。
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
1:表示装置、2:表示パネル、S:ソース線、G:ゲート線、COM:共通電極、PE:画素電極、10:下側基板(アレイ基板)、11:下部基板、711:透明基板(第1基板)、13:反射電極層(PE)、21:画素アレイ部(表示領域)、30:液晶層、80:上側基板(対向基板)、82:共通電極(COM)、ANTC:アンテナコイル(第1電極)、ET1,ET2:外部接続端子、ETM1,ETM2:周波数測定用外部端子、NFCIC:近距離通信制御IC、T1、T2、T3、T4、T5、T6:スイッチトランジスタ(スイッチ用TFT)、C0、C1、C2、C11,C12、C13、C14:容量素子(コンデンサ)、CT1、CT2、CT3、CT4、CT5、CT6:制御信号、BF,BF1,BF2:バッファ回路、PTFT1,PTFT2:バッファ用P型TFT、NTFT1、NTFT2:バッファ用N型TFT
Claims (17)
- 第1基板と、
前記第1基板の上に配置された複数の画素電極と、
前記複数の画素電極と前記第1基板との間に設けられ、前記複数の画素電極と前記第1基板の少なくとも一部が少なくとも一部に重畳するように配置されたコイルと、
前記コイルの第1の端部に接続された第1の端子と、
前記コイルの第2の端部に接続された第2の端子と、を含む、
表示装置。 - 請求項1において、
前記コイルの前記第1の端部または前記第2の端部に接続された複数のトランジスタと複数のコンデンサと、をさらに含む、表示装置。 - 請求項2において、
前記表示装置は制御部を有し、
前記制御部は前記第1の端子を所定の周波数で駆動し、前記第2の端子の周波数を測定し、測定された周波数に基づいて前記複数のトランジスタの接続状態を切り替え可能に構成された、表示装置。 - 請求項1において、
前記コイルの前記第1の端部または前記第2の端部に接続された複数のトランジスタと複数のコンデンサと、をさらに含み、
前記第1の端部または前記第2の端部に接続され前記複数のコンデンサは容量値を変更可能にされる、表示装置。 - 請求項4において、
前記表示装置は制御部を有し、
前記制御部は前記第1の端子を所定の周波数で駆動し、前記第2の端子の周波数を測定し、測定された周波数に基づいて前記複数のトランジスタの接続状態を切り替え可能に構成された、表示装置。 - 請求項1において、
複数のトランジスタを含み、
前記複数のトランジスタの各々は、対応する画素電極と前記第1基板との間に配置される、表示装置。 - 第1基板と、
前記第1基板の上に配置された複数の画素電極と、
前記複数の画素電極と前記第1基板との間に設けられ、前記複数の画素電極と前記第1基板の少なくとも一部が少なくとも一部に重畳するように配置された渦巻き状の第1電極と、
前記第1電極の第1の端部に接続された第1の端子と、
前記第1電極の第2の端部に接続された第2の端子と、を含む、
表示装置。 - 請求項7において、
前記第1電極の前記第1の端部または前記第2の端部に接続された複数のトランジスタと複数のコンデンサと、をさらに含む、表示装置。 - 請求項8において、
前記表示装置は制御部を有し、
前記制御部は前記第1の端子を所定の周波数で駆動し、前記第2の端子の周波数を測定し、測定された周波数に基づいて前記複数のトランジスタの接続状態を切り替え可能に構成された、表示装置。 - 請求項7において、
前記第1電極の前記第1の端部または前記第2の端部に接続された複数のトランジスタと複数のコンデンサと、をさらに含み、
前記第1の端部または前記第2の端部に接続され前記複数のコンデンサは容量値を変更可能にされる、表示装置。 - 請求項10において、
前記表示装置は制御部を有し、
前記制御部は前記第1の端子を所定の周波数で駆動し、前記第2の端子の周波数を測定し、測定された周波数に基づいて前記複数のトランジスタの接続状態を切り替え可能に構成された、表示装置。 - 請求項7において、
複数のトランジスタを含み、
前記複数のトランジスタの各々は、対応する画素電極と前記第1基板との間に配置される、表示装置。 - 第1基板と、
前記第1基板の上に配置された複数の画素電極と、
前記複数の画素電極と前記第1基板との間に配置された渦巻き状の第1電極と、を含み、
少なくとも前記第1電極の第1部分は、前記複数の画素電極と前記第1基板の少なくとも一部とオーバーラップする、
表示装置。 - 請求項13において、
少なくとも前記第1電極の第2部分は、前記複数の画素電極の少なくとも一部とオーバーラップする、表示装置。 - 請求項14において、
複数のスイッチを含み、
前記第1電極は、複数の配線に分割され、
前記複数の配線の各々は、渦巻き状の前記第1電極の巻き数を変更可能に、前記複数のスイッチの各々によって互いに接続されている、表示装置。 - 請求項15において、
前記複数のスイッチは、複数のトランジスタで構成され、前記複数の画素電極と前記第1基板との間に配置される、表示装置。 - 請求項13おいて、
前記複数の画素電極は、反射材料を含む、表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020190597A JP2021048596A (ja) | 2020-11-17 | 2020-11-17 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020190597A JP2021048596A (ja) | 2020-11-17 | 2020-11-17 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017017610A Division JP6797042B2 (ja) | 2017-02-02 | 2017-02-02 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021048596A true JP2021048596A (ja) | 2021-03-25 |
Family
ID=74876713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020190597A Pending JP2021048596A (ja) | 2020-11-17 | 2020-11-17 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021048596A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746515A (ja) * | 1993-07-28 | 1995-02-14 | Sharp Corp | 情報入出力装置 |
JP2007228446A (ja) * | 2006-02-27 | 2007-09-06 | Hitachi Displays Ltd | 携帯情報機器 |
JP2007328634A (ja) * | 2006-06-08 | 2007-12-20 | Sony Ericsson Mobilecommunications Japan Inc | 無線通信端末装置、及びその制御方法 |
WO2008105477A1 (ja) * | 2007-02-27 | 2008-09-04 | Kyocera Corporation | 携帯電子機器及び磁界アンテナ回路 |
WO2009041119A1 (ja) * | 2007-09-27 | 2009-04-02 | Sharp Kabushiki Kaisha | アンテナ装置、表示装置基板、液晶表示ユニット、表示システム、アンテナ装置の製造方法、ならびに表示装置基板の製造方法 |
JP2012147408A (ja) * | 2010-12-24 | 2012-08-02 | Kyocera Corp | 携帯電子機器 |
JP2012203235A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 液晶装置および電子機器 |
JP2015148699A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
-
2020
- 2020-11-17 JP JP2020190597A patent/JP2021048596A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746515A (ja) * | 1993-07-28 | 1995-02-14 | Sharp Corp | 情報入出力装置 |
JP2007228446A (ja) * | 2006-02-27 | 2007-09-06 | Hitachi Displays Ltd | 携帯情報機器 |
JP2007328634A (ja) * | 2006-06-08 | 2007-12-20 | Sony Ericsson Mobilecommunications Japan Inc | 無線通信端末装置、及びその制御方法 |
WO2008105477A1 (ja) * | 2007-02-27 | 2008-09-04 | Kyocera Corporation | 携帯電子機器及び磁界アンテナ回路 |
WO2009041119A1 (ja) * | 2007-09-27 | 2009-04-02 | Sharp Kabushiki Kaisha | アンテナ装置、表示装置基板、液晶表示ユニット、表示システム、アンテナ装置の製造方法、ならびに表示装置基板の製造方法 |
JP2012147408A (ja) * | 2010-12-24 | 2012-08-02 | Kyocera Corp | 携帯電子機器 |
JP2012203235A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 液晶装置および電子機器 |
JP2015148699A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6797042B2 (ja) | 表示装置 | |
KR100805512B1 (ko) | 액정 장치 및 전자기기 | |
KR100760745B1 (ko) | 액정 표시 장치 및 전자 기기 | |
KR100816145B1 (ko) | 액정 장치 및 전자 기기 | |
US8363192B2 (en) | Liquid crystal display device | |
KR100643995B1 (ko) | 액정 표시 장치 및 전자기기 | |
KR100566923B1 (ko) | 기판 장치, 그 검사 방법, 전기 광학 장치 및 그 제조방법, 및 전자 기기 | |
US9171866B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
JP3789351B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
US20120127412A1 (en) | Array substrate for liquid crystal display device and liquid crystal display device including the same | |
US8698982B2 (en) | Method of manufacturing liquid crystal device and liquid crystal device having a polarization separating element outside a display area | |
JP4155276B2 (ja) | 液晶装置及び電子機器 | |
JP2009104061A (ja) | 電気光学装置及び電子機器 | |
US8018541B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
CN110427127B (zh) | 触控显示面板 | |
US20160320653A1 (en) | Liquid crystal display device | |
CN110312963A (zh) | 带位置输入功能的显示装置 | |
US11126229B2 (en) | Display panel | |
JP2007093859A (ja) | 液晶装置および電子機器 | |
JP2021048596A (ja) | 表示装置 | |
US7929068B2 (en) | Pixel structure | |
JP2009075421A (ja) | 液晶装置、及び電子機器 | |
US11391985B2 (en) | Display device and electronic device | |
JP2010211136A (ja) | 液晶表示装置 | |
CN100451788C (zh) | 电光装置、布线基板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220329 |