JP2021029077A - Control device for voltage-type inverter - Google Patents

Control device for voltage-type inverter Download PDF

Info

Publication number
JP2021029077A
JP2021029077A JP2019147700A JP2019147700A JP2021029077A JP 2021029077 A JP2021029077 A JP 2021029077A JP 2019147700 A JP2019147700 A JP 2019147700A JP 2019147700 A JP2019147700 A JP 2019147700A JP 2021029077 A JP2021029077 A JP 2021029077A
Authority
JP
Japan
Prior art keywords
voltage
output
value
control device
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019147700A
Other languages
Japanese (ja)
Other versions
JP7346991B2 (en
Inventor
佐藤　以久也
Ikuya Sato
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019147700A priority Critical patent/JP7346991B2/en
Publication of JP2021029077A publication Critical patent/JP2021029077A/en
Application granted granted Critical
Publication of JP7346991B2 publication Critical patent/JP7346991B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

To provide a control device in which an output voltage error of a voltage-type inverter is precisely compensated by high-speed arithmetic processing, interference with a speed control system is prevented, voltage detection means is configured not to directly detect output voltage of each phase of the voltage-type inverter so that no noise countermeasures is required, and a configuration is simplified.SOLUTION: A control device for a voltage-type inverter includes: current detecting means 40 for detecting an output current of each phase of a PWM inverter 30; voltage detecting means 50 for detecting an output voltage of each phase from an output line voltage of the PWM inverter 30; coordinate conversion means 21 for converting an output signal of the current detecting means 40 and the voltage detecting means 50 into a current detection value and a voltage detection value of a rotation coordinate system, respectively; and voltage correction value calculation means 22 for calculating a voltage correction value for correcting an output voltage command value using the current detection value and the voltage detection value output from the coordinate conversion means 21, and an output voltage command value. A main part of a circuit is constituted of a high-speed digital arithmetic device such as an FPGA.SELECTED DRAWING: Figure 1

Description

本発明は、電圧形インバータの制御装置に関し、例えば、半導体スイッチング素子（以下、単にスイッチング素子ともいう）のオン・オフにより所望の大きさ及び周波数の交流電圧を出力する電圧形インバータによって誘導電動機等の交流電動機を駆動する場合に、電圧形インバータにおけるデッドタイムやスイッチング素子の順電圧降下に起因して生じる出力電圧の誤差や歪を補償するための制御装置に関する。 The present invention relates to a control device for a voltage inverter, for example, an induction motor or the like by a voltage inverter that outputs an AC voltage of a desired size and frequency by turning on / off a semiconductor switching element (hereinafter, also simply referred to as a switching element). The present invention relates to a control device for compensating for an error or distortion of an output voltage caused by a dead time in a voltage inverter or a forward voltage drop of a switching element when driving an AC motor.

電圧形インバータは、上下アームを構成するスイッチング素子を交互に導通させて所望の大きさ及び周波数の交流電圧を発生している。しかし、スイッチング素子にはターンオフ時に動作遅れがあることから、上下アームの同時オンによるアーム短絡を防止するために、スイッチングパターンにデッドタイムが設けられている。
しかし、このデッドタイムに起因して、電圧形インバータの出力電圧は電圧指令値に対して誤差を持つことになり、これによる出力電圧の歪が交流電動機を駆動する際のトルクリプルの原因となっている。また、スイッチング素子の順電圧降下によって電圧形インバータの出力電圧と電圧指令値との間に誤差が生じる場合にも、上記と同様の問題が発生する。 In the voltage type inverter, the switching elements constituting the upper and lower arms are alternately conducted to generate an AC voltage of a desired magnitude and frequency. However, since the switching element has an operation delay at the time of turn-off, a dead time is provided in the switching pattern in order to prevent an arm short circuit due to simultaneous on of the upper and lower arms.
However, due to this dead time, the output voltage of the voltage type inverter has an error with respect to the voltage command value, and the distortion of the output voltage due to this causes torque ripple when driving the AC motor. There is. Further, when an error occurs between the output voltage of the voltage inverter and the voltage command value due to the forward voltage drop of the switching element, the same problem as described above occurs.

電圧形インバータの出力電圧誤差を推定してこれを補償する従来技術としては、例えば、本出願人による特許文献１の制御装置が知られている。
図４は上記従来技術を示すブロック図であり、１０は電圧指令値演算部、２０’はインバータ駆動部、３０は電圧形のＰＷＭインバータ、４０は電流検出手段、ＭはＰＷＭインバータ３０により駆動される誘導電動機である。ここで、電圧指令値演算部１０及びインバータ駆動部２０’は、制御装置に搭載されるＣＰＵが所定のプログラムに従って演算処理することにより実現されている。 As a conventional technique for estimating the output voltage error of the voltage inverter and compensating for it, for example, the control device of Patent Document 1 by the applicant is known.
FIG. 4 is a block diagram showing the above-mentioned prior art, in which 10 is a voltage command value calculation unit, 20'is an inverter drive unit, 30 is a voltage type PWM inverter, 40 is a current detection means, and M is driven by a PWM inverter 30. It is an induction motor. Here, the voltage command value calculation unit 10 and the inverter drive unit 20'are realized by the CPU mounted on the control device performing calculation processing according to a predetermined program.

図４において、ｄ軸電流指令値ｉｄ ＊，ｑ軸電流指令値ｉｑ ＊が入力される電圧指令値演算部１０は、回転座標系により表現された誘導電動機Ｍの電圧方程式に基づき、数式１を用いて第１のｄ軸電圧指令値ｖｄ０ ＊，ｑ軸電圧指令値ｖｑ０ ＊を演算する。

Figure 2021029077
In FIG. 4, the voltage command value calculation unit 10 in which the d-axis current command value id * and the q-axis current command value i q * are input is a mathematical expression based on the voltage equation of the induction motor M expressed by the rotational coordinate system. 1 is used to calculate the first d-axis voltage command value v d0 * and the q-axis voltage command value v q0 * .
Figure 2021029077

数式１において、φ２ｄ：ｄ軸電動機磁束、φ２ｑ：ｑ軸電動機磁束、ω１：一次角周波数、ωｍ：回転角周波数（電気角速度）、Ｒ１：一次抵抗値、Ｒ２：二次抵抗値、Ｌσ：漏れインダクタンス、Ｌｍ：励磁インダクタンス、ｐ：微分演算子である。
また、図４の電圧指令値演算部１０内の「干渉項」は±ω１Ｌσによる成分、「逆起電力」はωｍφ２ｄによる成分、１１〜１３は加減算手段を示す。なお、図４は、簡略化のためにφ２ｑ＝０とした場合のものである。 In Equation 1, φ 2d : d-axis electric flux, φ 2q : q-axis electric flux, ω 1 : primary angular frequency, ω m : rotational angular frequency (electric angular velocity), R 1 : primary resistance, R 2 : secondary Resistance value, L σ : Leakage inductance, L m : Exciting inductance, p: Differential operator.
Further, the "interference term" in the voltage command value calculation unit 10 of FIG. 4 indicates a component by ± ω 1 L σ , the “back electromotive force” indicates a component by ω m φ 2 d , and 11 to 13 indicate addition / subtraction means. Note that FIG. 4 shows a case where φ 2q = 0 for simplification.

電圧指令値演算部１０により演算した第１のｄ軸電圧指令値ｖｄ０ ＊，ｑ軸電圧指令値ｖｑ０ ＊は、インバータ駆動部２０’内の加減算手段２３，２４により電圧補正値Δｖｄ，Δｖｑとそれぞれ加算され、第２のｄ軸電圧指令値ｖｄ ＊，ｑ軸電圧指令値ｖｑ ＊が生成される。
これらの電圧指令値ｖｄ ＊，ｖｑ ＊は座標変換手段２５により静止座標系に変換され、角周波数ω１に応じた各相の出力電圧指令値としてＰＷＭインバータ３０に与えられる。ＰＷＭインバータ３０は、ＰＷＭ演算により所定のパルスパターンを計算し、更にデッドタイムを付加したうえでスイッチング素子をオン・オフすることにより、電圧指令値に応じた出力電圧を誘導電動機Ｍに供給する。 The first d-axis voltage command value v d0 * and the q-axis voltage command value v q0 * calculated by the voltage command value calculation unit 10 are voltage correction values Δv d by the addition / subtraction means 23 and 24 in the inverter drive unit 20'. By adding Δv q , respectively, the second d-axis voltage command value v d * and q-axis voltage command value v q * are generated.
These voltage command values v d * and v q * are converted into a static coordinate system by the coordinate conversion means 25, and are given to the PWM inverter 30 as output voltage command values of each phase according to the angular frequency ω 1. The PWM inverter 30 calculates a predetermined pulse pattern by PWM calculation, adds a dead time, and then turns on / off the switching element to supply an output voltage according to the voltage command value to the induction motor M.

電流検出手段４０は誘導電動機Ｍに流入する電流を検出し、座標変換手段２１’は静止座標系の電流検出値ｉｕ，ｉｖ，ｉｗを回転座標系のｄ軸，ｑ軸電流検出値ｉｄ，ｉｑに変換する。
電圧補正値演算手段２２’（電圧外乱オブザーバ）は、上記の電流検出値ｉｄ，ｉｑと第２の電圧指令値ｖｄ ＊，ｖｑ ＊及び電流指令値ｉｄ ＊，ｉｑ ＊から電圧歪み成分を推定し、この電圧歪み成分に基づいて電圧補正値Δｖｄ，Δｖｑを演算する。 The current detecting means 40 detects the current flowing into the induction motor M, and the coordinate converting means 21'sets the current detection values i u , iv , i w of the stationary coordinate system to the d-axis and q-axis current detection values of the rotating coordinate system. i d, it is converted to i q.
The voltage correction value calculation means 22'(voltage disturbance observer) is derived from the above current detection values id , i q , the second voltage command values v d * , v q *, and the current command values id * , i q *. The voltage distortion component is estimated, and the voltage correction values Δv d and Δv q are calculated based on this voltage distortion component.

図５は、電圧補正値演算手段２２’の構成を示すブロック図であり、２２ａは出力電圧推定手段、２２ｂ，２２ｃ，２２ｅ，２２ｆ，２２ｇは加減算手段、２２ｄ，２２ｈはローパスフィルタである。
出力電圧推定手段２２ａは、下記の数式２により、電流検出値ｉｄ，ｉｑ及びモータ定数から電圧推定値＾ｖｄ，＾ｖｑを演算する。数式２において、τ２は電動機二次時定数（＝Ｒ２／Ｌｍ）である。

Figure 2021029077
FIG. 5 is a block diagram showing the configuration of the voltage correction value calculation means 22', in which 22a is an output voltage estimation means, 22b, 22c, 22e, 22f, 22g are addition / subtraction means, and 22d, 22h are low-pass filters.
The output voltage estimation means 22a calculates the voltage estimation values ^ v d , ^ v q from the current detection values id and i q and the motor constants by the following mathematical formula 2. In Equation 2, τ 2 is the motor secondary time constant (= R 2 / L m ).
Figure 2021029077

一方、電圧補正値演算手段２２’により演算される電圧補正値をΔｖｄ，Δｖｑとすると、図４の構成から、第２のｄ軸電圧指令値ｖｄ ＊，ｑ軸電圧指令値ｖｑ ＊は数式３のようになる。

Figure 2021029077
On the other hand, assuming that the voltage correction values calculated by the voltage correction value calculation means 22'are Δv d and Δv q , the second d-axis voltage command value v d * and q-axis voltage command value v q from the configuration of FIG. * Is as shown in Equation 3.
Figure 2021029077

図５の電圧補正値演算手段２２’には、電圧誤差補償後の１サンプル前の第２の電圧指令値ｖｄ ＊，ｖｑ ＊と電流指令値ｉｄ ＊，ｉｑ ＊とが入力されており、ｄ軸，ｑ軸に互いに干渉する干渉成分としてのリアクタンスによる電圧降下成分とｑ軸の逆起電力成分とを用いて、数式４により基準電圧指令値ｖｄｎ ＊，ｖｑｎ ＊が求められる。

Figure 2021029077
The second voltage command values v d * , v q * and the current command values id * , i q * one sample before the voltage error compensation are input to the voltage correction value calculation means 22'in FIG. The reference voltage command values v dn * and v qn * are obtained by Equation 4 using the voltage drop component due to reactance and the counter electromotive force component of the q axis as interference components that interfere with each other on the d-axis and q-axis. Be done.
Figure 2021029077

数式４における基準電圧指令値ｖｄｎ ＊の右辺第二項と基準電圧指令値ｖｑｎ ＊の右辺第二項とがリアクタンスによる電圧降下成分であり、基準電圧指令値ｖｑｎ ＊の右辺第三項が逆起電力成分である。なお、周波数が低い領域ではω１，ωｍが小さいため、リアクタンスによる電圧降下成分及び逆起電力成分が微小となる。従って、基準電圧指令値ｖｄｎ ＊，ｖｑｎ ＊を第２の電圧指令値ｖｄ ＊，ｖｑ ＊として演算してもよい。
図５の加減算手段２２ｃ，２２ｇは、数式５によって電圧歪み成分推定値＾ｖｄｒｉｐ，＾ｖｑｒｉｐを演算する。

Figure 2021029077
The second term on the right side of the reference voltage command value v dn * and the second term on the right side of the reference voltage command value v qn * in Equation 4 are voltage drop components due to the reactor, and the third term on the right side of the reference voltage command value v qn *. Is the counter electromotive force component. Since ω 1 and ω m are small in the low frequency region, the voltage drop component and the counter electromotive force component due to reactance are small. Therefore, the reference voltage command value v dn *, v qn * a second voltage command value v d *, v may be calculated as q *.
The addition / subtraction means 22c and 22g of FIG. 5 calculate the voltage distortion component estimated values ^ v drip and ^ v qrip by the mathematical formula 5.
Figure 2021029077

上記の電圧歪み成分推定値＾ｖｄｒｉｐ，＾ｖｑｒｉｐを、制御の安定化を目的として時定数τのローパスフィルタ２２ｄ，２２ｈにそれぞれ通すことにより、数式６のように電圧補正値Δｖｄ，Δｖｑを求め、これらのΔｖｄ，Δｖｑを用いて前記数式３により第２の電圧指令値ｖｄ ＊，ｖｑ ＊を更新（補正）する。

Figure 2021029077
By passing the above voltage distortion component estimates ^ v drip and ^ v qrip through the low-pass filters 22d and 22h with the time constant τ for the purpose of stabilizing control, respectively, the voltage correction values Δv d and Δv as shown in Equation 6. q is obtained, and the second voltage command values v d * and v q * are updated (corrected) by the above equation 3 using these Δv d and Δv q.
Figure 2021029077

ここで、上記の処理をソフトウェアにより実現する場合には、ＣＰＵの演算周期毎に数式６によって電圧補正値Δｖｄ，Δｖｑを求め、一演算周期後に数式３により第２の電圧指令値ｖｄ ＊，ｖｑ ＊を補正することになる。このような場合には、ローパスフィルタ２２ｄ，２２ｈが存在しないと代数ループとなって安定性が損なわれるため、ローパスフィルタ２２ｄ，２２ｈは必須である。なお、図５の電圧補正値演算手段２２’では、リアクタンスによる電圧降下成分（数式４のω１Ｌσに関わる項）を求めるためにｄ軸電流指令値ｉｄ ＊及びｑ軸電流指令値ｉｑ ＊を用いているが、ｄ軸電流検出値ｉｄ及びｑ軸電流検出値ｉｑを用いても良い。 Here, when the above processing is realized by software, the voltage correction values Δv d and Δv q are obtained by the formula 6 for each calculation cycle of the CPU, and after one calculation cycle, the second voltage command value v d is calculated by the formula 3. * , V q * will be corrected. In such a case, if the low-pass filters 22d and 22h are not present, an algebraic loop will occur and the stability will be impaired. Therefore, the low-pass filters 22d and 22h are indispensable. In the voltage correction value calculation means 22'in FIG. 5, the d-axis current command value id * and the q-axis current command value i are used to obtain the voltage drop component due to reactance (the term related to ω 1 L σ in Equation 4). Although q * is used, the d-axis current detection value id and the q-axis current detection value i q may be used.

次に、図６は、特許文献２に記載された電力変換回路の制御装置を示すブロック図であり、図７は図６の主要部の構成図である。
図６において、１１０は電流制御器、１２０はｄ軸，ｑ軸の電流指令値Ｉｄｑ ＊に基づいて第１の補償電圧成分ｄＶｉＦＦを演算する電圧補償量演算部、１３０は複合化部、１４０はＰＷＭ演算部、１５０はデッドタイム付加回路、１６０は電圧形インバータの主回路、１７０は誤差電圧平均値演算部、１８０は電流検出器、１９０はＡＤ変換回路である。
また、図７において、複合化部１３０内の１３１はデッドゾーン設定用の制限器、１３２は補償電圧成分ｄＶｉＦＦのリミッタとして動作する制限器を示す。 Next, FIG. 6 is a block diagram showing a control device of the power conversion circuit described in Patent Document 2, and FIG. 7 is a block diagram of a main part of FIG.
In FIG. 6, 110 is a current controller, 120 is a voltage compensation amount calculation unit that calculates the first compensation voltage component dV iFF based on the current command values I dq * on the d-axis and q-axis, and 130 is a composite unit. 140 is a PWM calculation unit, 150 is a dead time addition circuit, 160 is a main circuit of a voltage type inverter, 170 is an error voltage average value calculation unit, 180 is a current detector, and 190 is an AD conversion circuit.
Further, in FIG. 7, 131 in the composite unit 130 shows a limiter for setting a dead zone, and 132 shows a limiter that operates as a limiter for the compensation voltage component dV iFF.

この従来技術では、誤差電圧平均値演算部１７０内の電位二値化部１７１が、主回路１６０のパルス状の電圧検出値の電位を二値化してノイズを除去した後、遅延時間計測部１７２がＰＷＭ指令との時間差（遅延時間）を計測し、この遅延時間に基づき単位変換部１７３を介して第２の補償電圧成分（誤差電圧成分）ｄＶｔＦＢを演算して複合化部１３０に出力する。
複合化部１３０では、所定の切換レベルを考慮しつつ第１，第２の補償電圧成分ｄＶｉＦＦ，ｄＶｔＦＢを加算し、その加算値をキャリア頂点に同期させて複合補償電圧として出力する。この複合補償電圧を用いて図６のように各相の電圧指令値Ｖｕｖｗ ＊を補正することにより、誤差補償後の電圧指令値Ｖｕｖｗ ＊＊を生成してＰＷＭ演算部１４０に与えている。 In this conventional technique, the potential binarization unit 171 in the error voltage average value calculation unit 170 binarizes the potential of the pulsed voltage detection value of the main circuit 160 to remove noise, and then the delay time measurement unit 172. Measures the time difference (delay time) from the PWM command, calculates the second compensation voltage component (error voltage component) dV tFB via the unit conversion unit 173 based on this delay time, and outputs it to the compounding unit 130. ..
The compounding unit 130 adds the first and second compensating voltage components dV iFF and dV tFB while considering a predetermined switching level, synchronizes the added values with the carrier vertices, and outputs the combined compensating voltage. By correcting the voltage command value V uvw * of each phase using this composite compensation voltage as shown in FIG. 6, the voltage command value V uvw ** after error compensation is generated and given to the PWM calculation unit 140. ..

特許第４９３０２１８号公報（段落［００５７］〜［００７１］、図１，図２等）Japanese Patent No. 4930218 (paragraphs [0057] to [0071], FIGS. 1, 2, etc.) 特許第６３７６２３９号公報（段落［００６１］〜［００６７］、図１，図２等）Japanese Patent No. 6376239 (paragraphs [0061] to [0067], FIGS. 1, 2, etc.)

特許文献１に係る従来技術（図４，図５）において、ＰＷＭインバータ３０のスイッチング素子にＳｉＣやＧａＮ等の高速動作可能なワイドバンドギャップデバイスを使用した場合、電圧補正値演算手段２２’は、スイッチング周波数に応じて電流制御系と同等以上の周波数で高速に演算することが求められる。しかし、電圧補正値演算手段２２’をＣＰＵの演算処理によって実現する場合には高速化への対応に限界があった。
また、電圧補正値演算手段２２’における電圧推定値＾ｖｄ，＾ｖｑの演算は、速度センサレスベクトル制御を行った場合における速度起電力（逆起電力）の演算と同様にモータ定数を用いたモータモデルに基づいており、高速運転時には速度制御系と干渉して不安定になり易く、安定性を重視する場合には所望の電圧誤差補償効果が得られなくなる。 In the prior art (FIGS. 4 and 5) according to Patent Document 1, when a wide bandgap device capable of high-speed operation such as SiC or GaN is used as the switching element of the PWM inverter 30, the voltage correction value calculation means 22'is It is required to perform high-speed calculation at a frequency equal to or higher than that of the current control system according to the switching frequency. However, when the voltage correction value calculation means 22'is realized by the calculation processing of the CPU, there is a limit to the high speed.
Further, the calculation of the voltage estimation values ^ v d and ^ v q in the voltage correction value calculation means 22'uses the motor constant in the same manner as the calculation of the speed electromotive force (back electromotive force) when the speed sensorless vector control is performed. Based on the existing motor model, it tends to interfere with the speed control system during high-speed operation and become unstable, and when stability is emphasized, the desired voltage error compensation effect cannot be obtained.

特許文献２に係る従来技術（図６，図７）では、主回路１６０の出力パルスから直接検出した電圧検出値を二値化して電圧指令値に対する遅延時間を計測し、その平均値に基づいて誤差電圧成分平均値を求めると共に、補償電圧の切換レベル絶対値を超過した誤差電圧成分と電流指令値に基づく補償電圧成分とを加算して得た複合電圧補償成分により元の電圧指令値を補正している。
このため、二値化部のごとく電圧検出値のノイズ対策手段や上記遅延時間を高精度に検出する手段が必要であり、回路構成が複雑になる恐れがあった。 In the prior art according to Patent Document 2 (FIGS. 6 and 7), the voltage detection value directly detected from the output pulse of the main circuit 160 is binarized, the delay time with respect to the voltage command value is measured, and the delay time with respect to the voltage command value is measured, and based on the average value. The original voltage command value is corrected by the combined voltage compensation component obtained by calculating the average value of the error voltage component and adding the error voltage component that exceeds the absolute value of the switching level of the compensation voltage and the compensation voltage component based on the current command value. doing.
For this reason, a noise countermeasure means for the voltage detection value and a means for detecting the delay time with high accuracy are required like the binarization unit, which may complicate the circuit configuration.

そこで、本発明の解決課題は、特許文献１に対しては高速な演算処理によってＰＷＭインバータ等の電圧形インバータの出力電圧誤差を高精度に補償すると共に速度センサレスベクトル制御との干渉を防止し、また、特許文献２に対しては、電圧形インバータの出力パルスから直接取得した電圧検出値を用いて電圧歪み成分を検出する方法によらず、比較的簡単な回路構成により電圧歪み成分ひいては電圧補正値の演算を可能とした電圧形インバータの制御装置を提供することにある。 Therefore, the problem to be solved by the present invention is to compensate Patent Document 1 for the output voltage error of a voltage type inverter such as a PWM inverter with high accuracy by high-speed arithmetic processing and prevent interference with speed sensorless vector control. Further, with respect to Patent Document 2, regardless of the method of detecting the voltage distortion component by using the voltage detection value directly acquired from the output pulse of the voltage inverter, the voltage distortion component and thus the voltage correction are performed by a relatively simple circuit configuration. It is an object of the present invention to provide a control device of a voltage type inverter capable of calculating a value.

上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子のオン・オフにより所望の大きさ及び周波数の交流電圧を出力する電圧形インバータの制御装置であって、前記電圧形インバータの出力電流指令値を用いて演算した出力電圧指令値を、電圧補正値により補正して前記電圧形インバータに与えるようにした制御装置において、
前記電圧形インバータの各相出力電流を検出する電流検出手段と、
前記電圧形インバータの出力線間電圧から各相出力電圧を検出する電圧検出手段と、
前記電流検出手段及び前記電圧検出手段の出力信号を回転座標系の電流検出値及び電圧検出値にそれぞれ変換する座標変換手段と、
前記座標変換手段から出力された電流検出値及び電圧検出値、並びに前記出力電圧指令値を用いて、前記電圧補正値を演算する電圧補正値演算手段と、
を備えたことを特徴とする。 In order to solve the above problem, the invention according to claim 1 is a control device for a voltage inverter that outputs an AC voltage of a desired size and frequency by turning on / off a semiconductor switching element. In a control device in which the output voltage command value calculated using the output current command value is corrected by the voltage correction value and given to the voltage type inverter.
A current detecting means for detecting the output current of each phase of the voltage type inverter,
A voltage detecting means for detecting each phase output voltage from the output line voltage of the voltage type inverter, and
A coordinate conversion means for converting the output signals of the current detection means and the voltage detection means into a current detection value and a voltage detection value in the rotating coordinate system, respectively.
A voltage correction value calculation means for calculating the voltage correction value using the current detection value and the voltage detection value output from the coordinate conversion means, and the output voltage command value.
It is characterized by being equipped with.

請求項２に係る発明は、請求項１に記載した電圧形インバータの制御装置において、
前記電圧検出手段を、
前記電圧形インバータの出力線間電圧を分圧する分圧回路と、当該分圧回路の出力信号から高周波成分を除去する第１のローパスフィルタと、当該ローパスフィルタのアナログ出力信号をディジタル信号に変換して各相の出力電圧に変換する相電圧変換手段と、
により構成したことを特徴とする。 The invention according to claim 2 is the control device for the voltage inverter according to claim 1.
The voltage detecting means
A voltage divider circuit that divides the voltage between the output lines of the voltage type inverter, a first low-pass filter that removes high-frequency components from the output signal of the voltage divider circuit, and an analog output signal of the low-pass filter that is converted into a digital signal. Phase voltage conversion means to convert to the output voltage of each phase,
It is characterized by being configured by.

請求項３に係る発明は、請求項１または２に記載した電圧形インバータの制御装置において、
前記電圧補正値演算手段が、
前記座標変換手段から出力された電流検出値と、負荷の抵抗値及びインダクタンス値を用いて前記電圧形インバータの出力電圧推定値を演算する出力電圧推定手段と、
前記座標変換手段から出力された電圧検出値を前記出力電圧指令値から減算して基準電圧指令値を演算する手段と、
前記基準電圧指令値から前記出力電圧推定値を減算して電圧歪み成分推定値を演算する手段と、
前記電圧歪み成分推定値から高周波成分を除去した信号を前記電圧補正値として出力する第２のローパスフィルタと、
を備えたことを特徴とする The invention according to claim 3 is the control device for the voltage inverter according to claim 1 or 2.
The voltage correction value calculation means
An output voltage estimation means that calculates an output voltage estimate of the voltage inverter using the current detection value output from the coordinate conversion means and the resistance value and inductance value of the load.
A means for calculating a reference voltage command value by subtracting a voltage detection value output from the coordinate conversion means from the output voltage command value, and
A means for calculating the voltage distortion component estimated value by subtracting the output voltage estimated value from the reference voltage command value, and
A second low-pass filter that outputs a signal obtained by removing a high frequency component from the estimated voltage distortion component as the voltage correction value, and
It is characterized by having

請求項４に係る発明は、請求項２に記載した電圧形インバータの制御装置において、
少なくとも前記相電圧変換手段、前記座標変換手段、及び前記電圧補正値演算手段を、ＦＰＧＡを含む高速のディジタル演算装置により構成したことを特徴とする。 The invention according to claim 4 is the control device for the voltage inverter according to claim 2.
It is characterized in that at least the phase voltage conversion means, the coordinate conversion means, and the voltage correction value calculation means are configured by a high-speed digital calculation device including an FPGA.

本発明によれば、制御装置の主要部をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のディジタル演算処理装置により構成し、電圧形インバータの出力線間電圧の相電圧への変換、座標変換及び電圧歪み補正等の演算処理を電流制御周期より短い周期で実行することにより、電圧形インバータのスイッチング周波数が高い場合でも速度制御系との干渉を生じずに出力電圧の歪み成分を高精度に補償し、負荷である誘導電動機等のトルクリプルや回転むらを改善することができる。
また、特許文献２に記載されている誤差電圧平均値演算部１７０、複合化部１３０等の複雑な回路や電圧検出値のノイズ対策を不要にして、回路構成の簡略化を図ることができる。 According to the present invention, the main part of the control device is configured by a digital arithmetic processing device such as FPGA (Field Programmable Gate Array), and the output line voltage of the voltage inverter is converted into a phase voltage, coordinate conversion and voltage distortion correction. By executing arithmetic processing such as, etc. in a cycle shorter than the current control cycle, even when the switching frequency of the voltage inverter is high, the distortion component of the output voltage is compensated with high accuracy without causing interference with the speed control system, and the load is loaded. It is possible to improve torque ripple and uneven rotation of induction motors and the like.
Further, it is possible to simplify the circuit configuration by eliminating the need for complicated circuits such as the error voltage average value calculation unit 170 and the compounding unit 130 described in Patent Document 2 and noise countermeasures for the voltage detection value.

本発明の第１実施形態を示すブロック図である。It is a block diagram which shows the 1st Embodiment of this invention. 図１における電圧検出手段の構成図である。It is a block diagram of the voltage detection means in FIG. 図１における電圧補正値演算手段の構成を示すブロック図である。It is a block diagram which shows the structure of the voltage correction value calculation means in FIG. 特許文献１に記載された従来技術を示すブロック図である。It is a block diagram which shows the prior art described in Patent Document 1. FIG. 図４における電圧補正値演算手段の構成を示すブロック図である。It is a block diagram which shows the structure of the voltage correction value calculation means in FIG. 特許文献２に記載された従来技術を示すブロック図である。It is a block diagram which shows the prior art described in Patent Document 2. 図６における複合化ブロックの構成図である。It is a block diagram of the composite block in FIG.

以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る制御装置の構成を示すブロック図であり、図４と同一の部分には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a control device according to this embodiment. The same parts as those in FIG. 4 are designated by the same reference numerals and description thereof will be omitted. ..

図１において、２０は、例えばＦＰＧＡにより構成されるインバータ駆動部である。ここで、ＦＰＧＡは、いわばＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）を高機能化したディジタル演算処理装置であり、ユーザが自由に演算機能を設計可能であって高速演算に適したデバイスとして知られている。 In FIG. 1, reference numeral 20 denotes an inverter drive unit composed of, for example, an FPGA. Here, the FPGA is, so to speak, a digital arithmetic processing device in which PLD (Programmable Logic Device) has been enhanced, and is known as a device suitable for high-speed arithmetic in which a user can freely design an arithmetic function.

本実施形態では、ＦＰＧＡにより構成されるインバータ駆動部２０が、電圧形インバータとしてのＰＷＭインバータ３０から出力されるパルス状の線間電圧ｖｕｖ，ｖｖｗ（ｖｗｕについてはｖｕｖ，ｖｖｗに基づいて演算）から各相電圧ｖｕ，ｖｖ，ｖｗを検出する電圧検出手段５０の一部の機能と、電流検出手段４０から出力される静止座標系の各相電流ｉｕ，ｉｖ，ｉｗ及び前記各相電圧ｖｕ，ｖｖ，ｖｗをそれぞれ回転座標系のｄ軸，ｑ軸成分ｉｄ，ｉｑ，ｖｄ，ｖｑに変換する座標変換手段２１と、上記ｉｄ，ｉｑ，ｖｄ，ｖｑ及びｄ軸，ｑ軸電圧指令値ｖｄ ＊，ｖｑ ＊からｄ軸，ｑ軸電圧補正値Δｖｄ，Δｖｑを演算する電圧補正値演算手段２２と、電圧補正値Δｖｄ，Δｖｑを第１のｄ軸電圧指令値ｖｄ０ ＊，ｑ軸電圧指令値ｖｑ０ ＊にそれぞれ加算して第２のｄ軸電圧指令値ｖｄ ＊，ｑ軸電圧指令値ｖｑ ＊を生成する加減算手段２３，２４と、第２のｄ軸電圧指令値ｖｄ ＊，ｑ軸電圧指令値ｖｑ ＊を静止座標系の出力電圧指令値ｖｕ ＊，ｖｖ ＊，ｖｗ ＊に変換してＰＷＭインバータ３０に出力する座標変換手段２５と、の各機能を備えている。 In the present embodiment, inverter drive unit 20 composed of a FPGA is pulsed line voltage v uv output from the PWM inverter 30 as the voltage source inverter, v vw (v wu v uv for, v in vw A part of the functions of the voltage detecting means 50 that detects each phase voltage v u , v v , v w from (calculated based on), and each phase current i u , i v of the static coordinate system output from the current detecting means 40. , I w and the coordinate conversion means 21 for converting each of the phase voltages v u , v v , v w into the d-axis and q-axis components id , i q , v d , v q of the rotational coordinate system, respectively, and the above i. With voltage correction value calculation means 22 for calculating d-axis, q-axis voltage correction values Δv d , Δv q from d, i q , v d , v q and d-axis, q-axis voltage command values v d * , v q * , Voltage correction values Δv d , Δv q are added to the first d-axis voltage command value v d0 * and q-axis voltage command value v q0 * , respectively, and the second d-axis voltage command value v d * , q-axis voltage The addition / subtraction means 23 and 24 for generating the command value v q * , the second d-axis voltage command value v d * , and the q-axis voltage command value v q * are the output voltage command values v u * , v v of the static coordinate system. It has each function of a coordinate conversion means 25 that converts to * and v w * and outputs the voltage to the PWM inverter 30.

図２は、図１における電圧検出手段５０の構成を示すブロック図である。
図２において、分圧回路５１は、パルス状の線間電圧ｖｕｖ，ｖｖｗ，（ｖｗｕ）を制御系に取り込むために分圧し、その分圧値（アナログ信号）を第１のローパスフィルタ５２に出力する。
ローパスフィルタ５２は、後述する電圧補正値Δｖｄ，Δｖｑを演算する上で不要な高周波のスイッチング周波数成分を除去し、かつ、位相遅れを生じさせないように、カットオフ周波数を適切な値に設定する必要がある。ここで、分圧回路５１は線間電圧を分圧しているので、分圧後の信号はスイッチング周波数の２倍の周波数成分を顕著に含んでいる。従って、この２倍周波数成分を除去するために、ローパスフィルタ５２のカットオフ周波数は、例えばスイッチング周波数の２倍の１／１０程度（つまり、スイッチング周波数の１／５程度）に設定すればよい。 FIG. 2 is a block diagram showing the configuration of the voltage detecting means 50 in FIG.
2, the voltage dividing circuit 51, a pulse-shaped line voltage v uv, v vw, (v wu) dividing to incorporate the control system and its partial pressure value (analog signal) of the first low-pass filter Output to 52.
The low-pass filter 52 sets the cutoff frequency to an appropriate value so as to remove high-frequency switching frequency components unnecessary for calculating the voltage correction values Δv d and Δv q, which will be described later, and not to cause a phase delay. There is a need to. Here, since the voltage dividing circuit 51 divides the line voltage, the signal after the voltage division remarkably contains a frequency component twice the switching frequency. Therefore, in order to remove this double frequency component, the cutoff frequency of the low-pass filter 52 may be set to, for example, about 1/10 of the switching frequency (that is, about 1/5 of the switching frequency).

ローパスフィルタ５２の出力信号は絶縁回路（絶縁アンプ）５３により絶縁されて相電圧変換手段５４に入力される。
相電圧変換手段５４は、インバータ駆動部２０を構成するＦＰＧＡにより、図１の電圧指令値演算部１０のような電流制御周期よりも速い周期（例えば電流制御周期の１／２以下の周期）で、Ａ／Ｄ変換部５４ａによるＡ／Ｄ変換及び相電圧変換部５４ｂによる相電圧変換の四則演算を行って相電圧ｖｕ，ｖｖ，ｖｗを求める。なお、Ａ／Ｄ変換部５４ａは、ＦＰＧＡによる処理ではなくインバータ駆動部２０の外部に設けたＡ／Ｄコンバータによって実現してもよい。 The output signal of the low-pass filter 52 is insulated by the insulation circuit (insulation amplifier) 53 and input to the phase voltage conversion means 54.
The phase voltage conversion means 54 uses the FPGA constituting the inverter drive unit 20 to perform a cycle faster than the current control cycle (for example, a cycle of 1/2 or less of the current control cycle) as in the voltage command value calculation unit 10 of FIG. , A / D conversion by the A / D conversion unit 54a and phase voltage conversion by the phase voltage conversion unit 54b are performed to obtain the phase voltages v u , v v , v w . The A / D conversion unit 54a may be realized by an A / D converter provided outside the inverter drive unit 20 instead of processing by the FPGA.

また、図１における座標変換手段２１についても、電流制御周期よりも速い周期で静止座標から回転座標への変換処理を行い、静止座標系の電流検出値ｉｕ，ｉｖ，ｉｗ及び電圧検出値ｖｕ，ｖｖ，ｖｗを回転座標系のｄ軸，ｑ軸電流検出値ｉｄ，ｉｑ及び電圧検出値ｖｄ，ｖｑに変換する。その際、座標変換に用いる三角関数は、電圧位相角θ（＝ωｔ）に応じてテーブルにしたものをＦＰＧＡのメモリに格納しておき、このテーブルを参照して求めればよい。 Further, the coordinate conversion means 21 in FIG. 1 is also subjected to the conversion process from the static coordinates to the rotating coordinates at a cycle faster than the current control cycle, and the current detection values i u , iv , i w and the voltage detection of the static coordinate system are performed. The values v u , v v , v w are converted into the d-axis and q-axis current detection values id , i q and the voltage detection values v d , v q of the rotating coordinate system. At that time, the trigonometric function used for the coordinate transformation may be obtained by storing a table in the memory of the FPGA according to the voltage phase angle θ (= ωt) and referring to this table.

次に、電圧補正値演算手段２２は、上記ｉｄ，ｉｑ，ｖｄ，ｖｑと第２のｄ軸，ｑ軸電圧指令値ｖｄ ＊，ｖｑ ＊とを用いてｄ軸，ｑ軸電圧補正値Δｖｄ，Δｖｑを演算する。
以下、この電圧補正値演算手段２２による演算処理について、図３を参照しつつ説明する。なお、図３において、前述した図５と同一の部分については同一の参照符号を付してある。 Next, the voltage correction value calculation means 22 uses the above id , i q , v d , v q and the second d axis, q axis voltage command values v d * , v q * to form the d axis, q. The shaft voltage correction values Δv d and Δv q are calculated.
Hereinafter, the calculation process by the voltage correction value calculation means 22 will be described with reference to FIG. In FIG. 3, the same reference numerals are given to the same parts as those in FIG. 5 described above.

図３において、出力電圧推定手段２２ａは、前述した数式２により、ｄ軸，ｑ軸電流検出値ｉｄ，ｉｑとＦＰＧＡのメモリに予め格納しておいたモータ定数とを用いて、ｄ軸，ｑ軸電圧推定値＾ｖｄ，＾ｖｑを演算する。
一方、電圧誤差が補償された１サンプル前の第２のｄ軸，ｑ軸電圧指令値ｖｄ ＊，ｖｑ ＊と各電圧検出値（基本波成分）ｖｄ，ｖｑとを加減算器２２ｉ，２２ｊにそれぞれ入力することにより、基準電圧指令値ｖｄｎ ＊，ｖｑｎ ＊を求める。電圧検出値ｖｄ，ｖｑは可観測である速度起電力を含んでいるので、この速度起電力を含む電圧検出値ｖｄ，ｖｑを第２のｄ軸，ｑ軸電圧指令値ｖｄ ＊，ｖｑ ＊から減算することで、電流検出手段４０から見た歪み成分の補償を行い易くすると共に、速度センサベクトル制御を行う場合の制御系相互の干渉を防いでいる。
そして、上記の基準電圧指令値ｖｄｎ ＊，ｖｑｎ ＊をｄ軸，ｑ軸電圧推定値＾ｖｄ，＾ｖｑと共に加減算器２２ｃ，２２ｇにそれぞれ入力し、前記数式５により電圧歪み成分推定値＾ｖｄｒｉｐ，＾ｖｑｒｉｐを演算する。 3, the output voltage estimating unit 22a is the equation 2 described above, by using the motor constants previously stored d-axis, q-axis current detection value i d, the memory of the i q and FPGA, d-axis , Q-axis voltage estimate ^ v d , ^ v q is calculated.
On the other hand, the second d-axis and q-axis voltage command values v d * , v q * one sample before the voltage error is compensated and the respective voltage detection values (fundamental wave components) v d , v q are added / subtracted device 22i. By inputting to and 22j, respectively, the reference voltage command values v dn * and v qn * are obtained. Since the voltage detection values v d and v q include the observable velocity electromotive force, the voltage detection values v d and v q including this velocity electromotive force are the second d-axis and q-axis voltage command values v d. By subtracting from * and v q * , it is easy to compensate for the distortion component seen from the current detecting means 40, and the interference between the control systems when performing the speed sensor vector control is prevented.
Then, the above reference voltage command values v dn * and v qn * are input to the adder / subtractor 22c and 22 g together with the d-axis and q-axis voltage estimated values ^ v d and ^ v q , respectively, and the voltage distortion component is estimated by the above formula 5. Calculate the values ^ v drip and ^ v qrip.

更に、図５と同様に、電圧歪み成分推定値＾ｖｄｒｉｐ，＾ｖｑｒｉｐを、制御の安定化を目的として第２のローパスフィルタとしてのディジタルローパスフィルタ２２ｄ，２２ｈにそれぞれ通すことにより、前記数式６によってｄ軸，ｑ軸電圧補正値Δｖｄ，Δｖｑを求める。なお、ローパスフィルタ２２ｄ，２２ｈのカットオフ周波数は、例えば基本波周波数の６倍以上とすることが望ましい。
上記のようにして得たｄ軸，ｑ軸電圧補正値Δｖｄ，Δｖｑを用いて、前記数式３により第２の電圧指令値ｖｄ ＊，ｖｑ ＊を更新し、座標変換後の各相電圧指令値ｖｕ ＊，ｖｖ ＊，ｖｗ ＊に従ってＰＷＭインバータ３０を運転することにより、デッドタイムやスイッチング素子の順電圧降下に起因した出力電圧の誤差や歪を補償することができる。 Further, as in FIG. 5, the voltage distortion component estimated values ^ v drip and ^ v qrip are passed through the digital low-pass filters 22d and 22h as the second low-pass filter for the purpose of stabilizing the control, respectively. The d-axis and q-axis voltage correction values Δv d and Δv q are obtained from 6. It is desirable that the cutoff frequencies of the low-pass filters 22d and 22h be, for example, 6 times or more the fundamental wave frequency.
Using the d-axis and q-axis voltage correction values Δv d and Δv q obtained as described above, the second voltage command values v d * and v q * are updated by the above equation 3, and each after coordinate conversion is performed. By operating the PWM inverter 30 according to the phase voltage command values v u * , v v * , v w *, it is possible to compensate for the error and distortion of the output voltage due to the dead time and the forward voltage drop of the switching element.

上記の実施形態では電圧形のＰＷＭインバータ３０により誘導電動機Ｍを駆動する場合を対象としたが、本発明は、同期電動機等の他の電動機の駆動システムにも適用可能である。 In the above embodiment, the case where the induction motor M is driven by the voltage type PWM inverter 30 is targeted, but the present invention can also be applied to a drive system of another motor such as a synchronous motor.

１０：電圧指令値演算部
１１〜１３，２２ｃ，２２ｇ，２２ｉ，２２ｊ，２３，２４：加減算手段
２０：インバータ駆動部
２１，２５：座標変換手段
２２：電圧補正値演算手段
２２ａ：出力電圧推定手段
２２ｄ，２２ｈ：第２のローパスフィルタ
３０：ＰＷＭインバータ
４０：電流検出手段
５０：電圧検出手段
５１：分圧回路
５２：第１のローパスフィルタ
５３：絶縁回路
５４： 相電圧変換手段
５４ａ：Ａ／Ｄ変換部
５４ｂ：相電圧変換部
Ｍ：誘導電動機 10: Voltage command value calculation unit 11-13, 22c, 22g, 22i, 22j, 23, 24: Addition / subtraction means 20: Inverter drive unit 21, 25: Coordinate conversion means 22: Voltage correction value calculation means 22a: Output voltage estimation means 22d, 22h: Second low-pass filter 30: PWM inverter 40: Current detection means 50: Voltage detection means 51: Voltage dividing circuit 52: First low-pass filter 53: Insulation circuit 54: Phase voltage conversion means 54a: A / D Conversion unit 54b: Phase voltage conversion unit M: Inductive motor

Claims (4)

半導体スイッチング素子のオン・オフにより所望の大きさ及び周波数の交流電圧を出力する電圧形インバータの制御装置であって、前記電圧形インバータの出力電流指令値を用いて演算した出力電圧指令値を、電圧補正値により補正して前記電圧形インバータに与えるようにした制御装置において、
前記電圧形インバータの各相出力電流を検出する電流検出手段と、
前記電圧形インバータの出力線間電圧から各相出力電圧を検出する電圧検出手段と、
前記電流検出手段及び前記電圧検出手段の出力信号を回転座標系の電流検出値及び電圧 検出値にそれぞれ変換する座標変換手段と、
前記座標変換手段から出力された電流検出値及び電圧検出値、並びに前記出力電圧指令値を用いて、前記電圧補正値を演算する電圧補正値演算手段と、
を備えたことを特徴とする電圧形インバータの制御装置。 A control device for a voltage inverter that outputs an AC voltage of a desired magnitude and frequency by turning on / off a semiconductor switching element, and the output voltage command value calculated using the output current command value of the voltage inverter. In the control device which is corrected by the voltage correction value and given to the voltage type inverter
A current detecting means for detecting the output current of each phase of the voltage type inverter,
A voltage detecting means for detecting each phase output voltage from the output line voltage of the voltage type inverter, and
A coordinate conversion means for converting the output signals of the current detection means and the voltage detection means into a current detection value and a voltage detection value in the rotating coordinate system, respectively.
A voltage correction value calculation means for calculating the voltage correction value using the current detection value and the voltage detection value output from the coordinate conversion means, and the output voltage command value.
A voltage type inverter control device characterized by being equipped with. 請求項１に記載した電圧形インバータの制御装置において、
前記電圧検出手段を、
前記電圧形インバータの出力線間電圧を分圧する分圧回路と、当該分圧回路の出力信号から高周波成分を除去する第１のローパスフィルタと、当該ローパスフィルタのアナログ出力信号をディジタル信号に変換して各相の出力電圧に変換する相電圧変換手段と、
により構成したことを特徴とする電圧形インバータの制御装置。 In the voltage type inverter control device according to claim 1,
The voltage detecting means
A voltage divider circuit that divides the voltage between the output lines of the voltage type inverter, a first low-pass filter that removes high-frequency components from the output signal of the voltage divider circuit, and an analog output signal of the low-pass filter that is converted into a digital signal. Phase voltage conversion means to convert to the output voltage of each phase,
A voltage-type inverter control device characterized by being configured by. 請求項１または２に記載した電圧形インバータの制御装置において、
前記電圧補正値演算手段が、
前記座標変換手段から出力された電流検出値と、負荷の抵抗値及びインダクタンス値を用いて前記電圧形インバータの出力電圧推定値を演算する出力電圧推定手段と、
前記座標変換手段から出力された電圧検出値を前記出力電圧指令値から減算して基準電圧指令値を演算する手段と、
前記基準電圧指令値から前記出力電圧推定値を減算して電圧歪み成分推定値を演算する手段と、
前記電圧歪み成分推定値から高周波成分を除去した信号を前記電圧補正値として出力する第２のローパスフィルタと、
を備えたことを特徴とする電圧形インバータの制御装置。 In the voltage type inverter control device according to claim 1 or 2.
The voltage correction value calculation means
An output voltage estimation means that calculates an output voltage estimate of the voltage inverter using the current detection value output from the coordinate conversion means and the resistance value and inductance value of the load.
A means for calculating a reference voltage command value by subtracting a voltage detection value output from the coordinate conversion means from the output voltage command value, and
A means for calculating the voltage distortion component estimated value by subtracting the output voltage estimated value from the reference voltage command value, and
A second low-pass filter that outputs a signal obtained by removing a high frequency component from the estimated voltage distortion component as the voltage correction value, and
A voltage type inverter control device characterized by being equipped with. 請求項２に記載した電圧形インバータの制御装置において、
少なくとも前記相電圧変換手段、前記座標変換手段、及び前記電圧補正値演算手段を、ＦＰＧＡを含む高速のディジタル演算装置により構成したことを特徴とする電圧形インバータの制御装置。 In the control device for the voltage inverter according to claim 2.
A control device for a voltage inverter, characterized in that at least the phase voltage conversion means, the coordinate conversion means, and the voltage correction value calculation means are configured by a high-speed digital calculation device including an FPGA.
JP2019147700A 2019-08-09 2019-08-09 Voltage source inverter control device Active JP7346991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019147700A JP7346991B2 (en) 2019-08-09 2019-08-09 Voltage source inverter control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019147700A JP7346991B2 (en) 2019-08-09 2019-08-09 Voltage source inverter control device

Publications (2)

Publication Number Publication Date
JP2021029077A true JP2021029077A (en) 2021-02-25
JP7346991B2 JP7346991B2 (en) 2023-09-20

Family

ID=74667255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147700A Active JP7346991B2 (en) 2019-08-09 2019-08-09 Voltage source inverter control device

Country Status (1)

Country Link
JP (1) JP7346991B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006038A (en) * 2004-06-17 2006-01-05 Toshiba Corp Power converter
JP2009011017A (en) * 2007-06-26 2009-01-15 Fuji Electric Systems Co Ltd Controller for voltage type inverter
JP2018137981A (en) * 2016-07-20 2018-08-30 日本精工株式会社 Electric power steering device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006038A (en) * 2004-06-17 2006-01-05 Toshiba Corp Power converter
JP2009011017A (en) * 2007-06-26 2009-01-15 Fuji Electric Systems Co Ltd Controller for voltage type inverter
JP2018137981A (en) * 2016-07-20 2018-08-30 日本精工株式会社 Electric power steering device

Also Published As

Publication number Publication date
JP7346991B2 (en) 2023-09-20

Similar Documents

Publication Publication Date Title
EP3040690B1 (en) Angle error correction device and angle error correction method for position detector
JP6617500B2 (en) Electric power steering control method, electric power steering control device, electric power steering device and vehicle
TWI411218B (en) Control apparatus of permanent magnet synchronous motor
JP2017184361A (en) Motor controller and motor control method
JP4889329B2 (en) Control device for voltage source inverter
JP6431788B2 (en) Power converter and control method thereof
JP5025295B2 (en) Semiconductor power converter
JPWO2016125559A1 (en) Motor control device
JP4154149B2 (en) Vector control inverter device
JP2007306694A (en) Inverter controller of induction motor
JP6183554B2 (en) Periodic disturbance automatic suppression device
JP4895120B2 (en) Control device for voltage source inverter
JP6135713B2 (en) Motor control device, magnetic flux command generation device, and magnetic flux command generation method
JP6519149B2 (en) Motor controller
JP5163049B2 (en) AC motor control device and AC motor control method
JP7346991B2 (en) Voltage source inverter control device
JP4649955B2 (en) Electric motor control device
JP3684661B2 (en) AC motor control device
JP6766398B2 (en) Magnet temperature estimation method and magnet temperature estimation device
JP2020010566A (en) Motor controller
JP6305573B2 (en) Angular error correction device and angular error correction method for position detector
JP6308894B2 (en) Control device for three-phase AC rotating machine
JP2017175878A (en) Method and apparatus for estimating magnet temperature
JP2018125955A (en) Motor controller
JP6032047B2 (en) Motor control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220927

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20221006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7346991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150