JP2021022373A - 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム - Google Patents
負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2021022373A JP2021022373A JP2020117637A JP2020117637A JP2021022373A JP 2021022373 A JP2021022373 A JP 2021022373A JP 2020117637 A JP2020117637 A JP 2020117637A JP 2020117637 A JP2020117637 A JP 2020117637A JP 2021022373 A JP2021022373 A JP 2021022373A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing unit
- metric value
- group
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Abstract
Description
図1は、本開示の実施例が実施され得る例示的なデータ処理システム100の概略図を示す。本開示のいくつかの実施例によれば、データ処理システム100はシステムオンチップであってもよい。本開示のいくつかの実施例によれば、データ処理システム100はAIチップであってもよい。例えば、推論、トレーニングなどに関するデータ計算及び保存を実行するために用いられる。いくつかの代替実施例では、データ処理システム100はAIチップ以外のチップであってもよい。例えば、本開示の実施例は、特に、大面積及び高消費電力を有するデータ処理用のチップに適用可能である。
Claims (19)
- データ処理システム内の1グループのデータ処理ユニット内の各データ処理ユニットについて、現在のクロックサイクルにおける前記データ処理ユニットに使用される現在の入力データと、次のクロックサイクルにおける前記データ処理ユニットに使用される次の入力データとを取得するステップと、
前記現在の入力データと前記次の入力データとの比較に基づいて、前記次のクロックサイクルにおける前記データ処理ユニットの入力データの変化を示す第1のメトリック値を決定するステップと、
前記1グループのデータ処理ユニットについて決定された前記第1のメトリック値に基づいて、前記1グループのデータ処理ユニットの前記次のクロックサイクルにおける操作状態を制御するステップと、
を含む負荷を均衡化するための方法。 - 前記現在の入力データと前記次の入力データとを取得するステップが、
前記データ処理ユニットに使用される複数のグループの入力データから少なくとも1グループの入力データを選択するステップと、
前記少なくとも1グループの入力データ内の各グループの入力データについて前記取得をそれぞれ実行するステップと、
を含む請求項1に記載の方法。 - 前記現在の入力データは、前記データ処理ユニットに使用される入力データレジスタの出力におけるデータであり、前記次の入力データは、前記入力データレジスタの入力におけるデータである請求項1に記載の方法。
- 前記第1のメトリック値を決定するステップが、
前記現在の入力データと前記次の入力データとの対応するビットを排他的論理和演算するステップと、
前記対応するビットの前記排他的論理和演算の結果に基づいて、前記第1のメトリック値を決定するステップと、
を含む請求項1に記載の方法。 - 前記1グループのデータ処理ユニットの操作状態を制御するステップが、
前記1グループのデータ処理ユニット内の各データ処理ユニットの前記第1のメトリック値に基づいて、前記次のクロックサイクルにおける負荷を示す第1の合計メトリック値を決定するステップと、
前記第1の合計メトリック値が第1の閾値を超えたことに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を無効にするステップと、
前記第1の合計メトリック値が前記第1の閾値以下であることに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を有効にするステップと、
を含む請求項1に記載の方法。 - 前記1グループのデータ処理ユニットの操作状態を制御するステップが、
前記1グループのデータ処理ユニット内の一つのデータ処理ユニットの前記第1のメトリック値が第2の閾値を超えたことに応答して、前記次のクロックサイクルで前記一つのデータ処理ユニットを無効にするステップと、
前記1グループのデータ処理ユニット内の前記一つのデータ処理ユニットの前記第1のメトリック値が前記第2の閾値未満であることに応答して、前記次のクロックサイクルで前記一つのデータ処理ユニットを有効にするステップと、
を含む請求項1に記載の方法。 - 前記1グループのデータ処理ユニットの操作状態を制御するステップが、
前記1グループのデータ処理ユニットについて決定された前記第1のメトリック値に基づいて、前記次のクロックサイクルにおける負荷を示すための第1の合計メトリック値を決定するステップと、
前記1グループのデータ処理ユニットの1つ前のクロックサイクルにおける1つ前の入力データと前記現在のクロックサイクルにおける前記現在の入力データとに基づいて、前記現在のクロックサイクルにおける負荷を示すための第2の合計メトリック値を決定するステップと、
前記第1の合計メトリック値と前記第2の合計メトリック値との差分の絶対値が第3の閾値を超えたことに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を無効にするステップと、
前記第1の合計メトリック値と前記第2の合計メトリック値との差分の絶対値が前記第3の閾値以下であることに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を有効にするステップと、
を含む請求項1に記載の方法。 - 前記第2の合計メトリック値を決定するステップが、
前記1グループのデータ処理ユニット内の各データ処理ユニットについて、前記データ処理ユニットに使用される前記1つ前のクロックサイクルにおける前記1つ前の入力データを取得するステップと、
前記1つ前の入力データと前記現在の入力データとの比較に基づいて、前記現在のクロックサイクルにおける前記データ処理ユニットの入力データの変化を示す第2のメトリック値を決定するステップと、
前記1グループのデータ処理ユニットについて決定された前記第2のメトリック値に基づいて、前記第2の合計メトリック値を決定するステップと、
を含む請求項7に記載の方法。 - データ処理システム内の1グループのデータ処理ユニット内の各データ処理ユニットについて、現在のクロックサイクルにおける前記データ処理ユニットに使用される現在の入力データと、次のクロックサイクルにおける前記データ処理ユニットに使用される次の入力データとを取得するように構成される取得ユニットと、
前記1グループのデータ処理ユニット内の各データ処理ユニットについて、前記現在の入力データと前記次の入力データとの比較に基づいて、前記次のクロックサイクルにおける前記データ処理ユニットの入力データの変化を示す第1のメトリック値を決定するように構成される決定ユニットと、
前記1グループのデータ処理ユニットについて決定された前記第1のメトリック値に基づいて、前記1グループのデータ処理ユニットの前記次のクロックサイクルにおける操作状態を制御するように構成される制御ユニットと、
を備える負荷を均衡化するための装置。 - 前記取得ユニットが、
前記データ処理ユニットに使用される複数のグループの入力データから少なくとも1グループの入力データを選択するように構成される選択ユニットと、
前記少なくとも1グループの入力データ内の各グループの入力データについて前記取得をそれぞれ実行するように構成される実行ユニットと、
を備える請求項9に記載の装置。 - 前記現在の入力データは、前記データ処理ユニットに使用される入力データレジスタの出力におけるデータであり、前記次の入力データは、前記入力データレジスタの入力におけるデータである請求項9に記載の装置。
- 前記決定ユニットが、
前記現在の入力データと前記次の入力データとの対応するビットを排他的論理和演算するように構成される排他的論理和ユニットと、
前記対応するビットの前記排他的論理和演算の結果に基づいて、前記第1のメトリック値を決定するように構成される第1のメトリック値決定ユニットと、
を含む請求項9に記載の装置。 - 前記制御ユニットが、
前記1グループのデータ処理ユニット内の各データ処理ユニットの前記第1のメトリック値に基づいて、前記次のクロックサイクルにおける負荷を示す第1の合計メトリック値を決定するように構成される第1の決定ユニットと、
前記第1の合計メトリック値が第1の閾値を超えたことに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を無効にし、前記第1の合計メトリック値が前記第1の閾値以下であることに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を有効にするように構成される第1の無効化及び有効化ユニットと、
を含む請求項9に記載の装置。 - 前記制御ユニットが、
前記1グループのデータ処理ユニット内の一つのデータ処理ユニットの前記第1のメトリック値が第2の閾値を超えたことに応答して、前記次のクロックサイクルで前記一つのデータ処理ユニットを無効にし、前記1グループのデータ処理ユニット内の前記一つのデータ処理ユニットの前記第1のメトリック値が前記第2の閾値以下であることに応答して、前記次のクロックサイクルで前記一つのデータ処理ユニットを有効にするように構成される第2の無効化及び有効化ユニットを備える請求項9に記載の装置。 - 前記制御ユニットが、
前記1グループのデータ処理ユニットについて決定された前記第1のメトリック値に基づいて、前記次のクロックサイクルにおける負荷を示すための第1の合計メトリック値を決定するように構成される第1の決定ユニットと、
前記1グループのデータ処理ユニットの1つ前のクロックサイクルにおける1つ前の入力データと前記現在のクロックサイクルにおける前記現在の入力データとに基づいて、前記現在のクロックサイクルにおける負荷を示すための第2の合計メトリック値を決定するように構成される第2の決定ユニットと、
前記第1の合計メトリック値と前記第2の合計メトリック値との差分の絶対値が第3の閾値を超えたことに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を無効にし、前記第1の合計メトリック値と前記第2の合計メトリック値との差分の絶対値が前記第3の閾値以下であることに応答して、前記次のクロックサイクルで前記1グループのデータ処理ユニット内の少なくとも一部を有効にするように構成される第3の無効化及び有効化ユニットと、
を備える請求項9に記載の装置。 - 前記第2の決定ユニットが、
前記1グループのデータ処理ユニット内の各データ処理ユニットについて、前記データ処理ユニットに使用される前記1つ前のクロックサイクルにおける前記1つ前の入力データを取得するように構成されるデータ取得ユニットと、
前記1つ前の入力データと前記現在の入力データとの比較に基づいて、前記現在のクロックサイクルにおける前記データ処理ユニットの入力データの変化を示す第2のメトリック値を決定するように構成される第2のメトリック値決定ユニットと、
前記1グループのデータ処理ユニットについて決定された前記第2のメトリック値に基づいて、前記第2の合計メトリック値を決定するように構成される第2の合計メトリック値決定ユニットと、
を備える請求項15に記載の装置。 - 一つ又は複数のプロセッサと、
一つ又は複数のプログラムを記憶するための記憶装置と、
を備え、
前記一つ又は複数のプログラムが前記一つ又は複数のプロセッサによって実行される場合、前記一つ又は複数のプロセッサが、請求項1から8のいずれか一項に記載の方法を実現する電子機器。 - コンピュータプログラムが記憶されているコンピュータ読み取り可能な記憶媒体であって、
前記プログラムがプロセッサによって実行される場合、請求項1から8のいずれか一項に記載の方法が実現されるコンピュータ読み取り可能な記憶媒体。 - コンピュータプログラムがプロセッサによって実行される場合、請求項1から8のいずれか一項に記載の方法が実現されるコンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910690754.7A CN110413414A (zh) | 2019-07-29 | 2019-07-29 | 用于平衡负载的方法、装置、设备和计算机可读存储介质 |
CN201910690754.7 | 2019-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021022373A true JP2021022373A (ja) | 2021-02-18 |
JP7110278B2 JP7110278B2 (ja) | 2022-08-01 |
Family
ID=68363912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020117637A Active JP7110278B2 (ja) | 2019-07-29 | 2020-07-08 | 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US11537441B2 (ja) |
EP (1) | EP3771963A1 (ja) |
JP (1) | JP7110278B2 (ja) |
KR (1) | KR102335749B1 (ja) |
CN (1) | CN110413414A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MX2021007836A (es) | 2018-12-29 | 2021-10-13 | Huawei Tech Co Ltd | Método para indicar vectores utilizados para construir un vector de precodificación y aparato de comunicaciones. |
CN111865744B (zh) * | 2020-07-08 | 2021-12-31 | 北京软安科技有限公司 | 一种车辆can总线数据分类方法及装置 |
US11789518B2 (en) * | 2021-06-22 | 2023-10-17 | International Business Machines Corporation | Voltage overshoot management |
US11592895B1 (en) * | 2021-06-30 | 2023-02-28 | Epirus, Inc. | Systems and methods for improving power efficiency |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030006806A1 (en) * | 2001-07-03 | 2003-01-09 | Elappuparackal Tony T. | Data-driven clock gating for a sequential data-capture device |
JP2007502477A (ja) * | 2003-05-27 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力消費のモニタおよび制御 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953237A (en) * | 1996-11-25 | 1999-09-14 | Hewlett-Packard Company | Power balancing to reduce step load |
US9671844B2 (en) * | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
US20150220128A1 (en) * | 2014-02-04 | 2015-08-06 | Infineon Technologies Ag | Method and Apparatus for Use in a Data Processing System |
US9735778B1 (en) * | 2014-08-20 | 2017-08-15 | Altera Corporation | Method and apparatuses for optimizing power management on an integrated circuit device |
GB2542215B (en) * | 2016-01-18 | 2018-04-11 | Imagination Tech Ltd | Dynamic power measurement using a formal verification tool |
US10545556B2 (en) * | 2017-05-10 | 2020-01-28 | Texas Instruments Incorporated | Fine-grained dynamic power and clock-gating control |
US10671147B2 (en) * | 2017-12-18 | 2020-06-02 | Facebook, Inc. | Dynamic power management for artificial intelligence hardware accelerators |
-
2019
- 2019-07-29 CN CN201910690754.7A patent/CN110413414A/zh active Pending
-
2020
- 2020-03-26 EP EP20165846.5A patent/EP3771963A1/en not_active Ceased
- 2020-04-14 KR KR1020200045445A patent/KR102335749B1/ko active IP Right Grant
- 2020-07-08 JP JP2020117637A patent/JP7110278B2/ja active Active
- 2020-07-15 US US16/929,970 patent/US11537441B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030006806A1 (en) * | 2001-07-03 | 2003-01-09 | Elappuparackal Tony T. | Data-driven clock gating for a sequential data-capture device |
JP2007502477A (ja) * | 2003-05-27 | 2007-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力消費のモニタおよび制御 |
Also Published As
Publication number | Publication date |
---|---|
KR20210014063A (ko) | 2021-02-08 |
KR102335749B1 (ko) | 2021-12-06 |
JP7110278B2 (ja) | 2022-08-01 |
EP3771963A1 (en) | 2021-02-03 |
US20210034421A1 (en) | 2021-02-04 |
US11537441B2 (en) | 2022-12-27 |
CN110413414A (zh) | 2019-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021022373A (ja) | 負荷を均衡化するための方法、装置、機器、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム | |
CN111856258B (zh) | 用于芯片的测试的方法、设备、存储介质和相应的芯片 | |
US9557804B2 (en) | Dynamic power limit sharing in a platform | |
CN110574045B (zh) | 用于优化后的深度网络处理的图形匹配 | |
US10685160B2 (en) | Large cluster persistence during placement optimization of integrated circuit designs | |
JP2016534441A (ja) | ワット当たりの最適パフォーマンスのためのインテリジェントマルチコア制御 | |
JP2021532437A (ja) | 機械学習モデルを改良して局所性を改善させること | |
CN110999056A (zh) | 集成电路芯片的电压调节器 | |
US11635904B2 (en) | Matrix storage method, matrix access method, apparatus and electronic device | |
KR20210045544A (ko) | 클럭 사이클에 기반하여 전력을 모니터링하는 동적 전력 모니터, 프로세서, 및 시스템 온 칩 | |
CN116932174A (zh) | Eda仿真任务动态资源调度方法、装置、终端及介质 | |
CN111523656A (zh) | 处理装置及方法 | |
US20220206554A1 (en) | Processor and power supply ripple reduction method | |
CN112465116A (zh) | 运算方法、装置、电子设备和存储介质 | |
CN116438525A (zh) | 将数据从数据存储器加载到数据缓存的方法和计算装置 | |
US11709522B1 (en) | Power and temperature driven clock throttling | |
CN111198714A (zh) | 重训练方法及相关产品 | |
US11899551B1 (en) | On-chip software-based activity monitor to configure throttling at a hardware-based activity monitor | |
US11449337B1 (en) | Pseudorandom keephot instructions to mitigate large load steps during hardware emulation | |
CN114118395B (zh) | 智能处理器装置与降低存储器带宽的方法 | |
CN110197026B (zh) | 一种基于近阈值计算的处理器核优化方法及*** | |
JP6057735B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
CN110826704B (zh) | 一种用于防止神经网络过拟合的处理装置及*** | |
JPWO2018167940A1 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
Zhang et al. | Design of Hardware Accelerator Architecture for Target Detection Based on ZYNQ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220615 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220615 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220623 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7110278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |