JP2021009869A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2021009869A
JP2021009869A JP2019121501A JP2019121501A JP2021009869A JP 2021009869 A JP2021009869 A JP 2021009869A JP 2019121501 A JP2019121501 A JP 2019121501A JP 2019121501 A JP2019121501 A JP 2019121501A JP 2021009869 A JP2021009869 A JP 2021009869A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
conductor
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019121501A
Other languages
English (en)
Other versions
JP7228485B2 (ja
Inventor
高志 平尾
Takashi Hirao
高志 平尾
円丈 露野
Enjo Tsuyuno
円丈 露野
悠佳 清水
Haruka Shimizu
悠佳 清水
晃 松下
Akira Matsushita
晃 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2019121501A priority Critical patent/JP7228485B2/ja
Priority to DE112020002625.6T priority patent/DE112020002625T5/de
Priority to CN202080045792.8A priority patent/CN114008775A/zh
Priority to PCT/JP2020/023520 priority patent/WO2020262097A1/ja
Publication of JP2021009869A publication Critical patent/JP2021009869A/ja
Application granted granted Critical
Publication of JP7228485B2 publication Critical patent/JP7228485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2916—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92166—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1067—Oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ボイドが存在しても、部分放電の発生が抑制される半導体装置を提供する。【解決手段】半導体装置１００は、開口部１５ａを有する第一絶縁層１５および第一絶縁層１５の開口部１５ａから露出するソース電極１２を有する半導体素子１０と、ソース電極１２に接合された中継導体２１と、ソース電極１２と中継導体２１とを接合する接合層４１と、第一絶縁層１５ａの少なくとも一部を覆い、少なくとも接合層４１の周囲に接して設けられた第二絶縁層３１と、中継導体２１に接続された表面側導体２２と、表面側導体２２と第二絶縁層３１との間に充填された封止樹脂３２と、を備える。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
モータ等を駆動する電力変換部を有するパワー半導体装置として、パワー半導体素子を一対の金属板により挟んで、金属板間に樹脂を充填して半導体素子を封止する構造を有するものがある。より詳細には、半導体素子の一方の電極に金属ブロックを接合し、この金属ブロックを一方の金属板に接続し、半導体素子の他方の電極を他方の金属板に接続する。各金属板の面積は、半導体素子の表裏面の面積より大きく形成されており、この一対の金属板間に、トランスファーモールド法等のモールド法により、樹脂を充填して半導体素子を封止する（例えば、特許文献１参照）。
特開２０１１−１１４１７６号公報
モールド法により形成する封止樹脂には、ボイド（空隙）等の欠陥部が生じ易い。パワー半導体装置では、パワー半導体素子に高電圧が印加されるため、封止樹脂にボイド等の欠陥部が存在すると、その欠陥部に電界が集中し、部分放電が発生する可能性がある。部分放電が発生した状態が続くと、封止樹脂が劣化し、最終的に絶縁破壊してパワー半導体装置が故障する虞がある。
本発明の第一の態様によると、半導体装置は、開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する半導体素子と、前記表面電極に接合された中継導体と、前記表面電極と前記中継導体とを接合する接合層と、前記第一絶縁層の少なくとも一部を覆い、少なくとも前記接合層の周囲に接して設けられた第二絶縁層と、前記中継導体に接続された導体と、前記導体と前記第二絶縁層との間に充填された封止樹脂と、を備える。
本発明の第二の態様によると、半導体装置は、開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する複数の半導体素子と、前記各半導体素子の前記表面電極に接合された中継導体と、前記各表面電極と前記各中継導体を接合する接合層と、前記各第一絶縁層の少なくとも一部を覆い、少なくとも前記各接合層の周囲に接して設けられた第二絶縁層と、前記各中継導体を接続する導体と、を備える。
本発明の第三の態様によると、半導体装置の製造方法は、開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する半導体素子を準備することと、前記表面電極と中継導体とを接合層により接合することと、前記第一絶縁層の少なくとも一部を覆い、少なくとも前記接合層の周囲に接する第二絶縁層を設けることと、前記中継導体に導体を接続することと、前記導体と前記第二絶縁層との間に封止樹脂を充填することと、を含む。
本発明によれば、ボイドが存在しても、部分放電の発生が抑制される。
本発明の半導体装置の第１の実施形態の断面図。 （Ａ）、（Ｂ）は、図１に図示された半導体装置１００の製造方法を説明するための各工程における半導体装置の断面図。 （Ａ）、（Ｂ）は、図２に続く各工程における半導体装置の断面図。 本発明の半導体装置の第２の実施形態の断面図。 封止樹脂に存在するボイドに高電界が印加され、部分放電が発生する作用を説明するための断面図であり、（Ａ）は、比較例の半導体装置１００Ｒの断面図、（Ｂ）は、本実施形態の半導体装置の断面図。 本発明の半導体装置の第３の実施形態の分解斜視図。 図６に図示された半導体装置の拡大分解斜視図。 図６に図示された半導体装置の断面図であり、（Ａ）は樹脂封止前の断面図、（Ｂ）は、樹脂封止後の断面図。
以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
−第１の実施形態−
以下、図１〜図３を参照して、本発明の第１の実施形態を説明する。
図１は、本発明の半導体装置の第１の実施形態の断面図である。
半導体装置１００は、半導体素子１０を備えている。半導体素子１０は、例えば、ＳｉＣ（シリコンカーバイト）ＭＯＳ ＦＥＴ（Metal-Oxide-Semiconductor Field effect
transistor）である。半導体素子１０は、半導体基板１１と、ソース電極１２と、ドレイン電極１３と、内部配線１４と、第一絶縁層１５を有する。なお、図１には、図示しないが、半導体素子１０は、ゲート電極１７（図７参照）を有する。半導体装置１００は、半導体素子１０と、中継導体２１と、表面側導体２２と、裏面側導体２３と、第二絶縁層３１と、封止樹脂３２を有する。
第一絶縁層１５は、半導体基板１１内部に形成された半導体素子形成用の不純物領域および内部配線１４を保護するために設けられた絶縁膜であり、酸化シリコンまたは窒化シリコン等の無機材料により形成されている。第一絶縁層１５には、開口部１５ａ（図２（Ｂ）も参照）が設けられている。ソース電極１２は、第一絶縁層１５の開口部１５ａより少し大きく形成されており、ソース電極１２の周縁部の内側が第一絶縁層１５の開口部１５ａから露出している。第一絶縁層１５は、例えば、ポリイミドまたはポリベンゾオキサドール等の樹脂により形成される。第一絶縁層１５は、半導体素子メーカーにより形成されており、その厚さは、一般的に、数μｍ程度とされている。
中継導体２１は、第一絶縁層１５の開口部１５ａより少し小さい面積を有し、接合層４１により、ソース電極１２の、第一絶縁層１５の開口部１５ａから露出した部分の全面に接合されている。接合層４１は、中継導体２１とほぼ同じ面積を有する。従って、接合層４１の周縁部と第一絶縁層１５の開口部１５ａの周縁部との間には隙間Ｇ（図２（Ｂ）参照）が形成されている。中継導体２１は、銅系金属により形成することができる。また、中継導体２１は、ＣＩＣ（Copper Invar Copper）等のクラッド材を用いて形成することができる。インバー（登録商標）は、鉄とニッケルの合金であり、低熱膨張率の材料であるので、インバーを含む材料により中継導体２１を形成することにより、駆動時に半導体素子１０が高温となっても、封止樹脂３２との剥離を抑制することができる。
第二絶縁層３１は、第一絶縁層１５上に形成されている。第二絶縁層３１は、第一絶縁層１５の全面には形成されておらず、第一絶縁層１５の周縁部側は、第二絶縁層３１から露出している。第二絶縁層３１は、接合層４１の周縁部と第一絶縁層１５の開口部１５ａの周縁部との間の隙間Ｇ内にも充填されており、接合層４１の周縁部および中継導体２１の接合層４１側近傍領域の周縁部に接している。第二絶縁層３１は、後述するように、ポッティング法または印刷法等を用いた塗布により形成される。第二絶縁層３１は、例えば、ポリアミドイミド、ポリイミド、ポリエーテルアミドイミド、ポリエーテルアミド等の樹脂で形成される。第一絶縁層１５と第二絶縁層３１を、同じ樹脂により形成してもよい。第二絶縁層３１は、数十μｍ程度であり、第一絶縁層１５の厚さより厚くすることが好ましい。
表面側導体２２は、半導体素子１０の表面面積、すなわち、第一絶縁層１５の平面視での面積よりも大きい面積を有する。表面側導体２２は、接合層４２により中継導体２１に接合されている。接合層４２は、中継導体２１とほぼ同じ面積を有する。表面側導体２２は、銅系金属またはアルミニウム系金属により形成することができる。
裏面側導体２３は、接合層４３により、半導体基板１１のソース電極１２と対向する裏面側に設けられたドレイン電極１３に接合されている。裏面側導体２３は、表面側導体２２と同じ面積を有する。封止樹脂３２は、表面側導体２２と裏面側導体２３との間に充填されている。つまり、半導体素子１０の周側面、第二絶縁層３１、中継導体２１の周側面は、封止樹脂３２により封止されている。裏面側導体２３は、銅系金属またはアルミニウム系金属により形成することができる。
接合層４１〜４３として、はんだや焼結金属材料を用いることができる。
封止樹脂３２としては、エポキシ樹脂等を用いることができる。封止樹脂３２による封止は、トランスファーモールド等のモールド法等が適しているが、ポッティング法や、シルク印刷、シーリング印刷、インクジェット印刷、熱転写印刷等の印刷法を用いてもよい。
次に、上記実施形態の半導体装置１００における、ボイドの存在に伴う封止樹脂の劣化抑制作用について説明する。
図５は、封止樹脂に存在するボイドに高電界が印加され、部分放電が発生する作用を説明するための断面図である。図５（Ａ）は、比較例の半導体装置１００Ｒの封止樹脂に発生するボイドを示す断面図であり、図５（Ｂ）は、本実施形態の半導体装置１００の封止樹脂に発生するボイドを示す断面図である。
図５（Ａ）に図示される比較例の半導体装置１００Ｒは、本実施形態の半導体装置１００の中継導体２１を有していない。
半導体装置１００Ｒでは、表面側導体２２Ｒは、ソース電極１２の、第一絶縁層１５の開口部１５ａから露出した部分に対向する突出部２５を有している。突出部２５は、表面側導体２２Ｒと一体成形されている。すなわち、突出部２５とソース電極１２とを接合層４１により接合した後では、第一絶縁層１５の開口部１５ａの内周縁部と接合層４１との間の隙間Ｇの周辺領域は、封止樹脂３２を介して表面側導体２２Ｒにより覆われている。
このため、表面側導体２２Ｒと裏面側導体２３との間に封止樹脂３２を充填する前に、第一絶縁層１５上に第二絶縁層３１Ｒを塗布する場合、表面側導体２２Ｒが邪魔になり、第二絶縁層３１Ｒを接合層４１の周縁部や突出部２５の周縁部に接するように形成することは困難である。つまり、第一絶縁層１５の開口部１５ａの内周縁部と接合層４１との間の隙間Ｇは、第一絶縁層１５によっても、第二絶縁層３１Ｒによっても覆われない状態となる。
なお、図５（Ａ）において、表面側導体２２Ｒをソース電極１２に接合する前に第２絶縁層３１Ｒを充填する場合、ソース電極１２の表面側導体２２Ｒを接合する領域（表面側導体接合領域に第２絶縁層３１Ｒ）が侵入しないようにする工程が必要である。また、この工程では、ソース電極１２の表面側導体接合領域と第１絶縁層１５の開口１５ａの内周縁部との間に僅かな隙間Ｇを設ける必要があり、この僅かな隙間Ｇに絶縁材が十分に充填できず、ボイドＡＶの高電界による封止樹脂劣化は避けられない。
ＭＯＳ ＦＥＴ等では、ソース電極１２周辺部には高電界が発生する。特に、ＳｉＣ ＭＯＳ ＦＥＴでは、Ｓｉ ＭＯＳＦＥＴの１０倍程度の絶縁破壊電界強度の高電界が生じる。ソース電極１２周辺の封止樹脂３２にボイドＡＶが存在すると、ボイドＡＶに高電界が集中し、部分放電が発生する可能性がある。部分放電が発生した状態が続くと、封止樹脂３２が劣化し、最終的に絶縁破壊して半導体素子１０が故障する。
特に、突出部２５がソース電極１２に接合されているような狭い空間には、モールド法による封止樹脂は充填され難く、ボイドＡＶが発生する確率が高い。
本実施形態の半導体装置１００は、図５（Ｂ）に図示するように、ソース電極１２と表面側導体２２との間に設けられた中継導体２１を有している。このため、接合層４１により、ソース電極１２に中継導体２１を接合した状態で、表面側導体２２を中継導体２１に接合する前に、第二絶縁層３１を、第一絶縁層１５の周縁部と接合層４１との間の隙間Ｇ内に充填することができる。第二絶縁層３１により第一絶縁層１５の周縁部と接合層４１との間の隙間Ｇが覆われた状態で封止樹脂３２にボイドＡＶが存在すると、ソース電極１２周辺部に発生する高電界は、ボイドＡＶに印加される電圧と第二絶縁層３１に印加される電圧とに分圧される。
空気層であるボイドＡＶに加わる電圧は、空気層の誘電率に対する第二絶縁層３１の比誘電率、およびボイドＡＶの厚さと第二絶縁層３１の厚さとの比に関連する。第二絶縁層３１の厚さが大きくなり、ボイドＡＶの厚さが小さくなると、ボイドＡＶに集中する電圧が小さくなる。このため、第二絶縁層３１の厚さを所定の厚さ以上とすることにより、ボイドＡＶに加わる電圧を部分放電開始電圧より小さくすることができる。従って、第二絶縁層３１を所定の厚さ以上とすれば、この後、接合層４２により中継導体２１に表面側導体２２を接合し、表面側導体２２と裏面側導体２３間に封止樹脂３２を充填した場合、封止樹脂３２にボイドＡＶが発生しても、部分放電が発生するのを抑制することができる。
次に、半導体装置１００の製造方法を説明する。
図２（Ａ）、図２（Ｂ）は、図１に図示された半導体装置１００の製造方法を説明するための各工程における半導体装置の断面図であり、図３（Ａ）、図３（Ｂ）は、図２に続く各工程における半導体装置の断面図である。
先ず、半導体素子１０を準備する。 上述したように、半導体素子１０は、半導体基板１１と、ソース電極１２と、ドレイン電極１３と、内部配線１４と、第一絶縁層１５とを有する。
そして、図２（Ａ）に図示するように、半導体素子１０のドレイン電極１３と裏面側導体２３とを接合層４３により接合する。接合層４３として、上述したように、はんだ、または焼結金属材料を用いることができる。焼結金属材料は、粉末やペースト状を有しており、加熱により焼結金属となる。焼結金属材料としては、銅や銀を含む焼結金属接合ペーストを用いることが好ましい。半導体素子１０のドレイン電極１３と裏面側導体２３との間に接合層４３を介在させ、熱圧着することにより接合する。
次に、図２（Ｂ）に図示するように、半導体素子１０のソース電極１２と中継導体２１とを接合層４１により接合する。接合層４１として、接合層４３と同様なものを用いる。半導体素子１０のソース電極１２と中継導体２１との間に接合層４１を介在させ、熱圧着することにより接合する。半導体素子１０のソース電極１２と中継導体２１とを接合する接合層４１は、半導体素子１０の第一絶縁層１５の開口部１５ａ内に設けられる。つまり、接合層４１は、半導体素子１０の第一絶縁層１５の開口部１５ａより小さい。このため、第一絶縁層１５の周縁部と接合層４１との間には、隙間Ｇが形成される。
図２（Ａ）の工程と、図２（Ｂ）の工程とは、逆の手順としてもよい。また、同一行程で行ってもよい。同一工程で行う場合は、半導体素子１０のドレイン電極１３と裏面側導体２３とを接合層４３を介在させるとともに、半導体素子１０のソース電極１２と中継導体２１との間に接合層４１を介在させ、この状態で、全体を熱圧着する。
次に、図３（Ａ）に図示するように、第一絶縁層１５上に、第二絶縁層３１を塗布する。第二絶縁層３１は、接合層４１の周縁部と第一絶縁層１５の開口部１５ａの周縁部との間の隙間Ｇ（図２（Ｂ）参照）内に、接合層４１の周縁部に接するように充填される。第二絶縁層３１は、中継導体２１の下端部側、換言すれば、接合層４１側の周縁部に接するように設けてもよい。第二絶縁層３１の形成には、ディスペンサーを用いるポィッテング法、または印刷法を用いることができる。印刷法として、シルク印刷、シーリング印刷、インクジェット印刷、熱転写印刷等を適用することができる。
次に、図３（Ｂ）に図示するように、接合層４２により、中継導体２１に表面側導体２２を接合する。接合層４２として、接合層４１、４３と同様なものを用いる。中継導体２１と表面側導体２２との間に接合層４２を介在させ、熱圧着することにより接合する。
この後、表面側導体２２と裏面側導体２３との間に封止樹脂３２を充填する。これにより、半導体素子１０の周側面、第二絶縁層３１、中継導体２１の周側面が、封止樹脂３２により封止された図１に図示される半導体装置１００が形成される。封止樹脂３２の形成は、上述したように、トランスファーモールド法が適しているが、ポッティング法や印刷法を用いてもよい。
上記第１の実施形態によれば下記の効果を奏する。
（１）半導体装置１００は、開口部１５ａを有する第一絶縁層１５および第一絶縁層１５の開口部１５ａから露出するソース電極（表面電極）１２を有する半導体素子１０と、ソース電極１２に接合された中継導体２１と、ソース電極１２と中継導体２１とを接合する接合層４１と、第一絶縁層１５の少なくとも一部を覆い、少なくとも接合層４１の周囲に接して設けられた第二絶縁層３１と、中継導体２１に接続された表面側導体（導体）２２と、表面側導体２２と第二絶縁層３１との間に充填された封止樹脂３２と、を備える。このように、第一絶縁層１５の開口部１５ａから露出するソース電極１２は、接合層４１の周囲に接して設けられた第二絶縁層３１により覆われている。このため、封止樹脂３２にボイドＡＶが存在しても、部分放電の発生が抑制され、封止樹脂３２の劣化を抑制することができる。
−第２の実施形態−
図４は、本発明の半導体装置の第２の実施形態の断面図である。
第２の実施形態の半導体装置１００は、第二絶縁層３１ａが、半導体素子１０の外周側面に延在され、裏面側導体２３に接する構造を有する。
第１の実施形態では、第二絶縁層３１は、半導体素子１０の表面側にのみに形成されており、裏面側導体２３に接するように延在されているものではなかった。このような構造では、接合層４２により、中継導体２１に表面側導体２２を接合する際、熱圧着時の加熱により接合層４１が溶融し、中継導体２１が位置ずれを起こす可能性がある。第二の実施形態では、第二絶縁層３１ａが裏面側導体２３に接する位置まで延在されている。第二絶縁層３１ａは中継導体２１に接しているので、熱圧着時の加熱により接合層４１が溶融しても、中継導体２１の移動は、裏面側導体２３に接する第二絶縁層３１ａにより規制される。
第２の実施形態の他の構成は、第１の実施形態と同様であり、対応する構成に同一の符号を付して説明を省略する。
第２の実施形態においても、第１の実施形態と同様な効果を奏する。
また、第２の実施形態によれば、中継導体２１に表面側導体２２を接合する際の中継導体２１の位置ずれを抑制することができる。
−第３の実施形態−
図６〜図８を参照して、本発明の第３の実施形態を説明する。
図６は、本発明の半導体装置の第３の実施形態の分解斜視図である。
半導体装置２００は、４つの半導体装置３００と、外側表面側導体２２２と、外側裏面側導体２２３とを備える。４つの半導体装置３００は、相互に離間して、左右方向に２行、上下方向に２列、マトリクス状に配列されている。外側表面側導体２２２と外側裏面側導体２２３は、それぞれ、マトリクス状に配列された４つの半導体装置３００の全領域を覆う大きさを有する。４つの半導体装置３００は、いずれも同一の構造を有する。
２つの半導体装置３００は、それぞれ、上アーム回路を有し、残りの２つの半導体装置３００は、それぞれ、下アーム回路を有する。また、上アーム回路を有する半導体装置３００と下アーム回路を有する半導体装置３００は、直列に接続され、上下アーム直列回路を構成する。上アーム回路と下アーム回路の接続部から、位相の異なる交流出力が得られる電力変換装置を構成することができる。
図７は、図６に図示された半導体装置の拡大分解斜視図であり、図８は、図６に図示された半導体装置の断面図であり、図８（Ａ）は樹脂封止前の断面図、図８（Ｂ）は、樹脂封止後の断面図である。
半導体装置３００は、４つの半導体素子１０と、表面側導体１２２と、裏面側導体１２３とを備えている。４つの半導体素子１０は、相互に離間して、左右方向に２行、上下方向に２列、マトリクス状に配列されている。すなわち、半導体装置３００は、４in１パッケージとして構成されている。表面側導体１２２と裏面側導体１２３は、それぞれ、マトリクス状に配列された４つの半導体素子１０の全領域を覆う大きさを有する。
４つの半導体素子１０は、いずれも第１の実施形態の半導体素子と同一の構造を有する。すなわち、図８に図示されるように、半導体素子１０は、半導体基板１１と、ソース電極１２と、ドレイン電極１３と、内部配線１４と、第一絶縁層１５を有する。図８に図示されるように、各半導体素子１０のソース電極１２には接合層４１を介して中継導体２１が接合されている。また、各半導体素子１０の第一絶縁層１５上には、接合層４１の周縁部および中継導体２１の接合層４１側近傍領域周縁部に接する第二絶縁層３１が形成されている。
図７に図示されるように、表面側導体１２２は、４つの半導体素子１０を覆う矩形形状の本体と、この矩形形状の本体の４つのコーナー部のそれぞれから延在された脚部の先端に、裏面側導体１２３側に向けて突出するセンス接続部１３１とを有する。センス接続部１３１は、四角柱形状を有し、ボンディングワイヤに比し、大きな断面積を有する。センス接続部１３１が大きな断面積を有する理由は、表面側導体１２２と裏面側導体１２３に作用する負荷に耐えられる強度を確保するためと、インダクタンスを小さくするためである。
裏面側導体１２３は、第１の実施形態の裏面側導体２３に対応する部材であるが、第３の実施形態では、４つの半導体素子１０が接合層４３を介して接合されるサイズを有する。裏面側導体１２３には、４つの半導体素子１０が接合される領域を除く全面に絶縁層１５１が設けられている。絶縁層１５１には、樹脂やセラミックを用いることができる。
裏面側導体１２３上に形成された絶縁層１５１上には、ゲート配線１５２およびセンス配線１５３が設けられている。ゲート配線１５２およびセンス配線１５３は、不図示の制御部に接続される。
不図示の制御部は、センス配線１５３を介した半導体素子１０のソース電極１２との接続をグランド、すなわち、基準電位として、ゲート配線１５２を介して半導体素子１０のソース電極１２に電圧を印加する。センス接続部１３１の断面積を大きくする理由としてインダクタンスを小さくすることを挙げたが、正確には、センス配線１５３を介した半導体素子１０のソース電極１２との接続におけるインダクタンスを小さくするためである。
図７を参照して、ゲート配線１５２は、裏面側導体１２３上に設けられた絶縁層１５１上を、左右に分離された二対の半導体素子１０の間において、換言すれば、裏面側導体１２３の左辺と右辺の中央において、裏面側導体１２３の上下方向に延在して形成されている。各半導体素子１０のゲート電極１７は、ボンディングワイヤ１６１によりゲート配線１５２に接続されている。センス配線１５３は、ゲート配線１５２と僅かな隙間を開けてゲート配線１５２の外側を囲んで形成されている。センス配線１５３は、裏面側導体１２３の上下方向に延在された部分と、裏面側導体１２３の上辺側の側面および下辺側の側面に沿って裏面側導体１２３のコーナー部近傍まで延在された部分とを有する。
センス配線１５３は、各コーナー部の近傍に、表面側導体１２２のセンス接続部１３１の下端面が接合されるセンス接触領域１５３ａを有する。センス接触領域１５３ａは、センス配線１５３の一部であり、実際には、領域を示す仕切り線はないが、図７では、判り易くするためにセンス接触領域１５３ａを矩形形状の実線により図示している。表面側導体１２２は、接合層４２（図８（ａ）、（ｂ）参照）により、各半導体素子１０のソース電極１２に接合される。従って、センス配線１５３は、表面側導体１２２を介して、各半導体素子１０のソース電極１２に接続される。
４つの半導体素子１０を近接して配置すると、各半導体素子１０から放出される熱が狭い領域に集中し、裏面側導体１２３が高温となってしまう。このため、図７に示すように、４つの半導体素子１０を所定幅以上に離間して配置して、熱が集中しないようにしている。しかし、半導体素子１０を所定幅以上に離間して配置すると裏面側導体１２３、換言すれば、半導体装置３００の面積が大きくなる。そこで、半導体素子１０が離間された中央のスペースにゲート配線１５２とセンス配線１５３とを引き回すことにより、スペースの有効活用を図り、裏面側導体１２３の面積の縮小化を図っている。
図７および図８に図示されるように、表面側導体１２２のセンス接続部１３１の下端面が接合されるセンス接触領域１５３ａは、４つの半導体素子１０が配列された、矩形の外周領域の外側に配置されている。このため、センス配線１５３を介した半導体素子１０のソース電極１２との接続におけるインダクタンスを小さくすることができる。
図６に図示される半導体装置２００を構成する４つの半導体装置３００は、図８（ａ）に図示されるように、外側表面側導体２２２と外側裏面側導体２２３の間に配置される。
各半導体装置３００の表面側導体１２２は、接合層４４により、外側表面側導体２２２に接合されている。各半導体装置３００の裏面側導体１２３は、接合層４５により、外側裏面側導体２２３に接合されている。接合層４４、４５は、接合層４１〜４３と同一の材料を用いて形成することができる。
図８（ａ）に図示された状態は、半導体装置２００を構成する４つの半導体装置３００に、封止樹脂３２が充填されていない状態である。つまり、各半導体素子１０および第二絶縁層３１等は、封止樹脂３２により封止されていない。しかし、各半導体素子１０の第一絶縁層１５上には、接合層４１の周縁部および中継導体２１の接合層４１側近傍領域周縁部に接する第二絶縁層３１が形成されている。このため、この状態で、ソース電極１２に高電界を印加する高電界印加試験を行うことができる。ソース電極１２に高電界を印加することで、部分放電が発生したり、半導体素子１０が損傷したり、特性が劣化したりするか否かを検査し、不良品を除去したり、修理したりすることができる。これにより、樹脂封止後に検査を行うよりも、生産性を向上することができる。
高電界印加試験後、外側表面側導体２２２と外側裏面側導体２２３との間に、封止樹脂３２を充填し、各半導体素子１０の周側面、第二絶縁層３１、中継導体２１の周側面を、封止樹脂３２により封止する。これにより、図８（ｂ）に図示される半導体装置２００を形成することができる。
高電界印加試験は、図８（ｂ）の状態で行ってもよいし、図８（ａ）の状態で行って、再度、図８(ｂ)の状態で行ってもよい。
第３の実施形態では、センス配線１５３とソース電極１２とは、表面側導体１２２に一体的に設けたセンス接続部１３１により接続する構造として例示した。しかし、センス配線１５３とソース電極１２とは、ボンディングワイヤにより接続するようにしてもよい。
第３の実施形態では、半導体装置３００は、４つのアーム回路が一体化された４in１パッケージとして例示した。しかし、半導体装置３００は、複数のアーム回路が一体化されたパッケージであればよく、Ｎ（Ｎ≧２）in１パッケージに幅広く適用することが可能である。
なお、上記各実施形態では、スイッチング用素子を、ＭＯＳ ＦＥＴとして例示した。しかし、ＭＯＳ ＦＥＴに替えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他の半導体素子を用いてもよい。
上記各実施形態では、スイッチング用素子としてＳｉＣ（炭化ケイ素）ＭＯＳ ＦＥＴが好ましいとした。しかし、本発明は、炭化ケイ素の他にも、窒化ガリウム、酸化ガリウム、ダイヤモンドを母材とする半導体素子に対しても適用することができる。また、本発明は、通常のＳｉ ＭＯＳ ＦＥＴにも適用することができる。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１０ 半導体素子
１２ ソース電極（表面電極）
１３ ドレイン電極（裏面電極）
１５ 第一絶縁層
１５ａ 開口部
２１ 中継導体
２２ 表面側導体（導体）
２３ 裏面側導体（対向導体）
３１、３１ａ 第二絶縁層
３２ 封止樹脂
４１〜４５ 接合層
１００ 半導体装置
１２２ 表面側導体（導体）
１２３ 裏面側導体
２００ 半導体装置
２２２ 外側表面側導体（外側導体）
２２３ 外側裏面側導体
３００ 半導体装置
ＡＶ ボイド
Ｇ 隙間

Claims (14)

  1. 開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する半導体素子と、
    前記表面電極に接合された中継導体と、
    前記表面電極と前記中継導体とを接合する接合層と、
    前記第一絶縁層の少なくとも一部を覆い、少なくとも前記接合層の周囲に接して設けられた第二絶縁層と、
    前記中継導体に接続された導体と、
    前記導体と前記第二絶縁層との間に充填された封止樹脂と、を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記開口部の周縁部と前記接合層の周囲との間に隙間が設けられ、
    前記第二絶縁層は、前記隙間内に充填されている半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第二絶縁層は、前記中継導体の少なくとも前記接合層側の周囲に接している半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記導体と前記中継導体とを接合する接合層をさらに備える半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記導体は、前記半導体素子の前記第一絶縁層全体を覆う面積を有し、
    前記封止樹脂は、前記半導体素子の周囲を封止する半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第二絶縁層は、前記第一絶縁層よりも厚く設けられている半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記中継導体は、インバーを含む半導体装置。
  8. 請求項１に記載の半導体装置において、
    前記接合層は、金属接合ペーストが焼結された焼結金属である半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記半導体素子は、前記表面電極の対向面側に裏面電極を有し、
    さらに、前記裏面電極に接続された対向導体を有し、
    前記第二絶縁層は、前記対向導体に接している半導体装置。
  10. 請求項１から請求項９までのいずれか一項に記載の半導体装置において、
    前記半導体素子は、炭化ケイ素、窒化ガリウム、酸化ガリウム、ダイヤモンドのいずれかを母材とする半導体装置。
  11. 開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する複数の半導体素子と、
    前記各半導体素子の前記表面電極に接合された中継導体と、
    前記各表面電極と前記各中継導体とを接合する接合層と、
    前記各第一絶縁層の少なくとも一部を覆い、少なくとも前記各接合層の周囲に接して設けられた第二絶縁層と、
    前記各中継導体を接続する導体と、を備える半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記導体と前記第二絶縁層との間に充填された封止樹脂と、を備える半導体装置。
  13. 請求項１１に記載の半導体装置を複数有し、
    前記各半導体装置の前記導体を接続する外側導体を、さらに有する半導体装置。
  14. 開口部を有する第一絶縁層および前記第一絶縁層の前記開口部から露出する表面電極を有する半導体素子を準備することと、
    前記表面電極と中継導体とを接合層により接合することと、
    前記第一絶縁層の少なくとも一部を覆い、少なくとも前記接合層の周囲に接する第二絶縁層を設けることと、
    前記中継導体に導体を接続することと、
    前記導体と前記第二絶縁層との間に封止樹脂を充填することと、を含む半導体装置の製造方法。
JP2019121501A 2019-06-28 2019-06-28 半導体装置およびその製造方法 Active JP7228485B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019121501A JP7228485B2 (ja) 2019-06-28 2019-06-28 半導体装置およびその製造方法
DE112020002625.6T DE112020002625T5 (de) 2019-06-28 2020-06-16 Halbleitervorrichtung und Herstellungsverfahren dafür
CN202080045792.8A CN114008775A (zh) 2019-06-28 2020-06-16 半导体装置及其制造方法
PCT/JP2020/023520 WO2020262097A1 (ja) 2019-06-28 2020-06-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019121501A JP7228485B2 (ja) 2019-06-28 2019-06-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021009869A true JP2021009869A (ja) 2021-01-28
JP7228485B2 JP7228485B2 (ja) 2023-02-24

Family

ID=74061990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019121501A Active JP7228485B2 (ja) 2019-06-28 2019-06-28 半導体装置およびその製造方法

Country Status (4)

Country Link
JP (1) JP7228485B2 (ja)
CN (1) CN114008775A (ja)
DE (1) DE112020002625T5 (ja)
WO (1) WO2020262097A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024062845A1 (ja) * 2022-09-21 2024-03-28 株式会社デンソー 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472852B2 (ja) * 2021-05-27 2024-04-23 株式会社デンソー 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048760A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置
JP2018032835A (ja) * 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置の製造方法
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置
JP2019091915A (ja) * 2017-03-08 2019-06-13 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114176A (ja) 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048760A (ja) * 2014-08-28 2016-04-07 三菱電機株式会社 半導体装置
JP2018032835A (ja) * 2016-08-26 2018-03-01 トヨタ自動車株式会社 半導体装置の製造方法
JP2019091915A (ja) * 2017-03-08 2019-06-13 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
WO2018173511A1 (ja) * 2017-03-22 2018-09-27 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024062845A1 (ja) * 2022-09-21 2024-03-28 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2020262097A1 (ja) 2020-12-30
CN114008775A (zh) 2022-02-01
DE112020002625T5 (de) 2022-02-17
JP7228485B2 (ja) 2023-02-24

Similar Documents

Publication Publication Date Title
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US6734551B2 (en) Semiconductor device
US10763346B2 (en) Semiconductor device and power conversion apparatus
CN108735692B (zh) 半导体装置
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
JP2003100987A (ja) 半導体装置
US11515228B2 (en) Double sided semiconductor package
JP2007012831A (ja) パワー半導体装置
WO2020262097A1 (ja) 半導体装置およびその製造方法
CN104392985A (zh) 包括衬底的多芯片器件
JP4096741B2 (ja) 半導体装置
WO2020241472A1 (ja) 半導体装置、および半導体装置の製造方法
US11227845B2 (en) Power module and method of manufacturing same
US10566295B2 (en) Semiconductor device
WO2021200166A1 (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP2019067976A (ja) 半導体装置
US6982482B2 (en) Packaging of solid state devices
WO2019044243A1 (ja) パワー半導体モジュール
JP7461210B2 (ja) 半導体装置の製造方法
JP7118204B1 (ja) 半導体装置
JP2003142651A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R150 Certificate of patent or registration of utility model

Ref document number: 7228485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150