JP2021007176A - 固体撮像装置、および電子機器 - Google Patents

Abstract

【課題】高品質の積層型のイメージセンサを簡単に提供する。【解決手段】第１の配線層、フォトダイオード、並びに、少なくとも転送トランジスタ、リセットトランジスタ、およびアンプトランジスタを含む第１の半導体基板と、第２の配線層と複数のトランジスタを含む第２の半導体基板と、第３の配線層を含む第３の半導体基板とが積層され、前記第１の半導体基板は、前記第１の配線層に接続された第１の接続部を有し、前記第２の半導体基板は、前記第２の半導体基板の対向する面の他方側に横方向に延伸された第２の接続部を有し、前記第２の接続部は、前記第２の半導体基板の前記第２の配線層と、前記第３の半導体基板の前記第３の配線層に接続され、前記複数のトランジスタは、前記第２の半導体基板の対向する面の間に縦方向に配置される。【選択図】図６

Description

本技術は、固体撮像装置、および電子機器に関し、特に、高品質の積層型のイメージセンサを、簡単に提供することができるようにする固体撮像装置、および電子機器に関する。

固体撮像装置として、CMOS（Complementary Metal Oxide Semiconductor）等のMOS型イメージセンサに代表される増幅型固体撮像装置が知られている。また、CCD（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。

これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話やPDA（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからMOS型イメージセンサが多く用いられている。

MOS型の固体撮像装置は、単位画素が光電変換部となるフォトダイオードと複数の画素トランジスタで形成され、この複数の単位画素が２次元アレイ状に配列された画素アレイ（画素領域）と、周辺回路領域を有して構成される。複数の画素トランジスタは、MOSトランジスタで形成され、転送トランジスタ、リセットトランジスタ、増幅とトランジスタの３トランジスタ、あるいは選択トランジスタを加えた４トランジスタで構成される。

また、上記のような固体撮像装置においては、機能が異なる複数の半導体チップを積み重ねて電気的に接続する積層型構造も提案されている。

積層型構造では、各半導体チップの機能に対応するように、各回路を最適に形成することが可能であるので、装置の高機能化を容易に実現できる。

たとえば、センサ回路を含む半導体チップと、信号を処理する回路が設けられたロジック回路を含む半導体チップとの各機能に対応するように、センサ回路およびロジック回路を最適に形成することで、高機能な固体撮像装置を製造することができる。この際、半導体チップの基板に貫通電極を設けることで、これらの複数の半導体チップが電気的に接続される。

しかしながら、基板を貫通する接続導体によって異種チップ間を接続して半導体デバイスを構成すると、深い基板に絶縁を確保しながら接続孔を開けねばならず、接続孔の加工と、接続導体の埋め込みに必要な製造プロセスのコスト経済性から実用化は困難とされていた。

一方、例えば１μｍ程度の小さなコンタク孔を形成するためには、上部チップを極限まで薄膜化する必要がある。この場合、薄膜化する前に上部チップを支持基板に貼り付ける等の複雑な工程とコスト増を招いてしまう。しかも、高アスペクト比の接続孔に接続導体で埋めるためには、接続導体としてタングステン(W)等の被覆性の良いCVD膜を使うことが必然的に求められ、接続導体材料が制約される。

そこで、それぞれの性能を十分に発揮して高性能化を図り、且つ量産性、コスト低減を図った、固体撮像装置等の半導体装置の製造方法が提案されている（例えば、特許文献１参照）。

特許文献１では、裏面型イメージセンサの支持基板をロジック回路として積層し、イメージセンサの薄肉化工程を利用して上部から多数の接続コンタクトを設けて積層型構造とすることが提案されている。

しかしながら、近年では、３層積層型の固体撮像装置も提案されている。積層型のイメージセンサを３層積層構造として構成する場合、受光部を持つセンサは光を取り込む必要があるため、最上部に配置することになり、その下層に２つのチップが積層されることになる。この場合、下層の２つのチップは、例えば、ロジックやメモリチップなどとすることができる。

通常、回路の積層に際しては、シリコン基板の薄膜化のために支持基板を使わないことが望ましい。その場合、回路の生成において、最初に下層の２つのチップの回路面を向い合せて貼り合わせ、２層目となるチップを薄膜化する。その後に、最も上層のセンサを裏面型として貼り合わせて積層させ、さらに薄膜化することになる。

特開２０１０−２４５５０６号公報

しかしながら、このようにすると、３層積層構造では次のような問題が生じる。

すなわち、パッドメタルへのパッド開口が必要以上に深くなりすぎる。すなわち、２層目チップのＡＬレイヤまで開口するため、最上層チップのセンサを貫通し、さらに２層目のチップのシリコン基板も貫通して配線層の最下層に位置するＡＬまで開口を到達させなければならない。

深いパッドを開口するためにはレジストの厚膜化に加えて、ドライエッチング後のレジスト硬化が問題となる。

例えば、開口時にチップ上には有機系のレンズが既に形成されているため、薬液でレジスト除去しなければならないが、硬化したレジストが残渣状に残り易くなり、レンズへの光入射を阻害する。

また、ドライエッチングにより生じるデポ物も問題となる。特にパッドのメタル表面やパッド開口部の側壁に付着して取れなくなったデポ物は、チップ完成後に湿度を吸ってフッ素イオンを生じさせ、パッドのメタルを溶かす(コロージョン)不良を生じさせる。

このようにパッドの深さ増によりプロセスが困難になってしまう。

さらに、２層目のチップから発生するホットキャリア発光を、２層目チップの配線レイアウトで遮光する事ができず、また、センサチップでも不要な配線層が削減されている場合、十分な遮光レイアウトを構成する事ができない。

本技術はこのような状況に鑑みて開示するものであり、高品質の積層型のイメージセンサを、簡単に提供することができるようにするものである。

本技術の一側面である固体撮像装置は、複数のフォトダイオードと、転送トランジスタ、リセットトランジスタ、およびアンプトランジスタのうちの少なくとも１つと、第１の電極を含む第１の配線層とを含む第１の半導体基板と、第２の電極を含む第２の配線層と第３の電極を含む第３の配線層とを含む第２の半導体基板と、第４の電極を含む第４の配線層を含む第３の半導体基板とを備え、前記第２の配線層と前記第３の配線層は、それぞれ前記第２の半導体基板の対向する面側に形成され、前記第１の配線層と前記第２の配線層、前記第３の配線層と前記第４の配線層とがそれぞれ向き合うように、前記第１の半導体基板と前記第２の半導体基板と前記第３の半導体基板が積層され、前記第１の半導体基板と前記第２の半導体基板は、前記第１の電極と前記第２の電極が直接接合されることにより電気的に接続され、前記第２の半導体基板と前記第３の半導体基板は、前記第３の電極と前記第４の電極が直接接合されることにより電気的に接続される固体撮像装置である。

本技術の一側面である電子機器は、入射光を受光する少なくとも１つのレンズを含む光学ユニットと、前記入射光を受光する固体撮像装置とを備え、前記固体撮像装置は、複数のフォトダイオードと、転送トランジスタ、リセットトランジスタ、およびアンプトランジスタのうちの少なくとも１つと、第１の電極を含む第１の配線層とを含む第１の半導体基板と、第２の電極を含む第２の配線層と第３の電極を含む第３の配線層とを含む第２の半導体基板と、第４の電極を含む第４の配線層を含む第３の半導体基板とを備え、前記第２の配線層と前記第３の配線層は、それぞれ前記第２の半導体基板の対向する面側に形成され、前記第１の配線層と前記第２の配線層、前記第３の配線層と前記第４の配線層とがそれぞれ向き合うように、前記第１の半導体基板と前記第２の半導体基板と前記第３の半導体基板が積層され、前記第１の半導体基板と前記第２の半導体基板は、前記第１の電極と前記第２の電極が直接接合されることにより電気的に接続され、前記第２の半導体基板と前記第３の半導体基板は、前記第３の電極と前記第４の電極が直接接合されることにより電気的に接続される電子機器である。

本技術の一側面である固体撮像装置、および電子機器においては、複数のフォトダイオードと、転送トランジスタ、リセットトランジスタ、およびアンプトランジスタのうちの少なくとも１つと、第１の電極を含む第１の配線層とを含む第１の半導体基板と、第２の電極を含む第２の配線層と第３の電極を含む第３の配線層とを含む第２の半導体基板と、第４の電極を含む第４の配線層を含む第３の半導体基板とが備えられる。第２の配線層と第３の配線層は、それぞれ第２の半導体基板の対向する面側に形成され、第１の配線層と第２の配線層、第３の配線層と第４の配線層とがそれぞれ向き合うように、第１の半導体基板と第２の半導体基板と第３の半導体基板が積層され、第１の半導体基板と第２の半導体基板は、第１の電極と第２の電極が直接接合されることにより電気的に接続され、第２の半導体基板と第３の半導体基板は、第３の電極と第４の電極が直接接合されることにより電気的に接続されている。

本技術によれば、高品質の積層型のイメージセンサを、簡単に提供することができる。

従来の積層型の固体撮像装置の画素部の構成を説明する断面図である。 従来の積層型の固体撮像装置の画素部の別の構成を説明する断面図である。 ３層積層型の固体撮像装置の製造方式を説明する図である。 ３層積層型の固体撮像装置の製造方式を説明する図である。 従来技術により製造された３層積層構造の固体撮像装置の画素部の構成を説明する断面図である。 本技術を適用した固体撮像装置の画素部の一実施の形態に係る構成を説明する断面図である。 図６のパッド孔およびアルミパッドの構成を説明する図である。 本技術を適用した固体撮像装置の画素部の別の実施の形態に係る構成を説明する断面図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図である。 本技術を適用した固体撮像装置の概略構成を示す図である。 図６に示される固体撮像装置の画素部の構成に係る断面図を模式化した図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 図１２に示される固体撮像装置の製造プロセスについて説明する図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 図２０に示される固体撮像装置の製造プロセスについて説明する図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。 図２９に示される固体撮像装置の製造プロセスについて説明する図である。 図２９に示される固体撮像装置の製造プロセスについて説明する図である。 図２９に示される固体撮像装置の製造プロセスについて説明する図である。 図２９に示される固体撮像装置の製造プロセスについて説明する図である。 図２９に示される固体撮像装置の製造プロセスについて説明する図である。 本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。 図３５に示される固体撮像装置の製造プロセスについて説明する図である。 図３５に示される固体撮像装置の製造プロセスについて説明する図である。 図３５に示される固体撮像装置の製造プロセスについて説明する図である。 図３５に示される固体撮像装置の製造プロセスについて説明する図である。 図３５に示される固体撮像装置の製造プロセスについて説明する図である。 本技術を適用した固体撮像装置の実施の形態として採用され得る構成の組み合わせを説明する図である。 ４層構造を採用する場合の本技術を適用した固体撮像装置の画素部の構成を説明する断面図を模式化した図である。 本技術を適用した電子機器の構成例を示すブロック図である。

以下、図面を参照して、ここで開示する技術の実施の形態について説明する。

最初に従来技術の問題点について説明する。

固体撮像装置として、CMOS（Complementary Metal Oxide Semiconductor）等のMOS型イメージセンサに代表される増幅型固体撮像装置が知られている。また、CCD（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置が知られている。

これら固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラなどに広く用いられている。近年、カメラ付き携帯電話やPDA（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置としては、電源電圧が低く、消費電力の観点などからMOS型イメージセンサが多く用いられている。

MOS型の固体撮像装置は、単位画素が光電変換部となるフォトダイオードと複数の画素トランジスタで形成され、この複数の単位画素が２次元アレイ状に配列された画素アレイ（画素領域）と、周辺回路領域を有して構成される。複数の画素トランジスタは、MOSトランジスタで形成され、転送トランジスタ、リセットトランジスタ、増幅とトランジスタの３トランジスタ、あるいは選択トランジスタを加えた４トランジスタで構成される。

また、上記のような固体撮像装置においては、機能が異なる複数の半導体チップを積み重ねて電気的に接続する積層型構造も提案されている。

積層型構造では、各半導体チップの機能に対応するように、各回路を最適に形成することが可能であるので、装置を高機能化することを容易に実現できる。

たとえば、センサ回路を含む半導体チップと、信号を処理する回路が設けられたロジック回路を含む半導体チップとの各機能に対応するように、センサ回路およびロジック回路を最適に形成することで、高機能な固体撮像装置を製造することができる。この際、半導体チップ（半導体基板）の基板に貫通電極を設けることで、これらの複数の半導体基板が電気的に接続される。

図１は、従来の積層型の固体撮像装置の画素部の構成を説明する断面図である。

この画素部に係る固体撮像装置は、第１の半導体基板と第２の半導体基板とを積層して構成される裏面照射型CMOSイメージセンサとして構成される。すなわち、図１に示される固体撮像装置は、２層積層構造とされる。

図１に示されるように、第１の半導体基板３１の各領域に、イメージセンサ、すなわち画素アレイ（以下、画素領域という）と制御領域を形成する。

すなわち、半導体基板（例えばシリコン基板）３１の各領域に、各画素の光電変換部となるフォトダイオード(PD)３４を形成し、その半導体ウェル領域に各画素トランジスタのソース／ドレイン領域を形成する。

画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極を形成し、ゲート電極と対のソース／ドレイン領域により画素トランジスタTr１、画素トランジスタTr２を形成する。

フォトダイオード(PD)３４に隣接する画素トランジスタTr１が転送トランジスタに相当し、そのソース／ドレイン領域がフローティングディフージョン(FD)に相当する。

次いで、第１の半導体基板３１の表面上に、１層目の層間絶縁膜３９を形成し、その後、層間絶縁膜３９に接続孔を形成し、所要のトランジスタに接続する接続導体を形成する。

次いで、各接続導体に接続するように、層間絶縁膜３９を介して複数層（この例では２層）のメタル配線を形成して多層配線層４１を形成する。メタル配線は、銅（Cu）配線で形成する。通常、各銅配線（メタル配線）は、Cu拡散を防止するバリアメタル膜で覆われる。このため、多層配線層４１上に銅配線のキャップ膜である保護膜を形成する。

ここまでの工程により、画素領域および制御領域を有する第１の半導体基板３１が形成されることになる。

一方、第２の半導体基板４５の各領域には、例えば、画素領域を制御したり、外部との通信を制御する信号処理に係る信号処理回路を含むロジック回路が形成される。すなわち、半導体基板（例えばシリコン基板）４５の表面側のp型の半導体ウェル領域に、素子分離領域で分離されるようにロジック回路を構成する複数のMOSトランジスタTr６，MOSトランジスタTr７、MOSトランジスタTr８を形成する。

次いで、第２の半導体基板４５の表面上に、１層目の層間絶縁膜４９を形成し、その後、層間絶縁膜４９に接続孔を形成し、所要のトランジスタに接続する接続導体５４を形成する。

次いで、各接続導体５４に接続するように、層間絶縁膜４９を介して複数層、本例では４層のメタル配線を形成して多層配線層５５を形成する。

メタル配線は、銅（Cu）配線で形成する。多層配線層５５上に銅配線（メタル配線）のキャップ膜である保護膜を形成する。ただし、多層配線層５５の最上層は、電極となるアルミパッドで形成される。

ここでまでの工程により、ロジック回路を有する第２の半導体基板４５が形成されることになる。

そして、第１の半導体基板３１と第２の半導体基板４５とを、互いの多層配線層４１および多層配線層５５が向き合うように、接合面９９において貼り合わせる。貼り合わせは、例えば、プラズマ接合と、接着剤による接合がある。

そして、第１の半導体基板３１の裏面３１ｂ側から研削、研磨して第１の半導体基板３１を薄膜化し、第１の半導体基板３１の裏面が裏面照射型の固体撮像装置として構成されたときの、光入射面とされる。

薄膜化した第１の半導体基板３１に対し、所要の位置に、裏面側から第１の半導体基板３１を貫通して第２の半導体基板４５の多層配線層５５の最上層のアルミパッドに達する貫通接続孔を形成する。同時に、第１の半導体基板３１に、この貫通接続孔に近接して裏面側から第１の半導体基板３１側の１層目の配線に達する接続孔を形成する。

次に、貫通接続孔内に貫通接続導体６４および接続導体６５を埋め込む。これら貫通接続導体６４及び接続導体６５は、例えば銅（Cu）、タングステン(W)等の金属を用いることができる。

上述したように、第２の半導体基板４５には、信号処理などを実行するロジック回路が形成されるため、各トランジスタの電極と信号線を接続して、信号の入出力が行われるようにする必要がある。すなわち、ロジック回路は、外部との信号の入出力を伴って動作するようになされている。従って、第２の半導体基板４５のアルミパッド５３は、外部接続用の電極となる。

このため、第２の半導体基板のアルミパッド５３にワイヤボンディングできるように、第１の半導体基板３１を貫通するパッド孔８１が形成され、アルミパッド５３が露出させられる。

その後、第１の半導体基板３１の裏面全面に絶縁保護膜を形成し、遮光すべき領域上に遮光膜６７を形成する。遮光膜６７としては、例えばタングステンなどの金属膜を用いることができる。

その後、遮光膜６７上に平坦化膜が形成され、平坦化膜上に各画素に対応して例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のオンチップカラーフィルタ７４を形成し、その上にオンチップマイクロレンズ７５を形成する。

また、第１の半導体基板３１に対し、外部の機器、回路などとの信号の送受信等に用いられる電極となるアルミパッド５３に、第１の半導体基板３１の裏面側（受光面側）から達するようにパッド孔８１を形成する。

これにより、積層型の半導体構造のプロセスが完了する。すなわち、第１の半導体基板３１においては、画素領域、制御領域が形成された状態となり、第２の半導体基板４５においては、ロジック回路が形成された状態になる。

次いで、各チップに分割して、裏面照射型の固体撮像装置のチップが得られることになる。

また、積層構造の固体撮像装置においては、ホットキャリアによるノイズなどの影響も考慮されなければならない。ホットキャリアとは、トランジスタから出る高運動エネルギーを有する高速の電子であり、ホットキャリアがシリコン原子に衝突することで光が発生する。

積層構造の固体撮像装置においては、PDが形成された第１の半導体基板とは別の第２の半導体基板にもトランジスタが設けられている。このため、第２の半導体基板のトランジスタから出たホットキャリアにより発生した光が、第１の半導体基板のPDの裏側（受光面の反対側）から侵入してノイズとなることがある。

このため、積層構造の固体撮像装置においては、ホットキャリアに起因する光を遮光するために、例えば、遮光体を設けるなどの対策が施されていた。

図２は、従来の積層型の固体撮像装置の画素部の別の構成を説明する断面図である。

図２の例では、第１の半導体基板３１におけるPD３４の下に、遮光体９０が形成されている。これにより、第２の半導体基板４５のMOSトランジスタTr６，MOSトランジスタTr７、およびMOSトランジスタTr８から出るホットキャリアに起因する光が遮光される。

あるいはまた、多層配線層５５における銅配線の形状を変えるなどして、MOSトランジスタTr６，MOSトランジスタTr７、およびMOSトランジスタTr８から出るホットキャリアに起因する光が遮光されるようにすることも可能である。

図１と図２を参照して上述したように、２層積層構造の固体撮像装置においては、パッド孔８１を設けることにより、外部との電気的接続を可能とし、遮光体９０や多層配線層５５における銅配線の形状によって、ホットキャリアに起因する光を遮光していた。

一方で、近年、３層積層型の固体撮像装置も開発されている。３層積層型の固体撮像装置は、例えば、画素領域および制御領域（以下、センサ回路とも称する）が形成された第１の半導体基板、ロジック回路が形成された第２の半導体基板に加えて、メモリ回路が形成された第３の半導体基板から成っている。

３層積層型の固体撮像装置は、例えば、図３および図４に示されるように製造される。

最初に、図３に示されるように、第２の半導体基板１１２と第３の半導体基板１１３とが、互いの回路面を向い合せて貼り合わせられる。なお、実際には２つの半導体基板の層間膜どうしが貼り合わせられる。そして、第２の半導体基板１１２が薄膜化される。

その後、図４に示されるように、第１の半導体基板１１１が裏面を上にして、薄膜化された第２の半導体基板１１２の上に貼り合わせられる。なお、実際には２つの半導体基板の層間膜どうしが貼り合わせられる。そして、第１の半導体基板１１１が薄膜化される。

このように、積層型のイメージセンサを３層積層構造として構成する場合、受光部を持つセンサ回路は光を取り込む必要があるため、最上部に配置することになり、その下層に２つのロジック回路とメモリ回路が積層されることになる。

また、回路の積層に際しては、シリコン基板の薄膜化のための支持基板を使わずに済むようにすることが望まれる。このため、回路の生成において、最初に下層の２つの半導体基板の回路面を向い合せて貼り合わせ、第２層目となる半導体基板（第２の半導体基板１１２）を薄膜化する。その後に、最も上層の半導体基板（第１の半導体基板１１１）を裏面型として貼り合わせて積層させ、さらに薄膜化することになる。

しかしながら、このようにすると、３層積層構造では次のような問題が生じる。

図５は、従来技術により製造された３層積層構造の固体撮像装置の画素部の構成を説明する断面図である。

従来技術の３層積層構造における第１の問題点は、パッド孔が深くなりすぎる。図５においては、図１のパッド孔８１より深いパッド孔１２１が形成されている。

すなわち、３層積層構造とする場合、図３と図４を参照して上述したように、第２の半導体基板１１２の回路面は、第３の半導体基板の回路面と向かい合わせて貼り付けられる。このため、第２の半導体基板の多層配線層の最上層のアルミパッドは、第１の半導体基板１１１の受光面から遠くなり、第１の半導体基板を貫通し、さらに第２の半導体基板をほぼ貫通するまで開口しなければ、第２の半導体基板のアルミパッド１３３（外部接続用の電極）が露出しない。

深いパッド孔１２１を開口するためには、レジストの厚膜化が必要になる。深いパッド孔１２１を開口するためにレジストを厚膜化すると、ドライエッチング後のレジスト硬化が問題となる。

例えば、開口時に第１の半導体基板上には有機系の材料を用いたオンチップマイクロレンズが既に形成されているため、薬液でレジスト除去しなければならないが、硬化したレジストが残渣状に残り易くなり、レンズへの光入射を阻害する。

また、深いパッド孔１２１を開口する場合、ドライエッチングにより生じるデポ物も問題となる。

特にアルミパッド１３３の表面やパッド孔１２１の側壁に付着して取れなくなったデポ物は、例えば、３層積層構造が完成した後に湿度を吸ってフッ素イオンを生じさせ、アルミパッドの金属を溶かす(コロージョン)不良を生じさせる。

このように、従来の技術では、深いパッド孔のために、固体撮像装置の製造プロセスが困難になってしまう。

従来技術の３層積層構造における第２の問題点は、ホットキャリアに起因する光の遮光が困難になることである。

すなわち、３層積層構造とする場合、図３と図４を参照して上述したように、第２の半導体基板１１２の回路面は、第３の半導体基板の回路面と向かい合わせて貼り付けられる。このため、第２の半導体基板のトランジスタが、多層配線層を介さずに第１の半導体基板と向き合うことになる。このため、例えば、２層積層構造の場合のように、第２の半導体基板の多層配線層の銅配線によってホットキャリアに起因する光を遮光することはできない。

そこで、本技術では、深いパッド孔を設ける必要がなく、また、ホットキャリアに起因する光を簡単に遮光できるようにする。

図６は、本技術を適用した固体撮像装置の画素部の一実施の形態に係る構成を説明する断面図である。この画素部に係る固体撮像装置は、第１の半導体基板と、第２の半導体基板と、第３の半導体基板とを積層して構成される裏面照射型CMOSイメージセンサとして構成される。すなわち、図６に示される画素部に係る固体撮像装置は、３層積層構造とされる。

また、この固体撮像装置は、例えば、センサ回路が形成された第１の半導体基板、ロジック回路が形成された第２の半導体基板に加えて、メモリ回路が形成された第３の半導体基板から成っている。ロジック回路およびメモリ回路は、それぞれ外部との信号の入出力を伴って動作するようになされている。

図６に示されるように、半導体基板（例えばシリコン基板）２１１には、画素の光電変換部となるフォトダイオード(PD)２３４が形成され、その半導体ウェル領域に各画素トランジスタのソース／ドレイン領域が形成される。

画素を構成する基板表面上にはゲート絶縁膜を介してゲート電極を形成し、ゲート電極と対のソース／ドレイン領域により画素トランジスタTr１、画素トランジスタTr２を形成する。

フォトダイオード(PD)２３４に隣接する画素トランジスタTr１が転送トランジスタに相当し、そのソース／ドレイン領域がフローティングディフージョン(FD)に相当する。

また、第１の半導体基板２１１には、層間絶縁膜が形成され、層間絶縁膜に接続孔を形成し、画素トランジスタTr１、および画素トランジスタTr２に接続する接続導体２４４が形成されている。

さらに、各接続導体２４４に接続するように、複数層のメタル配線２４０を形成して多層配線層２４５が形成されている。銅配線２４０（メタル配線）は、銅（Cu）配線で形成する。通常、各銅配線は、Cu拡散を防止するバリアメタル膜で覆われる。このため、多層配線層２４５上に銅配線のキャップ膜である保護膜を形成する。

また、第１の半導体基板２１１の多層配線層２４５の最下層には、外部接続用の電極となるアルミパッド２８０が形成されている。すなわち、銅配線２４０よりも第２の半導体基板２１２との接着面２９１に近い位置にアルミパッド２８０が形成されている。この外部接続用の電極は、外部との信号の入出力に係る配線の一端として用いられる。なお、ここでは、電極がアルミで形成されるものとして説明するが、電極が他の金属で形成されるようにしてもよい。

さらに、第１の半導体基板２１１には、第２の半導体基板２１２との電気的接続に用いられるコンタクト２６５が形成されている。コンタクト２６５は、後述する第２の半導体基板２１２のコンタクト３１１に接続されるとともに、第１の半導体基板２１１のアルミパッド２８０ａにも接続されている。

そして、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。

図７は、パッド孔３５１およびアルミパッド２８０ａの構成を説明する図である。図７Ａは、パッド孔３５１付近を拡大した図であり、図７Ｂは、アルミパッド２８０ａをパッド孔３５１の上から見た図である。

図７Ｂに示されるようにアルミパッド２８０ａの端部に多数のコンタクト２６５が並べて接続されることにより、接続抵抗を減らすことが可能となる。

図６に戻って、図１を参照して上述した場合と同様に、第１の半導体基板２１１には、裏面全面に絶縁保護膜が形成され、遮光すべき領域上に遮光膜が形成される。また、平坦化膜上に各画素に対応してオンチップカラーフィルタ２７４が形成され、その上にオンチップマイクロレンズ２７５が形成される。

一方、第２の半導体基板２１２には、ロジック回路が形成される。すなわち、半導体基板（例えばシリコン基板）２１２のp型の半導体ウェル領域に、ロジック回路を構成する複数のトランジスタである、MOSトランジスタTr６，MOSトランジスタTr７、およびMOSトランジスタTr８が形成されている。

また、第２の半導体基板２１２において、MOSトランジスタTr６，MOSトランジスタTr７、およびMOSトランジスタTr８に接続する接続導体２５４が形成されている。

さらに、各接続導体２５４に接続するように、複数層のメタル配線２５０を形成して多層配線層２５５が形成されている。

メタル配線は、銅（Cu）配線で形成する。多層配線層２５５上に銅配線（メタル配線）２５０のキャップ膜である保護膜が形成される。

また、第２の半導体基板２１２の多層配線層２５５の最下層には、電極となるアルミパッド３２０が形成されている。

さらに、第２の半導体基板２１２には、第１の半導体基板２１１および第３の半導体基板２１３との電気的接続に用いられるコンタクト３１１が形成されている。コンタクト３１１は、第１の半導体基板２１１のコンタクト２６５に接続されるとともに、第３の半導体基板２１３のアルミパッド３３０ａにも接続されている。

また、第３の半導体基板２１３には、メモリ回路が形成される。すなわち、半導体基板（例えばシリコン基板）２１３のp型の半導体ウェル領域に、メモリ回路を構成する複数のトランジスタである、MOSトランジスタTr１１，MOSトランジスタTr１２、およびMOSトランジスタTr１３が形成されている。

さらに、第３の半導体基板２１３において、MOSトランジスタTr１１，MOSトランジスタTr１２、およびMOSトランジスタTr１３に接続する接続導体３４４が形成されている。

また、各接続導体３４４に接続するように、複数層のメタル配線３４０を形成して多層配線層３４５が形成されている。

メタル配線は、銅（Cu）配線で形成する。多層配線層３４５上に銅配線（メタル配線）３４０のキャップ膜である保護膜が形成される。

また、多層配線層３４５の最上層には、電極となるアルミパッド３３０が形成されている。

図６に示される固体撮像装置においては、コンタクト２６５およびコンタクト３１１が設けられているので、アルミパッド２８０ａを介し、第１の半導体基板２１１乃至第３の半導体基板２１３のそれぞれとの信号の入出力が可能となる。

なお、図６に示される固体撮像装置も、図３と図４を参照して上述したように、第２の半導体基板２１２と、第３の半導体基板２１３とを接着面２９２において層間膜どうしを貼り合わせる。第２の半導体基板２１２と第１の半導体基板２１１とを接着面２９１において層間膜どうしを貼り合わせて構成される。

すなわち、図３と図４を参照して上述したように、最初に下層の２つの半導体基板の回路面を向い合せて貼り合わせ、第２層目となる半導体基板（第２の半導体基板２１２）を薄膜化する。その後に、最も上層の半導体基板（第１の半導体基板２１１）を裏面型として貼り合わせて積層させ、さらに薄膜化する。この際、コンタクト３１１の上層を平坦化させた後、第１の半導体基板２１１を、裏面型として第２の半導体基板２１２に貼り合わせる。

このようにすることで、回路の積層に際して、シリコン基板の薄膜化のために支持基板を使わずに済む。

本技術では、第１の半導体基板２１１にも、アルミパッド２８０が設けられる。そして、外部からの信号の入出力が必要となるロジック回路を有する第２の半導体基板２１２、または、メモリ回路を有する第３の半導体基板２１３には外部接続用の電極が設けられておらず、センサ回路を有する第１の半導体基板２１１に外部接続用の電極（アルミパッド２８０ａ）が設けられている。

このようにすることで、パッド孔３５１が深くなることなく、外部接続用の電極を露出させることができる。

また、本技術では、第１の半導体基板２１１にも、アルミパッド２８０が設けられているので、アルミパッド２８０によって、第２の半導体基板２１２の各トランジスタから出たホットキャリアに起因する光を遮光することもできる。

このように、本技術では、深いパッド孔を設ける必要がなく、また、ホットキャリアに起因する光を簡単に遮光することができる。

なお、図６では、第２の半導体基板にアルミパッド３２０が設けられており、第３の半導体基板２１３にアルミパッド３３０が設けられているが、アルミパッド３２０およびアルミパッド３３０は設けられないようにしてもよい。例えば、コンタクト３１１を、第３の半導体基板２１３の銅配線３４０に直接接続するようにすれば、アルミパッド３２０およびアルミパッド３３０を設ける必要はない。

また、各半導体基板どうしを電気的に接続するコンタクトの形状は、コンタクト２６５およびコンタクト３１１として示されたものに限られるものではない。さらに、コンタクトを形成するための孔については、オンチップマイクロレンズが形成される前に開口することができるので、深い孔となっても構わない。例えば、第２の半導体基板を貫通して、第１の半導体基板の銅配線と第３の半導体基板の銅配線とを接続するコンタクトが設けられても構わない。

あるいはまた、ホットキャリアに起因する光を遮光するための遮光体が形成されるようにしてもよい。

図８は、本技術を適用した固体撮像装置の画素部の別の実施の形態に係る構成を説明する断面図である。この画素部に係る固体撮像装置は、図６と同様に、第１の半導体基板と、第２の半導体基板と、第３の半導体基板とを積層して構成される裏面照射型CMOSイメージセンサとして構成される。すなわち、図８に示される画素部に係る固体撮像装置は、やはり３層積層構造とされる。

同図の例では、第２の半導体基板２１２の図中最も上側の層となる層間膜の中に遮光体３６０が配置されている。これにより、第２の半導体基板２１２の各トランジスタから出るホットキャリアに起因する光をより確実に遮光することができる。

なお、第１の半導体基板２１１にアルミパッド２８０が形成されているため、第１の半導体基板２１１には遮光体３６０を配置せず、第２の半導体基板２１２の層間膜の中に遮光体３６０が配置されている。

図８におけるそれ以外の構成は、図６を参照して上述した場合と同様なので、詳細な説明は省略する。

あるいはまた、第２の半導体基板２１２の図中最も上側の層となる層間膜の中に銅配線が形成され、アルミパッドと銅配線の組み合わせによってホットキャリアに起因する光が遮光されるようにしてもよい。

図９は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図である。この画素部に係る固体撮像装置は、図６と同様に、第１の半導体基板と、第２の半導体基板と、第３の半導体基板とを積層して構成される裏面照射型CMOSイメージセンサとして構成される。すなわち、図９に示される画素部に係る固体撮像装置は、やはり３層積層構造とされる。

同図の例では、第２の半導体基板２１２の図中最も上側の層となる層間膜の中に銅配線３７０が配置されている。

第２の半導体基板２１２の図中最も上側の層となる層間膜の中には、コンタクト３１１の一部が形成される。例えば、コンタクト３１１を形成する際に、層間膜の中に銅配線３７０をさらに形成するようにすれば、図９に示される構成の固体撮像装置を得ることができる。

銅配線３７０と、アルミパッド２８０との組み合わせによって光が遮光されるようにすれば、第２の半導体基板２１２の各トランジスタから出るホットキャリアに起因する光をより確実に遮光することができる。また、図９に示される構成の場合、例えば、図６に示されるように、アルミパッド２８０のみで遮光する場合と比較して、アルミパッド２８０に係る配線の設計の自由度が向上する。

図９におけるそれ以外の構成は、図６を参照して上述した場合と同様なので、詳細な説明は省略する。

図１０は、本技術を適用した固体撮像装置の概略構成を示す図である。この固体撮像装置４０１は、例えば、CMOSイメージセンサとして構成される。

図１０の固体撮像装置４０１は、半導体基板４１１に複数の光電変換部を含む画素４０２が規則的に２次元アレイ状に配列された画素領域（いわゆる画素アレイ）４０３と、周辺回路部とを有して構成される。

画素４０２は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有して成る。

また、画素４０２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョンと、共有する１つずつの他の画素トランジスタとから構成される。

周辺回路部は、垂直駆動回路４０４と、カラム信号処理回路４０５と、水平駆動回路４０６と、出力回路４０７と、制御回路４０８などを有して構成される。

制御回路４０８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路４０８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４０４、カラム信号処理回路４０５及び水平駆動回路４０６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４０４、カラム信号処理回路４０５及び水平駆動回路４０６等に入力する。

垂直駆動回路４０４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４０４は、画素領域４０３の各画素４０２を行単位で順次垂直方向に選択走査し、垂直信号線４０９を通して各画素４０２の光電変換部となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路４０５に供給する。

カラム信号処理回路４０５は、例えば、画素４０２の列ごとに配置されており、１行分の画素４０２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路４０５は、画素４０２固有の固定パターンノイズを除去するためのCDSや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路４０５の出力段には水平選択スイッチ（図示せず）が水平信号線４１０との間に接続されて設けられる。

水平駆動回路４０６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路４０５の各々を順番に選択し、カラム信号処理回路４０５の各々から画素信号を水平信号線４１０に出力させる。

出力回路４０７は、カラム信号処理回路４０５の各々から水平信号線４１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子４１２は、外部と信号のやりとりをする。

図１０に示される固体撮像装置４０１は、３層積層構造の裏面照射型CMOSイメージセンサとして構成される。例えば、図１０に示される画素４０２が、第１の半導体基板に形成されるセンサ回路とされ、周辺回路が第２の半導体基板に形成されるロジック回路または第３の半導体基板に形成されるメモリ回路とされる。

ところで、上述した実施の形態では、アルミパッド２８０が第１の半導体基板２１１の多層配線層２４５の最下層に形成されるものとして説明した。しかしながら、たとえば、アルミパッド２８０を第１の半導体基板２１１内に配置した場合、第１の半導体基板２１１内の回路を過電流から保護するための回路であるESD（Electro-Static Discharge）回路を設ける必要があり、工程増となる。

また、図６を参照して上述した例では、第１の半導体基板２１１内に配置されたアルミパッド２８０により、ホットキャリアに起因する光を遮光する効果が得られる。しかしながら、第１の半導体基板２１１の多層配線層２４５は、３層の配線層により構成されるものであるため、銅配線２４０の形状に制約を与えることなく、ホットキャリアに起因する光を遮光できるようにアルミパッド２８０を配置することは難しい。

例えば、第２の半導体基板２１２の多層配線層２５５は、６層の配線層により構成されるので、第２の半導体基板２１２内にアルミパッド２８０を配置すれば、メタル配線２５０の形状に制約を与えることなく、ホットキャリアに起因する光を遮光できるようにアルミパッド２８０を配置することが容易になる。

さらに、上述した実施の形態では、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６５は、第１の半導体基板２１１を垂直方向に貫通する２つの貫通孔に埋め込まれた導体が、第１の半導体基板２１１の受光面（図中最も上の面）上で接続される構成とされている。このようなコンタクトは、ツインコンタクトとも称される。第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１１も、ツインコンタクトとして構成されている。

しかしながら、ツインコンタクトは、貫通孔を２つ設ける必要があるため、製造工程が増えるとともに、基板上での面積が大きくなる。

例えば、第１の半導体基板２１１の図中最も上側から第１の半導体基板２１１を貫通して第２の半導体基板の多層配線層２５５内の配線に達し、且つ一部が第１の半導体基板２１１の多層配線層２４５の配線に達するコンタクトを形成すれば、貫通孔を１つ設けるだけで第１の半導体基板２１１と第２の半導体基板２１２との電気的接続が可能となる。このようなコンタクトはシェアードコンタクトとも称される。

半導体基板間の電気的接続のためにシェアードコンタクトを用いるようにすれば、ツインコンタクトを用いる場合と比較して、製造工程を簡素化することができ、基板上での面積を小さくすることができる。

また、半導体基板を貼り合わせる際に、多層配線層内の銅配線同士を直接接合する方式も実用化されている。多層配線層内の銅配線同士を直接接合すれば、半導体基板間の電気的接続のためのコンタクトを設ける必要はないので、さらに製造工程を簡素化することができ、基板上での面積を小さくすることができる。なお、銅配線同士を直接接合する方式は、直接接合とも称される。

図１１は、図６に示される固体撮像装置の画素部の構成に係る断面図を模式化した図である。同図に示されるように、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。そして、第１の半導体基板２１１の多層配線層２４５にアルミパッド２８０が形成されている。

また、図１１の構成では、第２の半導体基板の多層配線層２５５が第３の半導体基板２１３側（図中下側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられている。

さらに、図１１の構成では、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６５、および、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１１が設けられている。コンタクト２６５およびコンタクト３１１は、ツインコンタクトとして構成されている。

図１２は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図１２の構成では、図１１の場合とは異なり、第２の半導体基板の多層配線層２５５が第１の半導体基板２１１側（図中上側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられている。

また、図１２の構成では、図１１の場合とは異なり、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられている。そして、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。

図１２に示されるように、第２の半導体基板２１２の多層配線層２５５を第１の半導体基板側に向けることで、多層配線層２５５により、ホットキャリアに起因する光を遮光できる。さらに、６層の配線層により構成される多層配線層２５５内にアルミパッド２８０を配置したことで、メタル配線２５０の形状に制約を与えることなく、ホットキャリアに起因する光を遮光できるようにアルミパッド２８０を配置することが容易になる。

また、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられるようにしたので、第１の半導体基板２１１内にESD回路を形成する必要がなく（第２の半導体基板内でESD回路を形成すればよいので）低コストで製造することが可能となる。

さらに、図１２の構成では、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６６、および、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１２が設けられている。コンタクト２６６およびコンタクト３１２は、ツインコンタクトとして構成されている。

図１２の構成の場合、図１１の場合とは異なり、コンタクト３１２が第１の半導体基板２１１および第２の半導体基板２１２を貫通し、第３の半導体基板２１３の多層配線層３４５に達している。

次に、図１２に示される固体撮像装置の製造プロセスについて説明する。

最初に、図１３に示されるように、それぞれ多層配線層が形成された第１の半導体基板２１１、第２の半導体基板２１２、および第３の半導体基板２１３を用意する。同図に示されるように、第１の半導体基板２１１には多層配線層２４５が形成されており、第２の半導体基板２１２には多層配線層２５５が形成されており、第３の半導体基板２１３には多層配線層３４５が形成されている。

また、図１３に示されるように、第２の半導体基板２１２の多層配線層２５５にはアルミパッド２８０が形成されている。

次に、図１４に示されるように、第１の半導体基板２１１と第２の半導体基板２１２を貼り合わせる。このとき、互いの多層配線層２４５および多層配線層２５５が向き合うように、第１の半導体基板２１１と第２の半導体基板２１２が貼り合わせられる。

そして、図１５に示されるように、第２の半導体基板２１２が薄膜化される。同図では、第２の半導体基板２１２の図中垂直方向の幅が薄くなっている。

次に、図１６に示されるように、第３の半導体基板２１３と第２の半導体基板２１２を貼り合わせる。このとき、第３の半導体基板の多層配線層３４５が図中上向きとなるように、第２の半導体基板２１２と第３の半導体基板２１３が貼り合わせられる。

そして、図１７に示されるように、第１の半導体基板２１１が薄膜化される。同図では、第１の半導体基板２１１の図中垂直方向の幅が薄くなっている。

次に、図１８に示されるように、コンタクト３１２およびコンタクト２６６が形成される。この際、第１の半導体基板２１１の受光面から多層配線層２４５に達する孔、および、受光面から多層配線層２５５のアルミパッド２８０に達する孔が設けられ、コンタクト２６６が形成される。また、第１の半導体基板２１１の受光面から多層配線層２５５のアルミパッド２８０に達する孔、および、受光面から多層配線層３４５に達する孔が設けられ、コンタクト３１２が形成される。

そして、図１９に示されるように、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成される。

このようにして、図１２を参照して上述した固体撮像装置が製造される。このようすることで、多層配線層２５５により、ホットキャリアに起因する光を遮光できる。さらに、６層の配線層により構成される多層配線層２５５内にアルミパッド２８０を配置したことで、メタル配線２５０の形状に制約を与えることなく、ホットキャリアに起因する光を遮光できるようにアルミパッド２８０を配置することが容易になる。また、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられるようにしたので、第１の半導体基板２１１内にESD回路を形成する必要がなく（第２の半導体基板内でESD回路を形成すればよいので）低コストで製造することが可能となる。

図２０は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図２０の構成では、図１１の場合と同様に、第２の半導体基板の多層配線層２５５が第３の半導体基板２１３側（図中下側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられている。

また、図２０の構成では、図１１の場合と同様に、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６５、および、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１１が設けられている。コンタクト２６５およびコンタクト３１１は、ツインコンタクトとして構成されている。

さらに、図２０の構成では、図１１の場合とは異なり、第１の半導体基板２１１と第２の半導体基板２１２との間に絶縁膜層２３０が形成されている。そして、絶縁膜層２３０内にアルミパッド２８０ａが配置され、第２の半導体基板２１２の多層配線層２５５に接続されるコンタクト３１３にアルミパッド２８０ａが接続されている。

そして、図２０の構成では、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）から、絶縁膜層２３０内のアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。

図２０の構成の場合、アルミパッド２８０が絶縁膜層２３０内に設けられるようにしたので、第１の半導体基板２１１内にESD回路を形成する必要がなく（第２の半導体基板内でESD回路を形成すればよいので）低コストで製造することが可能となる。

次に、図２０に示される固体撮像装置の製造プロセスについて説明する。

最初に、図２１に示されるように、それぞれ多層配線層が形成された第１の半導体基板２１１、第２の半導体基板２１２、および第３の半導体基板２１３を用意する。同図に示されるように、第１の半導体基板２１１には多層配線層２４５が形成されており、第２の半導体基板２１２には多層配線層２５５が形成されており、第３の半導体基板２１３には多層配線層３４５が形成されている。

なお、図２１に示されるように、第２の半導体基板２１２の多層配線層２５５にはアルミパッド２８０が形成されていない。

次に、図２２に示されるように、第２の半導体基板２１２と第３の半導体基板２１３を貼り合わせる。このとき、互いの多層配線層２５５および多層配線層３４５が向き合うように、第２の半導体基板２１２と第３の半導体基板２１３が貼り合わせられる。

そして、図２３に示されるように、第２の半導体基板２１２が薄膜化される。同図では、第２の半導体基板２１２の図中垂直方向の幅が薄くなっている。

次に、図２４に示されるように、コンタクト３１１およびコンタクト３１３が形成される。この際、第２の半導体基板２１２の図中上側の面から多層配線層３４５に達する孔、および、第２の半導体基板２１２の図中上側の面から多層配線層２５５に達する孔が設けられ、コンタクト３１１が形成される。また、第２の半導体基板２１２の図中上側の面から多層配線層２５５に達する孔が設けられ、コンタクト３１３が形成される。

そして、図２５に示されるように、アルミパッド２８０ａが形成され、絶縁膜層２３０が形成される。同図に示されるように、コンタクト３１３の図中上側の端部に接続してアルミパッド２８０ａが形成されている。また、第２の半導体基板２１２の図中上側の面上においてアルミパッド２８０ａの周囲に絶縁膜層２３０が形成されている。

次に、図２６に示されるように、第１の半導体基板２１１と第２の半導体基板２１２（より正確には絶縁膜層２３０）を貼り合わせる。このとき、多層配線層２４５が絶縁膜層２３０に接するように、第１の半導体基板２１１と第２の半導体基板２１２が貼り合わせられる。

さらに、第１の半導体基板２１１が薄膜化される。図２６では、第１の半導体基板２１１の図中垂直方向の幅が薄くなっている。

そして、図２７に示されるように、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成される。その後、第１の半導体基板２１１の受光面から多層配線層２４５に達する孔、および、受光面からコンタクト３１１に達する孔が設けられ、コンタクト２６５が形成される。

このようにして、図２０を参照して上述した固体撮像装置が製造される。アルミパッド２８０が絶縁膜層２３０内に設けられるようにしたので、第１の半導体基板２１１内にESD回路を形成する必要がなく（第２の半導体基板内でESD回路を形成すればよいので）低コストで製造することが可能となる。

図２８は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図２８の構成では、図１１の場合と同様に、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。そして、第１の半導体基板２１１の多層配線層２４５にアルミパッド２８０が形成されている。

また、図２８の構成では、図１１の場合と同様に、第２の半導体基板の多層配線層２５５が第３の半導体基板２１３側（図中下側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられている。

さらに、図２８の構成では、図１１の場合と同様に、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６５が設けられている。コンタクト２６５は、ツインコンタクトとして構成されている。

図２８の構成では、図１１の場合とは異なり、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１１が設けられていない。その一方で、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト３１４およびコンタクト３１５が設けられている。

コンタクト３１４およびコンタクト３１５のそれぞれは、第２の半導体基板２１２を貫通し、第３の半導体基板２１３の多層配線層３４５に達する貫通孔を設けて導体を埋め込むことにより形成される。すなわち、コンタクト３１４およびコンタクト３１５のそれぞれは、貫通孔を１つ設けるだけで第２の半導体基板２１２の多層配線層２５５と第３の半導体基板２１３の多層配線層３４５とを接続するようになされている。

つまり、コンタクト３１４およびコンタクト３１５のそれぞれは、シェアードコンタクトとして構成されている。

図２８に示される構成では、シェアードコンタクトを用いたことにより、製造工程を簡素化することができ、基板上での面積を小さくすることができる。

ここでは、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続にシェアードコンタクトが用いられるものとして説明したが、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続にシェアードコンタクトが用いられるようにすることも可能である。

また、図１１、図１２、または図２０を参照して上述した構成の固体撮像装置においても、やはり、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続、または、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続にシェアードコンタクトが用いられるようにしてもよい。

すなわち、アルミパッド２８０が第１の半導体基板２１１の多層配線層２４５内に設けられる構成（図１１）において、各半導体基板間の電気的接続にシェアードコンタクトが用いられるようにしてもよい。また、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられる構成（図１２）において、各半導体基板間の電気的接続にシェアードコンタクトが用いられるようにしてもよい。さらに、アルミパッド２８０が絶縁膜層２３０内に設けられる構成（図２０）において、各半導体基板間の電気的接続にシェアードコンタクトが用いられるようにしてもよい。

図２９は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図２９の構成では、図１１の場合と同様に、第１の半導体基板２１１には、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。そして、第１の半導体基板２１１の多層配線層２４５にアルミパッド２８０が形成されている。

また、図２９の構成では、図１１の場合と同様に、第２の半導体基板の多層配線層２５５が第３の半導体基板２１３側（図中下側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられている。

さらに、図２９の構成では、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるコンタクト２６７が設けられている。コンタクト２６７は、ツインコンタクトとして構成されている。

また、図２９の構成では、第２の半導体基板２１２の多層配線層２５５内のメタル配線２５０ａと第３の半導体基板２１３の多層配線層３４５内のメタル配線３４０ａが直接接合されている。さらに、多層配線層２５５内のメタル配線２５０ｂと多層配線層３４５内のメタル配線３４０ｂが直接接合されている。これにより、第２の半導体基板２１２と第３の半導体基板２１３とが電気的に接続されることになる。

つまり、図２９の構成の場合、第２の半導体基板２１２と第３の半導体基板２１３の電気的接続のために、コンタクトを用いずに、直接接合を用いている。従って、製造工程を簡素化することができ、基板上での面積を小さくすることができる。

なお、直接接合については、例えば、特開２０１３−０３３９００などに詳細に開示されている。

次に、図２９に示される固体撮像装置の製造プロセスについて説明する。

最初に、図３０に示されるように、それぞれ多層配線層が形成された第１の半導体基板２１１、第２の半導体基板２１２、および第３の半導体基板２１３を用意する。同図に示されるように、第１の半導体基板２１１には多層配線層２４５が形成されており、第２の半導体基板２１２には多層配線層２５５が形成されており、第３の半導体基板２１３には多層配線層３４５が形成されている。

なお、図３０に示されるように、第１の半導体基板２１１の多層配線層２４５にはアルミパッド２８０が形成されている。また、第２の半導体基板の多層配線層２５５にはメタル配線２５０ａおよびメタル配線２５０ｂが形成されており、第３の半導体基板の多層配線層３４５にはメタル配線３４０ａおよびメタル配線３４０ｂが形成されている。

次に、図３１に示されるように、第２の半導体基板２１２と第３の半導体基板２１３を貼り合わせる。このとき、互いの多層配線層２５５および多層配線層３４５が向き合うように、第２の半導体基板２１２と第３の半導体基板２１３が貼り合わせられる。そして、メタル配線２５０ａとメタル配線３４０ａが直接接合され、メタル配線２５０ｂとメタル配線３４０ｂが直接接合される。

さらに、第２の半導体基板２１２が薄膜化される。同図では、第２の半導体基板２１２の図中垂直方向の幅が薄くなっている。

そして、図３２に示されるように、第１の半導体基板２１１と第２の半導体基板２１２を貼り合せる。このとき、第２の半導体基板の多層配線層２５５が第３の半導体基板２１３側（図中下側）に向けられて第１の半導体基板２１１と第２の半導体基板２１２が貼り合せられる。

さらに、第１の半導体基板２１１が薄膜化される。同図では、第１の半導体基板２１１の図中垂直方向の幅が薄くなっている。

次に、図３３に示されるように、コンタクト２６７が形成される。この際、第１の半導体基板２１１の受光面から多層配線層２４５に達する孔、および、受光面から多層配線層２５５に達する孔が設けられ、コンタクト２６７が形成される。

そして、図３４に示されるように、第１の半導体基板２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成される。

このようにして、図２９を参照して上述した固体撮像装置が製造される。第２の半導体基板２１２と第３の半導体基板２１３の電気的接続のために、コンタクトを用いずに、直接接合を用いたので、製造工程を簡素化することができ、基板上での面積を小さくすることができる。

ここでは、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に直接接合が用いられるものとして説明したが、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に直接接合が用いられるようにすることも可能である。

また、図１１、図１２、または図２０を参照して上述した構成の固体撮像装置においても、やはり、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続、または、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に直接接合が用いられるようにしてもよい。

すなわち、アルミパッド２８０が第１の半導体基板２１１の多層配線層２４５内に設けられる構成（図１１）において、各半導体基板間の電気的接続に直接接合が用いられるようにしてもよい。また、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられる構成（図１２）において、各半導体基板間の電気的接続に直接接合が用いられるようにしてもよい。さらに、アルミパッド２８０が絶縁膜層２３０内に設けられる構成（図２０）において、各半導体基板間の電気的接続に直接接合が用いられるようにしてもよい。

図３５は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図３５の構成では、図２９の場合とは異なり、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続に用いられるコンタクト２６８およびコンタクト３１６が設けられている。すなわち、図３５の構成の場合、コンタクト２６８の図中左側の下側端部がコンタクト３１６の図中上側端部に接続されることにより、第１の半導体基板２１１と第２の半導体基板２１２が電気的に接続される。なお、コンタクト２６８は、ツインコンタクトとして構成されている。

図３５の構成では、例えば、図２９のコンタクト２６７の形成のように、受光面から多層配線層２５５に達する孔を設ける必要がない。このため、コンタクトの形成をより簡素に行うことが可能となる。

図３５におけるその他の部分の構成は、図２９の場合と同様なので、詳細な説明は省略する。

次に、図３５に示される固体撮像装置の製造プロセスについて説明する。

最初に、図３６に示されるように、それぞれ多層配線層が形成された第１の半導体基板２１１、第２の半導体基板２１２、および第３の半導体基板２１３を用意する。同図に示されるように、第１の半導体基板２１１には多層配線層２４５が形成されており、第２の半導体基板２１２には多層配線層２５５が形成されており、第３の半導体基板２１３には多層配線層３４５が形成されている。

なお、図３６に示されるように、第１の半導体基板２１１の多層配線層２４５にはアルミパッド２８０が形成されている。また、第２の半導体基板の多層配線層２５５にはメタル配線２５０ａおよびメタル配線２５０ｂが形成されており、第３の半導体基板の多層配線層３４５にはメタル配線３４０ａおよびメタル配線３４０ｂが形成されている。

次に、図３７に示されるように、第２の半導体基板２１２と第３の半導体基板２１３を貼り合わせる。このとき、互いの多層配線層２５５および多層配線層３４５が向き合うように、第２の半導体基板２１２と第３の半導体基板２１３が貼り合わせられる。そして、メタル配線２５０ａとメタル配線３４０ａが直接接合され、メタル配線２５０ｂとメタル配線３４０ｂが直接接合される。

さらに、第２の半導体基板２１２が薄膜化される。同図では、第２の半導体基板２１２の図中垂直方向の幅が薄くなっている。

そして、図３８に示されるように、コンタクト３１６が形成される。この際、第２の半導体基板２１２の図中上側の面から多層配線層２５５に達する孔が設けられ、コンタクト３１６が形成される。

次に、図３９に示されるように、第１の半導体基板２１１と第２の半導体基板２１２を貼り合せる。このとき、第１の半導体基板２１１の裏面が受光面となるように、第１の半導体基板２１１と第２の半導体基板２１２が貼り合わせられる。

さらに、第１の半導体基板２１１が薄膜化される。図３９では、第１の半導体基板２１１の図中垂直方向の幅が薄くなっている。

また、第１の半導体基板２１１の受光面から、第２の半導体基板の図中上側の面に達する孔、および、受光面から多層配線層２４５のアルミパッド２８０に達する孔が設けられ、コンタクト２６８が形成される。

そして、図４０に示されるように、第１の半導体基板２１１の受光面からアルミパッド２８０ａに達するようにパッド孔３５１が形成される。

このようにして、図３５を参照して上述した固体撮像装置が製造される。図３５の構成では、上述したように、第１の半導体基板２１１と第２の半導体基板２１２を電気的に接続するために、コンタクト２６８およびコンタクト３１６が用いられる。すなわち、第１の半導体基板２１１と第２の半導体基板２１２との接合面において、コンタクト２６８を形成する導体とコンタクト３１６を形成する導体とが接合されている。このように、図３５の構成の場合、第１の半導体基板２１１と第２の半導体基板２１２の電気的接続のためのツインコンタクトの一部が２段階に分けられて構成されている。

このようにすることで、例えば、図２９のコンタクト２６７の形成のように、受光面から多層配線層２５５に達する深い孔を設ける必要がない。このため、コンタクトの形成をより簡素に行うことが可能となる。

ここでは、第１の半導体基板２１１と第２の半導体基板２１２の電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるものとして説明したが、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるようにすることも可能である。

また、図１１、図１２、または図２０を参照して上述した構成の固体撮像装置においても、やはり、第１の半導体基板２１１と第２の半導体基板２１２との電気的接続、または、第２の半導体基板２１２と第３の半導体基板２１３との電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるようにしてもよい。

すなわち、アルミパッド２８０が第１の半導体基板２１１の多層配線層２４５内に設けられる構成（図１１）において、各半導体基板間の電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるようにしてもよい。また、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられる構成（図１２）において、各半導体基板間の電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるようにしてもよい。さらに、アルミパッド２８０が絶縁膜層２３０内に設けられる構成（図２０）において、各半導体基板間の電気的接続に用いられるツインコンタクトの一部が２段階に分けられて構成されるようにしてもよい。

図１１乃至図４０を参照して上述したように、本技術を適用した固体撮像装置においては、アルミパッド２８０が第１の半導体基板２１１の多層配線層２４５内に設けられるようにしてもよいし、アルミパッド２８０が第２の半導体基板２１２の多層配線層２５５内に設けられるようにしてもよいし、アルミパッド２８０が絶縁膜層２３０内に設けられるようにしてもよい。また、各半導体基板間の電気的接続の形態は、ツインコンタクト、シェアードコンタクト、直接接合、およびツインコンタクトの一部が２段階に分けられた構成が採用され得る。

すなわち、本技術を適用した固体撮像装置の実施の形態として、図４１に示されるような組み合わせが採用され得る。

なお、上述した実施の形態においては、本技術を適用した固体撮像装置の実施の形態について３層構造を前提として説明した。しかし、本技術を適用した固体撮像装置は、例えば、第1の半導体基板、第２の半導体基板、第３の半導体基板、および第４の半導体基板を積層した4層構造を採用することも可能である。

本技術を適用した固体撮像装置において４層構造を採用した場合の例を図４２に示す。図４２は、本技術を適用した固体撮像装置の画素部のさらに別の実施の形態に係る構成を説明する断面図を模式化した図である。

図４２の例では、第１の半導体基板２１１、第２の半導体基板２１２、第３の半導体基板２１３、および第４の半導体基板２１４が積層された４層構造が採用されている。

なお、同様に、本技術を適用した固体撮像装置において５層以上の構造を採用することも可能御である。

図４３は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。

図４３のカメラ装置６００は、レンズ群などからなる光学部６０１、上述した画素４０２の各構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP回路６０３を備える。また、カメラ装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。

光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、上述した実施の形態に係る固体撮像装置を用いることができる。

表示部６０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。

操作部６０７は、ユーザによる操作の下に、カメラ装置６００が有する様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。

また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

２１１ 第１の半導体基板， ２１２ 第２の半導体基板， ２１３ 第３の半導体基板， ２３０ 絶縁膜層， ２３４ フォトダイオード， ２４５ 多層配線層， ２４０ 銅配線， ２５５ 多層配線層， ２５０ 銅配線， ２６５ コンタクト， ２６６ コンタクト， ２６７ コンタクト， ２８０ アルミパッド， ３１１ コンタクト， ３１２ コンタクト， ３１３ コンタクト， ３２０ アルミパッド， ３３０ アルミパッド， ３４０ 銅配線， ３４５ 多層配線層， ３５１ パッド孔， ３６０ 遮光体， ３７０ 銅配線， ４０１ 固体撮像装置， ４０２ 画素， ６００ カメラ装置， ６０２ 固体撮像装置

Claims (7)

1. 複数のフォトダイオードと、転送トランジスタ、リセットトランジスタ、およびアンプトランジスタのうちの少なくとも１つと、第１の電極を含む第１の配線層とを含む第１の半導体基板と、
   第２の電極を含む第２の配線層と第３の電極を含む第３の配線層とを含む第２の半導体基板と、
   第４の電極を含む第４の配線層を含む第３の半導体基板と
   を備え、
   前記第２の配線層と前記第３の配線層は、それぞれ前記第２の半導体基板の対向する面側に形成され、
   前記第１の配線層と前記第２の配線層、前記第３の配線層と前記第４の配線層とがそれぞれ向き合うように、前記第１の半導体基板と前記第２の半導体基板と前記第３の半導体基板が積層され、
   前記第１の半導体基板と前記第２の半導体基板は、前記第１の電極と前記第２の電極が直接接合されることにより電気的に接続され、
   前記第２の半導体基板と前記第３の半導体基板は、前記第３の電極と前記第４の電極が直接接合されることにより電気的に接続される
   固体撮像装置。
2. 前記第２の半導体基板は、複数のトランジスタを含む
   請求項１に記載の固体撮像装置。
3. 前記第３の半導体基板は、複数のトランジスタを含む
   請求項１または２に記載の固体撮像装置。
4. 前記第２の半導体基板は、ロジック回路を含む
   請求項１乃至３のいずれかに記載の固体撮像装置。
5. 前記第３の半導体基板は、メモリ回路を含む
   請求項１乃至４のいずれかに記載の固体撮像装置。
6. 前記第２の半導体基板は、ロジック回路を含み、
   前記第３の半導体基板は、メモリ回路を含み、
   前記ロジック回路と前記メモリ回路は、外部との信号の入出力に伴って動作する
   請求項１乃至３のいずれかに記載の固体撮像装置。
7. 入射光を受光する少なくとも１つのレンズを含む光学ユニットと、
   前記入射光を受光する固体撮像装置と
   を備え、
   前記固体撮像装置は、
   複数のフォトダイオードと、転送トランジスタ、リセットトランジスタ、およびアンプトランジスタのうちの少なくとも１つと、第１の電極を含む第１の配線層とを含む第１の半導体基板と、
   第２の電極を含む第２の配線層と第３の電極を含む第３の配線層とを含む第２の半導体基板と、
   第４の電極を含む第４の配線層を含む第３の半導体基板と
   を備え、
   前記第２の配線層と前記第３の配線層は、それぞれ前記第２の半導体基板の対向する面側に形成され、
   前記第１の配線層と前記第２の配線層、前記第３の配線層と前記第４の配線層とがそれぞれ向き合うように、前記第１の半導体基板と前記第２の半導体基板と前記第３の半導体基板が積層され、
   前記第１の半導体基板と前記第２の半導体基板は、前記第１の電極と前記第２の電極が直接接合されることにより電気的に接続され、
   前記第２の半導体基板と前記第３の半導体基板は、前記第３の電極と前記第４の電極が直接接合されることにより電気的に接続される
   電子機器。

Images