JP2021002950A - スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム - Google Patents
スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム Download PDFInfo
- Publication number
- JP2021002950A JP2021002950A JP2019115930A JP2019115930A JP2021002950A JP 2021002950 A JP2021002950 A JP 2021002950A JP 2019115930 A JP2019115930 A JP 2019115930A JP 2019115930 A JP2019115930 A JP 2019115930A JP 2021002950 A JP2021002950 A JP 2021002950A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- diode current
- capacitor
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 230000001629 suppression Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000011084 recovery Methods 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 本発明は、スナバ回路を用いることなくサージ電圧を抑制することを可能とするサージ抑制回路等を提供することを目的とする。【解決手段】 パルス発生回路におけるサージ電圧を抑制するサージ抑制回路であって、コンデンサと、前記コンデンサと電気的に接続されたトランジスタと、前記トランジスタと並列かつ逆方向に接続されているダイオードと、前記ダイオードに流れるダイオード電流を検出するダイオード電流検出部と、前記トランジスタを制御するトランジスタ制御部とを備え、前記トランジスタ制御部は、前記ダイオード電流検出部が前記ダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯に前記トランジスタをOFFにする、サージ抑制回路である。【選択図】 図1
Description
本発明は、スナバ回路を用いることなくターンオフサージ電圧を抑制するスナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラムに関し、特に、パルス発生回路におけるサージ電圧の抑制とエネルギー回収を同時に行うサージ抑制回路等に関する。
近年、産業応用向けにパルスパワー発生回路のスイッチに半導体スイッチが用いられている。最大のマーケットは、半導体リソグラフィーの光源であるエキシマ―レーザーの高繰り返しパルス電源である。産業応用にとっては高繰り返し運転と電力削減は大きな課題である。高繰り返し運転ではパルス発生に伴うオンからオフに移行するスイッチのターンオフ動作が必須であるが、ターンオフ時にスパイク上のサージ電圧が発生する。サージ電圧が定格を超える電圧の場合はスイッチ破壊につながり、定格内の電圧の場合であっても、スイッチにとってストレスとなる。
図4は、従来のターンオフサージ電圧波形の一例を示す図である。入力電圧としてドレイン―ソース間電圧が300Vであるのに対して、ターンオフサージ電圧が1080Vも発生している。このように大きな電圧が発生すると、スイッチ破壊につながりかねない。高速でオフ動作できるスイッチほどこのターンオフサージ電圧が高くなる。
通常、ターンオフサージ電圧の低減には、抵抗やコンデンサによってサージ電圧を吸収させるスナバ回路を付加することが行われてきた(特許文献1)。
しかしながら、スナバ回路の大型化や複雑化に伴い、パルスパワー発生回路に付加するスナバ回路での電力消費が課題となっている。
そこで、本発明は、スナバ回路を用いることなくサージ電圧を抑制することを可能とするサージ抑制回路等を提供することを目的とする。
本発明の第1の観点は、パルス発生回路におけるサージ電圧を抑制するサージ抑制回路であって、コンデンサと、前記コンデンサと電気的に接続されたトランジスタと、前記トランジスタと並列かつ逆方向に接続されているダイオードと、前記ダイオードに流れるダイオード電流を検出するダイオード電流検出部と、前記トランジスタを制御するトランジスタ制御部とを備え、前記トランジスタ制御部は、前記ダイオード電流検出部が前記ダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯に前記トランジスタをOFFにする、サージ抑制回路である。
本発明の第2の観点は、第1の観点のサージ抑制回路であって、前記トランジスタ制御部は、前記ダイオード電流時間帯の前半に前記トランジスタをOFFにする。
本発明の第3の観点は、第1又は第2の観点のサージ抑制回路であって、前記トランジスタは、縦形構造のMOSFETである。
本発明の第4の観点は、第3の観点のサージ抑制回路であって、前記トランジスタのゲートに接続されている抵抗であるオフ抵抗と、前記オフ抵抗と並列に接続されているオン抵抗及びオンダイオードとをさらに備え、前記オン抵抗及び前記オンダイオードは、直列に接続されており、前記オフ抵抗の抵抗値は、前記オン抵抗の抵抗値よりも大きい。
本発明の第5の観点は、パルス発生回路におけるサージ電圧を抑制するサージ抑制回路を用いたエネルギー回収方法であって、前記サージ抑制回路は、コンデンサと、前記コンデンサと電気的に接続されたトランジスタと、前記トランジスタと並列かつ逆方向に接続されているダイオードと、前記ダイオードに流れるダイオード電流を検出するダイオード電流検出部と、前記トランジスタを制御するトランジスタ制御部とを備え、前記ダイオード電流検出部が、前記ダイオード電流を検出するダイオード電流検出ステップと、前記トランジスタ制御部が、前記ダイオード電流検出部が前記ダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯に前記トランジスタをOFFにするトランジスタOFFステップとを含む、エネルギー回収方法である。
本発明の第6の観点は、第5の観点のエネルギー回収方法であって、前記ダイオード電流検出ステップとトランジスタOFFステップの間に、前記ダイオード電流検出部が前記ダイオード電流を検出した時間及び/又は時間帯を計測する時間計測ステップをさらに含む。
本発明の第7の観点は、コンピュータを、第5又は第6の観点の前記トランジスタ制御部として機能させるためのプログラムである。
なお、第5又は第6の観点のエネルギー回収方法をサージ抑制方法と捉えてもよい。
本発明の各観点によれば、スナバ回路を用いることなくサージ電圧がトランジスタ間に印加されることを抑制可能となる。そのため、トランジスタの保護と回路構成の縮小を両立することが可能となる。特に、高速スイッチングを要する場合には、ダイオード電流を検出してフィードバック制御をするのではなく、予め分かっているタイミングでトランジスタ制御部がトランジスタのON/OFF制御を行うことでタイミングを逸することなく制御することが可能となる。
しかも、回路出力されない余剰エネルギーとサージ電圧として現出するはずであったエネルギーをコンデンサに回収することができるため、エネルギーの有効利用が容易となる。結果として、電源の省エネルギー化が可能となる。
特に、本発明の第2の観点によれば、サージ電圧を抑制してエネルギーを回生することが容易となる。
また、本発明の第3の観点によれば、本発明がトランジスタと並列かつ逆方向に接続されているダイオードの存在があって成立するところ、大電力対応で一般に用いられるIGBTの場合はわざわざダイオードを取り付けることを要する。この点、一般にVMOSやVDMOSと呼ばれる縦形構造のMOSFETであれば、製造過程においてトランジスタ部分と並列かつ逆方向のダイオード部分が必然的に形成される。従来、大電力用途にはMOSFETよりもIGBTが適しているとされていたが、本発明のサージ抑制回路にMOSFETを採用することにより、大電力のエネルギー回収がさらに容易となる。また、MOSFETは、高速スイッチングに用いられるため、特に本発明の構成が有効である。
さらに、本発明の第4の観点によれば、トランジスタを高速にONにすることと、トランジスタをOFFとしたときの振動を緩和することが可能となる。このような手法は、従来大電流向きでないとされていたMOSFETには不要と考えられていたが、大電流にMOSFETを適用可能となる本発明に係るサージ抑制回路においてサージ電圧を抑制することをさらに容易とする。
また、本発明の第6の観点によれば、高速スイッチングを行う場合に、確実にON/OFF制御を行うことがさらに容易となる。
以下では、図面を参照して、本願発明の実施例について説明する。なお、本願発明は、以下の実施例に限定されるものではない。
まず、パルス発生基本回路について述べる。図5は、従来のスナバ保護を付加したパルス発生基本回路の一例を示す回路図である。
図5を参照して、パルス発生基本回路101(本願請求項における「パルス発生回路」の一例)は、キャパシタチャージャー103と、初段コンデンサ105(本願請求項における「コンデンサ」の一例)と、一次コイル107と、スイッチ109と、ダイオード111と、スナバ回路113と、二次コイル123と、二次側コンデンサ125と、高速逆回復ダイオード127と、負荷129とを備える。スナバ回路113は、スナバダイオード115と、スナバコンデンサ117と、スナバ抵抗119とを有する。また、一次コイル107と二次コイル123とは、併せて可飽和トランス121を形成する。
さらに図5を参照して、初段コンデンサ105は、キャパシタチャージャー103と並列に接続されている。一次コイル107とスイッチ109とは直列に接続されている。スイッチ109とダイオード111とは並列に接続されている。また、スイッチ109とスナバ回路113とは並列に接続されている。スナバ回路113において、スナバダイオード115とスナバコンデンサ117とは直列に接続されている。また、スナバダイオード115とスナバ抵抗119とは並列に接続されている。
初段コンデンサ105、一次コイル107及びダイオード111が形成する閉回路において、一次コイル107から初段コンデンサ105に電流が流れる方向がダイオード111にとっての順方向である。この方向は、スイッチ109を逆電圧から保護する目的と還流ダイオードとしての目的により定められる。また、初段コンデンサ105、一次コイル107、スナバダイオード115及びスナバコンデンサ117が形成する閉回路において、初段コンデンサ105から一次コイル107に電流が流れる方向がスナバダイオード115にとっての順方向である。スナバダイオード115は、スナバ抵抗119を介さずスナバコンデンサ117を直接充電可能とすることにより、損失を減らしている。
図1は、本実施例に係るサージ抑制方法に用いたスイッチング回路1の一例を示す回路図である。図1を参照して、スイッチング回路1は、トリガ信号入力部3と、ゲート制御部5と、第1トランジスタ7と、第2トランジスタ9と、第1コンデンサ11と、第2コンデンサ13と、第3コンデンサ15と、MOSFET17(本願請求項における「MOSFET」の一例)と、オフ抵抗19(本願請求項における「オフ抵抗」の一例)と、オン抵抗21(本願請求項における「オン抵抗」の一例)と、オンダイオード23(本願請求項における「オンダイオード」の一例)と、ダイオード電流検出部25(本願請求項における「ダイオード電流検出部」の一例)とを備える。MOSFET17は、トランジスタ部27(本願請求項における「トランジスタ」の一例)と、ダイオード部29(本願請求項における「ダイオード」の一例)とを有する。トリガ信号入力部3、ゲート制御部5、第1トランジスタ7、第2トランジスタ9は、全体としてトランジスタ部27を制御するトランジスタ制御部(本願請求項の「トランジスタ制御部」の一例)として機能する。
さらに図1を参照して、ゲート制御部5は、トリガ信号入力部3と並列に接続されている。第1トランジスタ7と第2トランジスタ9とは直列に接続されている。第1トランジスタ7及び第2トランジスタ9は、トリガ信号入力部3と並列に接続されている。第1コンデンサ11は、トリガ信号入力部3と並列に接続されている。第2コンデンサ13と第3コンデンサ15とは直列に接続されている。第2コンデンサ13及び第3コンデンサ15は、トリガ信号入力部3と並列に接続されている。MOSFET17は、第2コンデンサ13及び第3コンデンサ15との間にある接続点COMにソース電極Sが接続されている。MOSFET17のゲート電極Gは、オフ抵抗19(本願請求項における「オフ抵抗」の一例)と接続され、オフ抵抗19は、さらに第1トランジスタ7及び第2トランジスタ9の間にある接続点に接続されている。オン抵抗21とオンダイオード23とは直列に接続されている。オン抵抗21及びオンダイオード23は、オフ抵抗19と並列に接続されている。オン抵抗21は、オフ抵抗19と同じく、第1トランジスタ7及び第2トランジスタ9の間にある接続点に接続されている。オンダイオード23は、MOSFET17のゲート電極Gに接続されている。
オフ抵抗19及びオン抵抗21は、抵抗値が異なるものを用いている。オフ抵抗19の抵抗値は、オン抵抗21の抵抗値よりも大きい。これにより、オン時には主にオン抵抗21を電流が流れ、オフ時にはオフ抵抗に電流が流れる。抵抗値に差をつけることにより、オンを高速とし、オフを緩やかにすることができる。このため、ターンオフサージの低減を図ることができる。
図1に示すスイッチング回路1は、従来のスナバ保護を付加したパルス発生基本回路101におけるスイッチ109、ダイオード111及びスナバ回路113に置き換わるべきものである。
図2は、図5のスイッチ109、ダイオード111及びスナバ回路113をスイッチング回路1に置き換えて、10μsのトリガ信号をスイッチング回路1に入力した際の各電圧電流波形のデータ例を示す図である。
図2では、トランジスタをONの状態に保ち、ドレイン電流が流れ終わり、ドレイン―ソース間電圧も0になってからゲート電圧をOFFにすればサージ電圧が生じないことが示されている。例えば、図2(a)に示すように、ゲート電圧Vgateを10μs印加してOFFにする。これだけ長い時間ゲート電圧をONにしていれば、図2(b)に示すように、ドレイン電流Idもドレイン―ソース間電圧Vdもほぼ0となっており、この後にゲート電圧を0としてもターンオフサージ電圧は生じていない。
なお、図2(b)に示すドレイン電流Idは、正の値のときはドレイン電流を示し、負の値のときはダイオード部29に流れる電流を示す。どちらもダイオード電流検出部25が検出する。
上記のように、ゲート電圧をオンにしてからオフにするまでの時間を十分に長くとることでターンオフサージ電圧をほぼ抑制することは可能であるが、時間を要することが難点である。また、余剰エネルギーを回生できるわけではない。さらに、図2(c)に示すように、図4における負荷129にかかる電圧についてイレギュラーなパルス出力が検出されている。
図3は、本実施例に係るサージ抑制方法を用いた際の各電圧電流波形のデータ例を示す図である。図3を参照して、本実施例では、トランジスタ部に十分に長い時間をかけてON/OFF動作をさせ、その間にダイオード検出部にダイオード電流を検出させる(本願請求項における「ダイオード電流検出ステップ」の一例)。計測部は、ドレイン電流ではなくダイオード電流が検出されている時間及び時間帯を予め計測する(本願請求項における「時間計測ステップ」の一例)。トランジスタ制御部は、ダイオード電流検出部25がダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯(本願請求項における「ダイオード電流時間帯」の一例)にゲート電圧をオフとする(本願請求項における「トランジスタOFFステップ」の一例)こととした。
本実施例では、図3(a)に示すように、トランジスタ制御部が、ゲート電圧がONとなってから約3.0μs後にゲート電圧をOFFとした。この結果、図3(b)に示すように、ドレイン―ソース間電圧やコンデンサ105に印加される電圧に多少のピークは出ているものの、入力電圧の約900Vと比較して十分に小さい値である。また、約400Vが回生していることが見てとれる。なお、VC0が正となる方向は、ダイオード部29の順方向に電流が流れる向きである。ゲートをOFFとするタイミングは、ダイオード電流検出部がダイオード電流を検出していると予め分かっているゲートONから約2.0μs後から約4.0μs後であればエネルギーが回生できる。特に、ダイオード電流時間帯の前半(ゲートONから約2.0μs後から約3.0μs後)であれば、一次側に戻ってくるエネルギーの多くを回生できるため、さらに望ましい。
さらに、図3(c)に示すように、図2(c)に見られたようなパルス出力は抑制されていることが分かる。
図3(b)において、400Vが回生可能であったのは、ダイオード部29がMOSFET17の内部に存在するからである。仮にダイオード部29がないFETを用いたとすると、ゲートをOFFとした後にコンデンサ105に電荷が戻ってくることができない。
MOSFET17の代わりに、大電流を使用する際に一般的に用いられるIGBTを使用すると、逆並列にダイオードを設置することが必要となる。これに対して、縦形構造のMOSFETは、構造上、トランジスタ部27の製造過程で必然的に逆並列のダイオード部29が共に製造される点で本発明において有利である。
従来、スナバ回路もMOSFETも小さな規模の回路にしか用いられてこなかった。そのため、エネルギーを回生するモチベーションが低かったといえる。本発明は、本発明者の試行錯誤の中でサージ電圧を抑制することとエネルギー回生とを併せて実現可能とする技術的思想に想到したものである。
なお、スイッチング回路1が、ダイオード電流検出部がダイオード電流を検出する時間及び/又は時間帯を計測する時間計測部を備えてもよい。あるいは、この時間計測部は、パルス発生基本回路に接続されているコンピュータが備えるものであってもよい。このコンピュータは、各種の電圧や電流を測定する測定部をも備えるものであってもよい。この場合、パルス発生基本回路及びコンピュータを併せてパルス発生システムと捉えてもよい。
1;スイッチング回路、3;トリガ信号入力部、5;ゲート制御部、7;第1トランジスタ、9:第2トランジスタ、11;第1コンデンサ、13;第2コンデンサ、15;第3コンデンサ、17;MOSFET、19;オフ抵抗、21;オン抵抗、23;オンダイオード、25;ダイオード電流検出部、27;トランジスタ部、29;ダイオード部、101;パルス発生基本回路、103;キャパシタチャージャー、105;初段コンデンサ、107;一次コイル、109;スイッチ、111;ダイオード、113;スナバ回路、115;スナバダイオード、117;スナバコンデンサ、119;スナバ抵抗、121;過飽和トランス、123;二次コイル、125;二次側コンデンサ、127;高速逆回復ダイオード、129;負荷
Claims (7)
- パルス発生回路におけるサージ電圧を抑制するサージ抑制回路であって、
コンデンサと、
前記コンデンサと電気的に接続されたトランジスタと、
前記トランジスタと並列かつ逆方向に接続されているダイオードと、
前記ダイオードに流れるダイオード電流を検出するダイオード電流検出部と、
前記トランジスタを制御するトランジスタ制御部とを備え、
前記トランジスタ制御部は、前記ダイオード電流検出部が前記ダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯に前記トランジスタをOFFにする、サージ抑制回路。 - 前記トランジスタ制御部は、前記ダイオード電流時間帯の前半に前記トランジスタをOFFにする、請求項1記載のサージ抑制回路。
- 前記トランジスタは、縦形構造のMOSFETである、請求項1又は2記載のサージ抑制回路。
- 前記トランジスタのゲートに接続されている抵抗であるオフ抵抗と、
前記オフ抵抗と並列に接続されているオン抵抗及びオンダイオードとをさらに備え、
前記オン抵抗及び前記オンダイオードは、直列に接続されており、
前記オフ抵抗の抵抗値は、前記オン抵抗の抵抗値よりも大きい、請求項3記載のサージ抑制回路。 - パルス発生回路におけるサージ電圧を抑制するサージ抑制回路を用いたエネルギー回収方法であって、
前記サージ抑制回路は、
コンデンサと、
前記コンデンサと電気的に接続されたトランジスタと、
前記トランジスタと並列かつ逆方向に接続されているダイオードと、
前記ダイオードに流れるダイオード電流を検出するダイオード電流検出部と、
前記トランジスタを制御するトランジスタ制御部とを備え、
前記ダイオード電流検出部が、前記ダイオード電流を検出するダイオード電流検出ステップと、
前記トランジスタ制御部が、前記ダイオード電流検出部が前記ダイオード電流を検出していると予め分かっている時間帯であるダイオード電流時間帯に前記トランジスタをOFFにするトランジスタOFFステップとを含む、エネルギー回収方法。 - 前記ダイオード電流検出ステップとトランジスタOFFステップの間に、
前記ダイオード電流検出部が前記ダイオード電流を検出した時間及び/又は時間帯を計測する時間計測ステップをさらに含む、請求項5記載のエネルギー回収方法。 - コンピュータを、請求項5又は6記載の前記トランジスタ制御部として機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115930A JP2021002950A (ja) | 2019-06-21 | 2019-06-21 | スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019115930A JP2021002950A (ja) | 2019-06-21 | 2019-06-21 | スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021002950A true JP2021002950A (ja) | 2021-01-07 |
Family
ID=73994361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019115930A Pending JP2021002950A (ja) | 2019-06-21 | 2019-06-21 | スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021002950A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010110176A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 車両用電力変換装置 |
JP2012239361A (ja) * | 2011-05-13 | 2012-12-06 | Toyo Electric Mfg Co Ltd | ゲート駆動回路 |
JP2014036502A (ja) * | 2012-08-08 | 2014-02-24 | Ngk Insulators Ltd | パルス発生回路 |
JP2015220929A (ja) * | 2014-05-20 | 2015-12-07 | 国立大学法人 熊本大学 | パルス電源装置及びその設計方法 |
-
2019
- 2019-06-21 JP JP2019115930A patent/JP2021002950A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010110176A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 車両用電力変換装置 |
JP2012239361A (ja) * | 2011-05-13 | 2012-12-06 | Toyo Electric Mfg Co Ltd | ゲート駆動回路 |
JP2014036502A (ja) * | 2012-08-08 | 2014-02-24 | Ngk Insulators Ltd | パルス発生回路 |
JP2015220929A (ja) * | 2014-05-20 | 2015-12-07 | 国立大学法人 熊本大学 | パルス電源装置及びその設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2330729B1 (en) | Inverter control device and inverter control method | |
JP3752943B2 (ja) | 半導体素子の駆動装置及びその制御方法 | |
WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
JPH0211178B2 (ja) | ||
JP2015008611A (ja) | Dc−dcコンバータ | |
US6434019B2 (en) | Method for reducing losses during the commutation process | |
JP2007028711A (ja) | 半導体素子のゲート駆動回路 | |
US20160314914A1 (en) | Power switch circuit | |
JP4360310B2 (ja) | 駆動装置 | |
JP2018011467A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP4204534B2 (ja) | 電力変換装置 | |
KR20060100840A (ko) | 파워 모듈 회로 | |
CN116345867A (zh) | 用于功率器件栅极驱动器的负负载电流的过电流保护 | |
JP2006353093A (ja) | 半導体素子の制御方法 | |
JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
JP6233330B2 (ja) | 電力変換装置 | |
JP2006141167A (ja) | 電力変換装置 | |
JP2014204354A (ja) | 駆動回路、半導体集積回路、及び駆動回路の制御方法 | |
JP3900178B2 (ja) | レベルシフト回路 | |
JP2021002950A (ja) | スナバレスターンオフサージ抑制回路、エネルギー回収方法及びプログラム | |
JP6758486B2 (ja) | 半導体素子の駆動装置および電力変換装置 | |
JP2005328668A (ja) | 自己消弧形半導体素子の駆動回路 | |
JP4946103B2 (ja) | 電力変換装置 | |
JP5644403B2 (ja) | スイッチング回路、ハーフブリッジ回路および三相インバータ回路 | |
JP4970009B2 (ja) | スイッチング素子のゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230801 |