JP2021001398A5

JP2021001398A5 -

Info

Publication number: JP2021001398A5
Application number: JP2020101588A
Authority: JP
Filing date: 2020-06-11
Publication date: 2021-12-02
Anticipated expiration: 2040-06-11

Description

上記目的を達成するために、本発明はミクロ粗面化電着銅箔を提供する。前記ミクロ粗面化電着銅箔は、複数の銅ノジュール非配置領域、及び複数の銅ノジュール配置領域を有するミクロ粗面であって、前記銅ノジュール非配置領域の一部は前記複数の銅ノジュール配置領域間に分散している、ミクロ粗面、及び、前記ミクロ粗面上に形成し、前記銅ノジュール配置領域に設置した複数の銅ノジュールであって、前記銅ノジュールは前記銅ノジュール非配置領域に設置しておらず、各銅ノジュール配置領域に前記銅ノジュールを配置し、前記ミクロ粗面上の一つの方向に沿って形成する、銅ノジュール、から成り、ここでは、１２０平方マイクロメートル（μｍ^２）のミクロ粗面において、前記銅ノジュール非配置領域の数は５個以上であり、各銅ノジュール非配置領域のサイズは６２，５００平方ナノメートル（ｎｍ^２）以上であり、各銅ノジュール配置領域の長さは３００ナノメートル（ｎｍ）〜２，５００ｎｍであり、各銅ノジュール配置領域内の銅ノジュールの平均幅は１０ｎｍ〜３００ｎｍであり、各銅ノジュール配置領域内の銅ノジュールの数は３〜５０個である。

本発明によれば、各銅ノジュール配置領域の銅ノジュールをミクロ粗面上の一つの方向に沿って配置及び形成する。具体的には、各銅ノジュール配置領域の銅ノジュールは場合により、並べて配置し、ミクロ粗面上の前記方向に沿って形成する。換言すれば、一実施形態では、各銅ノジュール配置領域内の銅ノジュールを並べて配置してミクロ粗面上の前記方向に沿って形成する場合、複数の銅ノジュールは互いに密接に隣接して配置し、ミクロ粗面上の前記方向に沿って形成する。また、別の実施形態で、各銅ノジュール配置領域の銅ノジュールを並べて配置しないがミクロ粗面上の前記方向に沿って形成する場合は、銅ノジュールは間隔をあけて配置し、ミクロ粗面上の前記方向に沿って形成する。いくつかの実施形態では、銅ノジュール配置領域の一部分の銅ノジュールは並べて配置し、ミクロ粗面上の前記方向に沿って形成し、また、銅ノジュール配置領域の別の部分の銅ノジュールは並べて配置しないがミクロ粗面上の前記方向に沿って形成する。いくつかの実施形態では、銅ノジュール配置領域の銅ノジュールの一部は並べて配置し、ミクロ粗面上の前記方向に沿って形成し、また、銅ノジュール配置領域の銅ノジュールの別の部分は並べて配置しないがミクロ粗面上の前記方向に沿って形成する。

本発明のミクロ粗面化電着銅箔は、制御したＲｌｒ又はＳｄｒ値に加えて、上述した表面形状も有する。ミクロ粗面化電着銅箔のミクロ粗面はまた、複数の銅ノジュール非配置領域及び複数の銅ノジュール配置領域を有し、銅ノジュール非配置領域の一部は複数の銅ノジュール配置領域の間に分散し、複数の銅ノジュールはミクロ粗面上に形成し、銅ノジュール配置領域に設置し、銅ノジュール非配置領域には設置せず、各銅ノジュール配置領域における銅ノジュールはミクロ粗面上の一つの方向に沿って配置及び形成する。また、１２０μｍ^２のミクロ粗面において、前記銅ノジュール非配置領域の数は５個以上であり、各銅ノジュール非配置領域のサイズは６２，５００ｎｍ^２以上であり、各銅ノジュール配置領域の長さは３００ｎｍ〜２，５００ｎｍであり、各銅ノジュール配置領域の銅ノジュールの平均幅は１０ｎｍ〜３００ｎｍであり、各銅ノジュール配置領域の銅ノジュールの数は３〜５０個である。

図１Ａ〜１Ｃ（実施例１）、図２Ａ〜２Ｃ（実施例２）、及び図３Ａ〜３Ｃ（実施例３）に示すように、実施例１〜３のミクロ粗面化電着銅箔はミクロ粗面及び複数の銅ノジュールを有していた。当該ミクロ粗面は複数の銅ノジュール配置領域及び複数の銅ノジュール非配置領域を有しており、銅ノジュール非配置領域の一部は複数の銅ノジュール配置領域間に分散し、銅ノジュール非配置領域は銅ノジュール配置領域と隣接して配置した。銅ノジュールはミクロ粗面上に形成し、銅ノジュール配置領域に設置し、銅ノジュールは銅ノジュール非配置領域には設置せず（即ち、各銅ノジュール非配置領域にはほとんど銅ノジュールが無い）、各銅ノジュール配置領域内の銅ノジュールはミクロ粗面上の一つの方向に沿って配置及び形成し、配列した銅ノジュールの方向は銅ノジュール配置領域の延設長の方向とほぼ一致した。

Claims

ミクロ粗面化電着銅箔であって、
複数の銅ノジュール非配置領域、及び複数の銅ノジュール配置領域を有するミクロ粗面であって、前記銅ノジュール非配置領域の一部は前記複数の銅ノジュール配置領域間に分散しているミクロ粗面、及び、
前記ミクロ粗面上に形成し、前記銅ノジュール配置領域に設置した複数の銅ノジュールであって、前記銅ノジュールは前記銅ノジュール非配置領域に設置しておらず、銅ノジュール配置領域の一部に前記銅ノジュールを並べて配置し、前記ミクロ粗面上の一つの方向に沿って形成する、複数の銅ノジュール、から成り、
１２０μｍ^２の前記ミクロ粗面において、前記銅ノジュール非配置領域の数は１０〜５０個であり、
各銅ノジュール非配置領域のサイズは５００ｎｍ×２５０ｎｍであり、
前記銅ノジュール配置領域の一部の長さは３００ｎｍ〜２，５００ｎｍであり、
前記銅ノジュール配置領域の一部内の前記銅ノジュールの平均幅は１０ｎｍ〜３００ｎｍであり、
前記銅ノジュール配置領域の一部内の前記銅ノジュールの数は３〜５０個である、ことを特徴とする、
ミクロ粗面化電着銅箔。
前記銅ノジュール配置領域の一部内の前記銅ノジュールの平均幅は１０ｎｍ〜２００ｎｍである、請求項１に記載の前記ミクロ粗面化電着銅箔。
前記銅ノジュール配置領域の一部内の前記銅ノジュールの数は３〜１０個である、請求項１又は２に記載の前記ミクロ粗面化電着銅箔。
請求項１〜３のいずれか一項に記載の前記ミクロ粗面化電着銅箔及び基板から成る銅張積層板であって、
前記基板及び前記ミクロ粗面化電着銅箔は積層することを特徴とする、
銅張積層板。
前記銅張積層板の４ＧＨｚでの挿入損失は−０．２６ｄＢ／ｉｎ〜−０．３２ｄＢ／ｉｎである、請求項４に記載の前記銅張積層板。
前記銅張積層板の８ＧＨｚでの挿入損失は−０．４１ｄＢ／ｉｎ〜−０．５１ｄＢ／ｉｎである、請求項４又は５に記載の前記銅張積層板。
前記銅張積層板の１２．８９ＧＨｚでの挿入損失は−０．５７ｄＢ／ｉｎ〜−０．７３ｄＢ／ｉｎである、請求項４〜６のいずれか一項に記載の前記銅張積層板。
前記銅張積層板の１６ＧＨｚでの挿入損失は−０．６７ｄＢ／ｉｎ〜−０．８３ｄＢ／ｉｎである、請求項４〜７のいずれか一項に記載の前記銅張積層板。