JP2020537400A - 位相同期回路および復元器 - Google Patents
位相同期回路および復元器 Download PDFInfo
- Publication number
- JP2020537400A JP2020537400A JP2020519751A JP2020519751A JP2020537400A JP 2020537400 A JP2020537400 A JP 2020537400A JP 2020519751 A JP2020519751 A JP 2020519751A JP 2020519751 A JP2020519751 A JP 2020519751A JP 2020537400 A JP2020537400 A JP 2020537400A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- reference signal
- signal
- clock detection
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 111
- 238000005070 sampling Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 abstract description 9
- 238000011084 recovery Methods 0.000 description 7
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本出願は、2017年10月12日に提出した米国仮特許出願第62/571,736号の利益と優先権を主張し、その全体を参照によりここに組み込む。
Claims (20)
- PLL(Phase Locked Loop:位相同期回路)の出力信号を基準信号と同期することと、
前記基準信号の状態を検出し、対応するクロック検出信号を生成することと、
前記基準信号が存在する間、前記PLLの制御電圧をサンプリングして蓄えることと、
前記基準信号が失われていることを前記クロック検出信号が表すとき、蓄えた前記制御電圧を前記PLLに供給して前記出力信号を安定化させることと、
を含む
方法。 - 請求項1に記載の方法において、
前記PLLは、ループフィルタキャパシタを備えるループフィルタ回路を備え、
前記PLLの制御電圧をサンプリングして蓄えることは、前記ループフィルタキャパシタからの制御電圧をサンプリングし、サンプリングした前記制御電圧をループサンプラ回路の第1キャパシタに蓄えることをさらに含み、
蓄えた前記制御電圧を前記PLLに供給することは、前記ループフィルタキャパシタを前記ループサンプラ回路の前記第1キャパシタに結合することをさらに含む、
方法。 - 請求項1に記載の方法において、
前記PLLは、VCO(Voltage−Controlled Oscillator:電圧制御発振器)と、前記制御電圧を前記VCOの入力に供給する動作が可能なループフィルタ回路とを備え、
前記PLLの前記制御電圧をサンプリングして蓄えることは、前記ループフィルタ回路の出力からの前記制御電圧をサンプリングし、サンプリングした前記制御電圧をループサンプラ回路の第2キャパシタに蓄えることをさらに含み、
前記制御電圧を前記PLLに供給することは、前記ループサンプラ回路の前記第2キャパシタを前記VCOの前記入力に結合することをさらに含む、
方法。 - 請求項3に記載の方法において、
前記ループフィルタ回路はループフィルタキャパシタを備え、
前記PLLの前記制御電圧をサンプリングして蓄えることは、前記ループフィルタキャパシタからのループフィルタキャパシタ電圧をサンプリングし、サンプリングしたループフィルタキャパシタ電圧を前記ループサンプラ回路の第1キャパシタに蓄えることをさらに含み、
前記制御電圧を前記PLLに供給することは、前記ループフィルタキャパシタを前記ループサンプラ回路の前記第1キャパシタに結合することをさらに含む、
方法。 - 請求項4に記載の方法において、
前記PLLの出力信号を前記基準信号と同期することは、前記基準信号と前記出力信号の立ち上がりエッジを揃えることをさらに含み、
前記基準信号が存在する間に前記PLLの制御電圧をサンプリングして蓄えることは、前記基準信号をパルス生成回路において受信し、前記基準信号の立ち下がりエッジと揃ったサンプリングパルスを生成することをさらに含む
方法。 - 請求項5に記載の方法において、
前記ループサンプラ回路は、前記サンプリングパルスを受信するように結合されたサンプリングスイッチをさらに備え、
前記方法は、前記サンプリングスイッチの連続的に開閉して前記PLLからの制御電圧をサンプリングすることをさらに含み、
前記制御電圧を、前記サンプリングスイッチが閉じているときにサンプリングする
方法。 - 請求項1に記載の方法において、
前記基準信号の状態を検出し、対応するクロック検出信号を生成することは、
前記基準信号を、前記基準信号の存在を表すクロック検出信号を出力する動作が可能なクロック検出回路への入力として受信することと、
所定の時間において、前記クロック検出回路の前記入力における前記基準信号の不在を検出し、前記基準信号が失われていることを表す前記対応するクロック検出信号を出力することと、
をさらに含む
方法。 - 請求項7に記載の方法において、
前記基準信号が失われていることを前記クロック検出信号が表すときに、蓄えられた制御電圧を前記PLLに供給して前記出力信号を安定化させることは、
ループサンプラ回路のスイッチを前記クロック検出信号で制御すること
をさらに含み、
前記スイッチを、前記対応するクロック検出信号が存在するときに開き、
前記スイッチを、前記対応するクロック検出信号が失われているときに閉じる、
方法。 - 請求項8に記載の方法において、
前記制御電圧を、前記PLLに、前記ループサンプラ回路の電圧バッファを介して供給する
方法。 - 請求項7に記載の方法において、
前記PLLは、前記クロック検出回路に結合されて前記クロック検出信号を受信するチャージポンプを備え、
前記クロック検出信号が、前記基準信号が失われていることを表すときに、前記チャージポンプを無効化すること
をさらに含む
方法。 - 基準信号と出力信号を同期する動作が可能なPLLと、
前記基準信号を受信するために結合され、前記PLLの前記基準信号が存在するか失われているかを表すクロック検出信号を生成する動作が可能なクロック検出回路と、
前記PLLに接続されたループサンプラ回路と、
を備え、
前記ループサンプラ回路は、前記基準信号が存在するときに、前記PLLのループフィルタからの制御電圧をサンプリングして蓄える動作が可能であり、
前記基準信号が失われているときに、前記蓄えられた電圧は、前記基準信号が存在するまで、前記PLLの出力信号を安定化させるためにPLLに供給される、
システム。 - 請求項11に記載のシステムにおいて、
前記基準信号が存在するとき、前記電圧は、前記ループフィルタのキャパシタからサンプリングされ、前記ループサンプラ回路の第1キャパシタに蓄えられ、
前記基準信号が失われていることを前記クロック検出信号が表すとき、前記電圧は前記ループフィルタに供給される、
システム。 - 請求項11に記載のシステムにおいて、
前記基準信号が存在するとき、前記電圧は、前記ループフィルタの出力からサンプリングされ、前記ループサンプラ回路の第2キャパシタに蓄えられ、
前記基準信号が失われているとき、前記電圧は前記PLLのVCOの入力に供給される、
システム。 - 請求項13に記載のシステムにおいて、
前記基準信号が存在するとき、第2電圧は、前記ループフィルタのキャパシタからサンプリングされ、前記ループサンプラ回路の第1キャパシタに蓄えられ、
前記基準信号が失われていることを前記クロック検出信号が表すとき、前記第2電圧は前記ループフィルタに供給される、
システム。 - 請求項11に記載のシステムにおいて、
前記ループサンプラ回路のパルス生成回路は、前記電圧をサンプリングするためのサンプリング周期を表すパルスを生成するために、前記基準信号を受信し、前記基準信号をサンプリングする動作が可能である、
システム。 - 請求項15に記載のシステムにおいて、
前記パルス生成回路は、前記基準信号の立ち下がりエッジをサンプリングする動作が可能であり、
前記PLLの位相周波数検出器は、前記基準信号と、前記PLLのフィードバック信号との立ち上がりエッジの位相を揃える動作が可能である、
システム。 - 請求項15に記載のシステムにおいて、
前記ループサンプラ回路のスイッチは、前記パルスに応じて連続的に開閉することによって前記電圧をサンプリングする動作が可能である、
システム。 - 請求項11に記載のシステムにおいて、
前記電圧は、前記ループサンプラ回路のキャパシタに蓄えられる、
システム。 - 請求項11に記載のシステムにおいて、
前記クロック検出回路は、基準信号を継続的に検出する動作が可能であり、
前記クロック検出回路が前記基準信号を検出しなくなって所定の時間が過ぎた後、前記クロック検出回路は、前記基準信号が失われたことを表すクロック検出信号を生成する動作が可能である、
システム。 - 請求項11に記載のシステムにおいて、
前記PLLは、前記クロック検出信号を受信するために配置されたチャージポンプをさらに備え、
前記基準信号が存在することを前記クロック検出信号が表すとき、前記チャージポンプは動作が可能であり、
前記基準信号が失われていることを前記クロック検出信号が表すとき、前記チャージポンプは無効化される、
システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762571736P | 2017-10-12 | 2017-10-12 | |
US62/571,736 | 2017-10-12 | ||
PCT/US2018/055730 WO2019075414A1 (en) | 2017-10-12 | 2018-10-12 | PHASE LOCKED LOOP SAMPLE RETRACTOR |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020537400A true JP2020537400A (ja) | 2020-12-17 |
JP7295850B2 JP7295850B2 (ja) | 2023-06-21 |
Family
ID=66096133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020519751A Active JP7295850B2 (ja) | 2017-10-12 | 2018-10-12 | 位相同期回路および復元器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10574242B2 (ja) |
EP (1) | EP3695512A4 (ja) |
JP (1) | JP7295850B2 (ja) |
CN (1) | CN111183587A (ja) |
WO (1) | WO2019075414A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10727845B1 (en) * | 2019-06-25 | 2020-07-28 | Silicon Laboratories Inc. | Use of a virtual clock in a PLL to maintain a closed loop system |
US11742865B2 (en) * | 2021-08-12 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus of charge-sharing locking with digital controlled oscillators |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5542406U (ja) * | 1978-09-08 | 1980-03-19 | ||
JPS6157122A (ja) * | 1984-08-28 | 1986-03-24 | Nec Corp | Pll回路 |
JPH0613897A (ja) * | 1992-06-29 | 1994-01-21 | Oki Electric Ind Co Ltd | 位相同期回路 |
JPH06311030A (ja) * | 1993-04-21 | 1994-11-04 | Nec Corp | Pll回路 |
JPH0983360A (ja) * | 1995-09-14 | 1997-03-28 | Hitachi Cable Ltd | Pll回路 |
JP2009152910A (ja) * | 2007-12-21 | 2009-07-09 | Renesas Technology Corp | 半導体集積回路 |
JP2011009965A (ja) * | 2009-06-24 | 2011-01-13 | Advantest Corp | Pll回路 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI97003C (fi) * | 1993-09-27 | 1996-09-25 | Nokia Telecommunications Oy | Menetelmä vaihelukitun silmukan ohjaamiseksi sekä vaihelukittu silmukka |
US5719508A (en) | 1996-02-01 | 1998-02-17 | Northern Telecom, Ltd. | Loss of lock detector for master timing generator |
JPH11214991A (ja) * | 1998-01-20 | 1999-08-06 | Toyo Commun Equip Co Ltd | 位相同期回路 |
GB2357382B (en) | 1999-12-17 | 2004-03-31 | Mitel Corp | Clock recovery PLL |
US6552618B2 (en) * | 2000-12-13 | 2003-04-22 | Agere Systems Inc. | VCO gain self-calibration for low voltage phase lock-loop applications |
ITMI20011291A1 (it) * | 2001-06-19 | 2002-12-19 | St Microelectronics Srl | Metodo di calibrazione automatica di un sistema ad aggancio di fase |
JP3808343B2 (ja) * | 2001-10-03 | 2006-08-09 | 三菱電機株式会社 | Pll回路 |
US6937075B2 (en) * | 2003-05-29 | 2005-08-30 | Intel Corporation | Method and apparatus for reducing lock time in dual charge-pump phase-locked loops |
US6842057B1 (en) * | 2003-08-11 | 2005-01-11 | Sun Microsystems, Inc. | Analog state recovery technique for DLL design |
US7047146B2 (en) * | 2003-12-19 | 2006-05-16 | Airoha Technology Corp | Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration |
US7042253B2 (en) * | 2004-05-24 | 2006-05-09 | Industrial Technology Research Institute (Itri) | Self-calibrating, fast-locking frequency synthesizer |
US7423492B2 (en) | 2005-10-20 | 2008-09-09 | Honeywell International Inc. | Circuit to reset a phase locked loop after a loss of lock |
DE102006009644A1 (de) * | 2006-01-04 | 2007-07-05 | Biotronik Crm Patent Ag | Phasenregelkreis |
KR100800143B1 (ko) * | 2006-04-11 | 2008-02-01 | 주식회사 하이닉스반도체 | 위상 고정 루프 및 위상 고정 방법 |
KR100830898B1 (ko) * | 2006-09-15 | 2008-05-22 | 한국과학기술원 | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 |
US8018289B1 (en) * | 2009-08-19 | 2011-09-13 | Integrated Device Technology, Inc. | Holdover circuit for phase-lock loop |
TWI465046B (zh) * | 2011-04-07 | 2014-12-11 | Etron Technology Inc | 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法 |
US8664986B2 (en) * | 2011-07-28 | 2014-03-04 | Intel Corporation | System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal |
EP2613442B1 (en) | 2012-01-06 | 2015-05-13 | u-blox AG | A method for determining an offset term for a fractional-N PLL synthesizer signal, a synthesizer for carrying out the method, a signal processing device and a GNSS receiver |
US9065454B2 (en) * | 2012-11-29 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with self-calibration |
-
2018
- 2018-10-12 EP EP18866537.6A patent/EP3695512A4/en active Pending
- 2018-10-12 JP JP2020519751A patent/JP7295850B2/ja active Active
- 2018-10-12 CN CN201880065895.3A patent/CN111183587A/zh active Pending
- 2018-10-12 WO PCT/US2018/055730 patent/WO2019075414A1/en unknown
- 2018-10-12 US US16/159,535 patent/US10574242B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5542406U (ja) * | 1978-09-08 | 1980-03-19 | ||
JPS6157122A (ja) * | 1984-08-28 | 1986-03-24 | Nec Corp | Pll回路 |
JPH0613897A (ja) * | 1992-06-29 | 1994-01-21 | Oki Electric Ind Co Ltd | 位相同期回路 |
JPH06311030A (ja) * | 1993-04-21 | 1994-11-04 | Nec Corp | Pll回路 |
JPH0983360A (ja) * | 1995-09-14 | 1997-03-28 | Hitachi Cable Ltd | Pll回路 |
JP2009152910A (ja) * | 2007-12-21 | 2009-07-09 | Renesas Technology Corp | 半導体集積回路 |
JP2011009965A (ja) * | 2009-06-24 | 2011-01-13 | Advantest Corp | Pll回路 |
Also Published As
Publication number | Publication date |
---|---|
EP3695512A1 (en) | 2020-08-19 |
JP7295850B2 (ja) | 2023-06-21 |
US10574242B2 (en) | 2020-02-25 |
WO2019075414A1 (en) | 2019-04-18 |
CN111183587A (zh) | 2020-05-19 |
US20190115927A1 (en) | 2019-04-18 |
EP3695512A4 (en) | 2021-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8542044B2 (en) | Semiconductor integrated circuit and method for driving the same | |
US8090064B2 (en) | Single loop frequency and phase detection | |
JP4718576B2 (ja) | Ddrメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用 | |
US20090296869A1 (en) | Communication systems, clock generation circuits thereof, and method for generating clock signal | |
US8026749B2 (en) | Phase locked loop circuit, method of operating phase locked loop circuit and semiconductor memory device including phase locked loop circuit | |
JP7295850B2 (ja) | 位相同期回路および復元器 | |
JP2008042810A (ja) | Pll回路 | |
JP2004120433A (ja) | 位相同期ループ回路 | |
TWI548218B (zh) | 具有時序自我檢測的四相位時脈產生器 | |
US12028082B2 (en) | Phase-locked loop circuit and operation method thereof | |
US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
KR101671568B1 (ko) | 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로 | |
US11424746B1 (en) | Reference-less clock and data recovery device and method | |
JP2002198807A (ja) | Pll回路および光通信受信装置 | |
JP6513535B2 (ja) | 自己注入位相同期回路 | |
JP2006261898A (ja) | クロック再生装置 | |
KR100756136B1 (ko) | 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법 | |
KR20010026746A (ko) | 지연동기루프 모드를 갖는 위상동기루프 회로 | |
CN101521508B (zh) | 多回路锁相回路装置及锁定相位的方法 | |
JPH0884074A (ja) | Pll回路 | |
JP2006186548A (ja) | 位相同期回路 | |
JP2001136060A (ja) | Pll回路 | |
JP2008160596A (ja) | Adシステム | |
JPH06104743A (ja) | 比較前処理回路及びフェイズ・ロックド・ループ回路 | |
JP2001119275A (ja) | クロック切替え回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7295850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |