JP2020528704A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2020528704A JP2020528704A JP2020503771A JP2020503771A JP2020528704A JP 2020528704 A JP2020528704 A JP 2020528704A JP 2020503771 A JP2020503771 A JP 2020503771A JP 2020503771 A JP2020503771 A JP 2020503771A JP 2020528704 A JP2020528704 A JP 2020528704A
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- attached
- signal
- correction
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 16
- 238000012937 correction Methods 0.000 claims abstract description 48
- 230000015654 memory Effects 0.000 claims abstract description 29
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000001914 filtration Methods 0.000 claims abstract description 3
- 230000010354 integration Effects 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0671—Cascaded integrator-comb [CIC] filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Abstract
Description
この装置は、入力信号を受信するための信号入力側と、制御信号を受信するための制御入力側と、入力信号をフィルタリングするためのn次CICフィルタとを含む。CICフィルタは、前後に配置されたn個の積分器を含み、積分器はそれぞれメモリを含む。この時、Nは1よりも大きい。n−1個の第1の積分器のそれぞれに対して、装置は、それぞれの第1の積分器のメモリに保存された少なくとも1つの信号値を使用して、積分エラーを補正するための付属の補正計算機を含む。装置は、制御信号に応答して前記保存された信号値を付属の補正計算機へ伝送し、最後の積分器のメモリを消去し、および/または残る最後の積分器の入力信号を、その出力側において提供(英語:dumpダンプ)するように構成されている。さらに、装置は、第1の積分器のメモリも消去するように構成されているか、またはさらなる補正計算機を含み、制御信号に応答して前記信号値をさらなる補正計算機に伝送するように構成されている。
好ましい実施形態では、装置は最後の積分器に対する平均値計算機を含む。これにより、信号特性が改善される。
補正計算機は、それぞれ付属の微分器を含むことができ、それぞれの補正計算機での入力値を付属の微分器に供給し、前記少なくとも1つの信号値を使用して付属の微分器の出力値を補正し、補正された出力値を出力するように構成することができる。
装置がさらなる補正計算機を含み、制御信号に応答して前記信号値をさらなる補正計算機に伝送するように構成されている場合、さらなる補正計算機は、前記信号値を使用して最後の積分器の出力値を補正するように構成でき、最後の積分器に付属の平均値計算機は、さらなる補正計算機の出力値を平均化するように構成でき、補正計算機のうちの第1の補正計算機は、さらなる補正計算機の平均出力値を付属の微分器に供給するように構成できる。
装置が第1の積分器のメモリも消去するように構成されている場合、最後の積分器に付属の平均値計算機は、最後の積分器自体の出力値を平均化するように構成でき、補正計算機のうちの第1の補正計算機は、最後の積分器の平均出力値を付属の微分器に供給するように構成できる。そうすると、補正はあまり複雑でない。
これにより、CICフィルタの櫛形セクションを簡単に実現できる。
本発明の有利な改善形態は従属請求項に記載され、明細書に記述されている。
本発明の実施例を、図面および以下の説明を参照して詳述する。
示されている装置は、例えば、センサ信号の信号処理のために構成されており、信号入力側10と、制御入力側20とを含む。さらに、装置は2次CICフィルタを含む。CICフィルタは、信号入力側10に印加される入力信号の第1の実行合計を決定するように構成された第1の再帰実行合計フィルタと、メモリと、第1の実行合計の第2の実行合計を決定するように構成された第2の再帰実行合計フィルタとを含む。さらに、CICフィルタは、第2の実行合計を積分するように構成された第1の積分器200と、積分された第2の実行合計をさらに積分するように構成され、同様にメモリを含む、最後の積分器100とを含む。
さらに、装置は、最後の積分器100によってさらに積分された第2の実行合計を平均化するための第1の平均値計算機110を含む。装置は、第1の積分器200に対して付属の補正計算機220を含み、これは、平均化され、さらに積分された第2の実行合計の変化を決定するように構成された微分器230を補正計算機側に含む。補正計算機220は、第1の積分器200のメモリに保存された信号値を使用して、決定された変化を補正するように構成されている。
詳細に説明した実施例は、一般的な専門知識を適用することにより、三次または高次のCICフィルタで同様に拡張することができる。
Claims (9)
- 入力信号を受信するための信号入力側(10)と、制御信号を受信するための制御入力側(20)と、前記入力信号をフィルタリングするためのn次CICフィルタとを含む信号処理装置であって、前記CICフィルタは、前後に配置されたn個の積分器(100、200)を含み、前記積分器はそれぞれメモリを含み、nは1よりも大きいものにおいて、前記装置は、n−1個の前記第1の積分器(200)のそれぞれに対して、それぞれの前記第1の積分器(200)のメモリに保存された少なくとも1つの信号値を使用して、積分エラーを補正するための付属の補正計算機(230、220)を含み、前記装置は、前記制御信号に応答して前記保存された信号値を前記付属の補正計算機(220)へ伝送し、前記残る最後の積分器(100)のメモリを消去するように構成されており、前記装置は、
a)前記第1の積分器(200)のメモリも消去するように構成されているか、
b)またはさらなる補正計算機(120)を含み、前記制御信号に応答して前記信号値を前記さらなる補正計算機に伝送するように構成されていることを特徴とする信号処理装置。 - 前記最後の積分器(100)に対して付属の第1の平均値計算機(110)を含む、請求項1に記載の装置。
- 前記積分器(100、200)のそれぞれに対して付属の平均値計算機(110、210)を含み、前記第1の積分器(200)に付属の前記平均値計算機(210)がそれぞれ、前記付属の補正計算機(220)の出力値を平均化するように構成されている、請求項1または2のいずれか一項に記載の装置。
- 前記補正計算機(220)が付属の微分器(230)を含み、前記それぞれの補正計算機(220)での入力値を前記付属の微分器(230)に供給し、前記少なくとも1つの信号値を使用して前記付属の微分器(230)の出力値を補正し、前記補正された出力値を出力するように構成されている、請求項3に記載の装置。
- b)に記載の前記装置および前記さらなる補正計算機(120)は、前記信号値を使用して前記最後の積分器の出力値を補正するように構成されており、前記最後の積分器に付属の平均値計算機(110)が、前記さらなる補正計算機(120)の出力値を平均化するように構成されており、前記補正計算機のうちの第1の補正計算機(220)が、前記さらなる補正計算機(120)の平均出力値を前記付属の微分器(230)に供給するように構成されている、請求項4に記載の装置。
- 前記最後の積分器に付属の前記平均値計算機(110)が、前記最後の積分器(100)の出力値を平均化するように構成されており、前記補正計算機のうちの第1の補正計算機(220)が、前記最後の積分器(100)の平均出力値を前記付属の微分器(230)に供給するように構成されている、請求項4に記載の装置。
- 前記CICフィルタが、前記積分器(100、200)に前置された、前後に配置されたn個の再帰的実行合計フィルタを含む、請求項1から6のいずれか一項に記載の装置。
- 前記第1の積分器(200)がそれぞれ、メモリオーバーフローに関する情報を保存するためにカウンタを含み、前記メモリオーバーフローの積分に対する影響を補償するように構成されている、請求項1から7のいずれか一項に記載の装置。
- 請求項1から8のいずれか一項に記載の装置を含む、車両用センサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102017212916.6 | 2017-07-27 | ||
DE102017212916.6A DE102017212916B3 (de) | 2017-07-27 | 2017-07-27 | Vorrichtung zur Signalverarbeitung |
PCT/EP2018/065319 WO2019020258A1 (de) | 2017-07-27 | 2018-06-11 | Vorrichtung zur signalverarbeitung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020528704A true JP2020528704A (ja) | 2020-09-24 |
JP6967136B2 JP6967136B2 (ja) | 2021-11-17 |
Family
ID=62597514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020503771A Active JP6967136B2 (ja) | 2017-07-27 | 2018-06-11 | 信号処理装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11398810B2 (ja) |
EP (1) | EP3659257A1 (ja) |
JP (1) | JP6967136B2 (ja) |
CN (1) | CN110999083B (ja) |
DE (1) | DE102017212916B3 (ja) |
WO (1) | WO2019020258A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113472354A (zh) * | 2021-07-23 | 2021-10-01 | 杭州万高科技股份有限公司 | 一种多路信号的同步采样方法、装置、设备及介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124155A (ja) * | 2003-08-26 | 2005-05-12 | Mitsubishi Electric Information Technology Centre Europa Bv | 有理数因子によってデジタル信号のデシメーションを可能にするフィルタ |
US7196648B1 (en) * | 2005-12-23 | 2007-03-27 | Cirrus Logic, Inc. | Non-integer decimation using cascaded intergrator-comb filter |
JP2010130185A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | サンプリングレート変換回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880973A (en) | 1996-11-20 | 1999-03-09 | Graychip Inc. | Signal processing system and method for enhanced cascaded integrator-comb interpolation filter stabilization |
DE59710809D1 (de) | 1997-07-02 | 2003-11-06 | Micronas Semiconductor Holding | Einrichtung zur Reduktion der Datenrate |
DE59712488D1 (de) * | 1997-07-02 | 2005-12-22 | Micronas Semiconductor Holding | Einrichtung zur Reduktion der Datenrate |
JP5114870B2 (ja) * | 2006-05-30 | 2013-01-09 | ソニー株式会社 | フィルタ回路、フィルタリング方法およびコンピュータプログラム |
US7379002B1 (en) * | 2006-12-15 | 2008-05-27 | Freescale Semiconductor, Inc. | Methods and apparatus for a multi-mode analog-to-digital converter |
CN100574098C (zh) * | 2008-01-22 | 2009-12-23 | 中兴通讯股份有限公司 | 基于可编程逻辑器件的插值cic滤波器及实现方法 |
US8738679B2 (en) | 2009-07-03 | 2014-05-27 | Stmicroelectronics International N.V. | Offset-free sinc interpolator and related methods |
WO2016201216A1 (en) | 2015-06-12 | 2016-12-15 | Analog Devices, Inc. | Sparse cascaded-integrator-comb filters |
CN106849906A (zh) * | 2017-02-10 | 2017-06-13 | 天津中兴智联科技有限公司 | 基于cic滤波器降低邻道功率比的方法及cic滤波器 |
-
2017
- 2017-07-27 DE DE102017212916.6A patent/DE102017212916B3/de active Active
-
2018
- 2018-06-11 WO PCT/EP2018/065319 patent/WO2019020258A1/de active Application Filing
- 2018-06-11 EP EP18730759.0A patent/EP3659257A1/de not_active Withdrawn
- 2018-06-11 JP JP2020503771A patent/JP6967136B2/ja active Active
- 2018-06-11 CN CN201880052287.9A patent/CN110999083B/zh active Active
- 2018-06-11 US US16/633,085 patent/US11398810B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005124155A (ja) * | 2003-08-26 | 2005-05-12 | Mitsubishi Electric Information Technology Centre Europa Bv | 有理数因子によってデジタル信号のデシメーションを可能にするフィルタ |
US7196648B1 (en) * | 2005-12-23 | 2007-03-27 | Cirrus Logic, Inc. | Non-integer decimation using cascaded intergrator-comb filter |
JP2010130185A (ja) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | サンプリングレート変換回路 |
Also Published As
Publication number | Publication date |
---|---|
CN110999083A (zh) | 2020-04-10 |
JP6967136B2 (ja) | 2021-11-17 |
EP3659257A1 (de) | 2020-06-03 |
DE102017212916B3 (de) | 2018-07-19 |
CN110999083B (zh) | 2023-10-13 |
WO2019020258A1 (de) | 2019-01-31 |
US20210159888A1 (en) | 2021-05-27 |
US11398810B2 (en) | 2022-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240104378A1 (en) | Dynamic quantization of neural networks | |
JP6433146B2 (ja) | 情報処理装置、システム、情報処理方法、コンピュータプログラム | |
CN107370684B (zh) | 业务限流方法及业务限流装置 | |
CN101237445B (zh) | 缓冲器管理方法和用于缓冲器管理及封装wusb分组的设备 | |
US20130226668A1 (en) | Method and system for providing dynamic pricing algorithm with embedded controller for high occupancy toll lanes | |
CN113674357B (zh) | 相机外参标定方法、装置、电子设备和计算机可读介质 | |
US8291198B2 (en) | Apparatus and method for regulating bursty data in a signal processing pipeline | |
US10554379B2 (en) | Method for obtaining phase detection signal in clock recovery circuit and phase detector | |
JP6967136B2 (ja) | 信号処理装置 | |
GB2572537A (en) | Generating or obtaining an updated neural network | |
JP2019133626A (ja) | 情報処理方法及び情報処理システム | |
US10371535B1 (en) | Automatic map generation | |
CN107872411A (zh) | 一种光传输信道中频偏估计方法和装置 | |
CN110415112A (zh) | 贷后业务的处理方法、装置、设备和存储介质 | |
Lee et al. | High performance CAN/FlexRay gateway design for in-vehicle network | |
WO2021097624A1 (zh) | 一种文件处理方法、文件处理装置及终端设备 | |
CN116740382A (zh) | 障碍物信息生成方法、装置、电子设备和计算机可读介质 | |
CN107211018A (zh) | 调整媒体流化的质量等级 | |
CN111970206A (zh) | 一种fc网络流量控制方法、装置及相关组件 | |
CN108512711B (zh) | 得到瞬时接口访问统计量的方法、装置和设备 | |
EP2752814B1 (en) | Image processing apparatus | |
US10079910B1 (en) | Iterative covariance calculation for streamed data using components | |
CN112948105B (zh) | 一种梯度传输方法、梯度传输装置及参数服务器 | |
CN112015997B (zh) | 页面显示方法、装置、电子设备和计算机可读介质 | |
WO2021097622A1 (zh) | 一种文件处理方法、文件处理装置及终端设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6967136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |