JP6433146B2 - 情報処理装置、システム、情報処理方法、コンピュータプログラム - Google Patents
情報処理装置、システム、情報処理方法、コンピュータプログラム Download PDFInfo
- Publication number
- JP6433146B2 JP6433146B2 JP2014088553A JP2014088553A JP6433146B2 JP 6433146 B2 JP6433146 B2 JP 6433146B2 JP 2014088553 A JP2014088553 A JP 2014088553A JP 2014088553 A JP2014088553 A JP 2014088553A JP 6433146 B2 JP6433146 B2 JP 6433146B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- result
- register
- transfer
- checksum operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
Description
第1のメモリに格納されているデータを第2のメモリに転送する転送器と、
前記転送器が転送しているデータに対するチェックサム演算を行う演算器と
を備え、
第1のモードが設定されている場合、
前記演算器は、前記チェックサム演算の結果を前記転送器に送出し、
前記転送器は、該結果を前記第2のメモリに転送し、
前記第1のモードとは異なる第2のモードであって、前記演算器によるチェックサム演算の結果を前記レジスタの第1の記憶領域に上書きするか否かを前記レジスタにおけるビット値を用いて設定可能な該第2のモードが設定されている場合、
前記演算器は、前記転送器が転送しているデータのうちチェックサム演算の対象として指定された部分データに対するチェックサム演算を行い、
前記演算器は、
(1)前記レジスタがFullではない場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出し、
(2)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きすると設定されている場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出して上書きし、
(3)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きしないと設定されている場合には、前記部分データに対するチェックサム演算の結果の前記第1の記憶領域への送出を停止する
ことを特徴とする。
本実施形態では、第1のメモリから第2のメモリにデータ転送(DMA転送)を行うと共に、転送中のデータに対してチェックサム演算を行う情報処理装置として機能するデータ処理装置を有するシステムの一例について説明する。先ず、本実施形態に係るシステムの構成例について、図1のブロック図を用いて説明する。
このフィールドは、「1」をセットすることでチェックサム演算を中止することができるフィールドである。通常モード実行中であればチェックサム演算結果として“0000”を出力し、レジスタモードであればチェックサム演算結果としては何も出力しない。初期状態は、「0」である。
このフィールドは、チェックサム演算結果の表記方法を選択できるフィールドである。TCP/IPの通信プロトコルで使用されるチェックサムは、パケット全体に対して1の補数として和を求めて、さらに1の補数を取ることで計算される。そのため、このフィールドに「0」と入力した場合はチェックサム演算結果として1の補数としての和とし、「1」と入力した場合はチェックサム演算結果として1の補数としての和の補数とする。
このフィールドは、レジスタモードで動作した場合にチェックサム演算結果が出力されるCS_FIFO308において、FIFOがFullの場合にチェックサム演算結果を上書きするかどうかを設定するフィールドである。このフィールドに「0」と入力した場合はCS_FIFO308のFIFOがFullの場合は書き込みを停止し、「1」と入力した場合はそのまま上書きする。
CPU114は、1以上の転送元用ディスクリプタ及び1以上の転送先用ディスクリプタを、バス113を介してディスクリプタ用メモリ117に登録する。
CPU114は、ディスクリプタ用メモリ117に登録した1以上の転送元用ディスクリプタのうち先頭の転送元用ディスクリプタのディスクリプタ用メモリ117における先頭アドレスを、バス113及びレジスタI/F107を介して、レジスタ部104のSRC_DA301に登録する。
CPU114が、動作モードとして通常モードを登録した場合には、処理はステップS604に進み、レジスタモードを登録した場合には、処理はステップS605に進む。
CPU114は、NCS_HD303、NCS_FD304、CS_DL305のそれぞれを初期化して、それぞれの領域の初期値を登録する。REG_EN306には、通常モードを示す値が登録されている。なお、これらの領域がすでに初期化されているのであれば、本ステップにおける処理は省略することができる。
CPU114は、NCS_HD303、NCS_FD304、CS_DL305のそれぞれに対して値を登録する。これによりNCS_HD303には、これから転送されるデータの先頭部分(チェックサム演算の対象外とする部分データ)を規定する値が登録されることになる。また、NCS_FD304には、これから転送されるデータの末尾部分(チェックサム演算の対象外とする部分データ)を規定する値が登録されることになる。また、CS_DL305には、DST_DL212の値と同じ値が登録されることになる。また、REG_EN306には、レジスタモードを示す値が登録されている。
演算部103は、レジスタ信号110を介してレジスタ部104から、REG_EN306に登録されている値を取得する。
ステップS607における処理は、第1回目と第N(Nは2以上の整数)目とで異なる。
DMA転送制御部102は、ステップS607で取得した(ディスクリプタ用メモリ117における)転送元用ディスクリプタの先頭アドレスにリードデータI/F105及びバス113を介してアクセスし、該転送元用ディスクリプタを読み出す。また、DMA転送制御部102は、ステップS607で取得した(ディスクリプタ用メモリ117における)転送先用ディスクリプタの先頭アドレスにリードデータI/F105及びバス113を介してアクセスし、該転送先用ディスクリプタを読み出す。
DMA転送制御部102は、ステップS608で取得した転送元用ディスクリプタ中のSRC_DSA201が示すアドレスを先頭アドレスとし、該転送元用ディスクリプタ中のSRC_DL202が示すデータ長ぶんのデータをリードデータI/F105を介して転送元メモリ115から読み出す。そしてDMA転送制御部102は、この読み出したデータを、ステップS608で取得した転送先用ディスクリプタ中のDST_DSA211を先頭アドレスとし、該転送先用ディスクリプタ中のDST_DL212をサイズとする転送先メモリ116中の格納領域に、ライトデータI/F106を介して書き込む。
CPU114がデータ処理装置101を通常モードで起動した場合には、処理はステップS613に進み、レジスタモードで起動した場合には、処理はステップS617に進む。
DMA転送制御部102は、転送先用ディスクリプタ中のCS_EN215の値が「1」であることを確認し、転送先用ディスクリプタ中のDST_DL212を、通知信号111を介して演算部103に通知する。
演算部103は、ライトデータI/F106を介して転送先メモリ116に転送されるデータをスヌープI/F112を介して取得し、該取得したデータに対して一定のデータ幅で1の補数の和を求める計算、即ちチェックサム演算を行う。そして、演算部103は、チェックサム演算を行った対象のデータの量が、DMA転送制御部102から通知信号111を介して通知されたDST_DL212の値に達したか否かを判断し、達した場合には、チェックサム演算が完了したものと判断し、通知信号111を介してその旨をDMA転送制御部102に通知してから処理はステップS615に進む。
演算部103は、ステップS614において行ったチェックサム演算の結果を、通知信号111を介してDMA転送制御部102に通知する。
DMA転送制御部102は、通知信号111を介して演算部103から受けたチェックサム演算の結果を、ステップS609で転送先メモリ116に転送したデータの末尾に付加すべく、該チェックサム演算の結果をライトデータI/F106及びバス113を介して転送先メモリ116に対して送出する。
DMA転送制御部102は、転送先用ディスクリプタ中のCS_EN215の値が「0」であることを確認し、演算部103は、レジスタ信号110を介してレジスタ部104から、NCS_HD303、NCS_FD304、CS_DL305のそれぞれに登録されている値を取得する。
ステップS608で取得したディスクリプタに基づくデータ転送が開始されると、転送先メモリ116にはライトデータI/F106を介してデータが転送されるので、演算部103は、このライトデータI/F106を介して転送されるデータを規定の単位でスヌープI/F112を介して取得する。また、演算部103は、ステップS608で取得したディスクリプタに基づくデータ転送の開始後にスヌープI/F112を介して取得したデータの量をカウントしている。そして演算部103は、このカウント値(データ転送の開始後に取得したデータの総量)が、NCS_HD303が示すデータ長を超えるまではチェックサム演算を開始せず、超えると、それ以降にスヌープI/F112を介して取得したデータに対してチェックサム演算を行う。このチェックサム演算は、「DST_DL212の値からNCS_HD303の値とNCS_FD304の値とを差し引いた残りの値」が示すデータ量分だけ行う。
演算部103は、ステップS618において行ったチェックサム演算の結果を、レジスタ信号110を介してレジスタ部104のCS_FIFO308に登録する。
DMA転送制御部102は、転送元用ディスクリプタ中のSRC_NDE203の値が0且つ転送先用ディスクリプタ中のDST_NDE213の値が0であるか否かを判断し、共に0の場合は、全てのディスクリプタに基づくデータ転送が完了したものと判断して、処理はステップS611に進む。
本ステップでは、それぞれのディスクリプタに応じたデータ転送の完了やそれぞれのデータ転送に対するチェックサム演算の完了を示す値をレジスタ部104のSTS307に登録する。この登録の仕方は、通常モード、レジスタモードのそれぞれで異なる。
第1の実施形態では、図1に示した構成を有するシステムによってデータ転送及びチェックサム演算を実行する実施形態について説明した。しかし、レジスタと、第1のメモリに格納されているデータを第2のメモリに転送する転送器と、転送器が転送しているデータに対するチェックサム演算を行う演算器と、を備えるコンピュータを上記のシステムの代わりに用いても構わない。この場合、このコンピュータのメモリに以下の処理を実行させるためのコンピュータプログラムをインストールし、該コンピュータのCPU等の制御部に該コンピュータプログラムを実行させることで、該コンピュータに以下の処理を実行させても構わない。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (7)
- 複数の記憶領域を有するレジスタと、
第1のメモリに格納されているデータを第2のメモリに転送する転送器と、
前記転送器が転送しているデータに対するチェックサム演算を行う演算器と
を備え、
第1のモードが設定されている場合、
前記演算器は、前記チェックサム演算の結果を前記転送器に送出し、
前記転送器は、該結果を前記第2のメモリに転送し、
前記第1のモードとは異なる第2のモードであって、前記演算器によるチェックサム演算の結果を前記レジスタの第1の記憶領域に上書きするか否かを前記レジスタにおけるビット値を用いて設定可能な該第2のモードが設定されている場合、
前記演算器は、前記転送器が転送しているデータのうちチェックサム演算の対象として指定された部分データに対するチェックサム演算を行い、
前記演算器は、
(1)前記レジスタがFullではない場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出し、
(2)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きすると設定されている場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出して上書きし、
(3)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きしないと設定されている場合には、前記部分データに対するチェックサム演算の結果の前記第1の記憶領域への送出を停止する
ことを特徴とする情報処理装置。 - 前記第1のモードが設定されている場合、
前記転送器は、データの転送の前に該データのサイズを前記演算器に送出し、
前記演算器は、該サイズの分だけのデータのチェックサム演算を行ってから、該チェックサム演算の結果を前記転送器に送出し、
前記転送器は更に、前記第2のメモリに転送したデータの末尾に前記演算器から受けたチェックサム演算の結果を付加する
ことを特徴とする請求項1に記載の情報処理装置。 - 前記第2のモードが設定されている場合、
前記演算器は、前記部分データを規定するための情報を前記レジスタにおいて前記第1の記憶領域とは異なる第2の記憶領域から取得し、該情報を用いて、前記転送器が転送しているデータから前記部分データをチェックサム演算の対象として指定し、該指定した部分データに対するチェックサム演算を行い、
前記演算器は、
(1)前記レジスタがFullではない場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出し、
(2)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きすると設定されている場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出して上書きし、
(3)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きしないと設定されている場合には、前記部分データに対するチェックサム演算の結果の前記第1の記憶領域への送出を停止する
ことを特徴とする請求項1又は2に記載の情報処理装置。 - 制御部と、
前記第1のメモリと、
前記第2のメモリと、
請求項1乃至3の何れか1項に記載の情報処理装置と、
を備えることを特徴とするシステム。 - 前記制御部は、前記部分データを規定するための情報を前記レジスタにおいて前記第1の記憶領域とは異なる第2の記憶領域に登録することを特徴とする請求項4に記載のシステム。
- 複数の記憶領域を有するレジスタと、
第1のメモリに格納されているデータを第2のメモリに転送する転送器と、
前記転送器が転送しているデータに対するチェックサム演算を行う演算器と
を備える情報処理装置が行う情報処理方法であって、
第1のモードが設定されている場合、
前記演算器は、前記チェックサム演算の結果を前記転送器に送出し、
前記転送器は、該結果を前記第2のメモリに転送し、
前記第1のモードとは異なる第2のモードであって、前記演算器によるチェックサム演算の結果を前記レジスタの第1の記憶領域に上書きするか否かを前記レジスタにおけるビット値を用いて設定可能な該第2のモードが設定されている場合、
前記演算器は、前記転送器が転送しているデータのうちチェックサム演算の対象として指定された部分データに対するチェックサム演算を行い、
前記演算器は、
(1)前記レジスタがFullではない場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出し、
(2)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きすると設定されている場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出して上書きし、
(3)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きしないと設定されている場合には、前記部分データに対するチェックサム演算の結果の前記第1の記憶領域への送出を停止する
ことを特徴とする情報処理方法。 - 複数の記憶領域を有するレジスタと、
第1のメモリに格納されているデータを第2のメモリに転送する転送器と、
前記転送器が転送しているデータに対するチェックサム演算を行う演算器と
を備えるコンピュータに、
第1のモードが設定されている場合、
前記演算器に、前記チェックサム演算の結果を前記転送器に送出させ、
前記転送器に、該結果を前記第2のメモリに転送させ、
前記第1のモードとは異なる第2のモードであって、前記演算器によるチェックサム演算の結果を前記レジスタの第1の記憶領域に上書きするか否かを前記レジスタにおけるビット値を用いて設定可能な該第2のモードが設定されている場合、
前記演算器に、前記転送器が転送しているデータのうちチェックサム演算の対象として指定された部分データに対するチェックサム演算を行わせ、
前記演算器に、
(1)前記レジスタがFullではない場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出させ、
(2)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きすると設定されている場合には、前記部分データに対するチェックサム演算の結果を前記第1の記憶領域に送出して上書きさせ、
(3)前記レジスタがFullの場合であって、前記演算器によるチェックサム演算の結果を前記第1の記憶領域に上書きしないと設定されている場合には、前記部分データに対するチェックサム演算の結果の前記第1の記憶領域への送出を停止させる
ことを特徴とするコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088553A JP6433146B2 (ja) | 2014-04-22 | 2014-04-22 | 情報処理装置、システム、情報処理方法、コンピュータプログラム |
US14/688,273 US9898230B2 (en) | 2014-04-22 | 2015-04-16 | Information processing apparatus, system, and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088553A JP6433146B2 (ja) | 2014-04-22 | 2014-04-22 | 情報処理装置、システム、情報処理方法、コンピュータプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015207223A JP2015207223A (ja) | 2015-11-19 |
JP2015207223A5 JP2015207223A5 (ja) | 2017-04-20 |
JP6433146B2 true JP6433146B2 (ja) | 2018-12-05 |
Family
ID=54322118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088553A Expired - Fee Related JP6433146B2 (ja) | 2014-04-22 | 2014-04-22 | 情報処理装置、システム、情報処理方法、コンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9898230B2 (ja) |
JP (1) | JP6433146B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077773B2 (en) | 2011-11-17 | 2015-07-07 | Mashape, Inc. | Cloud-based hub for facilitating distribution and consumption of application programming interfaces |
JP6600241B2 (ja) * | 2015-12-11 | 2019-10-30 | キヤノン株式会社 | 演算装置及び演算方法、通信装置 |
JP6567476B2 (ja) * | 2016-08-10 | 2019-08-28 | 株式会社ワイ・デー・ケー | データ処理装置 |
JP6800514B2 (ja) * | 2016-12-08 | 2020-12-16 | キヤノン株式会社 | 通信装置、その制御方法、およびプログラム |
US11582291B2 (en) | 2017-07-28 | 2023-02-14 | Kong Inc. | Auto-documentation for application program interfaces based on network requests and responses |
US9936005B1 (en) | 2017-07-28 | 2018-04-03 | Kong Inc. | Systems and methods for distributed API gateways |
US11171842B2 (en) | 2019-09-05 | 2021-11-09 | Kong Inc. | Microservices application network control plane |
US10225330B2 (en) | 2017-07-28 | 2019-03-05 | Kong Inc. | Auto-documentation for application program interfaces based on network requests and responses |
JP6976776B2 (ja) * | 2017-08-31 | 2021-12-08 | キヤノン株式会社 | 固体撮像装置、撮像システム、及び移動体 |
JP7145607B2 (ja) * | 2017-12-13 | 2022-10-03 | キヤノン株式会社 | Dma転送装置、dma転送装置の制御方法、および通信装置 |
US10833703B2 (en) | 2017-12-13 | 2020-11-10 | Canon Kabushiki Kaisha | DMA transfer apparatus, method of controlling the same, communication apparatus, method of controlling the same, and non-transitory computer-readable storage medium |
JP6938399B2 (ja) * | 2018-02-14 | 2021-09-22 | キヤノン株式会社 | 通信装置、通信方法およびプログラム |
JP7049140B2 (ja) * | 2018-03-06 | 2022-04-06 | キヤノン株式会社 | 通信装置およびその制御方法 |
US11595272B2 (en) | 2019-09-05 | 2023-02-28 | Kong Inc. | Microservices application network control plane |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6003089A (en) * | 1997-03-31 | 1999-12-14 | Siemens Information And Communication Networks, Inc. | Method for constructing adaptive packet lengths in a congested network |
US7058980B1 (en) * | 2000-11-27 | 2006-06-06 | Stmicroelectronics S.A. | Device and method for protecting memory data against illicit access |
JP3524914B1 (ja) * | 2002-10-29 | 2004-05-10 | 三洋電機株式会社 | チェックサム算出方法、チェックサム記録方法、およびその方法を利用可能な通信装置 |
US7843968B2 (en) * | 2002-09-30 | 2010-11-30 | Sanyo Electric Co., Ltd. | Communication apparatus and applications thereof |
JP4344576B2 (ja) * | 2003-09-26 | 2009-10-14 | 株式会社ルネサステクノロジ | パケット通信装置 |
JP2006285738A (ja) * | 2005-04-01 | 2006-10-19 | Canon Inc | 複合機のソフトウェア起動方式 |
JP4747077B2 (ja) | 2006-11-16 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算回路 |
JP5003821B2 (ja) * | 2008-06-25 | 2012-08-15 | 富士通株式会社 | 試験装置及び方法 |
JP2010041498A (ja) * | 2008-08-06 | 2010-02-18 | Canon Inc | パケット作成装置及びパケット作成方法 |
US8352252B2 (en) * | 2009-06-04 | 2013-01-08 | Qualcomm Incorporated | Systems and methods for preventing the loss of information within a speech frame |
US8504517B2 (en) * | 2010-03-29 | 2013-08-06 | Commvault Systems, Inc. | Systems and methods for selective data replication |
-
2014
- 2014-04-22 JP JP2014088553A patent/JP6433146B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-16 US US14/688,273 patent/US9898230B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015207223A (ja) | 2015-11-19 |
US9898230B2 (en) | 2018-02-20 |
US20150301886A1 (en) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433146B2 (ja) | 情報処理装置、システム、情報処理方法、コンピュータプログラム | |
US20230421545A1 (en) | Secure stream protocol for serial interconnect | |
TWI406133B (zh) | 資料處理設備及資料傳送方法 | |
JP6600241B2 (ja) | 演算装置及び演算方法、通信装置 | |
US20110238869A1 (en) | Autonomous Multi-Packet Transfer for Universal Serial Bus | |
US20080235484A1 (en) | Method and System for Host Memory Alignment | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
JP2011150666A (ja) | 通信装置、情報処理装置、通信装置の制御方法及び制御プログラム | |
US11336297B2 (en) | DMA transfer apparatus, method of controlling the same, communication apparatus, method of controlling the same, and non-transitory computer-readable storage medium | |
US20160350250A1 (en) | Input output data alignment | |
CN113498595A (zh) | 一种基于PCIe的数据传输方法及装置 | |
US7539204B2 (en) | Data and context memory sharing | |
JP4786575B2 (ja) | コンピュータとネットワークインタフェースコントローラ間のデータ転送方法、プログラム及びネットワークインタフェースコントローラ | |
JP5729938B2 (ja) | 通信装置およびその制御方法 | |
JP5101195B2 (ja) | インタフェースコントローラ | |
JP7145607B2 (ja) | Dma転送装置、dma転送装置の制御方法、および通信装置 | |
US20190306002A1 (en) | Network interface controller | |
JP6938399B2 (ja) | 通信装置、通信方法およびプログラム | |
JP6976786B2 (ja) | 通信装置および通信装置の制御方法 | |
JP5803000B2 (ja) | Dma装置、情報処理装置、及びデータ転送方法 | |
JP2018173856A (ja) | 情報処理装置およびその制御方法 | |
JP6614948B2 (ja) | 演算装置、演算方法、通信装置、及びプログラム | |
JP6567476B2 (ja) | データ処理装置 | |
US20230062831A1 (en) | Communication apparatus and control method thereof, and storage medium | |
TWI230863B (en) | Input/output system and method for transferring control and data, and arbiter for coordinating data communication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181106 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6433146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |