JP2020505766A - 炭化珪素上に絶縁層を製造する方法 - Google Patents

炭化珪素上に絶縁層を製造する方法 Download PDF

Info

Publication number
JP2020505766A
JP2020505766A JP2019538335A JP2019538335A JP2020505766A JP 2020505766 A JP2020505766 A JP 2020505766A JP 2019538335 A JP2019538335 A JP 2019538335A JP 2019538335 A JP2019538335 A JP 2019538335A JP 2020505766 A JP2020505766 A JP 2020505766A
Authority
JP
Japan
Prior art keywords
insulating layer
silicon carbide
light
hydrogen
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019538335A
Other languages
English (en)
Inventor
雄爾 小松
雄爾 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Publication of JP2020505766A publication Critical patent/JP2020505766A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素上に絶縁層を製造する方法を提案する。この方法によれば、最初に炭化珪素の表面を準備する。次に、絶縁層の第１部分を、表面上に摂氏４００度未満の温度で形成する。最後に、絶縁層の第２部分を、第１部分の上に誘電体膜を堆積させることによって、形成する。絶縁層の第１部分を形成する間及び／又は後に、４５０ｎｍ未満の波長及び／又は４５０ｎｍと等しい波長の光で、炭化珪素の表面を照射する。【選択図】図７

Description

本発明は、独立請求項による、炭化珪素上に絶縁層を製造する方法に関する。
米国登録特許７，８８０，１７３号は、半導体装置及び半導体装置の製造方法を開示する。米国登録特許７，８８０，１７３号は、炭化珪素基板上に形成されるゲート絶縁層を開示する。説明によれば、約５０ナノメートルの厚さを有するゲート絶縁層は、炭化珪素の表面を、Ｏ２又はＨ２Ｏを含む雰囲気中で、摂氏８００度乃至摂氏１２００度の範囲内の温度で酸化することによって形成される。代替的に、米国登録特許７，８８０，１７３号は、シランと酸素とを摂氏４００乃至８００度で反応させて形成した低温酸化物を用いて、炭化珪素基板上に酸化珪素を堆積させることを教示する。
米国公開特許第２０１１／０１６９０１５号は、半導体装置及びその製造方法を開示する。米国公開特許第２０１１／０１６９０１５号は、炭化珪素基板上に形成される表面保護膜を開示する。説明によれば、表面保護膜の約１０ナノメートルの厚さを有する表面不活性化層は、炭化珪素の表面を、Ｏ２及びＨ２Ｏを含む雰囲気中で、摂氏１０００度の温度で１乃至４時間酸化することによって形成される。表面不活性化層の形成に続いて、表面保護膜を形成するために、リンを含む酸化珪素を堆積させ、更に窒化珪素を堆積させる。この表面保護膜は、炭化珪素上の絶縁層でもある。
米国登録特許第５，６９８，４７２号は、ＳｉＣ表面の酸化の間に紫外線を使用することを開示する。酸化は、摂氏９００度を超える温度で行われる。紫外線の波長は、１１５ｎｍと１８０ｎｍとの間である。
米国登録特許第７，８８０，１７３号 米国公開特許第２０１１／０１６９０１５号 米国登録特許第５，６９８，４７２号
独立請求項による、炭化珪素上に絶縁層を製造する方法は、上記の従来技術に対して、以下の利点を有する。
炭素を酸化するために十分なエネルギ無しで炭化珪素の表面が酸化されると、残留炭素原子が、形成されたシリコン酸化膜内に留まる。これらの炭素原子は、約２．７乃至５ｅＶの結合エネルギで、酸化珪素のマトリックスと結合している。酸化珪素が形成されるときに、炭化珪素の表面を、４５０ｎｍより短い波長の光で照射すると、光中の光子は２．７５ｅＶより大きいエネルギを有し、各光子は、結合エネルギが光子のエネルギより小さい炭素原子を放出することができる。光が、４５０ｎｍより短いピークを有する波長の発光分布を有すると、酸化珪素の形成中の残留炭素を防止することができる。放出された炭素原子も、酸化されて、一酸化炭素又は二酸化炭素の気体として除去される。
本発明に従って、摂氏４００度未満で絶縁層を形成する。そのために、照射されずに酸化が起こると、酸化されていない炭素原子の数が、ＳｉＣと絶縁層との界面でより高くなり、界面結果が引き起こされる。これらの界面欠陥は、表面に対して平行に移動する電子の減速を引き起こす。さらに、絶縁層の誘電特性及び安定性は、酸化されていない炭素原子によって悪影響を受ける。本発明による照射によって、上記のように炭素原子が酸化されるため、そうした悪影響が低減される又は排除さえされる。最終的に、そのようにして製造されたＳｉＣ製のトランジスタのような装置は、改善された電気的特性及び／又は光学的特性を有する、より良い品質のものである。
本発明に従って、摂氏４００度未満で絶縁層を形成することにより、室温にまで冷却した後の熱応力は、従来技術におけるよりもはるかに少ない。これにより、例えば、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor：金属酸化膜半導体電界効果トランジスタ）又はＢＪＴ（bipolar junction transistor：バイポーラ接合トランジスタ）のような炭化珪素製のトランジスタ装置の電気的性能が向上する。本発明による誘電体膜は、例えばＭＯＳＦＥＴの性能にとって潜在的に有益である高い誘電率を示すことができる。炭化珪素の基板と誘電体膜との間の絶縁層の第１部分に起因して、誘電体膜を炭化珪素上に直接に堆積させた場合には悪化する界面品質が、改善される。
誘電体膜は、酸化アルミニウム、酸窒化アルミニウム、酸化ハフニウム、珪化ハフニウム、酸化ハフニウムアルミニウム、酸化ジルコニウム、珪化ジルコニウム、酸化チタン、酸化ランタン、窒化珪素、酸窒化珪素、又は堆積酸化珪素等の材料からなってよい。絶縁層は、炭化珪素表面を酸化することによって形成した薄いシリコン酸化層、及び薄いシリコン酸化層上に堆積させた別の誘電体膜である、２つの層からなる。
また、炭化珪素の表面上の絶縁層の第１部分は、過剰な追加費用無しで利用可能な技術で実現できる。
表面を照射する、とは、４５０ｎｍと等しい又は４５０ｎｍより短い波長を有する光を表面に送り、炭化珪素の表面をこの光に露光させることを意味する。光は単色であってよい。しかしながら、単色でなければならない、というわけではない。そのため、光を広範囲の波長に亘って分布させることができる。光源から放出される光のかなりの部分が４５０ｎｍを超える波長であり得ることが可能である。炭素原子の酸化を可能にするために、４５０ｎｍと等しい及び／又は４５０ｎｍ未満の光も存在することのみが必要である。絶縁層の第１部分を形成する間及び／又は形成した後に、照射は、連続的又はパルス状であってよい。
光源は、必要な光を放出する任意の装置としてよい。
さらに、本発明による方法は、引用された先行技術に対して著しい利点を示し、例えば炭化珪素製のトランジスタ装置を、大幅に改良することになる。
本発明の特徴は、光は好適には３８０ｎｍと等しい及び／又は３８０ｎｍ未満なことである。なぜなら、この光は、エネルギがより豊富であり、したがって酸化を可能とするためにより役立つからだ。
本発明の別の特徴は、光源が少なくとも１つのランプ又はレーザ又は発光ダイオードを含むことである。そうした光を放出するランプの例は、Ｈｇ雰囲気中で冷放電を使用する紫外線ランプである。そうしたランプは、ランプを連続モードに保ちつつ使用するのに最適である。１つ以上のランプを使用することが可能である。そうしたランプの他の例は、アルゴンアークランプ及び重水素アークランプのような、ガス放電ランプである。そうしたランプの他の例は、エキシマ分子の自然放出によって紫外線を発生するエキシマランプである。レーザは、ガスレーザ、レーザダイオード、又は固体レーザであってよい。例としては、窒素ガスレーザ、エキシマレーザである。紫外線ＬＥＤでさえ、利用可能である。紫外線は、混合のような非線形効果を使用して発生させることができる。必要であれば、光を表面に向けるために、光学素子を追加できる。炭化珪素の全表面を覆うために、レーザのための走査を実施することができる。代替的に、レーザとランプとダイオードとを組み合わせること、又はそれらの任意組み合わせが、１つの光源において可能である。
本発明の別の特徴は、光源が放出する光の、表面上の光子の密度が、その表面上の炭素原子の密度より高いことである。そうでなければ、全ての炭素原子を酸化することができない。
本発明の別の特徴は、絶縁層の第１部分としての酸化珪素を、表面をオゾンに暴露することによって形成することである。このオゾンは、部分的に、炭化珪素の表面も照射している同じ光で酸素を照射することによって、発生する。別の利点は、方法が、オゾン又はＯ２プラズマを用いるステップからなりえることである。オゾン又はＯ２プラズマを、シリコン酸化膜を生成するために表面と接触させる。オゾンＯ３とＯ２プラズマの両方共が、強力な酸化剤である。
本発明の特徴は、ガス状の酸素以外にも、窒素酸化物を供給することである。窒素酸化物は、経験的に示されているように、炭化珪素と酸化珪素との間の界面品質を改善する。
本発明の別の特徴は、絶縁層の第１部分と第２部分の形成の間に、少なくとも水素を含む雰囲気を使用して、照射を行うことである。形成されたシリコン酸化膜内に残留炭素原子が残っている場合、絶縁層の第１部分の表面を４５０ｎｍより短い光で照射することによって、炭素原子を酸化珪素のマトリックスに結合する原子結合を、分離させることができる。水素種を雰囲気から同時に供給すると、放出された炭素原子が水素種と反応し、ガス状のメタン（ＣＨ４）分子が発生する。一般に、水素種はマトリックス内に侵入するほどに小さい。そのため、水素種を含有する雰囲気中で、絶縁層の第１部分としての酸化珪素を炭化珪素の表面上に位置させるのみで、水素種を、放出された炭素原子と反応するのに十分な密度で、マトリックスの内部に分布させることができる。発生したメタン分子のサイズも又、水素種のサイズよりは大きいが、マトリックスから放出されるほど小さい。
本発明の特徴は、水素を、少なくとも分子及び／又はイオン及び／又はラジカルとして、供給することである。水素種は、単なる水素分子（Ｈ２）であってよいが、水素分子のイオン（Ｈ２ ＋）、水素原子のイオン（Ｈ＋）、水素分子のラジカル（Ｈ２ ＊）、及び水素原子のラジカル（Ｈ＊）であってもよい。雰囲気は、これらの種の１つ又は任意の組み合わせを含むことができる。水素分子は既にしてともかくも反応的である。しかしながらイオン及びラジカルは、より反応的にメタンの発生プロセスを促進し、マトリックスからの炭素原子の放出プロセスを補助さえする。さらに、水素原子のイオン及びラジカルは、分子よりもはるかに小さい。そのためイオン及びラジカルは、容易に酸化珪素のマトリックス内に侵入することができる。水素種のイオン及びラジカルは、例えば、プラズマプロセス又は触媒分解プロセスを介して、水素分子、すなわち市販のＨ２ガスから発生させることができる。
本発明の特徴は、プラズマは、特定の状態において４５０ｎｍより短い波長の光も発生し、この光を、炭化珪素上の絶縁層の第１部分の表面を照射するために使用できることである。状態の例としては、マイクロ波をＨ２ガスに放射し、約２５０乃至４００ｎｍの波長を有する紫外線を発生させることが挙げられる。Ｈ２とアルゴン（Ａｒ）の混合ガスは、約２６０乃至３５０ｎｍの波長の発光を更に増強する。Ａｒに代わる不活性ガスの他の例として、キセノン（Ｘｅ）、クリプトン（Ｋｒ）等が挙げられる。別の例として、ＲＦ（radio frequency：無線周波数）放電のようなプラズマの誘導源も機能できる。
炭化珪素上に絶縁層を製造する方法は、異なる機械でのステップからなる方法とすることができる。それは、自動化されたプロセスであってよいが、部分的に又は全てのステップを、手動とすることが可能である。製造とは、炭化珪素を酸化させ、続いて別の誘電体膜を堆積させることによって、この絶縁層を炭化珪素上に形成することを意味する。
炭化珪素は、高出力及び／又は高温用途のために使用される半導体である。炭化珪素装置は、高い電流密度を帯びて、高温又／及び高放射の条件下で作動できる。これは、特にシリコン又はガリウム砒素のような他の半導体から十分に知られているＭＯＳＦＥＴに対して、広範囲の用途で使用される。ＢＪＴに対しても同様である。炭化珪素は、特にブルーライトを用いる発光ダイオード又はフォトダイオードのような、発光半導体装置又は受光半導体装置用にも使用されうる。
炭化珪素製のトランジスタ装置は、以下の技術を用いて製造できる。炭化珪素からトランジスタ装置を製造する場合、４Ｈ−ＳｉＣと呼ばれるポリタイプが、通常は好適である。なぜなら、その電気的特性が、特に高出力及び／又は高温用途用のトランジスタ装置として機能するのに適しているためである。４Ｈ−ＳｉＣのインゴットを、通常、昇華法を用いて種結晶上にエピタキシャル成長させる。珪素とは異なり、炭化珪素は実用的な圧力では液相を有さない。従って、溶融物の凝固は利用できない。
インゴットからスライスによって炭化珪素基板を作成した後、基板の表面のうちの少なくとも１つの表面を、機械的又は化学的に研磨する。研磨表面の上に、高品質４Ｈ−ＳｉＣ層を、珪素水素と炭化水素の化学反応を用いて、気相でエピタキシャル成長させる。エピタキシャル成長の間、複数層を成長させることができる。それらの層は各々、通電型（ｐ型又はｎ型）及び層の導電性を示すことのできる特定の厚さ及び異なる不純物ドーピングを有する。炭化珪素の複数層を成長させた後、フォトリソグラフィのような表面パターニング技術の助けと共に、ドライエッチング又はウエットエッチングを用いて表面の部分を局所的に掘る、及び／又はイオン注入又は同等の局所ドーピング法を用いて、表面の部分に更なる不純物ドーピングを局所的に実行する。
絶縁層を、炭化珪素の露出表面を覆うように形成する。そして、炭化珪素が金属電極に接続されるべき場所で、層を局所的に除去する。局所的に除去された絶縁層の各々の上に、適切な金属材料で、適切なサイズと厚さを有する金属電極を形成する。その後、複数の装置が上述のプロセスを通して組織化された基板から、トランジスタ装置を切り分ける。エピタキシャル層、局所エッチング、局所ドーピング、絶縁層のパターニング、及び金属形成のような各プロセスを、完成装置の設計に従って制御する。独立請求項による半導体装置は、ＭＯＳＦＥＴ又はＢＪＴのような上述の装置としてよいが、それらの装置に限定されることはない。絶縁層を用いる任意の装置が、本明細書に記載の発明から利益を得ることができる。
絶縁層は、メタライゼイションを半導体から電気的に絶縁する層である。これは、漏れ電流のような不要な電流を除いて、電流が流れないことを意味する。メタライゼイションにおいて電荷の電界を用いることで、半導体内の電流に影響を及ぼすことができる。従って、電流の制御が可能である。これは、例えばＭＯＳＦＥＴにおいて使用される。
絶縁層が、半導体の表面を不活性化することも予想される。半導体表面が露出されると、表面準位において高密度が形成され、それによってＢＪＴのような装置で比較的大きなベース電流を引き起こす。電流利得（＝主電流／ベース電流）は、ＢＪＴの重要な性能要素であるため、ベース電流を低減することが望まれる。絶縁層が表面を適切に不活性化すると、表面準位の発生が抑制され、ベース電流が著しく減少する。ベース電流の経路のうちの１つの経路は、表面にある。表面不活性化を改善することは、ＢＪＴの性能にとって重要である。
炭化珪素の表面の準備は、通常、従属請求項に記載の通りに実行する。この炭化珪素の表面の、こうした準備は、通常、酸化珪素の除去である。酸化珪素は、炭化珪素を空気にさらすことに起因して存在する自然酸化物であることが多い。
自然酸化物は、厚さが不規則であり、薄すぎるために、信頼性のある絶縁層を形成するために使用できない。自然酸化物は、通常、５乃至１０％ＨＦ溶液によって除去する。あるいは自然酸化物に代わり、他の種類の酸化珪素が前のプロセスの結果として存在しうる。
前のプロセスがイオン注入による局所ドーピングを含む場合、続いて高温のポスト注入アニーリングを実行する必要があり、イオン注入によって損傷された結晶構造を回復し、ドナー又はアクセプタとして注入された種を活性化する。粗面化を防ぐために、このポスト注入に先立って、薄いカーボンキャッピング膜を形成することが多い。このカーボンキャッピング膜は、Ｏ２プラズマ、又は低温（摂氏７００乃至８００度）酸化によって除去されなければならない。これによって、数ナノメートルの酸化珪素が残る。しかしながら、これも、ゲート絶縁層又は表面保護層に使用するための信頼性を有するものではない。この酸化珪素もまた、５乃至１０％ＨＦ溶液によって除去できる。しかしながら、プロセス時間を短縮するために、ＨＦ濃度を６５％にまで高めることができる。
別の場合、特に、炭化珪素の表面上にトレンチ構造又はメサ構造を作るために、前のプロセスが反応性イオンエッチング（reactive ion etching：ＲＩＥ）を含む場合、例えば、摂氏１０００度以上で５時間を超えるパイロジェニック酸化を用いて、厚い酸化物を準備の前に形成する。パイロジェニック酸化は、犠牲酸化と称される場合も多い。なぜなら、前のＲＩＥプロセスによってイオンボンバード損傷が誘起されており、続く除去処理によって、層が層自体を犠牲とするためである。厚い酸化物を除去した後、露出表面及び炭化珪素の表面近傍層は、イオンボンバード処理から隔離、保護されていた、炭化珪素の非常に高品質の結晶からなるものと予想される。厚い酸化物を除去するために、５乃至１０％ＨＦを使用可能である。しかしながら好適には、５０乃至６５％ＨＦを使用し、プロセス時間を短縮する。
しかし、表面を洗浄し、表面を更なるステップのために準備する、他の準備するステップをここに含むことができる。特に炭化珪素上で表面を画定するフォトリソグラフィの使用を、同様にここに含むことができる。フォトリソグラフィを使用して、エッチング、メタライジング、誘電体膜の堆積、又は酸化珪素の成長と組み合わせて、炭化珪素の表面上に装置構造を画定することが可能である。
絶縁層の第１部分を、表面上に摂氏４００度未満の温度で形成する。これは、摂氏０と４５度との間の温度、例えば約摂氏２０度の室温としてよい。熱応力、又は異なる膜又は層の間の界面の劣化が、低減される又は回避さえされるため、これは著しい利点である。このプロセスはまた、ヒータ又は冷却装置のような温度制御装置無しで実行可能であり、製造プロセスにおける費用削減という著しい利点へ至る。
絶縁層のこの第１部分は、シリコン酸化膜又はシリコン酸化層としてよい。しかしながら、適切であるとみなされる場合、他の層ともなりえる。
絶縁層の第２部分は誘電体膜である。この誘電体膜の例を上記に挙げているが、これらの例に限定されることはない。誘電体膜は、既知の技術を用いて堆積させる。これは、原子層堆積又は化学蒸着によって実行できる。
原子層堆積（Atomic layer deposition：ＡＬＤ）は、その表面を交互のガス種にさらすことによって、基板上に膜を成長させる薄膜堆積法である。種は、決して、同時に反応器内に存在しない。しかしながら種を、一連の連続した、重ならないパルスとして挿入させる。これらのパルスの各々において、前駆体分子が自己制限的に表面と反応する。そのため、いったん表面上の全ての反応部位が消費されると、反応が終了する。堆積速度は比較的遅い。しかしながら、膜における高い品質が、特に、膜材料の破壊電界をより高めることに寄与する、と予想される。
化学蒸着（chemical vapor deposition：ＣＶＤ）は、化合物中に堆積させるべき元素又は化学物質を有する。化合物は、炭化珪素の表面上の絶縁層の第１部分上で、この元素又は化合物の堆積物と反応する。これは、非常に制御された方法で可能である。そのため、誘電体膜の厚さが、適切に制御される。ＡＬＤは、広義にはＣＶＤに含まれる。誘電体膜を堆積させる他の技術は、高真空中の他の蒸発、又は液体中の電着とすることができる。
この誘電体膜の厚さは、最も薄くて２０ｎｍであり、最も厚くて１０００ｎｍである。厚さは、トランジスタ装置の用途に左右される。ＭＯＳＦＥＴの場合、誘電体膜がより薄ければ、装置の制御可能範囲を増加可能である一方で、ゲート絶縁体の破壊の危険性が増加する。従って、膜材料の特性のうちの一つである破壊電界に応じて、破壊が回避可能である最小範囲にまで、膜を薄膜化できる。ＢＪＴの場合、膜厚は、好適には１５０ｎｍ以上、より好適には１５０乃至１０００ｎｍである。１５０ｎｍは、金属電極の典型的な厚さである。また誘電体膜は、金属を形成するプロセスを確実にするために、好適には金属よりも厚くする。１０００ｎｍより厚い膜の場合、プロセス時間が延長されるにもかかわらず、利点が増大することはない。
半導体装置、及び炭化珪素上に絶縁層を製造する方法の有利な特徴は、特にシリコン酸化膜である第１部分が、０．５と１０ナノメートルとの間の厚さと、非常に薄いことである。この層は、ダングリングボンドを終端させることで、炭化珪素の表面を不活性化する。ダングリングボンドは、電子と正孔が制御不能に再結合する表面準位の発生を引き起こす。表面不活性化の効果は、表面準位の発生を抑制し、電子と正孔の再結合を低減し、またそれによって半導体装置の制御性を向上させる。従って、装置の性能が改善される。
薄い酸化珪素の別の役割は、炭化珪素表面上に誘電体膜が直接堆積されることから、炭化珪素表面を保護することである。膜特性は、その誘電率が大きいこと又は破壊電界が高いことが電位的に望ましい。または堆積温度は、冷却後の熱応力を回避するために十分に低いものであることが潜在的に望ましい。しかしながら、直接堆積によって制御不能な界面が実現されると、多くの場合、これらの望ましい電位が消滅する恐れがある。例えば、堆積膜中の界面近傍に固定電荷が蓄積され、それによって炭化珪素のエネルギーバンドが界面近傍で曲がり、結果的に電子又は正孔の移動速度が遅くなる。薄い酸化物は、固定電荷が堆積の初期段階で蓄積するのを回避するために、誘電体膜の堆積のための基礎を適切に収容する。従って、電子又は正孔の速度を遅くすることなく、上述の所望の電位を利用できる。
絶縁層の第１部分、例えばシリコン酸化層を、部分的に、炭化珪素上、例えばＭＯＳＦＥＴ又はＢＪＴを形成するために必要な部分上に形成する。製造プロセスにとって必要又は有益であるならば、炭化珪素基板の全表面をこの膜で覆うことも可能である。
更なる利点は、誘電体膜を堆積させた後、炭化珪素上の絶縁層を、誘電体膜の堆積の間のピーク温度よりも少なくとも５０ケルビン（Ｋ）高い温度でアニーリングすることである。アニーリングするこのステップは、炭化珪素表面の薄い酸化物による不活性化効果を高める。ほとんどの場合、誘電体膜の堆積は、ある種の水素化物ガスを含む。この水素化物ガスは、膜の内部に余剰水素を残す。この余剰水素が、堆積温度より高温でのアニーリングによって放出され、炭化珪素表面における、薄い酸化物を形成するステップでまだ終端されていなかったダングリングボンドの、終端を助ける。また余剰水素は、薄い酸化物の内部のダングリングボンドを終端させる。それによって、薄い酸化物の破壊電界を増大させる。アニーリングは、堆積誘電体膜自体の品質を改善するためにも有効である。余剰水素に加えて、堆積のために含まれる材料によって生成される、他の不所望な副生成物が存在する可能性が非常に高い。これらの副生成物をアニーリングによって蒸発させ、膜をますます精製する。
本発明によって製造された半導体装置の有利な実施形態は、ＭＯＳＦＥＴ及びＢＪＴである。しかし、炭化珪素の表面上にそうした絶縁層を必要とする任意の他の装置において、本明細書に記載の発明を採用することができる。
本発明の実施形態を、本発明を示す図を参照して以下に説明する。
本発明の製造方法のフローチャートである。 表面の準備を示す半導体装置の断面図である。 シリコン酸化層の形成を示す半導体装置の断面図である。 シリコン酸化層を形成する代替的な方法を示す図である。 誘電体膜の堆積を示す図である。 追加のステップを含む本発明の方法のフローチャートである。 本発明による第１実施形態の図である。 本発明による第２実施形態の図である。 本発明による第３実施形態の図である。 本発明による第４実施形態の図である。 本発明による第５実施形態の図である。
図１は、炭化珪素の表面上に絶縁層を製造する方法のフローチャートを示す。第１ステップ３００は、更なるステップのために、炭化珪素の表面を準備するステップである。この準備は、通常、炭化珪素上の、自然酸化物、又はポスト注入用のカーボンキャップ除去プロセス中に形成された酸化珪素、又はＲＩＥの間のイオンボンバード処理によって損傷を受け、続いて酸化された犠牲酸化物の除去である。これは、例えばフッ化水素酸を使用することで達成できる。符号ＨＦはこのために使用され、通常は水に溶解する。代替的な化学物質を、残留酸化層を除去するために使用できる。しかしながら、フッ化水素酸は十分に証明されている。この酸化層のエッチング除去は、水中に溶解したＨＦによって、又は蒸気中のフッ化水素酸によって達成できる。他の化学薬品も、もちろん使用できる。
ステップ３０１において、炭化珪素上の絶縁層の第１部分を形成する。上記に、また後に下記で説明するように、絶縁層のこの第１部分は、０．５と１０ナノメートルとの間の厚さのシリコン酸化膜である。この膜は、摂氏４００度未満、好適には摂氏０と４５度との間で成長させることができる。オゾン、若しくはＯ２プラズマ、又は下記の例の化学物質を使用できる。６８％ＨＮＯ３を（加熱も冷却もしない）室温で６０分、又は６８％ＨＮＯ３を摂氏１００乃至１２１度で３０分が、一例である。温度範囲及び継続時間範囲の両方共、延長できる。酸化珪素を成長させるために化学物質を使用する場合には、水、特に脱イオン水ですすぎ、通常は、次いで基板を乾燥させる。絶縁層の第１部分を形成する間、炭化珪素の表面を、４５０ｎｍ以下の波長を有する光で照射する。光源は、そうした光を放出するランプ、レーザ、又はＬＥＤを含んでよい。光は、酸素からオゾンを生成することができる。代替的に、ステップ３０１と３０２との間で、例えば水素雰囲気中で照射を行う。
ステップ３０２において、絶縁層のこの第１部分の上に、誘電体膜を堆積させる。誘電体膜は、例えば、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウム、酸化ハフニウム、酸化ハフニウムアルミニウム、珪化ハフニウム、酸化ジルコニウム、珪化ジルコニウム、酸化チタン、酸化ランタン、窒化珪素、酸窒化珪素、又は再び酸化珪素としてよい。従って、シリコン酸化膜である絶縁層の第１部分、また更に誘電体膜を備えることで、ゲート電極１３、２３上で制御される電界によってソースからドレインへ流れる電流を制御するために、良好な絶縁を達成する。原子層堆積の利点は、その均一性を含め、化学量論及び厚さの制御性が優れていることである。ゲート絶縁体は、薄くかつ均一で高品質でなければならない。原子層堆積は、これらの要求を満たすことができる。他方、化学蒸着には、時にプラズマで促進され、比較的低コストで緻密な膜を堆積させるという利点がある。これは、表面保護膜にとり望ましいことである。堆積温度は、典型的には摂氏４００度であり、又より広義には摂氏１５０乃至４５０度の範囲であり、余剰水素を内部に保つ。
図２において、フッ化水素酸ＨＦを用いて、どのように、炭化珪素ＳｉＣ上の残留酸化層４００を除去するかを示す。これは、炭化珪素の表面上で、フッ化水素酸ＨＦによって洗浄されるべき領域を画定するフォトレジストの使用と組み合わせてよい。フォトレジストを使用するフォトリソグラフィは、上から半導体装置をパターニングするための、通常の方法である。エッジング及びメタライゼイションは、必要に応じて適用する。簡素化するために、フォトリソグラフィは図示しない。また、このステップは、摂氏０と４５度の間、好適には摂氏２０又は２１度の室温で実行する。
図３は、炭化珪素ＳｉＣ上にシリコン酸化層ＳｉＯ２を形成するステップを示す。シリコン酸化層ＳｉＯ２の厚さは、符号ｄで示される。図３のこの例において、シリコン酸化層ＳｉＯ２を、オゾンＯ３を用いて形成する。これも、摂氏４００度未満の温度で行う。本発明によれば、４５０ｎｍ以下の波長の光で表面を照射することによって、このステップを補助する。
図４は、炭化珪素ＳｉＣ上に、厚さｄを有するシリコン酸化層ＳｉＯ２を形成する代替的なステップを示す。ここでは、化学溶液ＣＳを、この層を形成するために使用する。この化学溶液の例は、下に述べる通りである。硝酸又は過酸化水素又は硫酸又はフッ化水素酸又はオゾン又は酢酸又は沸騰水又はアンモニウムハイドライド、又はそれらの任意の組み合わせを含む溶液を使用できる。この代替手段も、摂氏４００度未満の温度で実現する。このステップには、次いで、上述の照射が続く。
図５は、次のステップを示す。次のステップは、主に、炭化珪素基板ＳｉＣの表面上の、厚さｄのシリコン酸化層ＳｉＯ２上に、誘電体膜Ｄｉを堆積させるステップである。誘電体膜は、上述の元素製であり、原子層堆積、化学蒸着、又はそうした誘電体膜を堆積させる他の任意の方法で堆積させることができる。
特に、第１の薄いシリコン酸化膜の形成は、摂氏４００度未満の温度で、好適には摂氏０から４５度の室温で行う。このようにして、薄い酸化珪素と炭化珪素との間の熱応力を回避できる。酸化珪素は、続く誘電体膜の被覆プロセスによって、良好な界面品質を提供する。誘電体膜は、高い誘電率と絶縁性能を有することで、薄い酸化物を補完もする。これらの特徴によって、このゲート構造の信頼性と制御性が向上する。
図６は、炭化珪素上に絶縁層を製造する方法の第２フローチャートを示す。ステップ８００において、炭化珪素の表面を洗浄する。ステップ８０１において、絶縁層の第１部分、すなわちシリコン酸化膜を形成するために化学溶液を使用する。酸化珪素の形成後、水、特に脱イオン水ですすぎ、そして通常は、次いで基板を乾燥させる。これも、オゾン又はＯ２プラズマを用いて、摂氏４００度未満、好適には室温で達成できる。ここで、本発明による照射を行う。
ステップ８０２において、誘電体膜を堆積させる。これは、原子層堆積、又は化学蒸着、又はそうした誘電体層を堆積させる他の任意の方法で行う。例えば、電着を使用することが可能である。
ステップ８０３において、シリコン酸化層と誘電体膜からなるこの構造を、誘電体層の堆積時よりも少なくとも５０ケルビン高い温度でアニーリングする。典型的なアニーリング温度は、摂氏３５０度で堆積させた膜に対して、摂氏４５０度である。アニーリングするステップは、堆積膜から余剰水素を放出する。そして水素の一部は、薄い酸化珪素と炭化珪素の界面に達する。水素は、酸化物中のダングリングボンドを終端させることによって薄い酸化珪素の膜質を改善し、また炭化珪素の表面でダングリングボンドを終端させることによって界面品質を改善する。
その後、ステップ８０４において、半導体装置を本発明の絶縁層と接触させる更なるステップを実行する。これは、例えば、完全なゲート構造を得るための、誘電体層上のメタライゼイションである。場合によっては、これら更なるステップのうちの１つ、例えば金属電極の焼結プロセスが、プロセス条件が要件を満たせば、アニーリングするステップ８０３の役割を果たすこともできる。換言すると、更なるステップにおける１つのアニーリングするステップが、ステップ８０３における薄い酸化物中及び炭化珪素の表面のダングリングボンドの終端を含む、２つ以上の役割を果たすことができる。これは、アニーリングするステップ８０３に追加の費用が要求されないことを意味する。
図７は、本発明による第１実施形態を示す。４５０ｎｍの及び／又は４５０ｎｍを下回る紫外線を放出するランプＬａを、光源（ＬＳ）として使用する。ランプＬａは、炭化珪素ＳｉＣの表面の、絶縁層の第１部分７００を照射する。この層７００を、酸素Ｏ２及びオゾンＯ３を使用して形成する。ランプＬａの光を使用してオゾンを製造する。代替的に、ガス状の窒素酸化物、例えば亜酸化窒素（Ｎ２Ｏ）を酸素に添加することができる。これによって、形成された酸化珪素と炭化珪素との間の界面品質の改善が予想される。
図８は、本発明による第２実施形態を示す。光源ＬＳとして、複数のレーザダイオードを備えるレーザモジュールＬＸを使用する。レーザダイオードが放出する光を、光学素子Ｏを使用して散乱させる。光学素子Ｏは、複数の穴を内部に備える素子としてよい。代替的に、炭化珪素の表面を走査する光学素子を使用することができる。
図９は、本発明による第３実施形態を示す。絶縁層の第１部分をシリコン酸化膜として形成した後、水素と水素ラジカルを含む雰囲気中で、触媒分解を使用して光を照射する。絶縁層の第１部分としてシリコン酸化膜９０１を備える炭化珪素基板９００は、壁９０５で外部から隔離された反応チャンバ内に配置する。チャンバは、チャンバ内部の圧力を適切に制御することができ、かつ水素含有雰囲気を外部から安全に隔離することができる排気システムを備える。水素（Ｈ２）ガスをガス入口９０６から導入する。圧力は３Ｐａに制御する。しかし、反応を最適化するために、圧力がより低く又はより高くてもよい。雰囲気中には、Ｎ２、Ａｒ、Ｘｅ等のような他の不活性ガスも共に存在してよい。
ガス入口９０６の下のチャンバ内部には、線状の紫外線（ＵＶ）ランプ９０７が、この図の面に対して垂直に配置されている。キセノンエキシマランプの場合、ＵＶランプの波長は、典型的に１７２ｎｍである。しかし、ピーク波長が４５０ｎｍより短い他の種類の線状の光源も、適用可能である。
ＵＶランプ９０７の更に下には、線状のタングステンワイヤ９１０が、この図の面に対して垂直に配置されている。これらタングステンワイヤの直径は、典型的には０．５ｍｍであるが、より狭くてもより広くてもよい。これらは、電気的に加熱することができる。ワイヤの温度が、約摂氏１５００度乃至２１００度になると、ワイヤが触媒的に水素を分解し、水素原子のラジカル（Ｈ＊）と水素分子のラジカル（Ｈ２ ＊）を発生させる。
これらのラジカルは、分解されていないＨ２分子と共に、酸化珪素９０１のマトリックス内に浸透する。酸化珪素９０１内部で、ＵＶランプ９０７によって照射された光の光子エネルギによって、残留炭素原子がマトリックスから分離される。浸透した水素ラジカル（Ｈ＊、Ｈ２ ＊）及び水素分子（Ｈ２）が、これらの炭素原子と反応し、メタン（ＣＨ４）に変わり、マトリックス内のネットワークと比べて比較的小さなサイズの分子としてマトリックスから出る。この反応は、タングステンワイヤ９１０無しでも起こりうる。それは、ラジカルが発生せずに、水素分子（Ｈ２）のみが供給されることを意味する。しかしながら、水素ラジカルを発生させるワイヤが存在することで、反応が加速される。また、発生したメタンガスの放出を促進するために、珪素基板９００を下から加熱することができる。
図１０は、本発明による第４実施形態を示す。図１０は図９と類似しているが、水素イオンもプラズマを使用して導入できる。絶縁層の第１部分としてシリコン酸化膜９５１を備える炭化珪素基板９５０は、壁９５５で外部から隔離された反応チャンバ内に配置する。チャンバは、この場合も、チャンバ内部の圧力を適切に制御することができる排気システムを備える。Ｈ２ガスをガス入口９５６から導入する。圧力は１００Ｐａに制御する。しかし、反応を最適化するために、圧力がより低く又はより高くてもよい。雰囲気中には、窒素（Ｎ２）、アルゴン（Ａｒ）、キセノン（Ｘｅ）等のような他の不活性ガスも共に存在してよい。ガス入口９５６の下のチャンバ内部には、図９と同様に、線状の紫外線（ＵＶ）ランプ９５７が、この図の面に対して垂直に配置されている。
ＵＶランプ９５７の更に下には、線状の銅ロッドである銅アンテナ９６０が、この図の面に対して垂直に配置されている。銅アンテナ９６０の直径は、典型的には３ｍｍである。各銅ロッド９６０は、石英管９６１でおおわれている。石英管９６１は、銅ロッド９６０と同一の円中心を共有する。石英管９６１は、典型的に、外径は１５ｍｍであり、壁は１ｍｍの厚さである。石英管９６１は、銅アンテナ９６０を、反応チャンバ内の水素含有雰囲気から隔離する。２００Ｗで典型的には２．４５ＧＨｚの極めて高い周波数の電力を、各アンテナ９６０に印加すると、マイクロ波が、アンテナ９６０から石英管９６１に向かって放射状に伝播し、マイクロ波プラズマが、石英管９６１の表面の外側に誘導される。プラズマは、水素分子（Ｈ２）から水素イオン（Ｈ＋とＨ２ ＋）及びラジカル（Ｈ＊とＨ２ ＊）を発生させる。
図９で記載した実施形態と同様に、これらのイオン、ラジカル、及び分解されていないＨ２分子は、酸化珪素９５１のマトリックス内に浸透し、ＵＶランプ９５７に照射されることによってマトリックスから分離された残留炭素原子と共に、メタン（ＣＨ４）に変わる。イオンの存在は、反応を加速さえさせる。
図１１は、本発明による第５実施形態を示す。図１１は、図１０と類似しているが、ＵＶランプさえ備えない。この場合、水素プラズマからのＵＶ発光を、光源として機能させる。シリコン酸化膜９５１のマトリックス内の残留炭素原子を分離するために、ＵＶ光を使用する。ある種の不活性ガス、典型的にはアルゴン（Ａｒ）が水素と混合されると、ＵＶ発光が増強され、残留炭素原子の分離が促進される。
３００ ＳｉＣの表面を準備するステップ
３０１ 絶縁層の第１部分を形成するステップ
３０２ 第１部分の上に誘電体膜を堆積させるステップ
４００ 自然酸化物層
ｄ シリコン酸化層の厚さ
８００ 洗浄するステップ
８０１ 紫外線を照射した表面を化学溶液に浸漬するステップ
８０２ 誘電体膜を堆積させるステップ
８０３ アニーリングするステップ
８０４ 更なるステップ
Ｌａ ランプ
ＬＳ 光源
Ｏ２ 酸素
Ｏ３ オゾン
７００ 絶縁層の第１部分
ＳｉＣ 炭化珪素
ＬＸ レーザモジュール
Ｏ 光学素子
９００ 炭化珪素基板
９０１ シリコン酸化膜
９０５ 反応チャンバの壁
９０６ Ｈ２ガス入口
９０７ ＵＶランプ
９１０ タングステンワイヤ
９５０ 炭化珪素基板
９５１ シリコン酸化膜
９５５ 反応チャンバの壁
９５６ Ｈ２ガス入口
９５７ ＵＶランプ
９６０ 銅アンテナ
９６１ 石英管

Claims (10)

  1. 炭化珪素（ＳｉＣ）上に絶縁層を製造する方法であって、
    前記炭化珪素（ＳｉＣ）の表面を準備するステップと、
    前記絶縁層の第１部分（７００、９０１、９５１）を、前記表面上に摂氏４００度未満の温度で形成するステップと、
    前記絶縁層の第２部分を、前記第１部分の上に誘電体膜を堆積させることによって形成するステップと、
    前記絶縁層の前記第１部分（７００、９０１、９５１）を形成する間及び／又は形成した後に、光源（ＬＳ）を使用し、４５０ｎｍ未満の波長及び／又は４５０ｎｍと等しい波長の光で、前記表面を照射するステップと、を含む方法。
  2. 請求項１に記載の方法であって、波長は３８０ｎｍと等しい及び／又は３８０ｎｍ未満であることを特徴とする方法。
  3. 請求項１又は２に記載の方法であって、前記光源（ＬＳ）が少なくとも１つのランプ（Ｌａ）及び／又はレーザ（ＬＸ）及び／又は発光ダイオード及び／又はプラズマを含むことを特徴とする方法。
  4. 請求項１、２、又は３に記載の方法であって、前記光源が放出する前記光の、前記表面上の光子の密度が、前記表面上の炭素原子の密度より高いことを特徴とする方法。
  5. 請求項３又は４に記載の方法であって、前記絶縁層の前記第１部分（７００、９０１、９５１）としての酸化珪素を、前記表面をオゾン（Ｏ３）に暴露することによって形成し、前記オゾンが、少なくとも部分的に、前記炭化珪素（ＳｉＣ）の前記表面を照射する前記光によって酸素（Ｏ２）から発生することを特徴とする方法。
  6. 請求項５に記載の方法であって、ガス状の前記酸素と共に、窒素酸化物を供給することを特徴とする方法。
  7. 請求項１又は２に記載の方法であって、前記絶縁層の前記第１部分（７００、９０１、９５１）と前記第２部分の形成の間に、少なくとも水素を含む雰囲気を使用して、前記光の照射を行うことを特徴とする方法。
  8. 請求項７に記載の方法であって、前記水素を、少なくとも分子及び／又はイオン及び／又はラジカルとして、供給することを特徴とする方法。
  9. 請求項８に記載の方法であって、前記イオン及び／又は前記ラジカルは、プラズマ及び／又は触媒分解を使用して供給することを特徴とする方法。
  10. 請求項９に記載の方法であって、前記プラズマによって発生した光を、光源（ＬＳ）として機能させ、前記絶縁層の前記第１部分（７００、９０１、９５１）を照射することを特徴とする方法。
JP2019538335A 2017-01-17 2017-12-21 炭化珪素上に絶縁層を製造する方法 Pending JP2020505766A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017200615 2017-01-17
DE102017200615.3 2017-01-17
PCT/EP2017/083988 WO2018134024A1 (en) 2017-01-17 2017-12-21 Method of manufacturing an insulation layer on silicon carbide

Publications (1)

Publication Number Publication Date
JP2020505766A true JP2020505766A (ja) 2020-02-20

Family

ID=60923480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019538335A Pending JP2020505766A (ja) 2017-01-17 2017-12-21 炭化珪素上に絶縁層を製造する方法

Country Status (6)

Country Link
US (1) US10861694B2 (ja)
EP (1) EP3571710B1 (ja)
JP (1) JP2020505766A (ja)
KR (1) KR102427555B1 (ja)
CN (1) CN110199380B (ja)
WO (1) WO2018134024A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109801840A (zh) * 2018-12-04 2019-05-24 中国科学院微电子研究所 一种改善SiC器件界面特征的方法及SiC器件
US11844172B2 (en) 2019-10-16 2023-12-12 Kla Corporation System and method for vacuum ultraviolet lamp assisted ignition of oxygen-containing laser sustained plasma sources
CN115160026B (zh) * 2022-07-12 2023-05-26 西北工业大学 一种隔热吸波泡沫材料的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888222A (ja) * 1994-09-16 1996-04-02 Tokai Univ 酸化膜の形成方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
JP2007227720A (ja) * 2006-02-24 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2009509333A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 原子状酸素を利用して炭化シリコン層上に酸化物層を製作する方法
JP2016006895A (ja) * 2010-01-27 2016-01-14 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ 結晶酸化シリコンパッシベーション薄膜を含む太陽電池及びその製造方法
CN105280503A (zh) * 2015-08-07 2016-01-27 西安电子科技大学 提高横向导电结构SiC MOSFET沟道迁移率的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
SE9600524D0 (sv) 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
JP3143670B2 (ja) * 1997-08-13 2001-03-07 工業技術院長 酸化薄膜形成方法
JP3459975B2 (ja) 2000-02-25 2003-10-27 独立行政法人産業技術総合研究所 酸化膜／炭化珪素界面の作製法
US7338869B2 (en) * 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
US7880173B2 (en) 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
JP5221121B2 (ja) * 2007-12-27 2013-06-26 キヤノン株式会社 絶縁膜の形成方法
JPWO2010024243A1 (ja) 2008-08-26 2012-01-26 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
CN102142369A (zh) * 2011-01-05 2011-08-03 复旦大学 一种改善SiC器件性能的方法
JP5659882B2 (ja) * 2011-03-09 2015-01-28 住友電気工業株式会社 半導体装置の製造方法
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888222A (ja) * 1994-09-16 1996-04-02 Tokai Univ 酸化膜の形成方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
WO2003047000A1 (fr) * 2001-11-30 2003-06-05 Matsushita Electric Industrial Co., Ltd. Dispositif à semi-conducteur et procédé de fabrication
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
JP2009509333A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 原子状酸素を利用して炭化シリコン層上に酸化物層を製作する方法
JP2007227720A (ja) * 2006-02-24 2007-09-06 Fujitsu Ltd 半導体装置とその製造方法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2016006895A (ja) * 2010-01-27 2016-01-14 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ 結晶酸化シリコンパッシベーション薄膜を含む太陽電池及びその製造方法
CN105280503A (zh) * 2015-08-07 2016-01-27 西安电子科技大学 提高横向导电结构SiC MOSFET沟道迁移率的方法

Also Published As

Publication number Publication date
CN110199380A (zh) 2019-09-03
WO2018134024A1 (en) 2018-07-26
EP3571710A1 (en) 2019-11-27
KR20190103375A (ko) 2019-09-04
CN110199380B (zh) 2023-03-28
US10861694B2 (en) 2020-12-08
EP3571710B1 (en) 2022-03-16
US20190371601A1 (en) 2019-12-05
KR102427555B1 (ko) 2022-08-01

Similar Documents

Publication Publication Date Title
US5786606A (en) Semiconductor light-emitting device
TW200945443A (en) Methods for oxidation of a semiconductor device
JP4485510B2 (ja) 半導体層構造の成長方法
KR102427555B1 (ko) 규소 탄화물 상에 절연 층을 제조하는 방법
JPH05121329A (ja) 化合物薄膜の製造方法及び製造装置
TW201203391A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
US20200027716A1 (en) Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device
WO2008061085A1 (en) Selectively doped semi-conductors and methods of making the same
JPH11126758A (ja) 半導体素子製造方法
JP4305982B2 (ja) 半導体発光素子の製造方法
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
JPH1070313A (ja) 気相成長用基板及びその加熱方法
JP2000183465A (ja) ３族窒化物半導体素子製造方法
JP3723374B2 (ja) 半導体発光素子の製法
JP3771987B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JPH11274567A (ja) 半導体素子の電極の形成方法
US5990006A (en) Method for forming materials
JPH1041544A (ja) 半導体発光素子の製造方法
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP2000232094A (ja) 化合物半導体のドライエッチング方法および化合物半導体素子
JPH07291790A (ja) 分子線エピタキシー装置
JP2747556B2 (ja) 絶縁ゲート型電界効果半導体メモリ装置の作製方法
KR20020056566A (ko) 질화 갈륨계 반도체 박막의 피형 활성화 방법
CN117276423A (zh) 一种半导体结构的制备方法以及半导体结构
KR20050123422A (ko) ｐ형 질화물 반도체 형성방법 및 질화물 반도체 발광소자제조방법

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20190816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220628