JP2020504445A - 超伝導配線構造体において抵抗素子を形成するための方法 - Google Patents
超伝導配線構造体において抵抗素子を形成するための方法 Download PDFInfo
- Publication number
- JP2020504445A JP2020504445A JP2019534186A JP2019534186A JP2020504445A JP 2020504445 A JP2020504445 A JP 2020504445A JP 2019534186 A JP2019534186 A JP 2019534186A JP 2019534186 A JP2019534186 A JP 2019534186A JP 2020504445 A JP2020504445 A JP 2020504445A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- resistive
- dielectric layer
- forming
- superconducting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 105
- 230000001681 protective effect Effects 0.000 claims abstract description 38
- 238000004140 cleaning Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 9
- 239000010955 niobium Substances 0.000 claims description 9
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 115
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 230000008021 deposition Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000002887 superconductor Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
以下に、本開示に含まれる技術思想を付記として記載する。
[付記1]
超伝導構造体を形成する方法であって、
第1の誘電体層に超伝導素子を形成すること、
前記超伝導素子の少なくとも一部の上に抵抗材料から形成された保護パッドを形成すること、
前記第1の誘電体層に積層される第2の誘電体層を形成すること、
前記第2の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含む方法。
[付記2]
前記クリーニング工程は、アルゴンスパッタクリーニング工程である、付記1に記載の方法。
[付記3]
超伝導配線素子は、ニオブおよびタンタルのうちの一方から形成されている、付記1に記載の方法。
[付記4]
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記1に記載の方法。
[付記5]
化学機械研磨(CMP)を実施して、前記抵抗素子の上面を前記第2の誘電体層の上面と合わせることをさらに含む、付記1に記載の方法。
[付記6]
前記第1の誘電体層および前記第2の誘電体層に使用される誘電体材料は、約160℃かまたはそれより低い温度で形成することができる誘電体材料から形成されている、付記1に記載の方法。
[付記7]
前記第2の誘電体層に積層される第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、付記1に記載の方法。
[付記8]
前記保護パッドを形成することは、前記第1の誘電体層の上に抵抗材料層を堆積すること、前記抵抗材料層の一部をエッチング除去して前記保護パッドを形成することを含む、付記1に記載の方法。
[付記9]
前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、付記1に記載の方法。
[付記10]
超伝導構造体を形成する方法であって、
第1の誘電体層に超伝導素子を形成することであって、前記超伝導素子は、前記第1の誘電体層の上面と合わせられた上面を有する、前記超伝導素子を形成すること、
前記第1の誘電体層の上に抵抗材料層を堆積すること、
前記抵抗材料層の一部をエッチング除去して、前記超伝導素子の上面の少なくとも一部の上に抵抗性保護パッドを形成すること、
前記第1の誘電体層に積層される第2の誘電体層を形成すること、
前記第2の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
前記抵抗性保護パッドと同じ抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含み、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、方法。
[付記11]
前記クリーニング工程は、アルゴンスパッタクリーニング工程である、付記10に記載の方法。
[付記12]
前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、付記10に記載の方法。
[付記13]
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記10に記載の方法。
[付記14]
化学機械研磨(CMP)を実施して、前記抵抗素子の上面を前記第2の誘電体層の上面と合わせることをさらに含む、付記10に記載の方法。
[付記15]
前記第2の誘電体層に積層された第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、付記10に記載の方法。
[付記16]
第1の超伝導素子および第2の超伝導素子は、導電配線であり、前記抵抗素子は、前記第1の超伝導素子を前記第2の超伝導素子と結合する抵抗素子である、付記15に記載の方法。
[付記17]
超伝導構造体であって、
超伝導素子を有する第1の誘電体層と、
前記超伝導素子の少なくとも一部に積層された抵抗材料から形成された保護パッドと、
前記第1の誘電体層に積層された第2の誘電体層と
を備え、前記第2の誘電体層は、前記保護パッドの上面から前記第2の誘電体層の上面まで延在する抵抗素子を有し、前記保護パッドは、前記超伝導素子を前記抵抗素子から物理的に分離するために広がっており、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、超伝導構造体。
[付記18]
前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、付記17に記載の構造体。
[付記19]
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記17に記載の構造体。
[付記20]
前記第2の誘電体層に積層された第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、付記17に記載の構造体。
Claims (20)
- 超伝導構造体を形成する方法であって、
第1の誘電体層に超伝導素子を形成すること、
前記超伝導素子の少なくとも一部の上に抵抗材料から形成された保護パッドを形成すること、
前記第1の誘電体層に積層される第2の誘電体層を形成すること、
前記第2の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含む方法。 - 前記クリーニング工程は、アルゴンスパッタクリーニング工程である、請求項1に記載の方法。
- 超伝導配線素子は、ニオブおよびタンタルのうちの一方から形成されている、請求項1に記載の方法。
- 前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、請求項1に記載の方法。
- 化学機械研磨(CMP)を実施して、前記抵抗素子の上面を前記第2の誘電体層の上面と合わせることをさらに含む、請求項1に記載の方法。
- 前記第1の誘電体層および前記第2の誘電体層に使用される誘電体材料は、約160℃かまたはそれより低い温度で形成することができる誘電体材料から形成されている、請求項1に記載の方法。
- 前記第2の誘電体層に積層される第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、請求項1に記載の方法。
- 前記保護パッドを形成することは、前記第1の誘電体層の上に抵抗材料層を堆積すること、前記抵抗材料層の一部をエッチング除去して前記保護パッドを形成することを含む、請求項1に記載の方法。
- 前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、請求項1に記載の方法。
- 超伝導構造体を形成する方法であって、
第1の誘電体層に超伝導素子を形成することであって、前記超伝導素子は、前記第1の誘電体層の上面と合わせられた上面を有する、前記超伝導素子を形成すること、
前記第1の誘電体層の上に抵抗材料層を堆積すること、
前記抵抗材料層の一部をエッチング除去して、前記超伝導素子の上面の少なくとも一部の上に抵抗性保護パッドを形成すること、
前記第1の誘電体層に積層される第2の誘電体層を形成すること、
前記第2の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
前記抵抗性保護パッドと同じ抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含み、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、方法。 - 前記クリーニング工程は、アルゴンスパッタクリーニング工程である、請求項10に記載の方法。
- 前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、請求項10に記載の方法。
- 前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、請求項10に記載の方法。
- 化学機械研磨(CMP)を実施して、前記抵抗素子の上面を前記第2の誘電体層の上面と合わせることをさらに含む、請求項10に記載の方法。
- 前記第2の誘電体層に積層された第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、請求項10に記載の方法。
- 第1の超伝導素子および第2の超伝導素子は、導電配線であり、前記抵抗素子は、前記第1の超伝導素子を前記第2の超伝導素子と結合する抵抗素子である、請求項15に記載の方法。
- 超伝導構造体であって、
超伝導素子を有する第1の誘電体層と、
前記超伝導素子の少なくとも一部に積層された抵抗材料から形成された保護パッドと、
前記第1の誘電体層に積層された第2の誘電体層と
を備え、前記第2の誘電体層は、前記保護パッドの上面から前記第2の誘電体層の上面まで延在する抵抗素子を有し、前記保護パッドは、前記超伝導素子を前記抵抗素子から物理的に分離するために広がっており、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、超伝導構造体。 - 前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、請求項17に記載の構造体。
- 前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、請求項17に記載の構造体。
- 前記第2の誘電体層に積層された第3の誘電体層に第2の超伝導素子を形成することをさらに含み、前記第2の超伝導素子は、前記抵抗素子の上面と接触する、請求項17に記載の構造体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/411,090 | 2017-01-20 | ||
US15/411,090 US10936756B2 (en) | 2017-01-20 | 2017-01-20 | Methodology for forming a resistive element in a superconducting structure |
PCT/US2017/066970 WO2018136183A1 (en) | 2017-01-20 | 2017-12-18 | Method for forming a resistive element in a superconducting interconnect structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020504445A true JP2020504445A (ja) | 2020-02-06 |
JP6692995B2 JP6692995B2 (ja) | 2020-05-13 |
Family
ID=60972394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019534186A Active JP6692995B2 (ja) | 2017-01-20 | 2017-12-18 | 超伝導配線構造体において抵抗素子を形成するための方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10936756B2 (ja) |
EP (1) | EP3571717B1 (ja) |
JP (1) | JP6692995B2 (ja) |
KR (1) | KR102216291B1 (ja) |
AU (1) | AU2017394684B2 (ja) |
CA (1) | CA3047315C (ja) |
WO (1) | WO2018136183A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10468406B2 (en) | 2014-10-08 | 2019-11-05 | Northrop Grumman Systems Corporation | Integrated enhancement mode and depletion mode device structure and method of making the same |
US10936756B2 (en) | 2017-01-20 | 2021-03-02 | Northrop Grumman Systems Corporation | Methodology for forming a resistive element in a superconducting structure |
US11522118B2 (en) * | 2020-01-09 | 2022-12-06 | Northrop Grumman Systems Corporation | Superconductor structure with normal metal connection to a resistor and method of making the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140885A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 超電導素子集積回路 |
JPS60246601A (ja) * | 1984-05-22 | 1985-12-06 | 工業技術院長 | 超伝導回路用抵抗体 |
JPH05251772A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | 超電導多層配線およびその作製方法 |
JPH06132576A (ja) * | 1992-10-19 | 1994-05-13 | Ulvac Japan Ltd | 超伝導素子の製造法 |
JPH11274298A (ja) * | 1998-03-26 | 1999-10-08 | Nec Corp | 集積回路とその製造方法 |
US20050062131A1 (en) * | 2003-09-24 | 2005-03-24 | Murduck James Matthew | A1/A1Ox/A1 resistor process for integrated circuits |
JP2012519379A (ja) * | 2009-02-27 | 2012-08-23 | ディー−ウェイブ システムズ,インコーポレイテッド | 超伝導集積回路を製造するためのシステムおよび方法 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69218895T2 (de) | 1991-12-02 | 1997-11-20 | Sumitomo Electric Industries | Supraleitende Mehrschichtenverschaltung aus supraleitendem oxidischen Material und Verfahren zu ihrer Herstellung |
KR100267808B1 (ko) * | 1998-07-10 | 2000-11-01 | 김영환 | 초전도체 물질을 사용한 반도체장치의 다층 배선 형성 방법 |
TW437040B (en) * | 1998-08-12 | 2001-05-28 | Applied Materials Inc | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics |
JP2004079882A (ja) * | 2002-08-21 | 2004-03-11 | National Institute Of Advanced Industrial & Technology | ジョセフソン接合の作成方法及び装置 |
US7714384B2 (en) | 2003-09-15 | 2010-05-11 | Seliskar John J | Castellated gate MOSFET device capable of fully-depleted operation |
US7449728B2 (en) | 2003-11-24 | 2008-11-11 | Tri Quint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
US8138544B2 (en) | 2004-09-13 | 2012-03-20 | John James Seliskar | Castellated gate MOSFET tetrode capable of fully-depleted operation |
US7439139B2 (en) | 2004-09-13 | 2008-10-21 | Seliskar John J | Fully-depleted castellated gate MOSFET device and method of manufacture thereof |
JP2006269862A (ja) | 2005-03-25 | 2006-10-05 | Oki Electric Ind Co Ltd | 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ |
US7719058B2 (en) | 2005-10-12 | 2010-05-18 | Seliskar John J | Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof |
US7972915B2 (en) | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
JP5056753B2 (ja) | 2006-03-10 | 2012-10-24 | 富士通株式会社 | 化合物半導体装置の製造方法及びエッチング液 |
JP4531071B2 (ja) | 2007-02-20 | 2010-08-25 | 富士通株式会社 | 化合物半導体装置 |
JP2008311355A (ja) | 2007-06-13 | 2008-12-25 | Rohm Co Ltd | 窒化物半導体素子 |
US7724117B2 (en) | 2008-01-11 | 2010-05-25 | Northrop Grumman Systems Corporation | Multilayer passive circuit topology |
US8138760B2 (en) | 2008-06-23 | 2012-03-20 | Northrop Grumman Guidance And Electronics Company, Inc. | Temperature system with magnetic field suppression |
US8735326B2 (en) | 2010-05-19 | 2014-05-27 | Northrop Grumman Systems Corporation | Methods of forming superconductor circuits |
EP2631950A4 (en) | 2010-10-20 | 2015-10-21 | Fujitsu Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
US8455948B2 (en) | 2011-01-07 | 2013-06-04 | Infineon Technologies Austria Ag | Transistor arrangement with a first transistor and with a plurality of second transistors |
US9373688B2 (en) | 2011-05-04 | 2016-06-21 | Infineon Technologies Austria Ag | Normally-off high electron mobility transistors |
EP3540782A3 (en) | 2011-10-11 | 2020-01-01 | Massachusetts Institute Of Technology | Semiconductor devices having a recessed electrode structure |
US8852959B2 (en) * | 2011-12-19 | 2014-10-07 | Northrup Grumman Systems Corporation | Low temperature resistor for superconductor circuits |
DE112011105987T5 (de) | 2011-12-19 | 2014-09-11 | Intel Corporation | Nichtplanarer III-N-Transistor |
CN103531474B (zh) | 2012-07-02 | 2016-04-20 | 中国科学院微电子研究所 | 半导体器件制造方法 |
US9142400B1 (en) | 2012-07-17 | 2015-09-22 | Stc.Unm | Method of making a heteroepitaxial layer on a seed area |
DE102012217073A1 (de) | 2012-09-21 | 2014-03-27 | Robert Bosch Gmbh | Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren |
US8987090B2 (en) | 2013-07-03 | 2015-03-24 | Infineon Technologies Dresden Gmbh | Method of manufacturing a semiconductor device with device separation structures |
US9660064B2 (en) | 2013-12-26 | 2017-05-23 | Intel Corporation | Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack |
US9252208B1 (en) | 2014-07-31 | 2016-02-02 | Stmicroelectronics, Inc. | Uniaxially-strained FD-SOI finFET |
US10468406B2 (en) | 2014-10-08 | 2019-11-05 | Northrop Grumman Systems Corporation | Integrated enhancement mode and depletion mode device structure and method of making the same |
EP3520139A4 (en) * | 2016-09-29 | 2020-04-22 | INTEL Corporation | ARRANGEMENTS FOR QUANTUM DATA PROCESSING |
US10608159B2 (en) * | 2016-11-15 | 2020-03-31 | Northrop Grumman Systems Corporation | Method of making a superconductor device |
US10936756B2 (en) | 2017-01-20 | 2021-03-02 | Northrop Grumman Systems Corporation | Methodology for forming a resistive element in a superconducting structure |
-
2017
- 2017-01-20 US US15/411,090 patent/US10936756B2/en active Active
- 2017-12-18 EP EP17829432.8A patent/EP3571717B1/en active Active
- 2017-12-18 WO PCT/US2017/066970 patent/WO2018136183A1/en unknown
- 2017-12-18 AU AU2017394684A patent/AU2017394684B2/en active Active
- 2017-12-18 CA CA3047315A patent/CA3047315C/en active Active
- 2017-12-18 KR KR1020197021300A patent/KR102216291B1/ko active IP Right Grant
- 2017-12-18 JP JP2019534186A patent/JP6692995B2/ja active Active
-
2021
- 2021-01-25 US US17/157,151 patent/US11783090B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140885A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 超電導素子集積回路 |
JPS60246601A (ja) * | 1984-05-22 | 1985-12-06 | 工業技術院長 | 超伝導回路用抵抗体 |
JPH05251772A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | 超電導多層配線およびその作製方法 |
JPH06132576A (ja) * | 1992-10-19 | 1994-05-13 | Ulvac Japan Ltd | 超伝導素子の製造法 |
JPH11274298A (ja) * | 1998-03-26 | 1999-10-08 | Nec Corp | 集積回路とその製造方法 |
US20050062131A1 (en) * | 2003-09-24 | 2005-03-24 | Murduck James Matthew | A1/A1Ox/A1 resistor process for integrated circuits |
JP2012519379A (ja) * | 2009-02-27 | 2012-08-23 | ディー−ウェイブ システムズ,インコーポレイテッド | 超伝導集積回路を製造するためのシステムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3571717A1 (en) | 2019-11-27 |
EP3571717B1 (en) | 2021-08-18 |
US10936756B2 (en) | 2021-03-02 |
JP6692995B2 (ja) | 2020-05-13 |
US20210232710A1 (en) | 2021-07-29 |
US20180212134A1 (en) | 2018-07-26 |
CA3047315A1 (en) | 2018-07-26 |
CA3047315C (en) | 2021-07-20 |
AU2017394684A1 (en) | 2019-07-04 |
US11783090B2 (en) | 2023-10-10 |
WO2018136183A1 (en) | 2018-07-26 |
KR102216291B1 (ko) | 2021-02-18 |
KR20190098214A (ko) | 2019-08-21 |
AU2017394684B2 (en) | 2020-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102139460B1 (ko) | 초전도체 디바이스들을 위한 비-산화물 기반 유전체들 | |
JP6739637B2 (ja) | 超伝導体相互接続構造を形成する方法 | |
JP6740472B2 (ja) | 超伝導デバイスの製造方法 | |
US11783090B2 (en) | Methodology for forming a resistive element in a superconducting structure | |
JP6686230B2 (ja) | 超伝導デバイスの相互接続 | |
AU2017345049B2 (en) | Josephson junction superconductor device interconnect structure | |
JP2019535124A (ja) | 超伝導体の相互接続製造のための前洗浄方法 | |
EP4088321B1 (en) | Superconductor structure with normal metal connection to a resistor and method of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6692995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |