JP2020198388A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2020198388A
JP2020198388A JP2019104768A JP2019104768A JP2020198388A JP 2020198388 A JP2020198388 A JP 2020198388A JP 2019104768 A JP2019104768 A JP 2019104768A JP 2019104768 A JP2019104768 A JP 2019104768A JP 2020198388 A JP2020198388 A JP 2020198388A
Authority
JP
Japan
Prior art keywords
solder
heat radiating
metal film
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019104768A
Other languages
Japanese (ja)
Inventor
宜宏 林
Yoshihiro Hayashi
宜宏 林
和俊 笹山
Kazutoshi Sasyama
和俊 笹山
寛 石野
Hiroshi Ishino
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019104768A priority Critical patent/JP2020198388A/en
Publication of JP2020198388A publication Critical patent/JP2020198388A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a semiconductor device with high reliability.SOLUTION: A semiconductor device 20 comprises a semiconductor element 40, a pair of heat sinks 50C and 50E, and a signal terminal 70. The heat sink 50C is solder-joined to a collector electrode 40C formed on one surface of the semiconductor element 40. The heat sink 50E is solder-joined to an emitter electrode 40E formed on a rear surface. The signal terminal 70 is solder-joined to a signal pad 40P. The heat sink 50E comprises a base part 51E, an a protrusion 52E protruding toward the emitter electrode 40E from an opposed surface 500E of the base part 51E, and a metal film 54E having higher solder wettability than a base material 53E. In the protrusion 52E, the metal film 54E is integrally provided in an apical surface 520E and a side surface 521E connected to the apical surface 520E.SELECTED DRAWING: Figure 3

Description

この明細書における開示は、半導体装置およびその製造方法に関する。 The disclosure in this specification relates to semiconductor devices and methods for manufacturing them.

特許文献１は、半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。 Patent Document 1 discloses a semiconductor device. The contents of the prior art document are incorporated by reference as an explanation of the technical elements in this specification.

特開２００５−３１０９８７号公報Japanese Unexamined Patent Publication No. 2005-310987

特許文献１は、冷却器に挟まれ、両面側から冷却器により冷却される両面放熱構造の半導体装置を提供する。特許文献１では、半導体素子と、一対の放熱部材と、信号端子を備えている。信号端子は、ボンディングワイヤを介して、半導体素子の信号電極に接続されている。信号電極と同じ面に形成された主電極は、金属体を介して放熱部材に接続されている。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。 Patent Document 1 provides a semiconductor device having a double-sided heat dissipation structure, which is sandwiched between coolers and cooled by the coolers from both sides. Patent Document 1 includes a semiconductor element, a pair of heat radiating members, and a signal terminal. The signal terminal is connected to the signal electrode of the semiconductor element via a bonding wire. The main electrode formed on the same surface as the signal electrode is connected to the heat radiating member via a metal body. Further improvements are required of semiconductor devices in the above-mentioned viewpoints or in other viewpoints not mentioned.

開示されるひとつの目的は、信頼性の高い半導体装置およびその製造方法を提供することにある。 One object disclosed is to provide a highly reliable semiconductor device and a method for manufacturing the same.

ここに開示された半導体装置は、半導体素子（４０）と、第１放熱部材（５０Ｃ）と、第２放熱部材（５０Ｅ）と、信号端子（７０）を備えている。半導体素子は、一面に形成された第１主電極（４０Ｃ）と、厚み方向において一面と反対の裏面に形成され、第１主電極との間に主電流が流れる第２主電極（４０Ｅ）と、裏面において第２主電極とは異なる位置に形成された信号電極（４０Ｐ）と、を有している。 The semiconductor device disclosed here includes a semiconductor element (40), a first heat radiating member (50C), a second heat radiating member (50E), and a signal terminal (70). The semiconductor element includes a first main electrode (40C) formed on one surface and a second main electrode (40E) formed on the back surface opposite to one surface in the thickness direction and in which a main current flows between the first main electrode. It has a signal electrode (40P) formed at a position different from that of the second main electrode on the back surface.

第１放熱部材は、一面側に配置され、第１主電極にはんだ接合されている。第２放熱部材は、裏面側に配置され、第２主電極にはんだ接合されている。信号端子は、信号電極にはんだ接合されている。 The first heat radiating member is arranged on one side and is solder-bonded to the first main electrode. The second heat radiating member is arranged on the back surface side and is solder-bonded to the second main electrode. The signal terminals are solder-bonded to the signal electrodes.

そして、第２放熱部材は、基部（５１Ｅ）と、基部における第１放熱部材との対向面から第２主電極に向けて突出する突出部（５２Ｅ）と、第２放熱部材の表面に設けられ、第２放熱部材の母材よりもはんだ濡れ性が高い金属膜（５４Ｅ）と、を有している。金属膜は、突出部の表面である先端面（５２０Ｅ）と先端面に連なる側面（５２１Ｅ）とに、一体的に設けられている。 The second heat radiating member is provided on the surface of the base portion (51E), the protruding portion (52E) protruding from the facing surface of the base portion with the first heat radiating member toward the second main electrode, and the surface of the second heat radiating member. It has a metal film (54E) having a higher solder wettability than the base material of the second heat radiating member. The metal film is integrally provided on the tip surface (520E) which is the surface of the protruding portion and the side surface (521E) which is connected to the tip surface.

開示された半導体装置によると、第２放熱部材が突出部を有しており、突出部の先端面だけでなく、側面にも金属膜を設けている。したがって、第２放熱部材と第２主電極との間のはんだが、重力に逆らって先端面側から側面側に濡れ拡がりやすい。この結果、先端面と第２主電極との間のはんだの横膨れを抑制し、信頼性の高い半導体装置を提供することができる。 According to the disclosed semiconductor device, the second heat radiating member has a protruding portion, and a metal film is provided not only on the tip surface of the protruding portion but also on the side surface. Therefore, the solder between the second heat radiating member and the second main electrode tends to wet and spread from the front end surface side to the side surface side against gravity. As a result, lateral swelling of the solder between the tip surface and the second main electrode can be suppressed, and a highly reliable semiconductor device can be provided.

ここに開示された半導体装置の製造方法は、基部（５１Ｅ）の対向面から突出する突出部（５２Ｅ）の先端面（５２０Ｅ）および側面（５２１Ｅ）に、母材よりもはんだ濡れ性が高い金属膜（５４Ｅ）が一体的に設けられた第２放熱部材（５０Ｅ）を準備し、
準備した第２放熱部材を、先端面が半導体素子（４０）の第２主電極（４０Ｅ）と対向するように半導体素子に対して鉛直上方に配置し、第１放熱部材（５０Ｃ）を、第２主電極と反対の面に形成された第１主電極（４０Ｃ）と対向するように半導体素子に対して鉛直下方に配置し、信号端子（７０）を、第２主電極と同じ面に形成された信号電極（４０Ｐ）と対向するように半導体素子に対して鉛直上方に配置し、
半導体素子と、第１放熱部材、第２放熱部材、および信号端子のそれぞれとの間に介在するはんだ（８０、８１、８２）を一括でリフローする。 The method for manufacturing a semiconductor device disclosed herein is a metal having a higher solder wettability than a base material on the tip surface (520E) and the side surface (521E) of the projecting portion (52E) protruding from the facing surface of the base portion (51E). Prepare a second heat radiation member (50E) integrally provided with a film (54E),
The prepared second heat radiating member is arranged vertically above the semiconductor element so that the tip surface faces the second main electrode (40E) of the semiconductor element (40), and the first heat radiating member (50C) is placed on the first. The signal terminal (70) is formed on the same surface as the second main electrode by arranging it vertically downward with respect to the semiconductor element so as to face the first main electrode (40C) formed on the surface opposite to the second main electrode. Arranged vertically above the semiconductor element so as to face the signal electrode (40P).
The solder (80, 81, 82) interposed between the semiconductor element and each of the first heat radiating member, the second heat radiating member, and the signal terminal is collectively reflowed.

開示された半導体装置の製造方法によると、第２主電極と対向する突出部の先端面だけでなく、突出部の側面にも金属膜を設けた第２放熱部材を用いる。よって、はんだのリフロー時に、第２放熱部材と第２主電極との間のはんだが、重力に逆らって先端面側から側面側に濡れ拡がりやすい。この結果、先端面と第２主電極との間のはんだの横膨れを抑制し、ひいては信頼性の高い半導体装置を得ることができる。 According to the disclosed method for manufacturing a semiconductor device, a second heat radiating member having a metal film provided not only on the tip surface of the protruding portion facing the second main electrode but also on the side surface of the protruding portion is used. Therefore, during the reflow of the solder, the solder between the second heat radiating member and the second main electrode tends to wet and spread from the front end surface side to the side surface side against gravity. As a result, lateral swelling of the solder between the tip surface and the second main electrode can be suppressed, and a highly reliable semiconductor device can be obtained.

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The disclosed aspects of this specification employ different technical means to achieve their respective objectives. The claims and the reference numerals in parentheses described in this section exemplify the correspondence with the parts of the embodiments described later, and are not intended to limit the technical scope. The objectives, features, and effects disclosed herein will be made clearer by reference to the subsequent detailed description and accompanying drawings.

第１実施形態に係る半導体装置が適用される電力変換装置の回路図である。It is a circuit diagram of the power conversion apparatus to which the semiconductor apparatus which concerns on 1st Embodiment is applied. 半導体装置の平面図である。It is a top view of the semiconductor device. 図２のIII-III線に沿う断面図である。It is sectional drawing which follows the line III-III of FIG. 図３の領域IVの拡大図である。It is an enlarged view of the region IV of FIG. 半導体装置の冷却構造を示す図である。It is a figure which shows the cooling structure of a semiconductor device. 半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a semiconductor device. 参考例を示す図である。It is a figure which shows the reference example. 第２実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on 2nd Embodiment.

以下、図面に基づいて複数の実施形態を説明する。複数の実施形態において、機能的におよび／または構造的に対応する部分および／または関連付けられる部分には同一の参照符号が付される場合がある。対応する部分および／または関連付けられる部分については、他の実施形態の説明を参照することができる。 Hereinafter, a plurality of embodiments will be described with reference to the drawings. In a plurality of embodiments, functionally and / or structurally corresponding parts and / or associated parts may have the same reference numerals. References can be made to the description of other embodiments for the corresponding and / or associated parts.

（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置について説明する。 (First Embodiment)
First, a power conversion device to which a semiconductor device is applied will be described with reference to FIG.

＜電力変換装置＞
図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、直流電源２とモータジェネレータ３との間で電力変換を行う。 <Power converter>
The power conversion device 1 shown in FIG. 1 is mounted on, for example, an electric vehicle or a hybrid vehicle. The power conversion device 1 performs power conversion between the DC power supply 2 and the motor generator 3.

直流電源２は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。 The DC power supply 2 is a rechargeable secondary battery such as a lithium ion battery or a nickel hydrogen battery. The motor generator 3 is a three-phase AC rotary electric machine. The motor generator 3 functions as a traveling drive source of the vehicle, that is, an electric motor. The motor generator 3 functions as a generator during regeneration.

電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を備えている。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータジェネレータ３に出力する。インバータ５は、モータジェネレータ３により発電された交流電力を、直流電力に変換する。インバータ５は、ＤＣ−ＡＣ変換部である。 The power converter 1 includes a smoothing capacitor 4 and an inverter 5 which is a power converter. The positive electrode side terminal of the smoothing capacitor 4 is connected to the positive electrode which is the electrode on the high potential side of the DC power supply 2, and the negative electrode side terminal is connected to the negative electrode which is the electrode on the low potential side of the DC power supply 2. The inverter 5 converts the input DC power into a three-phase AC having a predetermined frequency and outputs it to the motor generator 3. The inverter 5 converts the AC power generated by the motor generator 3 into DC power. The inverter 5 is a DC-AC converter.

インバータ５は、三相分の上下アーム回路６を備えて構成されている。各相の上下アーム回路６は、正極側の電源ラインである高電位電源ライン７と、負極側の電源ラインである低電位電源ライン８の間で、２つのアームが直列に接続されてなる。各相の上下アーム回路６において、上アームと下アームの接続点は、モータジェネレータ３への出力ライン９に接続されている。 The inverter 5 is configured to include a three-phase vertical arm circuit 6. In the upper and lower arm circuits 6 of each phase, two arms are connected in series between a high potential power supply line 7 which is a power supply line on the positive electrode side and a low potential power supply line 8 which is a power supply line on the negative electrode side. In the upper and lower arm circuits 6 of each phase, the connection points between the upper arm and the lower arm are connected to the output line 9 to the motor generator 3.

本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型の絶縁ゲートバイポーラトランジスタ６ｉ（以下、ＩＧＢＴ６ｉと示す）を採用している。ＩＧＢＴ６ｉのそれぞれには、還流用のダイオードであるＦＷＤ６ｄが逆並列に接続されている。一相分の上下アーム回路６は、２つのＩＧＢＴ６ｉを有して構成されている。上アームにおいて、ＩＧＢＴ６ｉのコレクタ電極が、高電位電源ライン７に接続されている。下アームにおいて、ＩＧＢＴ６ｉのエミッタ電極が、低電位電源ライン８に接続されている。そして、上アームにおけるＩＧＢＴ６ｉのエミッタ電極と、下アームにおけるＩＧＢＴ６ｉのコレクタ電極が相互に接続されている。 In this embodiment, an n-channel type insulated gate bipolar transistor 6i (hereinafter referred to as an IGBT 6i) is adopted as a switching element constituting each arm. FWD6d, which is a diode for reflux, is connected to each of the IGBTs 6i in antiparallel. The upper and lower arm circuits 6 for one phase are configured to have two IGBTs 6i. In the upper arm, the collector electrode of the IGBT 6i is connected to the high potential power supply line 7. In the lower arm, the emitter electrode of the IGBT 6i is connected to the low potential power supply line 8. Then, the emitter electrode of the IGBT 6i in the upper arm and the collector electrode of the IGBT 6i in the lower arm are connected to each other.

電力変換装置１は、上記した平滑コンデンサ４およびインバータ５に加えて、インバータ５とは別の電力変換器であるコンバータ、インバータ５やコンバータを構成するスイッチング素子の駆動回路などを備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ−ＤＣ変換部である。 In addition to the smoothing capacitor 4 and the inverter 5 described above, the power converter 1 may include a converter which is a power converter different from the inverter 5, a converter 5 and a drive circuit of a switching element constituting the converter, and the like. The converter is a DC-DC converter that converts a DC voltage into a DC voltage of a different value.

＜半導体装置＞
図２、図３、及び図４に基づき、半導体装置について説明する。以下において、半導体素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。 <Semiconductor device>
A semiconductor device will be described with reference to FIGS. 2, 3, and 4. In the following, the thickness direction of the semiconductor element is referred to as the Z direction, and one direction orthogonal to the Z direction is referred to as the X direction. Further, a direction orthogonal to both the Z direction and the X direction is indicated as the Y direction. Unless otherwise specified, the shape along the XY plane defined by the X direction and the Y direction described above is defined as a planar shape.

図２および図３に示すように、半導体装置２０は、封止樹脂体３０と、半導体素子４０と、ヒートシンク５０と、主端子６０と、信号端子７０と、はんだ８０、８１、８２を備えている。 As shown in FIGS. 2 and 3, the semiconductor device 20 includes a sealing resin body 30, a semiconductor element 40, a heat sink 50, a main terminal 60, a signal terminal 70, and solders 80, 81, 82. There is.

封止樹脂体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体３０の外に露出されている。封止樹脂体３０は、たとえば半導体素子４０を封止している。封止樹脂体３０は、半導体装置２０を構成する他の要素間に形成された接続部分を封止している。たとえば、封止樹脂体３０は、半導体素子４０とヒートシンク５０との接続部分を封止している。封止樹脂体３０は、半導体素子４０と信号端子７０との接続部分を封止している。封止樹脂体３０は、モールド樹脂と称されることがある。 The sealing resin body 30 seals a part of other elements constituting the semiconductor device 20. The rest of the other elements are exposed to the outside of the sealing resin body 30. The sealing resin body 30 seals, for example, the semiconductor element 40. The sealing resin body 30 seals a connecting portion formed between other elements constituting the semiconductor device 20. For example, the sealing resin body 30 seals the connection portion between the semiconductor element 40 and the heat sink 50. The sealing resin body 30 seals the connection portion between the semiconductor element 40 and the signal terminal 70. The sealing resin body 30 may be referred to as a mold resin.

封止樹脂体３０は、たとえばエポキシ系樹脂を材料とする。封止樹脂体３０は、たとえばトランスファモールド法により成形されている。封止樹脂体３０は、Ｚ方向において、一面３００と、一面３００と反対の裏面３０１を有している。一面３００および裏面３０１は、たとえば平坦面となっている。封止樹脂体３０は、一面３００と裏面３０１とをつなぐ側面を有している。本実施形態の封止樹脂体３０は、平面略矩形状をなしている。封止樹脂体３０は、主端子６０が外部に突出する側面３０２と、信号端子７０が外部に突出する側面３０３を有している。側面３０３は、Ｙ方向において側面３０２とは反対の面である。 The sealing resin body 30 is made of, for example, an epoxy resin. The sealing resin body 30 is molded by, for example, a transfer molding method. The sealing resin body 30 has one side surface 300 and a back surface 301 opposite to the one side surface 300 in the Z direction. The front surface 300 and the back surface 301 are, for example, flat surfaces. The sealing resin body 30 has a side surface that connects the front surface 300 and the back surface 301. The sealing resin body 30 of the present embodiment has a substantially rectangular shape in a plane. The sealing resin body 30 has a side surface 302 on which the main terminal 60 projects to the outside and a side surface 303 on which the signal terminal 70 projects to the outside. The side surface 303 is a surface opposite to the side surface 302 in the Y direction.

半導体素子４０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板に、素子が形成されてなる。半導体装置２０は、少なくともひとつの半導体素子４０を備えている。本実施形態では、半導体素子４０を構成する半導体基板に、上記したＩＧＢＴ６ｉおよびＦＷＤ６ｄが形成されている。このように、半導体素子４０として、ＲＣ（Reverse Conducting）−ＩＧＢＴを採用している。半導体素子４０は、上記したアームのひとつを構成する。半導体素子４０は、半導体チップと称されることがある。 The semiconductor element 40 is formed by forming an element on a semiconductor substrate such as Si, SiC, or GaN. The semiconductor device 20 includes at least one semiconductor element 40. In the present embodiment, the above-mentioned IGBT 6i and FWD 6d are formed on the semiconductor substrate constituting the semiconductor element 40. As described above, RC (Reverse Conducting) -IGBT is adopted as the semiconductor element 40. The semiconductor element 40 constitutes one of the above-mentioned arms. The semiconductor element 40 is sometimes referred to as a semiconductor chip.

半導体素子４０は、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、半導体素子４０は、ゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。半導体素子４０は、自身の厚み方向、すなわちＺ方向の両面に主電極を有している。具体的には、主電流が流れる主電極として、一面側にコレクタ電極４０Ｃを有し、一面とは反対の面である裏面側にエミッタ電極４０Ｅを有している。本実施形態において、コレクタ電極４０Ｃは、ＦＷＤ６ｄのカソード電極を兼ねている。エミッタ電極４０Ｅは、ＦＷＤ６ｄのアノード電極を兼ねている。コレクタ電極４０Ｃは、一面のほぼ全域に形成されている。エミッタ電極４０Ｅは、裏面の一部に形成されている。コレクタ電極４０Ｃが第１主電極に相当し、エミッタ電極４０Ｅが第２主電極に相当する。以下において、コレクタ電極４０Ｃおよびエミッタ電極４０Ｅを、主電極４０Ｃ、４０Ｅと示すことがある。 The semiconductor element 40 has a vertical structure so that a main current flows in the Z direction. Although not shown, the semiconductor element 40 has a gate electrode. The gate electrode has, for example, a trench structure. The semiconductor element 40 has main electrodes on both sides in its thickness direction, that is, in the Z direction. Specifically, as the main electrode through which the main current flows, the collector electrode 40C is provided on one surface side, and the emitter electrode 40E is provided on the back surface side, which is the opposite surface to the one surface. In the present embodiment, the collector electrode 40C also serves as the cathode electrode of the FWD 6d. The emitter electrode 40E also serves as an anode electrode of the FWD 6d. The collector electrode 40C is formed on almost the entire surface of one surface. The emitter electrode 40E is formed on a part of the back surface. The collector electrode 40C corresponds to the first main electrode, and the emitter electrode 40E corresponds to the second main electrode. In the following, the collector electrode 40C and the emitter electrode 40E may be referred to as main electrodes 40C and 40E.

半導体素子４０は、エミッタ電極４０Ｅの形成面に、信号用の電極であるパッド４０Ｐを有している。パッド４０Ｐは、エミッタ電極４０Ｅとは別の位置に形成されている。パッド４０Ｐは、エミッタ電極４０Ｅと電気的に分離されている。半導体素子４０は、平面略矩形状をなしている。パッド４０Ｐは、Ｙ方向において、エミッタ電極４０Ｅの形成領域とは反対側の端部に形成されている。 The semiconductor element 40 has a pad 40P, which is an electrode for signals, on the forming surface of the emitter electrode 40E. The pad 40P is formed at a position different from that of the emitter electrode 40E. The pad 40P is electrically separated from the emitter electrode 40E. The semiconductor element 40 has a substantially rectangular shape in a plane. The pad 40P is formed at an end portion of the emitter electrode 40E opposite to the forming region in the Y direction.

半導体素子４０は、たとえば５つのパッド４０Ｐを有している。具体的には、パッド４０Ｐとして、ゲート電極用、エミッタ電極４０Ｅの電位検出用、電流センス用、半導体素子４０の温度検出用を有している。温度検出用のパッド４０Ｐとして、温度検出素子である感温ダイオードのアノード電位用と、カソード電位用を有している。５つのパッド４０Ｐは、Ｘ方向に並んで形成されている。 The semiconductor element 40 has, for example, five pads 40P. Specifically, the pad 40P has a gate electrode, a potential detection of the emitter electrode 40E, a current sense, and a temperature detection of the semiconductor element 40. The pad 40P for temperature detection includes an anode potential of a temperature sensing diode, which is a temperature detecting element, and a cathode potential. The five pads 40P are formed side by side in the X direction.

半導体素子４０において、コレクタ電極４０Ｃ、エミッタ電極４０Ｅ、パッド４０Ｐなど電極の構成材料としては、たとえばＡｌ系の材料を用いることができる。はんだ接合の場合、材料としてＣｕを含むとよい。たとえばＡｌＣｕＳｉを用いることができる。 In the semiconductor element 40, for example, an Al-based material can be used as the constituent material of the electrodes such as the collector electrode 40C, the emitter electrode 40E, and the pad 40P. In the case of solder bonding, Cu may be contained as a material. For example, AlCuSi can be used.

ヒートシンク５０は、Ｚ方向において半導体素子４０を挟むように配置された導電部材である。ヒートシンク５０は、半導体素子４０の熱を半導体装置２０の外部に放熱する放熱部材である。ヒートシンク５０は、主電極４０Ｃ、４０Ｅと対応する主端子６０Ｃ、６０Ｅとを電気的に接続する配線部材である。このため、熱伝導性および電気伝導性を確保すべく、少なくとも金属材料（例えばＣｕ）を用いて形成されている。ヒートシンク５０としては、たとえば金属板、ＤＢＣ（Direct Bonded Copper）基板などを採用することができる。ヒートシンク５０は、Ｚ方向からの平面視において、半導体素子４０を内包するように設けられている。ヒートシンク５０は、平面略矩形状をなしている。ヒートシンク５０の厚みはほぼ一定とされ、その板厚方向はＺ方向に略平行とされている。 The heat sink 50 is a conductive member arranged so as to sandwich the semiconductor element 40 in the Z direction. The heat sink 50 is a heat radiating member that dissipates heat from the semiconductor element 40 to the outside of the semiconductor device 20. The heat sink 50 is a wiring member that electrically connects the main electrodes 40C and 40E and the corresponding main terminals 60C and 60E. Therefore, in order to ensure thermal conductivity and electrical conductivity, it is formed by using at least a metal material (for example, Cu). As the heat sink 50, for example, a metal plate, a DBC (Direct Bonded Copper) substrate, or the like can be adopted. The heat sink 50 is provided so as to include the semiconductor element 40 in a plan view from the Z direction. The heat sink 50 has a substantially rectangular shape in a plane. The thickness of the heat sink 50 is substantially constant, and the plate thickness direction thereof is substantially parallel to the Z direction.

ヒートシンク５０は、半導体素子４０を挟むように対をなして設けられている。半導体装置２０は、一対のヒートシンク５０として、コレクタ電極４０Ｃ側に配置されたヒートシンク５０Ｃと、エミッタ電極４０Ｅ側に配置されたヒートシンク５０Ｅを有している。ヒートシンク５０Ｃが第１放熱部材に相当し、ヒートシンク５０Ｅが第２放熱部材に相当する。 The heat sinks 50 are provided in pairs so as to sandwich the semiconductor element 40. The semiconductor device 20 has a heat sink 50C arranged on the collector electrode 40C side and a heat sink 50E arranged on the emitter electrode 40E side as a pair of heat sinks 50. The heat sink 50C corresponds to the first heat radiating member, and the heat sink 50E corresponds to the second heat radiating member.

ヒートシンク５０Ｃは、平面略矩形状をなしている。ヒートシンク５０Ｃは、Ｚ方向においてヒートシンク５０Ｅと対向する対向面５００Ｃと、対向面５００Ｃとは反対の放熱面５０１Ｃを有している。ヒートシンク５０Ｃは、半導体素子４０のコレクタ電極４０Ｃにはんだ接合されている。ヒートシンク５０Ｃの対向面５００Ｃは、はんだ８０を介して、コレクタ電極４０Ｃに接続されている。放熱面５０１Ｃは、封止樹脂体３０から露出されている。放熱面５０１Ｃは、一面３００と略面一とされている。ヒートシンク５０Ｃの表面のうち、コレクタ電極４０Ｃとのはんだ接合部と、放熱面５０１Ｃと、主端子６０Ｃの連なる部分と、を除く部分が、封止樹脂体３０によって覆われている。 The heat sink 50C has a substantially rectangular shape in a plane. The heat sink 50C has a facing surface 500C facing the heat sink 50E in the Z direction and a heat radiating surface 501C opposite to the facing surface 500C. The heat sink 50C is solder-bonded to the collector electrode 40C of the semiconductor element 40. The facing surface 500C of the heat sink 50C is connected to the collector electrode 40C via the solder 80. The heat dissipation surface 501C is exposed from the sealing resin body 30. The heat dissipation surface 501C is substantially flush with the surface 300. Of the surface of the heat sink 50C, a portion excluding the solder joint portion with the collector electrode 40C, the heat radiation surface 501C, and the portion where the main terminal 60C is connected is covered with the sealing resin body 30.

ヒートシンク５０Ｅは、半導体素子４０のエミッタ電極４０Ｅにはんだ接合されている。ヒートシンク５０Ｅは、はんだ８１を介して、エミッタ電極４０Ｅに接続されている。ヒートシンク５０Ｅは、基部５１Ｅと、突出部５２Ｅを有している。 The heat sink 50E is solder-bonded to the emitter electrode 40E of the semiconductor element 40. The heat sink 50E is connected to the emitter electrode 40E via the solder 81. The heat sink 50E has a base portion 51E and a protruding portion 52E.

基部５１Ｅは、平面略矩形状をなしている。基部５１Ｅは、たとえばＹ方向の長さがヒートシンク５０Ｃとほぼ一致している。後述するスペーサ１０１にて支持可能なように、たとえば基部５１Ｅの少なくとも一部において、Ｘ方向の長さがヒートシンク５０Ｃよりも長くされている。基部５１Ｅは、Ｚ方向においてヒートシンク５０Ｃと対向する対向面５００Ｅと、対向面５００Ｅとは反対の放熱面５０１Ｅを有している。放熱面５０１Ｅは、封止樹脂体３０から露出されている。放熱面５０１Ｅは、裏面３０１と略面一とされている。ヒートシンク５０Ｅの表面のうち、エミッタ電極４０Ｅとのはんだ接合部と、放熱面５０１Ｅと、主端子６０Ｅの連なる部分と、を除く部分が、封止樹脂体３０によって覆われている。 The base portion 51E has a substantially rectangular shape in a plane. The length of the base portion 51E in the Y direction, for example, is substantially the same as that of the heat sink 50C. For example, in at least a part of the base 51E, the length in the X direction is longer than that of the heat sink 50C so that it can be supported by the spacer 101 described later. The base 51E has a facing surface 500E facing the heat sink 50C in the Z direction and a heat radiating surface 501E opposite to the facing surface 500E. The heat radiating surface 501E is exposed from the sealing resin body 30. The heat radiating surface 501E is substantially flush with the back surface 301. Of the surface of the heat sink 50E, the portion excluding the solder joint portion with the emitter electrode 40E, the heat radiation surface 501E, and the portion where the main terminal 60E is connected is covered with the sealing resin body 30.

突出部５２Ｅは、基部５１Ｅの対向面５００Ｅからエミッタ電極４０Ｅに向けて突出している。突出部５２Ｅは、基部５１Ｅの厚み方向であるＺ方向に突出している。突出部５２Ｅは、略四角柱状をなしている。ヒートシンク５０Ｅの厚みは、突出部５２Ｅが設けられている中央部分で厚く、中央部分を取り囲む周辺部分で薄くなっている。突出部５２Ｅにより、ヒートシンク５０Ｅの対向面５００Ｅと半導体素子４０との間に、信号端子７０の配置スペースが確保される。突出部５２Ｅは、少なくとも一部が、Ｚ方向からの平面視においてエミッタ電極４０Ｅと重なるように設けられている。突出部５２Ｅは、表面として、先端面５２０Ｅと、側面５２１Ｅを有している。 The protruding portion 52E protrudes from the facing surface 500E of the base portion 51E toward the emitter electrode 40E. The protruding portion 52E protrudes in the Z direction, which is the thickness direction of the base portion 51E. The protruding portion 52E has a substantially square columnar shape. The thickness of the heat sink 50E is thick in the central portion where the protrusion 52E is provided and thin in the peripheral portion surrounding the central portion. The protrusion 52E secures a space for arranging the signal terminal 70 between the facing surface 500E of the heat sink 50E and the semiconductor element 40. At least a part of the protrusion 52E is provided so as to overlap the emitter electrode 40E in a plan view from the Z direction. The protruding portion 52E has a front end surface 520E and a side surface 521E as surfaces.

先端面５２０Ｅは、ヒートシンク５０Ｃに対向している。側面５２１Ｅは、先端面５２０Ｅに連なっており、先端面５２０Ｅと対向面５００Ｅとをつないでいる。先端面５２０Ｅは、たとえばエミッタ電極４０Ｅの平面形状に相似している。先端面５２０Ｅは平面略形状をなしており、先端面５２０Ｅの面積は、エミッタ電極４０Ｅの面積よりも若干小さくされている。Ｚ方向からの平面視において、突出部５２Ｅは、エミッタ電極４０Ｅに内包されている（図２参照）。平面視において、突出部５２Ｅは、エミッタ電極４０Ｅの外周端よりも内側に配置され、突出部５２Ｅの全域がエミッタ電極４０Ｅと重なる位置関係となっている。 The tip surface 520E faces the heat sink 50C. The side surface 521E is connected to the tip surface 520E and connects the tip surface 520E and the facing surface 500E. The tip surface 520E resembles the planar shape of the emitter electrode 40E, for example. The tip surface 520E has a substantially planar shape, and the area of the tip surface 520E is slightly smaller than the area of the emitter electrode 40E. In a plan view from the Z direction, the protruding portion 52E is included in the emitter electrode 40E (see FIG. 2). In a plan view, the protruding portion 52E is arranged inside the outer peripheral end of the emitter electrode 40E, and the entire area of the protruding portion 52E overlaps with the emitter electrode 40E.

ヒートシンク５０Ｅは、母材５３Ｅと、母材５３Ｅの表面上に設けられた金属膜５４Ｅおよび酸化膜５５Ｅを有している。母材５３Ｅは、基部５１Ｅおよび突出部５２Ｅの主たる部分をなしている。母材５３Ｅは、Ｃｕ系の材料を用いて形成されている。金属膜５４Ｅは、母材５３Ｅよりもはんだ８１に対する濡れ性が高い材料を含んで形成されている。金属膜５４Ｅは、突出部５２Ｅの表面と、対向面５００Ｅに形成されている。酸化膜５５Ｅは、突出部５２Ｅの表面には形成されず、対向面５００Ｅに形成されている。酸化膜５５Ｅは、はんだ８１の濡れ拡がりを抑制する。 The heat sink 50E has a base material 53E, and a metal film 54E and an oxide film 55E provided on the surface of the base material 53E. The base material 53E forms the main portion of the base 51E and the protrusion 52E. The base material 53E is formed by using a Cu-based material. The metal film 54E is formed containing a material having a higher wettability to the solder 81 than the base material 53E. The metal film 54E is formed on the surface of the protruding portion 52E and the facing surface 500E. The oxide film 55E is not formed on the surface of the protruding portion 52E, but is formed on the facing surface 500E. The oxide film 55E suppresses the wetting and spreading of the solder 81.

本実施形態において、酸化膜５５Ｅは、金属膜５４Ｅにレーザ光を照射することで、対向面５００Ｅにおいて金属膜５４Ｅ上に局所的に形成されている。金属膜５４Ｅは、母材５３Ｅの表面のうち、放熱面５０１Ｅを除く面上に設けられている。金属膜５４Ｅは、Ｎｉ（ニッケル）を主成分とする下地膜と、Ａｕ（金）を主成分とする上地膜を有している。本実施形態では、下地膜として、Ｐ（リン）を含む無電解Ｎｉめっき膜を採用している。酸化膜５５Ｅから露出された金属膜５４Ｅのうち、はんだ８１が接触する部分の上地膜（Ａｕ）は、リフロー時にはんだ８１中に拡散する。金属膜５４Ｅのうち、酸化膜５５Ｅが形成される部分の上地膜（Ａｕ）は、酸化膜５５Ｅを形成する際にレーザ光の照射により除去される。酸化膜５５Ｅは、Ｎｉを主成分とする酸化物の膜である。たとえば、酸化膜５５Ｅを構成する成分のうち、８０％がＮＩ２Ｏ３、１０％がＮｉＯ、１０％がＮｉとなっている。 In the present embodiment, the oxide film 55E is locally formed on the metal film 54E on the facing surface 500E by irradiating the metal film 54E with a laser beam. The metal film 54E is provided on the surface of the base material 53E excluding the heat radiating surface 501E. The metal film 54E has a base film containing Ni (nickel) as a main component and an upper ground film containing Au (gold) as a main component. In this embodiment, an electroless Ni plating film containing P (phosphorus) is used as the base film. Of the metal film 54E exposed from the oxide film 55E, the upper ground film (Au) of the portion in contact with the solder 81 diffuses into the solder 81 during reflow. The upper ground film (Au) of the portion of the metal film 54E on which the oxide film 55E is formed is removed by irradiation with a laser beam when the oxide film 55E is formed. The oxide film 55E is an oxide film containing Ni as a main component. For example, 80% of the components constituting the oxide film 55E are NI 2 O 3 , 10% are NiO, and 10% are Ni.

対向面５００Ｅおよび突出部５２Ｅの表面において、酸化膜５５Ｅから露出された金属膜５４Ｅが、ヒートシンク５０Ｅにおいて、はんだ８１との接続可能な領域を提供する。対向面５００Ｅ、先端面５２０Ｅ、および側面５２１Ｅにおいて、金属膜５４Ｅの露出部分は、ヒートシンク５０Ｅの表面をなしている。金属膜５４Ｅの露出部分が、ヒートシンク５０Ｅの表面に設けられた金属膜に相当する。対向面５００Ｅに設けられた金属膜５４Ｅのうち、突出部５２Ｅに隣接し、突出部５２Ｅを取り囲む環状の中央領域が、酸化膜５５Ｅから露出されている。対向面５００Ｅにおいて、中央領域を取り囲む周辺領域上には、酸化膜５５Ｅが形成されている。周辺領域において、酸化膜５５Ｅが、ヒートシンク５０Ｅの表面（対向面５００Ｅ）をなしている。対向面５００Ｅにおいて、酸化膜５５Ｅは、金属膜５４Ｅの露出部分に隣接している。Ｚ方向からの平面視において、中央領域の外周端は、エミッタ電極４０Ｅを内包している。エミッタ電極４０Ｅは、中央領域の外周端よりも内側に位置している。 On the surfaces of the facing surface 500E and the protrusion 52E, the metal film 54E exposed from the oxide film 55E provides a connectable region with the solder 81 in the heat sink 50E. On the facing surface 500E, the tip surface 520E, and the side surface 521E, the exposed portion of the metal film 54E forms the surface of the heat sink 50E. The exposed portion of the metal film 54E corresponds to the metal film provided on the surface of the heat sink 50E. Of the metal film 54E provided on the facing surface 500E, the annular central region adjacent to the protrusion 52E and surrounding the protrusion 52E is exposed from the oxide film 55E. On the facing surface 500E, an oxide film 55E is formed on the peripheral region surrounding the central region. In the peripheral region, the oxide film 55E forms the surface (opposing surface 500E) of the heat sink 50E. On the facing surface 500E, the oxide film 55E is adjacent to the exposed portion of the metal film 54E. In a plan view from the Z direction, the outer peripheral edge of the central region includes the emitter electrode 40E. The emitter electrode 40E is located inside the outer peripheral edge of the central region.

図３に示す半導体装置２０では、はんだ８１が、金属膜５４Ｅの露出部分の全域に接続されている。このため、はんだ８１が接続された状態で、金属膜５４Ｅの露出部分には、上地膜（Ａｕ）が残っていない。なお、金属膜５４Ｅの露出部分のうち、はんだ８１が接続されない部分には、表層に上地膜（Ａｕ）が残る。 In the semiconductor device 20 shown in FIG. 3, the solder 81 is connected to the entire exposed portion of the metal film 54E. Therefore, in the state where the solder 81 is connected, the upper ground film (Au) does not remain in the exposed portion of the metal film 54E. An upper ground film (Au) remains on the surface layer of the exposed portion of the metal film 54E to which the solder 81 is not connected.

図４に示す符号５４０Ｅは、金属膜５４Ｅの表面に形成された凹部である。凹部５４０Ｅは、パルス発振のレーザ光の照射により形成されている。１パルスごとにひとつの凹部５４０Ｅが形成されている。酸化膜５５Ｅは、レーザ光の照射により、金属膜５４Ｅの表層部分が溶融、気化し、蒸着することで形成されている。酸化膜５５Ｅは、凹部５４０Ｅを有する金属膜５４Ｅの表面の凹凸に倣って形成されている。また、酸化膜５５Ｅの表面には、凹部５４０Ｅの幅よりも細かいピッチで凹凸が形成されている。すなわち、非常に微細な凹凸（粗化部）が形成されている。 Reference numeral 540E shown in FIG. 4 is a recess formed on the surface of the metal film 54E. The recess 540E is formed by irradiating a pulsed laser beam. One recess 540E is formed for each pulse. The oxide film 55E is formed by melting, vaporizing, and depositing the surface layer portion of the metal film 54E by irradiation with laser light. The oxide film 55E is formed following the irregularities on the surface of the metal film 54E having the recesses 540E. Further, irregularities are formed on the surface of the oxide film 55E at a pitch finer than the width of the recesses 540E. That is, very fine unevenness (roughened portion) is formed.

主端子６０は、半導体装置２０と外部機器とを電気的に接続するための外部接続端子のうち、主電流が流れる端子である。主端子６０は、半導体素子４０の主電極と電気的に接続された端子である。主端子６０は、対応するヒートシンク５０に連なっている。本実施形態では、主端子６０が、封止樹脂体３０の内部でヒートシンク５０に連なっている。主端子６０は、対応するヒートシンク５０から延設され、封止樹脂体３０の外へ突出している。主端子６０は、たとえば、同一の金属板を加工することで対応するヒートシンク５０と一体的に設けられている。主端子６０は、接合によって、対応するヒートシンク５０に連なってもよい。 The main terminal 60 is an external connection terminal for electrically connecting the semiconductor device 20 and an external device, and is a terminal through which a main current flows. The main terminal 60 is a terminal electrically connected to the main electrode of the semiconductor element 40. The main terminal 60 is connected to the corresponding heat sink 50. In the present embodiment, the main terminal 60 is connected to the heat sink 50 inside the sealing resin body 30. The main terminal 60 extends from the corresponding heat sink 50 and projects out of the sealing resin body 30. The main terminal 60 is provided integrally with the corresponding heat sink 50 by processing the same metal plate, for example. The main terminal 60 may be connected to the corresponding heat sink 50 by joining.

半導体装置２０は、主端子６０として、コレクタ電極４０Ｃに電気的に接続された主端子６０Ｃと、エミッタ電極４０Ｅに電気的に接続された主端子６０Ｅを有している。主端子６０Ｃはコレクタ端子、主端子６０Ｅはエミッタ端子と称されることがある。主端子６０Ｃは、ヒートシンク５０Ｃに連なっている。主端子６０Ｃは、ヒートシンク５０ＣからＹ方向に延設され、側面３０２から封止樹脂体３０の外へ突出している。主端子６０Ｅは、ヒートシンク５０Ｅに連なっている。主端子６０Ｅは、ヒートシンク５０ＥからＹ方向であって主端子６０Ｃと同じ方向に延設され、主端子６０Ｃと同じ側面３０２から封止樹脂体３０の外へ突出している。 The semiconductor device 20 has a main terminal 60C electrically connected to the collector electrode 40C and a main terminal 60E electrically connected to the emitter electrode 40E as the main terminal 60. The main terminal 60C may be referred to as a collector terminal, and the main terminal 60E may be referred to as an emitter terminal. The main terminal 60C is connected to the heat sink 50C. The main terminal 60C extends in the Y direction from the heat sink 50C and projects from the side surface 302 to the outside of the sealing resin body 30. The main terminal 60E is connected to the heat sink 50E. The main terminal 60E extends in the Y direction from the heat sink 50E and in the same direction as the main terminal 60C, and projects from the same side surface 302 as the main terminal 60C to the outside of the sealing resin body 30.

信号端子７０は、外部接続端子のうち、半導体素子４０のパッド４０Ｐと電気的に接続された端子である。複数の信号端子７０は、対応するパッド４０Ｐにはんだ接合されている。信号端子７０は、はんだ８２を介して、パッド４０Ｐに接続されている。信号端子７０は、側面３０３から封止樹脂体３０の外へ突出している。信号端子７０は、半導体素子４０に対し、Ｙ方向であって主端子６０とは反対方向に延設されている。 The signal terminal 70 is an external connection terminal that is electrically connected to the pad 40P of the semiconductor element 40. The plurality of signal terminals 70 are solder-bonded to the corresponding pads 40P. The signal terminal 70 is connected to the pad 40P via the solder 82. The signal terminal 70 projects from the side surface 303 to the outside of the sealing resin body 30. The signal terminal 70 extends in the Y direction with respect to the semiconductor element 40 and in the direction opposite to the main terminal 60.

＜半導体装置の冷却構造＞
次に、図５に基づき、上記した半導体装置２０の冷却構造について説明する。図５に示すように、半導体装置２０は、冷却器９０により挟まれて冷却される。放熱面５０１Ｃ、５０１Ｅが露出される構成では、半導体装置２０と冷却器９０との間に、たとえばセラミクス板などの図示しない絶縁板とグリースが介在する。 <Cooling structure of semiconductor devices>
Next, the cooling structure of the semiconductor device 20 described above will be described with reference to FIG. As shown in FIG. 5, the semiconductor device 20 is sandwiched and cooled by the cooler 90. In a configuration in which the heat radiating surfaces 501C and 501E are exposed, an insulating plate (not shown) such as a ceramic plate and grease are interposed between the semiconductor device 20 and the cooler 90.

冷却器９０は、熱交換部と称されることがある。冷却器９０の内部には、冷媒が流通する流路が形成されている。冷却器９０には、冷媒導入管９１および冷媒排出管９２が接続されている。冷媒導入管９１および冷媒排出管９２は、その内部に流路が形成された筒状の部材である。冷媒導入管９１および冷媒排出管９２は、Ｚ方向に延設されている。冷却器９０のそれぞれにおいて、Ｘ方向の一端側に冷媒導入管９１が接続され、他端側に冷媒排出管９２が接続されている。冷却器９０の流路と、冷媒導入管９１および冷媒排出管９２の流路は、一体的に連なっている。冷媒導入管９１から導入された冷媒は、冷却器９０それぞれの流路を流れ、冷媒排出管９２から外へ排出されるようになっている。 The cooler 90 is sometimes referred to as a heat exchange unit. A flow path through which the refrigerant flows is formed inside the cooler 90. A refrigerant introduction pipe 91 and a refrigerant discharge pipe 92 are connected to the cooler 90. The refrigerant introduction pipe 91 and the refrigerant discharge pipe 92 are tubular members having a flow path formed therein. The refrigerant introduction pipe 91 and the refrigerant discharge pipe 92 extend in the Z direction. In each of the coolers 90, the refrigerant introduction pipe 91 is connected to one end side in the X direction, and the refrigerant discharge pipe 92 is connected to the other end side. The flow path of the cooler 90 and the flow path of the refrigerant introduction pipe 91 and the refrigerant discharge pipe 92 are integrally connected. The refrigerant introduced from the refrigerant introduction pipe 91 flows through the flow paths of each of the coolers 90 and is discharged to the outside from the refrigerant discharge pipe 92.

図５に示す例では、インバータ５を構成する６つの半導体装置２０と、多段に配置された冷却器９０とにより積層体が形成されている。この積層体は、半導体モジュールと称されることがある。半導体装置２０と冷却器９０とは、Ｚ方向において交互に配置されている。上下アーム回路６を構成する２つの半導体装置２０が、Ｘ方向に並んで配置されている。同相の２つの半導体装置２０は、共通する一対の冷却器９０により挟まれている。 In the example shown in FIG. 5, a laminate is formed by six semiconductor devices 20 constituting the inverter 5 and coolers 90 arranged in multiple stages. This laminate is sometimes referred to as a semiconductor module. The semiconductor device 20 and the cooler 90 are alternately arranged in the Z direction. Two semiconductor devices 20 constituting the upper and lower arm circuits 6 are arranged side by side in the X direction. Two in-phase semiconductor devices 20 are sandwiched by a pair of common coolers 90.

なお、冷媒としては、水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。冷却器９０は、主として半導体装置２０を冷却するものである。しかしながら、冷却機能に加えて、環境温度が低い場合に温める機能を持たせてもよい。この場合、冷却器９０は温度調節器と称される。また、冷媒は熱媒体と称される。 As the refrigerant, a phase-changing refrigerant such as water or ammonia or a non-phase-changing refrigerant such as ethylene glycol can be used. The cooler 90 mainly cools the semiconductor device 20. However, in addition to the cooling function, it may have a function of warming when the environmental temperature is low. In this case, the cooler 90 is called a temperature controller. The refrigerant is also called a heat medium.

＜半導体装置の製造方法＞
次に、図６、図７、および図８に基づき、上記した半導体装置２０の製造方法の一例について説明する。図７では、便宜上、要素同士を離して図示している。図７および図８では、Ｚ方向が鉛直方向に略一致している。 <Manufacturing method of semiconductor devices>
Next, an example of the above-mentioned manufacturing method of the semiconductor device 20 will be described with reference to FIGS. 6, 7, and 8. In FIG. 7, the elements are separated from each other for convenience. In FIGS. 7 and 8, the Z direction substantially coincides with the vertical direction.

先ず、金属膜５４Ｅおよび酸化膜５５Ｅを備えたヒートシンク５０Ｅを準備する。本実施形態では、母材５３Ｅ上にＰ（リン）を含む無電解Ｎｉめっきを施したのち、Ａｕめっきを施して、金属膜５４Ｅを得る。図６では、便宜上、金属膜５４Ｅを、対向面５００Ｅおよび突出部５２Ｅの表面のみに図示している。そして、金属膜５４Ｅの形成後、図６に示すように、対向面５００Ｅの周辺領域にパルス発振のレーザ光を照射し、金属膜５４Ｅの表面を溶融及び蒸発させる。 First, a heat sink 50E provided with a metal film 54E and an oxide film 55E is prepared. In the present embodiment, electroless Ni plating containing P (phosphorus) is applied to the base material 53E, and then Au plating is applied to obtain a metal film 54E. In FIG. 6, for convenience, the metal film 54E is shown only on the surfaces of the facing surface 500E and the protrusion 52E. Then, after the metal film 54E is formed, as shown in FIG. 6, the peripheral region of the facing surface 500E is irradiated with a laser beam of pulse oscillation to melt and evaporate the surface of the metal film 54E.

パルス発振のレーザ光は、エネルギー密度が０Ｊ／ｃｍ２より大きく１００Ｊ／ｃｍ２以下で、パルス幅が１μ秒以下となるように調整される。この条件を満たすには、ＹＡＧレーザ、ＹＶＯ４レーザ、ファイバレーザなどを採用することができる。たとえばＹＡＧレーザの場合、エネルギー密度が１Ｊ／ｃｍ２以上であればよい。無電解Ｎｉめっきの場合、たとえば５Ｊ／ｃｍ２程度でも金属膜５４Ｅを加工することができる。 Pulsed laser light energy density is large 100 J / cm 2 or less than 0 J / cm 2, the pulse width is adjusted to be equal to or less than 1μ seconds. This condition is satisfied, it is possible to adopt a YAG laser, YVO 4 laser, such as a fiber laser with. For example, in the case of a YAG laser, the energy density may be 1 J / cm 2 or more. In the case of electroless Ni plating, the metal film 54E can be processed even at about 5 J / cm 2 for example.

このとき、レーザ光の光源とヒートシンク５０Ｅとを相対的に移動させることにより、レーザ光を複数の位置に順に照射する。レーザ光を照射し、金属膜５４Ｅの表面を溶融、気化させることで、金属膜５４Ｅの表面には、凹部５４０Ｅ（図４参照）が形成される。金属膜５４Ｅのうち、レーザ光を照射した部分の平均厚みは、レーザ光を照射しない部分の平均厚みよりも薄くなる。また、レーザ光のスポットに対応して形成される複数の凹部５４０Ｅは、Ｘ方向において連なるとともに、Ｙ方向においても連なる。これにより、レーザ照射痕である凹部５４０Ｅは、たとえば鱗状となる。 At this time, by moving the light source of the laser beam and the heat sink 50E relatively, the laser beam is sequentially irradiated to a plurality of positions. By irradiating the surface of the metal film 54E with a laser beam to melt and vaporize the surface of the metal film 54E, a recess 540E (see FIG. 4) is formed on the surface of the metal film 54E. The average thickness of the portion of the metal film 54E irradiated with the laser beam is thinner than the average thickness of the portion not irradiated with the laser beam. Further, the plurality of recesses 540E formed corresponding to the spots of the laser beam are continuous in the X direction and also in the Y direction. As a result, the recess 540E, which is a laser irradiation mark, becomes, for example, a scale.

次いで、溶融した金属膜５４Ｅの部分を凝固させる。具体的には、溶融して気化した金属膜５４Ｅを、レーザ光が照射された部分やその周辺部分に蒸着させる。このように、溶融して気化した金属膜５４Ｅを蒸着させることにより、金属膜５４Ｅの表面上に酸化膜５５Ｅを形成する。以上のようにして、ヒートシンク５０Ｅを準備する。なお、半導体装置２０を構成する他の要素についても準備する。 Next, the portion of the molten metal film 54E is solidified. Specifically, the molten and vaporized metal film 54E is deposited on the portion irradiated with the laser beam and the peripheral portion thereof. By depositing the molten and vaporized metal film 54E in this way, the oxide film 55E is formed on the surface of the metal film 54E. As described above, the heat sink 50E is prepared. In addition, other elements constituting the semiconductor device 20 are also prepared.

次いで、図７に示すように、各要素を積層する。台座１００上にヒートシンク５０Ｃを配置し、ヒートシンク５０Ｃ上にはんだ８０を介して半導体素子４０を配置する。半導体素子４０のエミッタ電極４０Ｅと突出部５２Ｅの先端面５２０Ｅとが対向するように位置決めし、エミッタ電極４０Ｅ上に、はんだ８１を介してヒートシンク５０Ｅを配置する。また、パッド４０Ｐ上に、はんだ８２を介して信号端子７０を配置する。このように、半導体素子４０に対して、鉛直下方にヒートシンク５０Ｃを配置し、鉛直上方にヒートシンク５０Ｅを配置する。よって、信号端子７０は、パッド４０Ｐの鉛直上方に位置する。鉛直下方は、重力が作用する方向である。 Then, as shown in FIG. 7, each element is laminated. The heat sink 50C is arranged on the pedestal 100, and the semiconductor element 40 is arranged on the heat sink 50C via the solder 80. The emitter electrode 40E of the semiconductor element 40 and the tip surface 520E of the protrusion 52E are positioned so as to face each other, and the heat sink 50E is arranged on the emitter electrode 40E via the solder 81. Further, the signal terminal 70 is arranged on the pad 40P via the solder 82. In this way, the heat sink 50C is arranged vertically below the semiconductor element 40, and the heat sink 50E is arranged vertically above. Therefore, the signal terminal 70 is located vertically above the pad 40P. Vertically below is the direction in which gravity acts.

両面放熱構造の半導体装置２０は、上記したように冷却器９０によって両面側から挟まれる。よって、ヒートシンク５０Ｃ、５０Ｅの放熱面５０１Ｃ、５０１Ｅについて、高い平行度と寸法精度が求められる。
このため、はんだ８１については、半導体装置２０の高さばらつきを吸収可能な量を配置する。すなわち、多めのはんだ８１を配置する。換言すれば、はんだ８０、８２よりも厚いはんだ８１を配置する。はんだ８０、８１、８２は、互いに同一の材料である。リフロー前のはんだ８０、８１、８２は、はんだ箔、はんだペースト等の状態で提供される。また、複数のスペーサ１０１を、台座１００上であって、ヒートシンク５０Ｅと対向する位置に配置しておく。スペーサ１０１を、ヒートシンク５０ＥのＸ方向の両端付近にそれぞれ配置する。 The semiconductor device 20 having a double-sided heat dissipation structure is sandwiched from both sides by the cooler 90 as described above. Therefore, high parallelism and dimensional accuracy are required for the heat dissipation surfaces 501C and 501E of the heat sinks 50C and 50E.
Therefore, for the solder 81, an amount capable of absorbing the height variation of the semiconductor device 20 is arranged. That is, a large amount of solder 81 is arranged. In other words, the solder 81, which is thicker than the solders 80 and 82, is arranged. The solders 80, 81, and 82 are made of the same material. The solders 80, 81, and 82 before the reflow are provided in the form of solder foil, solder paste, or the like. Further, a plurality of spacers 101 are arranged on the pedestal 100 at positions facing the heat sink 50E. Spacers 101 are arranged near both ends of the heat sink 50E in the X direction.

次いで、この積層状態で、はんだ８０、８１、８２の一括リフローを実施する。このリフローでは、図８に示すように、ヒートシンク５０Ｅ側から荷重（白抜き矢印）を加えることで、半導体装置２０の高さが所定高さとなるようにする。詳しくは、荷重を加えることで、スペーサ１０１を、ヒートシンク５０Ｅの対向面５００Ｅの周辺領域と台座１００との両方に接触させる。このようにして、半導体装置２０の高さが所定高さとなるようにする。スペーサ１０１は、支持部材と称されることがある。 Next, in this laminated state, batch reflow of the solders 80, 81, and 82 is performed. In this reflow, as shown in FIG. 8, a load (white arrow) is applied from the heat sink 50E side so that the height of the semiconductor device 20 becomes a predetermined height. Specifically, by applying a load, the spacer 101 is brought into contact with both the peripheral region of the facing surface 500E of the heat sink 50E and the pedestal 100. In this way, the height of the semiconductor device 20 is set to a predetermined height. The spacer 101 is sometimes referred to as a support member.

このリフローにより、はんだ８０を介して、コレクタ電極４０Ｃとヒートシンク５０Ｃとが接続される。はんだ８２を介して、パッド４０Ｐと信号端子７０とが接続される。また、はんだ８１を介して、エミッタ電極４０Ｅとヒートシンク５０Ｅとが接続される。はんだ８１は、半導体装置２０を構成する要素の寸法公差や組み付け公差による高さばらつきを吸収する。たとえばヒートシンク５０Ｅの厚み、はんだ８０の厚み、半導体素子４０の厚み、突出部５２Ｅの突出高さなどのばらつきを吸収する。 By this reflow, the collector electrode 40C and the heat sink 50C are connected via the solder 80. The pad 40P and the signal terminal 70 are connected via the solder 82. Further, the emitter electrode 40E and the heat sink 50E are connected via the solder 81. The solder 81 absorbs height variations due to dimensional tolerances and assembly tolerances of the elements constituting the semiconductor device 20. For example, it absorbs variations in the thickness of the heat sink 50E, the thickness of the solder 80, the thickness of the semiconductor element 40, the protrusion height of the protrusion 52E, and the like.

図８に示す例では、スペーサ１０１により位置が定まった状態で、はんだ８１が突出部５２Ｅの先端面５２０Ｅとエミッタ電極４０Ｅとにより押され、はんだ８１の一部が先端面５２０Ｅとエミッタ電極４０Ｅとの対向領域の外に逃げようとする。はんだ８１は、金属膜５４Ｅ上を濡れ拡がる。はんだ８１は、実線矢印で示すように、側面５２１Ｅの金属膜５４Ｅ上を濡れ上がり、対向面５００Ｅの露出部分まで到達する。このように、はんだ８１の一部を、突出部５２Ｅの先端面５２０Ｅとエミッタ電極４０Ｅとの対向領域から逃がすことで、半導体装置２０の高さを所定高さにすることができる。すなわち、半導体装置２０の高さを所定高さにするのに必要な量のはんだ８１を対向領域に残し、不要なはんだ８１（余剰はんだ）を対向領域から逃がすことができる。 In the example shown in FIG. 8, the solder 81 is pushed by the tip surface 520E and the emitter electrode 40E of the protrusion 52E in a state where the position is fixed by the spacer 101, and a part of the solder 81 is formed by the tip surface 520E and the emitter electrode 40E. Trying to escape out of the opposite area of. The solder 81 wets and spreads on the metal film 54E. As shown by the solid arrow, the solder 81 wets up on the metal film 54E of the side surface 521E and reaches the exposed portion of the facing surface 500E. In this way, the height of the semiconductor device 20 can be set to a predetermined height by allowing a part of the solder 81 to escape from the facing region between the tip surface 520E of the protruding portion 52E and the emitter electrode 40E. That is, the amount of solder 81 required to bring the height of the semiconductor device 20 to a predetermined height can be left in the facing region, and unnecessary solder 81 (surplus solder) can be released from the facing region.

なお、はんだ８１の濡れ拡がる範囲は、図８に示した例に限定されない。不要なはんだ８１の量に応じて濡れ拡がる。たとえば半導体装置２０の高さを所定高さにするために、はんだ８１の全量が必要な場合には、はんだ８１の全量が対向領域内に留まり、側面５２１Ｅおよび対向面５００Ｅ側に濡れ拡がらない。 The range in which the solder 81 gets wet and spreads is not limited to the example shown in FIG. Wet and spread according to the amount of unnecessary solder 81. For example, when the total amount of the solder 81 is required to make the height of the semiconductor device 20 a predetermined height, the total amount of the solder 81 stays in the facing region and does not spread to the side surface 521E and the facing surface 500E. ..

次いで、トランスファモールド法により封止樹脂体３０の成形を行う。図示を省略するが、本実施形態では、ヒートシンク５０Ｃ、５０Ｅが完全に被覆されるように封止樹脂体３０を成形し、成形後に切削を行う。封止樹脂体３０をヒートシンク５０Ｃ、５０Ｅの一部ごと切削する。これにより、ヒートシンク５０Ｃ、５０Ｅの放熱面５０１Ｃ、５０１Ｅを露出させる。放熱面５０１Ｃは一面３００と略面一となり、放熱面５０１Ｅは裏面３０１と略面一となる。なお、放熱面５０１Ｃ、５０１Ｅを成形金型のキャビティ壁面に押し当て、密着させた状態で、封止樹脂体３０を成形してもよい。この場合、封止樹脂体３０を成形した時点で、放熱面５０１Ｃ、５０１Ｅが封止樹脂体３０から露出される。このため、成形後の切削が不要となる。 Next, the sealing resin body 30 is molded by the transfer molding method. Although not shown, in the present embodiment, the sealing resin body 30 is molded so that the heat sinks 50C and 50E are completely covered, and cutting is performed after molding. The sealing resin body 30 is cut together with a part of the heat sinks 50C and 50E. As a result, the heat dissipation surfaces 501C and 501E of the heat sinks 50C and 50E are exposed. The heat dissipation surface 501C is substantially flush with 300 on one side, and the heat dissipation surface 501E is substantially flush with the back surface 301. The sealing resin body 30 may be molded with the heat radiating surfaces 501C and 501E pressed against the cavity wall surface of the molding die and brought into close contact with each other. In this case, the heat radiating surfaces 501C and 501E are exposed from the sealing resin body 30 when the sealing resin body 30 is molded. Therefore, cutting after molding becomes unnecessary.

次いで、図示しないタイバーなどを除去することで、半導体装置２０を得ることができる。 Next, the semiconductor device 20 can be obtained by removing a tie bar or the like (not shown).

＜第１実施形態のまとめ＞
図９は参考例を示している。図９は、図８に対応している。参考例では、本実施形態の要素と同一又は関連する要素について、本実施形態の符号の末尾にｒを付け加えて示している。 <Summary of the first embodiment>
FIG. 9 shows a reference example. FIG. 9 corresponds to FIG. In the reference example, the elements that are the same as or related to the elements of the present embodiment are shown by adding r to the end of the reference numerals of the present embodiment.

図９に示す参考例では、突出部５２Ｅｒの側面５２１Ｅｒに、母材５３Ｅｒよりもはんだ８１ｒに対する濡れ性が高い金属膜を設けていない。はんだ８１ｒは、重力に逆らって側面５２１Ｅｒを濡れ上がることができず、鉛直下方においてもエミッタ電極４０Ｅｒの形成範囲内で濡れ拡がりが制限される。このため、半導体装置を所定高さにするのに対して余剰なはんだ８１ｒを、逃がすことができない。図９に示すように、はんだ８１ｒは、先端面５２０Ｅｒとエミッタ電極４０Ｅｒとの間でＺ方向と直交する方向に膨らむ。この横膨れにより、はんだ８１ｒとエミッタ電極４０Ｅｒとのなす角度は、９０度よりも大きい角度、すなわち鈍角になる。鈍角になると９０度以下の角度に較べて熱応力が大きいため、エミッタ電極４０Ｅｒにクラック等が生じる虞がある。 In the reference example shown in FIG. 9, a metal film having a higher wettability to the solder 81r than the base material 53Er is not provided on the side surface 521Er of the protruding portion 52Er. The solder 81r cannot wet the side surface 521Er against the force of gravity, and the wett spread is limited within the formation range of the emitter electrode 40Er even vertically below. Therefore, the excess solder 81r cannot be released while the semiconductor device has a predetermined height. As shown in FIG. 9, the solder 81r swells in a direction orthogonal to the Z direction between the tip surface 520Er and the emitter electrode 40Er. Due to this lateral swelling, the angle formed by the solder 81r and the emitter electrode 40Er becomes an angle larger than 90 degrees, that is, an obtuse angle. When the angle is obtuse, the thermal stress is larger than the angle of 90 degrees or less, so that the emitter electrode 40Er may be cracked or the like.

これに対し、本実施形態では、はんだ８１に対する濡れ性が高い金属膜５４Ｅを、ヒートシンク５０Ｅの突出部５２Ｅにおいて、先端面５２０Ｅだけでなく、側面５２１Ｅにも一体的に設けている。よって、半導体装置２０を所定高さにするのに対してはんだ８１が余剰な場合でも、余剰分のはんだ８１が、重力に逆らって先端面５２０Ｅ側から側面５２１Ｅ側に濡れ拡がりやすい。これにより、先端面５２０Ｅとエミッタ電極４０Ｅとの間で、はんだ８１が横膨れし難い。したがって、はんだ８１とエミッタ電極４０Ｅとのなす角度を小さくし、熱応力を低減することができる。この結果、信頼性の高い半導体装置２０を提供することができる。 On the other hand, in the present embodiment, the metal film 54E having high wettability to the solder 81 is integrally provided not only on the front end surface 520E but also on the side surface 521E in the protruding portion 52E of the heat sink 50E. Therefore, even when the solder 81 is surplus while the semiconductor device 20 is set to a predetermined height, the surplus solder 81 tends to wet and spread from the front end surface 520E side to the side surface 521E side against gravity. As a result, the solder 81 is less likely to swell laterally between the tip surface 520E and the emitter electrode 40E. Therefore, the angle formed by the solder 81 and the emitter electrode 40E can be reduced, and the thermal stress can be reduced. As a result, it is possible to provide a highly reliable semiconductor device 20.

ヒートシンク５０Ｅに突出部５２Ｅを設けることで、ヒートシンク５０Ｅとは別の金属体を介さずに、ヒートシンク５０Ｅをエミッタ電極４０Ｅに接続している。金属体を配置する構成に較べて、ヒートシンク５０Ｅとエミッタ電極４０Ｅと間のはんだの層数を減らすことができる。これにより、半導体素子４０からヒートシンク５０Ｅへの伝熱経路の熱抵抗を低減し、放熱性を向上することができる。また、部品点数を低減し、半導体装置２０を簡素化することができる。 By providing the heat sink 50E with the protrusion 52E, the heat sink 50E is connected to the emitter electrode 40E without using a metal body different from the heat sink 50E. The number of layers of solder between the heat sink 50E and the emitter electrode 40E can be reduced as compared with the configuration in which the metal body is arranged. As a result, the thermal resistance of the heat transfer path from the semiconductor element 40 to the heat sink 50E can be reduced, and the heat dissipation can be improved. Further, the number of parts can be reduced and the semiconductor device 20 can be simplified.

信号端子７０を、はんだ８２を介してパッド４０Ｐに接続している。ボンディングワイヤを介して接続する構成に較べて、部品点数を低減し、半導体装置２０を簡素化することができる。また、ワイヤボンディング工程を排除できるため、製造工程を簡素化することができる。 The signal terminal 70 is connected to the pad 40P via the solder 82. Compared with the configuration of connecting via bonding wires, the number of parts can be reduced and the semiconductor device 20 can be simplified. Moreover, since the wire bonding process can be eliminated, the manufacturing process can be simplified.

信号端子７０のはんだ接合により、半導体装置２０において、異なる要素間を電気的に接続する部材は、すべてはんだとなる。半導体素子４０に対して、ヒートシンク５０Ｃ、５０Ｅおよび信号端子７０を一括ではんだ接合することができる。すなわち、はんだ８０、８１、８２を一括でリフローすることができる。これにより、製造工程を簡素化することができる。一括リフローの場合、信号端子７０をパッド４０Ｐに対して鉛直上方に配置する。すなわち、半導体素子４０に対して鉛直下方にヒートシンク５０Ｃを配置し、鉛直上方にヒートシンク５０Ｅを配置する。本実施形態では、上記したように側面５２１Ｅにも金属膜５４Ｅを設けているため、余剰分のはんだ８１が、重力に逆らって側面５２１Ｅ側に濡れ拡がりやすい。 By soldering the signal terminals 70, all the members that electrically connect the different elements in the semiconductor device 20 are soldered. The heat sinks 50C and 50E and the signal terminal 70 can be solder-bonded to the semiconductor element 40 at once. That is, the solders 80, 81, and 82 can be reflowed all at once. As a result, the manufacturing process can be simplified. In the case of batch reflow, the signal terminal 70 is arranged vertically above the pad 40P. That is, the heat sink 50C is arranged vertically below the semiconductor element 40, and the heat sink 50E is arranged vertically above. In the present embodiment, since the metal film 54E is also provided on the side surface 521E as described above, the excess solder 81 tends to wet and spread to the side surface 521E side against gravity.

突出部５２Ｅは、先端面５２０Ｅがエミッタ電極４０Ｅに対向するように配置されればよい。本実施形態では、Ｚ方向からの平面視において、突出部５２Ｅがエミッタ電極４０Ｅに内包されている。これにより、はんだ８１が側面５２１Ｅ上に濡れ拡がった状態で、はんだ８１とエミッタ電極４０Ｅとのなす角が鈍角になり難い。よって、半導体装置２０の信頼性をさらに高めることができる。 The protruding portion 52E may be arranged so that the tip surface 520E faces the emitter electrode 40E. In the present embodiment, the protruding portion 52E is included in the emitter electrode 40E in a plan view from the Z direction. As a result, the angle formed by the solder 81 and the emitter electrode 40E is unlikely to be obtuse when the solder 81 is wet and spread on the side surface 521E. Therefore, the reliability of the semiconductor device 20 can be further improved.

金属膜５４Ｅは、ヒートシンク５０Ｅにおいて、少なくとも先端面５２０Ｅと側面５２１Ｅとに一体的に設けられればよい。たとえば側面５２１Ｅのうち、先端面５２０Ｅとの境界から高さ方向（Ｚ方向）において一部のみに、表面をなす金属膜５４Ｅを設けてもよい。本実施形態では、金属膜５４Ｅを、突出部５２Ｅの表面だけでなく、対向面５００Ｅにも一体的に設けている。したがって、余剰分のはんだ８１を、側面５２１Ｅを通じて対向面５００Ｅ上まで逃がすことができる。はんだ８１の濡れ拡がり可能な領域がより広いため、はんだ８１とエミッタ電極４０Ｅとのなす角度が鈍角になるのを、より効果的に抑制することができる。この結果、信頼性のより高い半導体装置２０を提供することができる。 The metal film 54E may be integrally provided on at least the front end surface 520E and the side surface 521E in the heat sink 50E. For example, a metal film 54E forming a surface may be provided only on a part of the side surface 521E in the height direction (Z direction) from the boundary with the tip surface 520E. In the present embodiment, the metal film 54E is integrally provided not only on the surface of the protruding portion 52E but also on the facing surface 500E. Therefore, the excess solder 81 can be released to the facing surface 500E through the side surface 521E. Since the area where the solder 81 can be wetted and spread is wider, it is possible to more effectively suppress the angle formed by the solder 81 and the emitter electrode 40E from becoming obtuse. As a result, it is possible to provide a semiconductor device 20 having higher reliability.

対向面５００Ｅに、はんだ８１が接続可能な金属膜５４Ｅの露出部分を設ける場合、少なくとも突出部５２Ｅ側の部分と一体的であればよく、その形成範囲は特に限定されない。本実施形態のように、金属膜５４Ｅの露出部分に隣接して酸化膜５５Ｅを設けてもよい。酸化膜５５Ｅは、はんだ８１に対する濡れ性が、金属膜５４Ｅおよび母材５３Ｅよりも低い。酸化膜５５Ｅによって、対向面５００Ｅ上におけるはんだ８１の濡れ拡がりを制限することができる。酸化膜５５Ｅを設けることで、封止樹脂体３０との密着性を向上することができる。 When the exposed portion of the metal film 54E to which the solder 81 can be connected is provided on the facing surface 500E, it may be at least integral with the portion on the protruding portion 52E side, and the forming range thereof is not particularly limited. As in the present embodiment, the oxide film 55E may be provided adjacent to the exposed portion of the metal film 54E. The oxide film 55E has a lower wettability with respect to the solder 81 than the metal film 54E and the base material 53E. The oxide film 55E can limit the wet spread of the solder 81 on the facing surface 500E. By providing the oxide film 55E, the adhesion with the sealing resin body 30 can be improved.

特に本実施形態の酸化膜５５Ｅは、金属膜５４Ｅにレーザ光を照射して形成している。この酸化膜５５Ｅは、表面に非常に微細な凹凸（粗化部）を有している。したがって、表面張力により、はんだ８１に対する濡れ性をさらに低くすることができる。また、酸化膜５５Ｅの凹凸に封止樹脂体３０が絡みつき、アンカー効果が生じる。また、凹凸により、封止樹脂体３０との接触面積が増える。この結果、封止樹脂体３０の密着性をより向上することができる。 In particular, the oxide film 55E of the present embodiment is formed by irradiating the metal film 54E with a laser beam. The oxide film 55E has very fine irregularities (roughened portions) on the surface. Therefore, the wettability to the solder 81 can be further lowered by the surface tension. Further, the sealing resin body 30 is entangled with the unevenness of the oxide film 55E, and an anchor effect is generated. Further, the unevenness increases the contact area with the sealing resin body 30. As a result, the adhesion of the sealing resin body 30 can be further improved.

金属膜５４Ｅの構成は、上記した例に限定されない。粗化めっきを採用することもできる。たとえば下地膜として粗化Ｎｉめっきを施し、その上にＡｕめっきを施せばよい。Ａｕ表面が微細凹凸となる。めっき膜に代えて、蒸着膜を用いてもよい。 The configuration of the metal film 54E is not limited to the above example. Roughening plating can also be adopted. For example, roughened Ni plating may be applied as a base film, and Au plating may be applied on the roughened Ni plating. The Au surface becomes finely uneven. A thin-film deposition film may be used instead of the plating film.

酸化膜５５Ｅの構成は、上記した例に限定されない。表面に微細な凹凸を有さない酸化膜を用いてもよい。金属膜５４Ｅ上に酸化膜５５Ｅを設ける例を示したが、これに限定されない。対向面５００Ｅにおいて金属膜５４Ｅを部分的に設け、金属膜５４Ｅを介さずに、母材５３Ｅ上に酸化膜５５Ｅを設けてもよい。 The composition of the oxide film 55E is not limited to the above-mentioned example. An oxide film having no fine irregularities on the surface may be used. An example in which the oxide film 55E is provided on the metal film 54E has been shown, but the present invention is not limited to this. The metal film 54E may be partially provided on the facing surface 500E, and the oxide film 55E may be provided on the base material 53E without the metal film 54E.

（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。 (Second Embodiment)
This embodiment is a modified example based on the preceding embodiment, and the description of the preceding embodiment can be incorporated.

図１０に示すように、この実施形態の半導体装置２０は、先行実施形態の酸化膜５５Ｅに代えて、対向面５００Ｅに溝５６Ｅを有している。この溝５６Ｅは、先端面５２０Ｅとエミッタ電極４０Ｅとの対向領域から溢れるはんだ８１の余剰量が最大の場合でも、収容できる容積を有している。溝５６Ｅは、突出部５２Ｅから離れた位置で、突出部５２Ｅを取り囲むように環状に設けられている。金属膜５４Ｅは、溝５６Ｅの壁面を含む対向面５００Ｅの全域に設けられている。 As shown in FIG. 10, the semiconductor device 20 of this embodiment has a groove 56E on the facing surface 500E instead of the oxide film 55E of the preceding embodiment. The groove 56E has a volume that can accommodate even when the excess amount of the solder 81 overflowing from the region facing the tip surface 520E and the emitter electrode 40E is maximum. The groove 56E is provided in an annular shape so as to surround the protrusion 52E at a position away from the protrusion 52E. The metal film 54E is provided on the entire surface of the facing surface 500E including the wall surface of the groove 56E.

＜第２実施形態のまとめ＞
この実施形態によると、余剰のはんだ８１を溝５６Ｅに収容することができる。これにより、対向面５００Ｅにおいて、溝５６Ｅよりも外側の領域に、はんだ８１が濡れ拡がるのを抑制することができる。溝５６Ｅによって、対向面５００Ｅ上におけるはんだ８１の濡れ拡がりを制限することができる。 <Summary of the second embodiment>
According to this embodiment, the excess solder 81 can be accommodated in the groove 56E. As a result, it is possible to prevent the solder 81 from spreading in the region outside the groove 56E on the facing surface 500E. The groove 56E can limit the wet spread of the solder 81 on the facing surface 500E.

なお、溝５６Ｅは、上記した例に限定されない。表面張力により、はんだ８１の濡れを抑制する溝５６Ｅを採用してもよい。表面張力を生じる溝５６Ｅは、幅の狭い溝、たとえばＶ溝である。 The groove 56E is not limited to the above example. A groove 56E that suppresses the wetting of the solder 81 due to surface tension may be adopted. The groove 56E that produces surface tension is a narrow groove, for example, a V-groove.

（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品および／又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。 (Other embodiments)
Disclosure in this specification, drawings and the like is not limited to the illustrated embodiments. The disclosure includes exemplary embodiments and modifications by those skilled in the art based on them. For example, disclosure is not limited to the parts and / or element combinations shown in the embodiments. Disclosure can be carried out in various combinations. The disclosure can have additional parts that can be added to the embodiment. Disclosures include those in which the parts and / or elements of the embodiments have been omitted. Disclosures include the replacement or combination of parts and / or elements between one embodiment and another. The technical scope disclosed is not limited to the description of the embodiments. Some technical scopes disclosed are indicated by the claims description and should be understood to include all modifications within the meaning and scope of the claims.

明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 Disclosure in the description, drawings, etc. is not limited by the description of the scope of claims. The disclosure in the specification, drawings, etc. includes the technical ideas described in the claims, and further covers a wider variety of technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the description, drawings, etc. without being bound by the description of the claims.

半導体装置２０をインバータ５に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ５およびコンバータの両方に適用することもできる。 An example of applying the semiconductor device 20 to the inverter 5 has been shown, but the present invention is not limited to this. For example, it can be applied to a converter. It can also be applied to both the inverter 5 and the converter.

半導体素子４０に、ＩＧＢＴ６ｉとＦＷＤ６ｄが形成される例を示したが、これに限定されない。同一アームを構成するＩＧＢＴ６ｉとＦＷＤ６ｄとを、別チップとしてもよい。スイッチング素子としてＩＧＢＴ６ｉの例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。 An example in which the IGBT 6i and the FWD 6d are formed on the semiconductor element 40 has been shown, but the present invention is not limited to this. The IGBT 6i and FWD6d constituting the same arm may be used as separate chips. An example of the IGBT 6i is shown as a switching element, but the present invention is not limited to this. For example, MOSFET can be adopted.

放熱面５０１Ｃ、５０１Ｅが、封止樹脂体３０から露出される例を示したが、これに限定されない。放熱面５０１Ｃ、５０１Ｅの少なくとも一方が、封止樹脂体３０によって覆われた構成としてもよい。放熱面５０１Ｃ、５０１Ｅが、封止樹脂体３０とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置２０が、封止樹脂体３０を備える例を示したが、この例に限定されない。 An example is shown in which the heat radiating surfaces 501C and 501E are exposed from the sealing resin body 30, but the present invention is not limited to this. At least one of the heat radiating surfaces 501C and 501E may be covered with the sealing resin body 30. The heat radiating surfaces 501C and 501E may be covered with an insulating member (not shown) other than the sealing resin body 30. An example in which the semiconductor device 20 includes the sealing resin body 30 is shown, but the present invention is not limited to this example.

１…電力変換装置、２…直流電源、３…モータジェネレータ、４…平滑コンデンサ、５…インバータ、６…上下アーム回路、６ｄ…ＦＷＤ、６ｉ…ＩＧＢＴ、７…高電位電源ライン、８…低電位電源ライン、９…出力ライン、２０…半導体装置、３０…封止樹脂体、３００…一面、３０１…裏面、３０２、３０３…側面、４０…半導体素子、４０Ｃ…コレクタ電極、４０Ｅ…エミッタ電極、４０Ｐ…パッド、５０、５０Ｃ、５０Ｅ…ヒートシンク、５００Ｃ、５００Ｅ…対向面、５０１Ｃ、５０１Ｅ…放熱面、５１Ｅ…基部、５２Ｅ…突出部、５２０Ｅ…先端面、５２１Ｅ…側面、５３Ｅ…母材、５４Ｅ…金属膜、５４０Ｅ…凹部、５５Ｅ…酸化膜、５６Ｅ…溝、６０、６０Ｃ、６０Ｅ…主端子、７０…信号端子、８０、８１、８２…はんだ、９０…冷却器、９１…冷媒導入管、９２…冷媒排出管、１００…台座、１０１…スペーサ 1 ... Power converter, 2 ... DC power supply, 3 ... Motor generator, 4 ... Smoothing capacitor, 5 ... Inverter, 6 ... Upper and lower arm circuit, 6d ... FWD, 6i ... IGBT, 7 ... High potential power supply line, 8 ... Low potential Power supply line, 9 ... Output line, 20 ... Semiconductor device, 30 ... Encapsulating resin body, 300 ... One side, 301 ... Back side, 302, 303 ... Side surface, 40 ... Semiconductor element, 40C ... Collector electrode, 40E ... Inverter electrode, 40P ... Pad, 50, 50C, 50E ... Heat sink, 500C, 500E ... Facing surface, 501C, 501E ... Heat dissipation surface, 51E ... Base, 52E ... Protruding part, 520E ... Tip surface, 521E ... Side surface, 53E ... Base material, 54E ... Metal film, 540E ... recess, 55E ... oxide film, 56E ... groove, 60, 60C, 60E ... main terminal, 70 ... signal terminal, 80, 81, 82 ... solder, 90 ... cooler, 91 ... refrigerant introduction pipe, 92 ... refrigerant discharge pipe, 100 ... pedestal, 101 ... spacer

Claims (6)

一面に形成された第１主電極（４０Ｃ）と、厚み方向において前記一面と反対の裏面に形成され、前記第１主電極との間に主電流が流れる第２主電極（４０Ｅ）と、前記裏面において前記第２主電極とは異なる位置に形成された信号電極（４０Ｐ）と、を有する半導体素子（４０）と、
前記一面側に配置され、前記第１主電極にはんだ接合された第１放熱部材（５０Ｃ）と、
前記裏面側に配置され、前記第２主電極にはんだ接合された第２放熱部材（５０Ｅ）と、
前記信号電極にはんだ接合された信号端子（７０）と、
を備え、
前記第２放熱部材は、基部（５１Ｅ）と、前記基部における前記第１放熱部材との対向面から前記第２主電極に向けて突出する突出部（５２Ｅ）と、前記第２放熱部材の表面に設けられ、前記第２放熱部材の母材よりもはんだ濡れ性が高い金属膜（５４Ｅ）と、を有し、
前記金属膜は、前記突出部の表面である先端面（５２０Ｅ）と前記先端面に連なる側面（５２１Ｅ）とに、一体的に設けられている半導体装置。 The first main electrode (40C) formed on one surface, the second main electrode (40E) formed on the back surface opposite to the one surface in the thickness direction, and the main current flowing between the first main electrode and the above. A semiconductor element (40) having a signal electrode (40P) formed at a position different from that of the second main electrode on the back surface.
A first heat radiating member (50C) arranged on the one side and soldered to the first main electrode,
A second heat radiating member (50E) arranged on the back surface side and solder-bonded to the second main electrode,
A signal terminal (70) soldered to the signal electrode and
With
The second heat radiating member includes a base portion (51E), a protruding portion (52E) protruding from a facing surface of the base portion with the first heat radiating member toward the second main electrode, and a surface of the second heat radiating member. It has a metal film (54E) which is provided in the above and has a higher solder wettability than the base material of the second heat radiating member.
The metal film is a semiconductor device integrally provided on a tip surface (520E) which is the surface of the protrusion and a side surface (521E) which is connected to the tip surface. 前記突出部は、前記厚み方向からの平面視において、前記第２主電極に内包されている請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the protruding portion is included in the second main electrode in a plan view from the thickness direction. 前記金属膜は、前記突出部の表面と前記基部の前記対向面とに、一体的に設けられている請求項１又は請求項２に記載の半導体装置。 The semiconductor device according to claim 1 or 2, wherein the metal film is integrally provided on the surface of the protruding portion and the facing surface of the base portion. 前記第２放熱部材は、前記第２放熱部材の表面に設けられ、前記対向面において前記金属膜に隣接する酸化膜（５５Ｅ）を有している請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein the second heat radiating member is provided on the surface of the second heat radiating member and has an oxide film (55E) adjacent to the metal film on the facing surface. 前記第２放熱部材は、前記対向面において前記金属膜に隣接して形成された溝（５６Ｅ）を有している請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein the second heat radiating member has a groove (56E) formed adjacent to the metal film on the facing surface. 基部（５１Ｅ）の対向面から突出する突出部（５２Ｅ）の先端面（５２０Ｅ）および側面（５２１Ｅ）に、母材よりもはんだ濡れ性が高い金属膜（５４Ｅ）が一体的に設けられた第２放熱部材（５０Ｅ）を準備し、
準備した前記第２放熱部材を、前記先端面が半導体素子（４０）の第２主電極（４０Ｅ）と対向するように前記半導体素子に対して鉛直上方に配置し、第１放熱部材（５０Ｃ）を、前記第２主電極と反対の面に形成された第１主電極（４０Ｃ）と対向するように前記半導体素子に対して鉛直下方に配置し、信号端子（７０）を、前記第２主電極と同じ面に形成された信号電極（４０Ｐ）と対向するように前記半導体素子に対して鉛直上方に配置し、
前記半導体素子と、前記第１放熱部材、前記第２放熱部材、および前記信号端子のそれぞれとの間に介在するはんだ（８０、８１、８２）を一括でリフローする、
半導体装置の製造方法。 A metal film (54E) having a higher solder wettability than the base material is integrally provided on the tip surface (520E) and the side surface (521E) of the projecting portion (52E) protruding from the facing surface of the base portion (51E). 2 Prepare the heat dissipation member (50E) and
The prepared second heat radiating member is arranged vertically above the semiconductor element so that the tip surface faces the second main electrode (40E) of the semiconductor element (40), and the first heat radiating member (50C) Is arranged vertically downward with respect to the semiconductor element so as to face the first main electrode (40C) formed on the surface opposite to the second main electrode, and the signal terminal (70) is provided with the second main electrode. It is arranged vertically above the semiconductor element so as to face the signal electrode (40P) formed on the same surface as the electrode.
The solder (80, 81, 82) interposed between the semiconductor element, the first heat radiating member, the second heat radiating member, and each of the signal terminals is collectively reflowed.
Manufacturing method of semiconductor devices.
JP2019104768A 2019-06-04 2019-06-04 Semiconductor device and method for manufacturing the same Pending JP2020198388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019104768A JP2020198388A (en) 2019-06-04 2019-06-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019104768A JP2020198388A (en) 2019-06-04 2019-06-04 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2020198388A true JP2020198388A (en) 2020-12-10

Family

ID=73649644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019104768A Pending JP2020198388A (en) 2019-06-04 2019-06-04 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2020198388A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125445A (en) * 2021-02-17 2022-08-29 三菱電機株式会社 Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110893A (en) * 2000-10-04 2002-04-12 Denso Corp Semiconductor device
JP2009146950A (en) * 2007-12-11 2009-07-02 Denso Corp Semiconductor device, and manufacturing method thereof
JP2011009632A (en) * 2009-06-29 2011-01-13 Denso Corp Semiconductor device and method of manufacturing the same
WO2018179981A1 (en) * 2017-03-29 2018-10-04 トヨタ自動車株式会社 Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110893A (en) * 2000-10-04 2002-04-12 Denso Corp Semiconductor device
JP2009146950A (en) * 2007-12-11 2009-07-02 Denso Corp Semiconductor device, and manufacturing method thereof
JP2011009632A (en) * 2009-06-29 2011-01-13 Denso Corp Semiconductor device and method of manufacturing the same
WO2018179981A1 (en) * 2017-03-29 2018-10-04 トヨタ自動車株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022125445A (en) * 2021-02-17 2022-08-29 三菱電機株式会社 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP6578900B2 (en) Semiconductor device and manufacturing method thereof
CN109075147B (en) Electronic device and method for manufacturing the same
CN108886027B (en) Electronic device
US8779584B2 (en) Semiconductor apparatus
CN108604579B (en) Electronic device and method for manufacturing the same
WO2017154289A1 (en) Semiconductor device and semiconductor device manufacturing method
US10943859B2 (en) Semiconductor device
JP6269458B2 (en) Semiconductor device and manufacturing method thereof
JP4765853B2 (en) Manufacturing method of semiconductor device
CN115101498A (en) Power module, power supply system, vehicle and photovoltaic system
WO2016092791A1 (en) Semiconductor device and method for manufacturing same
JP6939679B2 (en) Semiconductor device
JP2020198388A (en) Semiconductor device and method for manufacturing the same
US9698076B1 (en) Metal slugs for double-sided cooling of power module
US20230040316A1 (en) Semiconductor device and power converter
JP7327134B2 (en) semiconductor equipment
JP7390826B2 (en) Semiconductor device and semiconductor device manufacturing method
US20240087978A1 (en) Semiconductor device
JP2022007599A (en) Semiconductor device
JP2022185936A (en) Semiconductor device
CN113327917A (en) Multi-chip packaging method and packaging structure
JP2021190653A (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221206