JP2020188267A - 撮像装置 - Google Patents

Abstract

【課題】複数の光電変換部を有する画素を有する撮像装置において、受光光量に応じた適切な画像の取得と焦点検出精度の向上とを実現しうる撮像装置を提供する。【解決手段】２次元状に配された複数の画素を有する撮像装置であって、複数の画素のうちの少なくとも一部の画素は、半導体基板に設けられ、光電変換により生じた信号電荷を蓄積する第１導電型の第１の半導体領域をそれぞれが含む第１及び第２の光電変換部と、第１の光電変換部と前記第２の光電変換部との間の半導体基板に設けられ、第１の半導体領域の信号電荷に対して第１のポテンシャル障壁を形成する第２の半導体領域からなる第１の分離部と、第１の光電変換部と第２の光電変換部との間の半導体基板に設けられ、第１の半導体領域の信号電荷に対して第１のポテンシャル障壁よりも高い第２のポテンシャル障壁を形成するトレンチ分離からなる第２の分離部と、を有する。【選択図】図３

Description

本発明は、複数の光電変換部を有する画素を含む撮像装置に関する。

ビデオカメラや電子スチルカメラなどの撮像システムにおいて、撮影時のフォーカス（ピント、焦点）調整を自動的に行うオートフォーカス（ＡＦ）機能が広く普及している。ＡＦ機能を備えた撮像装置としては、各画素が複数の光電変換部を有するものが知られている。１つの画素が２つの光電変換部を有する撮像装置では、１つの画素の２つの光電変換部からの１対の出力信号を用いて位相差方式による焦点検出を行うことができ、これら２つの光電変換部からの出力信号を加算することで画像用信号を取得することも可能である。

特許文献１には、光電変換部間の分離構造を工夫することにより、複数の光電変換部の信号を１つの信号として取り扱う場合に、複数の光電変換部に感度や入射光量の差があるときにも適切な信号が得られるようにした光電変換装置が記載されている。

特開２０１３−０８４７４２号公報

複数の光電変換部を有する画素を用いて撮像及び焦点検出を行う場合、焦点検出精度を高めること、複数の光電変換部に感度や入射光量の差があるときにも適切な信号が得られること、光電変換部の飽和電荷量を増やすこと、が求められる。

しかしながら、これらにはトレードオフの関係があり、例えば特許文献１に記載の技術を用いて複数の光電変換部に感度や入射光量の差がある場合にも適切な信号を得られる構成とした場合、焦点検出精度や光電変換部の飽和電荷量が低下することがあった。特に、画素サイズが数ミクロン以下の撮像装置や裏面照射型の撮像装置の場合において、その影響は顕著であった。

本発明の目的は、複数の光電変換部を有する画素を有する撮像装置において、受光光量に応じた適切な画像の取得と焦点検出精度の向上とを実現しうる撮像装置を提供することにある。

本発明の一観点によれば、２次元状に配された複数の画素を有する撮像装置であって、前記複数の画素のうちの少なくとも一部の画素は、半導体基板に設けられ、光電変換により生じた信号電荷を蓄積する第１導電型の第１の半導体領域をそれぞれが含む第１及び第２の光電変換部と、前記第１の光電変換部と前記第２の光電変換部との間の前記半導体基板に設けられ、前記第１の半導体領域の信号電荷に対して第１のポテンシャル障壁を形成する第２の半導体領域からなる第１の分離部と、前記第１の光電変換部と前記第２の光電変換部との間の前記半導体基板に設けられ、前記第１の半導体領域の信号電荷に対して前記第１のポテンシャル障壁よりも高い第２のポテンシャル障壁を形成するトレンチ分離からなる第２の分離部と、を有する撮像装置が提供される。

本発明によれば、複数の光電変換部を含む画素を有する撮像装置において、受光光量に応じた適切な画像の取得と焦点検出精度の向上とを実現することができる。

本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第１実施形態による撮像装置の画素回路の一例を示す図である。 本発明の第１実施形態による撮像装置の画素の構成例を示す図である。 撮像光学系の射出瞳と画素に入射する光との関係を説明する図である。 画素への入射光に対する光電変換部の感度の入射角特性を示すグラフである。 画素への入射光量と光電変換部からの出力との関係を示すグラフである。 本発明の第２実施形態による撮像装置の画素の構成例を示す図である。 本発明の第３実施形態による撮像装置の画素の構成例を示す図である。 本発明の第４実施形態による撮像装置の画素の構成例を示す図である。 本発明の第５実施形態による撮像装置の画素の構成例を示す図である。 本発明の第６実施形態による撮像装置の画素の構成例を示す図である。 本発明の第７実施形態による撮像装置の画素の構成例を示す図である。 本発明の第８実施形態による撮像システムの概略構成を示すブロック図である。

以下、本発明に係る撮像装置の実施形態について図面を参照して説明する。なお、本明細書で特に図示又は記載されない部分に関しては、当該技術分野の周知又は公知技術を適用することができる。また、以下に説明する各実施形態は、本発明の一つの実施形態であって、これに限定されるものではない。

［第１実施形態］
本発明の第１実施形態による撮像装置について、図１乃至図６を用いて説明する。図１は、本実施形態による撮像装置の構成例を示すブロック図である。図２は、本実施形態による撮像装置の画素回路の一例を示す図である。図３は、本実施形態による撮像装置の画素の構成例を示す図である。図４は、撮像光学系の出射瞳と画素に入射する光との関係を説明する図である。図５は、画素への入射光に対する光電変換部の感度の入射角特性を示すグラフである。図６は、画素への入射光量と光電変換部からの出力との関係を示すグラフである。

本実施形態による撮像装置１００は、図１に示すように、画素領域１０と、垂直走査回路２０と、読み出し回路３０Ａ，３０Ｂと、水平走査回路４０Ａ，４０Ｂと、出力アンプ５０Ａ，５０Ｂと、制御回路６０とを備えている。

画素領域１０には、複数の画素１２が複数行及び複数列に渡って２次元状（マトリクス状）に配されている。複数の画素１２は、撮像画素と、焦点検出画素とを含む。撮像画素は、画像を形成するための画像用信号を出力する画素である。焦点検出画素は、位相差方式による焦点検出を行うための焦点検出用信号を出力する画素である。焦点検出画素は、画素領域１０内に分散して配されてもよいし、１次元状又は２次元状に並べて配されてもよい。焦点検出画素は、焦点検出を行うためだけに用いてもよいし、焦点検出用としてだけでなく、画像の生成用、すなわち撮像画素として用いてもよい。

垂直走査回路２０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイの行毎に設けられた制御信号線１４を介して画素１２に供給する回路部である。画素１２から読み出された信号は、画素アレイの列毎に設けられた垂直出力線１６を介して読み出し回路３０に入力される。図１には一例として、画素領域１０の対向する周辺部に読み出し回路３０Ａ，３０Ｂをそれぞれ設け、垂直出力線１６Ａを介して読み出し回路３０Ａに接続される列と、垂直出力線１６Ｂを介して読み出し回路３０Ｂに接続される列とに分けた場合を示している。読み出し回路３０は、必ずしも複数に分ける必要はなく、総ての列に接続される１つの読み出し回路３０を設けてもよい。

読み出し回路３０Ａ，３０Ｂは、画素１２から読み出された信号に対して所定の処理、例えば、増幅処理や加算処理等の信号処理を実施する回路部である。読み出し回路３０Ａ，３０Ｂは、例えば、列アンプ、相関二重サンプリング（ＣＤＳ）回路、加算回路等を含み得る。読み出し回路３０Ａ，３０Ｂは、Ａ／Ｄ変換回路を更に含んでもよい。

水平走査回路４０Ａ，４０Ｂは、読み出し回路３０Ａ，３０Ｂにおいて処理された信号を列毎に順番に出力アンプ５０Ａ，５０Ｂに転送するための制御信号を、読み出し回路３０Ａ，３０Ｂに供給する回路部である。出力アンプ５０Ａ，５０Ｂは、バッファアンプや差動増幅器などから構成され、水平走査回路４０Ａ，４０Ｂによって選択された列の信号を増幅して出力するための回路部である。

制御回路６０は、垂直走査回路２０、読み出し回路３０Ａ，３０Ｂ及び水平走査回路４０Ａ，４０Ｂに、それらの動作やタイミングを制御する制御信号を供給するための回路部である。撮像装置１００には制御回路６０を設けずに、垂直走査回路２０、読み出し回路３０Ａ，３０Ｂ及び水平走査回路４０Ａ，４０Ｂに供給する制御信号を、撮像装置１００の外部から供給するようにしてもよい。

なお、本明細書において、画素領域１０以外の領域、すなわち、垂直走査回路２０、読み出し回路３０Ａ，３０Ｂ、水平走査回路４０Ａ，４０Ｂ、出力アンプ５０Ａ，５０Ｂ及び制御回路６０が設けられた領域は、周辺回路領域と称することがある。

以上の構成は、本発明を適用しうる撮像装置１００の１つの構成例に過ぎず、本発明を適用可能な撮像装置の構成は、これに限定されるものではない。

画素１２は、例えば図２に示すように、光電変換部ＰＤ１，ＰＤ２と、転送トランジスタＭ１，Ｍ２と、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５とを含む。光電変換部ＰＤ１，ＰＤ２は、例えばフォトダイオードである。光電変換部ＰＤ１のフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソースに接続されている。光電変換部ＰＤ２のフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ２のソースに接続されている。転送トランジスタＭ１，Ｍ２のドレインは、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ１，Ｍ２のソース、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）領域を構成する。リセットトランジスタＭ３のドレイン及び増幅トランジスタＭ４のドレインは、電源電圧線（Ｖｄｄ）に接続されている。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、垂直出力線１６に接続されている。垂直出力線１６の他端部には、増幅トランジスタＭ４にバイアス電流を供給してソースフォロワ回路を構成するための電流源１８が接続されている。

光電変換部ＰＤ１，ＰＤ２は、光電変換によって入射光量に応じた電荷を生成する。転送トランジスタＭ１は、光電変換部ＰＤ１で生じた電荷をＦＤ領域へ転送する。転送トランジスタＭ２は、光電変換部ＰＤ２で生じた電荷をＦＤ領域へ転送する。ＦＤ領域は、このノードに寄生する容量によって光電変換部ＰＤ１，ＰＤ２から転送された電荷を保持する電荷保持部として機能し、また、保持電荷量を増幅トランジスタＭ４のゲートに印加する電圧に変換する電荷電圧変換部としても機能する。リセットトランジスタＭ３は、ＦＤ領域及び光電変換部ＰＤ１，ＰＤ２の電位をリセットする機能を備える。増幅トランジスタＭ４は、ゲート電圧に応じた画素信号を、選択トランジスタＭ５を介して垂直出力線１６に出力する。リセットトランジスタＭ３、増幅トランジスタＭ４及び選択トランジスタＭ５は、電荷保持部であるＦＤ領域で保持されている電荷の量に基づく画素信号を出力する画素内読み出し回路を構成するトランジスタである。

画素１２から焦点検出信号を出力する場合は、光電変換部ＰＤ１で生成された信号電荷に基づく信号と、光電変換部ＰＤ２で生成された信号電荷に基づく信号とをそれぞれ出力する。外部の信号処理部は、光電変換部ＰＤ１で生成された信号電荷に基づく信号と、光電変換部ＰＤ２で生成された信号電荷に基づく信号とに基づき、デフォーカス量を算出する。画素１２から画像信号を出力する場合は、光電変換部ＰＤ１で生成された信号電荷と光電変換部ＰＤ２で生成された信号電荷とをＦＤ領域で足し合わせ、合計の信号電荷に基づく信号を出力する。

図２に示す回路構成の場合、各行の制御信号線１４は、転送ゲート信号線ＴＸ１，ＴＸ２、リセット信号線ＲＥＳ、選択信号線ＳＥＬを含む。各行の転送ゲート信号線ＴＸ１は、当該行に属する複数の画素１２の転送トランジスタＭ１のゲートに接続される。各行の転送ゲート信号線ＴＸ２は、当該行に属する複数の画素１２の転送トランジスタＭ２のゲートに接続される。各行のリセット信号線ＲＥＳは、当該行に属する複数の画素１２のリセットトランジスタＭ３のゲートに接続される。各行の選択信号線ＳＥＬは、当該行に属する複数の画素１２の選択トランジスタＭ５のゲートに接続される。

なお、撮像画素は、上述の焦点検出画素と同様の画素構成でもよいし、焦点検出画素とは異なる画素構成でもよい。撮像画素を焦点検出画素と同様の画素構成とする場合、２つの光電変換部ＰＤ１，ＰＤ２で生じた総電荷に基づき、画素信号を生成する。１つの画素１２を構成する光電変換部の数は、必ずしも２つである必要はなく、３つ以上であってもよい。また、撮像画素にあっては、１つの画素１２を構成する光電変換部の数は１つでもよい。

図３は、画素１２の光電変換部ＰＤ１，ＰＤ２及び転送トランジスタＭ１，Ｍ２が設けられた部分の構造を示す図である。各画素１２は、リセットトランジスタＭ３、増幅トランジスタＭ４、選択トランジスタＭ５をも更に含むが、ここでは説明を省略する。図３（ａ）は、光電変換部ＰＤ１，ＰＤ２を光の入射方向から見た平面図である。図３（ｂ）は、図３（ａ）のＡ−Ａ′線断面図である。図３（ｃ）は、図３（ａ）のＢ−Ｂ′線断面図である。

なお、以後の説明において、画素１２は、焦点検出画素を表すものとする。ただし、撮像画素は、焦点検出画素と同様の構成とすることも可能である。本実施形態の撮像装置の画素構成は、後述するように、ニー特性のない合成出力や大きい飽和電荷量を得られるものであり、撮像画素に適用するうえでも有用である。

半導体基板２００の少なくとも主表面側には、ｐ型半導体領域２０２が設けられている。半導体基板２００は例えばｎ型シリコン基板であり、ｐ型半導体領域２０２は例えばＰウェルである。ここでは、説明の便宜上、半導体基板２００の表面をｘ−ｙ平面、半導体基板２００の法線方向をｚ方向とする垂直座標系を定義するものとする。画素１２への光の入射方向は、概ね−ｚ方向である。また、ｘ方向は、焦点検出画素の瞳分割方向に対応するものとする。

光電変換部ＰＤ１は、ｐ型半導体領域２０２の表面部に設けられたｎ型半導体領域２０４Ａを含む。ｎ型半導体領域２０４Ａは、ｐ型半導体領域２０２との間にＰＮ接合を形成し、光電変換部ＰＤ１としてのフォトダイオードを構成している。ｎ型半導体領域２０４Ａは、電子に対するポテンシャルが低くなっており、信号電荷である電子を蓄積する電荷蓄積部として機能する。ここでは、ｎ型半導体領域２０４Ａのｚ方向の深さをＰとする。

同様に、光電変換部ＰＤ２は、ｐ型半導体領域２０２の表面部に、ｎ型半導体領域２０４Ａから離間して設けられたｎ型半導体領域２０４Ｂを含む。ｎ型半導体領域２０４Ａ，２０４Ｂは、ｘ方向に隣接して配置されている。ｎ型半導体領域２０４Ｂは、ｐ型半導体領域２０２との間にＰＮ接合を形成し、光電変換部ＰＤ２としてのフォトダイオードを構成している。ｎ型半導体領域２０４Ｂは、電子に対するポテンシャルが低くなっており、信号電荷である電子を蓄積する電荷蓄積部として機能する。ここでは、ｎ型半導体領域２０４Ｂのｚ方向の深さをＰとする。

このように、光電変換部ＰＤ１と光電変換部ＰＤ２とは、平面視において、ｘ方向に隣接して配置されている。なお、本明細書では、半導体基板２００の表面に平行な面に投影した各部の位置関係を説明する際に、「平面視」という表現を用いるものとする。平面視したレイアウトの一例は、半導体基板２００を光の入射方向から見た平面図である。

光電変換部ＰＤ１，ＰＤ２は、いわゆる埋め込みフォトダイオードとしてもよい。この場合、ｎ型半導体領域２０４Ａ，２０４Ｂの表面部には、ｎ型半導体領域２０４Ａ，２０４Ｂとは逆導電型のｐ型半導体領域が設けられる。

ｐ型半導体領域２０２の表面部には、また、ｎ型半導体領域２０４Ａから離間して、ｎ型半導体領域２０６Ａが設けられている。ｎ型半導体領域２０４Ａ，２０６Ａは、ｙ方向に隣接して配置されている。ｎ型半導体領域２０４Ａとｎ型半導体領域２０６Ａとの間の半導体基板２００上には、図示しないゲート絶縁膜を介してゲート電極２０８Ａが設けられている。これにより、ｎ型半導体領域２０４Ａをソース、ｎ型半導体領域２０６Ａをドレイン、ゲート電極２０８Ａをゲートとする転送トランジスタＭ１が構成されている。ｎ型半導体領域２０６Ａは、ＦＤ領域でもある。

同様に、ｐ型半導体領域２０２の表面部には、ｎ型半導体領域２０４Ｂから離間して、ｎ型半導体領域２０６Ｂが設けられている。ｎ型半導体領域２０４Ｂ，２０６Ｂは、ｙ方向に隣接して配置されている。ｎ型半導体領域２０４Ｂとｎ型半導体領域２０６Ｂとの間の半導体基板２００上には、図示しないゲート絶縁膜を介してゲート電極２０８Ｂが設けられている。これにより、ｎ型半導体領域２０４Ｂをソース、ｎ型半導体領域２０６Ｂをドレイン、ゲート電極２０８Ｂをゲートとする転送トランジスタＭ２が構成されている。ｎ型半導体領域２０６Ｂは、ＦＤ領域でもある。

光電変換部ＰＤ１，ＰＤ２及び転送トランジスタＭ１，Ｍ２が設けられた領域の周囲には、この領域を囲うように分離部２１０が設けられている。分離部２１０は、光電変換部ＰＤ１，ＰＤ２を、隣接する他の画素１２から分離するためのものである。分離部２１０は、ｐ型半導体領域２０２よりもキャリア濃度の高いｐ型半導体領域を含む。分離部２１０の少なくとも一部は、ＳＴＩ（Shallow Trench Isolation）法やＬＯＣＯＳ（LOCal Oxidation of Silicon）法により形成した素子分離絶縁領域でもよい。ここでは、分離部２１０のｚ方向の深さをＬ２とする。

また、分離部２１０で囲まれた領域内の、光電変換部ＰＤ１及び転送トランジスタＭ１が設けられた領域と、光電変換部ＰＤ２及び転送トランジスタＭ２が設けられた領域との間の領域には、分離部２１２及び２１４が設けられている。分離部２１２と分離部２１４とは、平面視において、ｘ方向と交差する方向（ｙ方向）に隣接して配置されている。図３の例では、１つの分離部２１２と２つの分離部２１４とが設けられており、２つの分離部２１４は、平面視において、ｙ方向に沿って分離部２１２を挟むように配置されている。つまり、光電変換部ＰＤ１が設けられた領域と光電変換部ＰＤ２が設けられた領域との間には、分離部２１２は設けられているが分離部２１４は設けられていない部分と、分離部２１４は設けられているが分離部２１２は設けられていない部分とがある。図３（ａ）には分離部２１２と分離部２１４とが接している状態を示しているが、分離部２１２と分離部２１４とは離間していてもよい。分離部２１０，２１２，２１４は、半導体基板２００の表面から所定の深さに渡って設けられている。ここでは、分離部２１２，２１４のｚ方向の深さを、それぞれＬ３，Ｌ１とする。

分離部２１２，２１４は、光電変換部ＰＤ１と光電変換部ＰＤ２との間を分離するためのものである。分離部２１２は、ｎ型半導体領域２０４Ａとｎ型半導体領域２０４Ｂとの間に信号電荷に対してポテンシャル障壁を形成しうる半導体領域により構成されている。分離部２１２は、典型的には、光電変換部ＰＤ１，ＰＤ２の電荷蓄積部（ｎ型半導体領域２０４Ａ，２０４Ｂ）と逆導電型の半導体領域（ｐ型半導体領域）からなり、ｎ型半導体領域２０４Ａとｎ型半導体領域２０４Ｂとの間にＰＮ接合分離を形成する。分離部２１２は、ｎ型半導体領域２０４Ａとｎ型半導体領域２０４Ｂとの間にポテンシャル障壁を形成しうる半導体領域であればよく、ｎ型半導体領域２０４Ａ，２０４Ｂよりもキャリア濃度の低いｎ型半導体領域により構成されてもよい。分離部２１４は、半導体基板２００に設けられたトレンチ内に充填材が埋め込まれてなる分離構造体、いわゆるトレンチ分離により構成されている。なお、分離部２１２は、光電変換部ＰＤ１と光電変換部ＰＤ２との間の、分離部２１４が設けられていない隙間の部分と考えることもできる。分離部２１２には、必ずしも別途の不純物を導入する必要はない。

半導体基板２００の上には、絶縁層２３０が設けられている。絶縁層２３０は、１種類の材料で形成された単層膜であってもよいし、異なる材料からなる複数の膜の積層膜であってもよい。絶縁層２３０を構成する材料は、特に限定されるものではないが、例えば、酸化シリコン（ＳｉＯ₂）、窒化シリコン（Ｓｉ₃Ｎ₄）、炭化シリコン（ＳｉＣ）などが挙げられる。例えば、絶縁層２３０は、酸化シリコンの単層膜であってもよいし、酸化シリコン、窒化シリコン及び炭化シリコンの積層膜であってもよい。絶縁層２３０は、その内部に、各部の接続配線や信号配線等を構成する配線層２３２を有する。配線層２３２は、１層であってもよいし、２層以上の多層構造であってもよい。図３は、配線層が２層構造の場合の例を示している。

絶縁層２３０の上には、マイクロレンズ２４０が設けられている。マイクロレンズ２４０は、２つの光電変換部ＰＤ１，ＰＤ２を含む１つの画素１２に対して１つずつ設けられており、入射した光を光電変換部ＰＤ１，ＰＤ２に集光する。マイクロレンズ２４０と半導体基板２００との間には、カラーフィルタ（図示せず）を設けてもよい。

なお、上述した構成は、信号電荷として電子を用いる場合の一例である。信号電荷としてホールを用いる場合には、各半導体領域の導電型は逆になる。上記説明における各トランジスタのソース及びドレインの称呼は一例であり、トランジスタの導電型や着目する機能等によっては全部又は一部が逆の名称で呼ばれることもある。他の実施形態においても同様である。

図３（ｄ）は、半導体基板２００の表面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＡ−Ａ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。図３（ｅ）は、半導体基板２００の表面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＢ−Ｂ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。

分離部２１４，２１０，２１２の信号電荷（ここでは電子）に対するポテンシャル障壁の高さをそれぞれφ１，φ２，φ３とすると、ポテンシャル障壁の高さφ１，φ２，φ３は、以下の関係を有している。
φ３＜φ２≦φ１

なお、ポテンシャル障壁の高さφ１は、ｎ型半導体領域２０４Ａとｎ型半導体領域２０４Ｂとの間に分離部２１４によって形成される、信号電荷に対するポテンシャル障壁の高さである。ポテンシャル障壁の高さφ２は、隣接する画素とｎ型半導体領域２０４Ａ，２０４Ｂとの間に分離部２１０によって形成される、信号電荷に対するポテンシャル障壁の高さである。ポテンシャル障壁の高さφ３は、ｎ型半導体領域２０４Ａとｎ型半導体領域２０４Ｂとの間に分離部２１２によって形成される、信号電荷に対するポテンシャル障壁の高さである。

分離部２１４のｙ方向の長さの合計の長さをＴ１、ｘ方向の幅をＷ１、分離部２１２のｙ方向の長さをＴ３、ｘ方向の幅をＷ３、分離部２１０のｘ方向の幅をＷ２とすると、長さＴ１，Ｔ３、幅Ｗ１，Ｗ２，Ｗ３は、以下の関係を有していることが望ましい。
Ｔ３≦Ｔ１，Ｗ３＞Ｗ１，Ｗ３＞Ｗ２

なお、本明細書において、分離部２１２，２１４の長さとは、光電変換部ＰＤ１，ＰＤ２が隣接して配置される方向（ｘ方向）と交差する方向（ｙ方向）の分離部２１２，２１４の長さである。分離部２１２，２１４の幅とは、光電変換部ＰＤ１，ＰＤ２が隣接して配置される方向（ｘ方向）の分離部２１２，２１４の長さである。

また、ｎ型半導体領域２０４Ａ，２０４Ｂのｚ方向の深さをＰ、分離部２１４のｚ方向の深さをＬ１、分離部２１０のｚ方向の深さをＬ２、分離部２１２のｚ方向の深さをＬ３とすると、深さＰ，Ｌ１，Ｌ２，Ｌ３は、以下の関係を有していることが望ましい。
Ｐ＜Ｌ３＜Ｌ２，Ｐ＜Ｌ１＜Ｌ２

次に、本実施形態による撮像装置において各パラメータを上記のように設定する理由やそれにより得られる具体的な効果を説明する前に、前提となる技術として、焦点検出画素を用いた焦点検出の原理について、簡単に説明する。なお、以下において画素１２への光の入射角θを説明するときは、撮像光学系の光学軸、すなわちｚ軸に平行な方向（−ｚ方向）から入射する光の入射角θを０度とする。そして、ｚ軸からｘ−ｚ平面の第一象限側に傾いた方向から入射する光の入射角θの符号を正（θ＞０）とし、ｚ軸からｘ−ｚ平面の第二象限側に傾いた方向から入射する光の入射角θの符号を負（θ＜０）とする（図４参照）。

撮像光学系の射出瞳２５０を通過した光は、図４に示すように、マイクロレンズ２４０を介して、同じ画素１２の光電変換部ＰＤ１，ＰＤ２に入射する。ここで、射出瞳２５０内に、ｘ方向に隣接する瞳領域２５２ａと瞳領域２５２ｂとを仮定する。射出瞳２５０を通過した光のうち瞳領域２５２ａから画素１２へと入射した光（すなわち、入射角θ＞０の光）は、マイクロレンズ２４０を透過し、光電変換部ＰＤ１に入射する。一方、射出瞳２５０を通過した光のうち瞳領域２５２ｂから画素１２へと入射した光（すなわち、入射角θ＜０の光）は、マイクロレンズ２４０を透過し、光電変換部ＰＤ２に入射する。光電変換部ＰＤ１，ＰＤ２では、光電変換により、それぞれに入射した光の量に応じた信号電荷が生成される。

位相差方式の焦点検出では、光電変換部ＰＤ１からの信号と光電変換部ＰＤ２からの信号との位置関係を相対的にシフトさせて信号の一致度を表す相関量を計算し、相関（信号の一致度）が良くなるシフト量から像ずれ量を検出する。撮像信号のデフォーカス量の大きさが増加するのに伴い光電変換部ＰＤ１からの信号と光電変換部ＰＤ２からの信号との間の像ずれ量の大きさが増加する関係性から、像ずれ量をデフォーカス量に変換することで焦点検出を行うことができる。

このようにして、光電変換部ＰＤ１から出力される信号と光電変換部ＰＤ２から出力される信号との間の位相差を測定することにより、焦点検出を行うことができる。

図５は、光電変換部ＰＤ１，ＰＤ２の感度と入射光の入射角との関係（入射角特性）を示している。図５（ａ）は、焦点検出性能が良い画素１２の入射角特性の一例である。比較のため、図５（ｂ）には、焦点検出性能が悪い画素１２の入射角特性を示している。図５（ａ）の特性２６２ａ及び図５（ｂ）の特性２６４ａは、入射した光に対する光電変換部ＰＤ１の感度を示している。図５（ａ）の特性２６２ｂ及び図５（ｂ）の特性２６４ｂは、入射した光に対する光電変換部ＰＤ２の感度を示している。感度の単位は任意である。

画素１２内の光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が十分に高い場合、光電変換部ＰＤ１で生成される電荷と光電変換部ＰＤ２で生成される電荷とは明確に分離され、図５（ａ）に示すような入射角特性となる。この場合、図４における瞳領域２５２ａから入射した光に基づく信号と瞳領域２５２ｂから入射した光に基づく信号とが明確に分離されることとなり、焦点検出性能は良好である。

しかし、画素１２内の光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が低い場合、光電変換部ＰＤ１と光電変換部ＰＤ２との間での電荷の漏れ、すなわち電荷クロストークが多くなる。この場合、図５（ｂ）に示すような入射角特性となり、光電変換部ＰＤ１で生成される電荷に基づく信号と光電変換部ＰＤ２で生成される電荷に基づく信号とは明確に分離されない。この結果、図４における瞳領域２５２ａから入射した光に基づく信号と瞳領域２５２ｂから入射した光に基づく信号とが明確に分離されないこととなり、焦点検出性能は悪化する。

したがって、焦点検出性能を向上するためには、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁は、できるだけ高くすることが望ましい。

しかしながら、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁を高くしすぎると、以下のような課題が生じる。

図６は、画素１２への入射光量（入力）と光電変換部ＰＤ１，ＰＤ２からの出力との関係を示すグラフである。図中、特性２７２が光電変換部ＰＤ１からの出力を示し、特性２７４が光電変換部ＰＤ２からの出力を示し、特性２７６が光電変換部ＰＤ１の出力と光電変換部ＰＤ２の出力とを合成した出力（合成出力）を示している。合成出力は、光電変換部ＰＤ１からの出力と光電変換部ＰＤ２からの出力とを加算することで得られる。合成出力を得るために、平均化、増幅等を行ってもよい。

なお、図６では、仮に、光電変換部ＰＤ１の方が光電変換部ＰＤ２よりも感度が高い場合、或いは、光電変換部ＰＤ１に光電変換部ＰＤ２よりも多くの光が入射している場合を想定している。

図６（ａ）は、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が高い場合の特性を示している。ここでいうポテンシャル障壁が高い場合とは、光電変換部ＰＤ１，ＰＤ２間のポテンシャル障壁の高さが、隣接する画素との間のポテンシャル障壁の高さ及びＦＤ領域（ｎ型半導体領域２０６Ａ，２０６Ｂ）との間のポテンシャル障壁の高さよりも高い場合である。すなわち、光電変換部ＰＤ１，ＰＤ２で飽和電荷量を超える電荷が生成された場合、この過剰な電荷は、光電変換部ＰＤ１，ＰＤ２間を移動することはなく、隣接する画素やＦＤ領域に流出することになる。

出力Ｖ１′は、光電変換部ＰＤ１，ＰＤ２の飽和電荷量に対応する出力である。画素１２への入射光量が範囲２８０のとき、光電変換部ＰＤ１，ＰＤ２は飽和しておらず、光電変換部ＰＤ１からの出力（特性２７２）及び光電変換部ＰＤ２からの出力（特性２７４）は、いずれも入射光量の増加に応じて増加する。範囲２８０では、光電変換部ＰＤ１及び光電変換部ＰＤ２の双方から適切な出力が得られるため、これらの合成出力（特性２７６）としても入射光量に応じた適切な出力が得られる。

画素１２への入射光量が範囲２８２のとき、光電変換部ＰＤ２は飽和していないが、光電変換部ＰＤ１は飽和している。このため、光電変換部ＰＤ２からの出力（特性２７４）は入射光量の増加に応じて増加するが、光電変換部ＰＤ１からの出力は出力Ｖ１′で一定となる。すなわち、光電変換部ＰＤ１において飽和電荷量を超えて生成された電荷は、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁を越えて光電変換部ＰＤ２に流入することはできず、隣接する画素などへ漏れ込むことになる。この結果、光電変換部ＰＤ１において飽和電荷量を超えて生成された電荷は、光電変換部ＰＤ１の出力と光電変換部ＰＤ２の出力との合成出力には反映されず、範囲２８２における特性２７６の傾きは、範囲２８０における特性２７６の傾きよりも小さくなる。この結果、特性２７６は、直線が途中で折れ曲がった特性、いわゆる「ニー特性」をもってしまう。特性２７６がニー特性を持ってしまうと、入射光量に対する出力の線形性が悪化するため、入射光量に応じた適切な合成出力が得られなくなる。

つまり、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が高く、これらの間を電荷が移動できない場合、光電変換部ＰＤ１及び光電変換部ＰＤ２のうちの少なくとも一方が飽和すると、入射光量に応じた適切な合成出力が得られなくなる。

図６（ｂ）は、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が低い場合の特性を示している。ここでいうポテンシャル障壁が低い場合とは、光電変換部ＰＤ１，ＰＤ２間のポテンシャル障壁の高さが、隣接する画素との間のポテンシャル障壁の高さ及びＦＤ領域（ｎ型半導体領域２０６Ａ，２０６Ｂ）との間のポテンシャル障壁の高さよりも低い場合である。すなわち、光電変換部ＰＤ１，ＰＤ２のうちの一方で飽和電荷量を超える電荷が生成された場合、この電荷は、まずは光電変換部ＰＤ１，ＰＤ２のうちの他方に流入することになる。

出力Ｖ１は、光電変換部ＰＤ１，ＰＤ２のそれぞれの飽和電荷量に対応する出力である。画素１２への入射光量が範囲２８４のとき、光電変換部ＰＤ１，ＰＤ２は飽和しておらず、光電変換部ＰＤ１からの出力（特性２７２）及び光電変換部ＰＤ２からの出力（特性２７４）は、いずれも入射光量の増加に応じて増加する。範囲２８４では、光電変換部ＰＤ１及び光電変換部ＰＤ２の双方から適切な出力が得られるため、これらの合成出力（特性２７６）としても入射光量に応じた適切な出力が得られる。

画素１２への入射光量が範囲２８６のとき、光電変換部ＰＤ２は飽和していないが、光電変換部ＰＤ１は飽和している。この場合、光電変換部ＰＤ１において飽和電荷量を超えて生成された電荷は、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁を乗り越えて光電変換部ＰＤ２へと移動することができる。したがって、画素１２の入射光量が範囲２８６のとき、光電変換部ＰＤ１の出力と光電変換部ＰＤ２の出力との合成出力は、光電変換部ＰＤ１で生成された電荷と光電変換部ＰＤ２で生成された電荷とを合成した電荷量に基づくものとなる。つまり、範囲２８６においても、入射光量に応じた適切な合成出力を得ることができる。

画素１２の入射光量が範囲２８８のとき、光電変換部ＰＤ１，ＰＤ２の両方が飽和するが、光電変換部ＰＤ１，ＰＤ２から隣接する画素などへの電荷の漏れ込みは生じていない。すなわち、光電変換部ＰＤ１及び光電変換部ＰＤ２の全体としては、飽和は生じていない。したがって、画素１２の入射光量が範囲２８８のとき、光電変換部ＰＤ１の出力と光電変換部ＰＤ２の出力との合成出力は、光電変換部ＰＤ１で生成された電荷と光電変換部ＰＤ２で生成された電荷とを合成した電荷量に基づくものとなる。

出力Ｖ２は、光電変換部ＰＤ１，ＰＤ２の全体としての飽和電荷量に対応する出力である。入射光量に応じた適切な合成出力は、光電変換部ＰＤ１，ＰＤ２の全体としての飽和電荷量に対応する出力である出力Ｖ２に達するまで、得ることができる。

つまり、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が低い場合、光電変換部ＰＤ１，ＰＤ２の全体としての飽和電荷量に対応する入射光量まで、入射光量に応じた合成出力を得ることができる。

このように、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁の高さを適切に設定することにより、広い入射光量範囲に渡ってニー特性のない良好な合成出力を得ることができる。しかしながら、光電変換部ＰＤ１と光電変換部ＰＤ２との間の分離を、特許文献１に記載されるようなＰＮ接合分離だけで行った場合、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現することは困難であった。特に、画素サイズが数ミクロン程度と小さい場合や、裏面照射型センサの場合に、その影響は顕著であった。

光電変換部ＰＤ１と光電変換部ＰＤ２との間の分離をＰＮ接合分離で行う場合、光電変換部ＰＤ１と光電変換部ＰＤ２との間の分離部は、半導体基板２００に不純物をイオン注入することにより形成される。半導体基板２００に注入された不純物は、イオン注入時の原子散乱やその後の熱処理による拡散によって、深さ方向（−ｚ方向）のみならず、横方向（ｘ，ｙ方向）にも広がりを持って分布する。このため、画素サイズが小さくなるほどに、画素サイズに対して光電変換部ＰＤ１と光電変換部ＰＤ２との間の分離部が占める割合は、相対的に大きくなる。

また、ＰＮ接合分離では、光電変換部ＰＤ１，ＰＤ２間の領域のキャリア濃度を高くすることでポテンシャル障壁は高くなるが、分離部の横方向の広がりは更に大きくなり、ひいては光電変換部ＰＤ１，ＰＤ２の体積が小さくなって飽和電荷量が小さくなる。また、光電変換部ＰＤ１と光電変換部ＰＤ２との間のポテンシャル障壁が高くなりすぎると、図６（ａ）を用いて説明したように、入射光量に応じた所望の合成出力を得られない可能性がある。

逆に、光電変換部ＰＤ１，ＰＤ２間の幅を狭めるために光電変換部ＰＤ１と光電変換部ＰＤ２との間の領域のキャリア濃度を低くしすぎると、ポテンシャル障壁が低くなって光電変換部ＰＤ１と光電変換部ＰＤ２との間の電荷クロストークが多くなる。その結果、図５を用いて説明したように、焦点検出性能が悪化する。

つまり、光電変換部ＰＤ１，ＰＤ２間をＰＮ接合分離によって分離する場合、特に画素サイズが数ミクロン程度以下と小さいときには、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現することが困難となる。

そこで、本実施形態による撮像装置では、１つのマイクロレンズ２４０を共有する１つの画素１２の２つの光電変換部ＰＤ１，ＰＤ２を、ポテンシャル障壁高さの異なる２種類の分離部２１２，２１４により分離している。

分離部２１４は、いわゆるトレンチ分離により構成されている。分離部２１４による分離特性は、トレンチの幅及び深さ、トレンチに埋め込む充填材の種類等によって決定することができる。トレンチ分離からなる分離部２１４を設けることで、光電変換部ＰＤ１，ＰＤ２間のポテンシャル障壁の高さφ１は、図３（ｅ）に示すように非常に大きくすることができ、分離部２１４によって電荷の移動をほぼ完全にブロックすることが可能である。分離部２１４の幅は、半導体基板２００に形成するトレンチの幅によって決定されるため、撮像装置の製造に用いられる露光装置の最小解像寸法程度にまで縮小することが可能である。このため、分離部２１４は、ＰＮ接合分離の場合と比較して、画素サイズに応じた微細化が容易である。

分離部２１２は、光電変換部ＰＤ１，ＰＤ２の電荷蓄積部の信号電荷に対してポテンシャル障壁を形成する半導体領域からなる分離部であり、ポテンシャル障壁の高さφ３は、分離部２１４のポテンシャル障壁の高さφ１よりも十分に小さい。光電変換部ＰＤ１と光電変換部ＰＤ２との間の一部の領域に分離部２１２が設けられていることにより、電荷は、分離部２１４の部分は越えられないが、分離部２１２の部分を通って光電変換部ＰＤ１と光電変換部ＰＤ２との間を移動することができる。分離部２１２のポテンシャル障壁の高さφ３は、分離部２１２の幅Ｗ３及びキャリア濃度により設計することができる。

したがって、光電変換部ＰＤ１，ＰＤ２間に分離部２１２と分離部２１４とを設け、これらのパラメータを適宜設計することで、光電変換部ＰＤ１，ＰＤ２間の電荷の移動、すなわち電荷クロストークの度合いを制御することができる。これにより、図５（ａ）に示したような焦点検出に好適な入射角特性を得ることが可能となり、焦点検出性能を向上することができる。一例では、分離部２１２の長さＴ３を分離部２１４の長さＴ１以下（Ｔ３≦Ｔ１）にすることで、光電変換部ＰＤ１と光電変換部ＰＤ２との間を移動する電荷の量を適切に抑制することができる。

分離部２１４は、前述の通り画素サイズに応じた微細化が可能であることから、光電変換部ＰＤ１，ＰＤ２間の領域の全体をＰＮ接合分離で分離する場合と比較して、光電変換部ＰＤ１，ＰＤ２の体積の減少を抑制することができる。これにより、光電変換部ＰＤ１，ＰＤ２の十分な飽和電荷量を確保することができる。

光電変換部ＰＤ１，ＰＤ２を囲う分離部２１０のポテンシャル障壁の高さφ２は、分離部２１２のポテンシャル障壁の高さφ３よりも大きくすることが望ましい。これにより、光電変換部ＰＤ１，ＰＤ２間の電荷移動を許容しつつ、隣接する画素やＦＤ領域への電荷の漏れを防止することができる。例えば、光電変換部ＰＤ１が光電変換部ＰＤ２よりも先に飽和したとき、隣接する画素やＦＤ領域などへ電荷が漏れる前に光電変換部ＰＤ２に電荷を移動させることができ、図６（ｂ）に示すような入射光に対する出力特性を得ることができる。また、光電変換部ＰＤ１，ＰＤ２の全体としての飽和電荷量を増やすことも可能となる。

以上をまとめると、分離部２１４のポテンシャル障壁の高さφ１、分離部２１０のポテンシャル障壁の高さφ２、分離部２１２のポテンシャル障壁の高さφ３は、前述のように、以下の式（１）の関係となるように設定するとよい。
φ３＜φ２≦φ１ …（１）

本実施形態の上記構成とすることにより、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現することが可能となる。

本実施形態では、ｘｙ面において、ｙ方向に沿って分離部２１４、分離部２１２、分離部２１４の順に並べ、分離部２１２を画素１２の中心付近に配置している。これは、マイクロレンズ２４０から入射する光は、ｘｙ面において、画素１２の中心付近に最も集中するからである。分離部２１２を画素１２の中心付近に配置することで、分離部２１４で損失する光を抑制することができ、感度を向上することができる。

また、分離部２１４の幅Ｗ１は、分離部２１２の幅Ｗ３よりも小さく（Ｗ１＜Ｗ３）することが望ましい。トレンチ分離からなる分離部２１４は分離部２１２と比較して微細化が容易であり、分離部２１４の幅Ｗ１は分離部２１２の幅Ｗ３よりも狭くすることが可能である。このようにすることで、画素サイズが小さい場合においても、分離部２１４の幅Ｗ１を狭めた分、光電変換部ＰＤ１，ＰＤ２の体積を大きくすることができ、飽和電荷量を増やすことができる。

また、分離部２１４の深さＬ１及び分離部２１２の深さＬ３は、ｎ型半導体領域２０４Ａ，２０４Ｂの深さＰよりも大きく、分離部２１０の深さＬ２よりも小さく（Ｐ＜Ｌ１＜Ｌ２，Ｐ＜Ｌ３＜Ｌ２）することが望ましい。

このようにすることで、ｎ型半導体領域２０４Ａ，２０４Ｂに蓄積した電子が半導体基板２００の深さ方向（−ｚ方向）のパスを介して光電変換部ＰＤ１，ＰＤ２間や隣接画素との間を移動することを抑制することができる。すなわち、ｎ型半導体領域２０４Ａ，２０４Ｂに蓄積された電子のうち電荷クロストークする成分を更に抑制することができ、焦点検出性能を向上することができる。

また、分離部２１０及び分離部２１２をｎ型半導体領域２０４Ａ，２０４Ｂとは逆導電型の半導体領域（ｐ型半導体領域）で形成する場合、分離部２１０のキャリア濃度は、分離部２１２のキャリア濃度の３倍以上、好ましくは１０倍以上とすることが望ましい。また、分離部２１０の幅Ｗ２は、分離部２１２の幅Ｗ３よりも大きく（Ｗ３＜Ｗ２）することが望ましい。

このようにすることで、分離部２１０のポテンシャル障壁の高さφ２を、分離部２１２のポテンシャル障壁の高さφ３よりも大きく（φ３＜φ２）することができる。

分離部２１０の少なくとも一部は、分離部２１４と同様のトレンチ分離としてもよい。このようにすることで、分離部２１０のポテンシャル障壁の高さφ２と、分離部２１２のポテンシャル障壁の高さφ３とは、ほぼ等しくなる。このときの条件は、（１）式のうち、以下の式（２）の関係となる場合である。このときには、画素１２と隣接画素との間の電荷クロストークを更に抑制することができる。
φ３＜φ２＝φ１ …（２）

分離部２１４のトレンチを埋め込む充填材は、典型的には、絶縁材料である。トレンチを絶縁材料で埋め込むことにより、分離部２１４のポテンシャル障壁を非常に高くすることができる。トレンチを埋め込む絶縁材料としては、特に限定されるものではないが、例えば、酸化シリコン、窒化シリコン、窒化酸化シリコン、炭化シリコン等が挙げられる。

その他、トレンチを埋め込む絶縁材料としては、負の固定電荷を有する膜、例えば少なくとも一部が結晶化した絶縁膜が挙げられる。少なくとも一部が結晶化した絶縁膜としては、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド等の金属酸化物であって、少なくとも一部が結晶化した領域を有する絶縁膜が挙げられる。これらの絶縁材料は、所定の温度による結晶化アニールを行うことによって膜中に負の電荷が形成される。このため、半導体基板や分離部の表面を正孔蓄積状態とさせることができ、界面準位に起因した暗電流成分を抑制することができる。したがって、トレンチ表面で発生する欠陥の影響を低減することができ、ノイズの発生を低減することができる。

分離部２１４のトレンチを埋め込む充填材は、半導体基板２００よりも屈折率の低い材料であると更に好ましい。分離部２１４のトレンチ内に半導体基板２００よりも屈折率の低い材料を充填することで、半導体基板２００と分離部２１４との界面における反射を積極的に高めることができる。このようにすることで、分離部２１４における電荷的なクロストークだけでなく、光学的なクロストークをも抑制することができ、焦点検出性能を更に向上することができる。半導体基板２００よりも屈折率の低い材料としては、半導体基板２００がシリコンの場合、酸化シリコン、窒化シリコン、窒化酸化シリコン、炭化シリコン等が挙げられる。トレンチ内を中空にしても同様の効果が得られる。半導体基板２００と分離部２１４との界面における反射を高める観点からは、充填材の少なくとも一部に金属材料を含んでもよい。

また、分離部２１４のトレンチを埋め込む充填材は、半導体基板２００と同じ材料であってもよい。充填材を半導体基板２００と同じ材料にすると、半導体基板２００と分離部２１４との間の屈折率差をほぼゼロにすることができ、半導体基板２００を伝搬する光の形状と分離部２１４を伝搬する光の形状とが連続的に繋がり、光を効率よく伝搬できるようになる。これにより、半導体基板２００の表面における光のモード不整合を抑制して入射光の反射を低減することができ、感度の低下を抑制することができる。半導体基板２００がシリコンの場合、充填材としては、エピタキシャル成長による単結晶シリコン、多結晶シリコン或いはアモルファスシリコンを適用することができる。

また、分離部２１４の幅Ｗ１をλ／（４×ｎ）以下にすることで、感度の低下を更に抑制することができる。ここで、λは、入射する光の中心波長であり、カラーフィルタを配置する場合、カラーフィルタを透過する光の中心波長である。ｎは、分離部２１４の屈折率である。分離部２１４の幅Ｗ１をλ／（４×ｎ）以下とすることで、波動光学的に入射光の波面が乱される割合を低減することができ、感度の低下を抑制することができる。

分離部２１４のトレンチに充填材を埋め込む際、トレンチの内壁には、酸化シリコン等の絶縁材料よりなるライナー膜を設けてもよい。トレンチの内壁に絶縁材料よりなるライナー膜を設けることで、トレンチに埋め込む絶縁材の種類によらず、分離部２１４として好適なポテンシャル障壁を形成することができる。

このように、本実施形態によれば、１つの画素に複数の光電変換部を含む撮像装置において、受光光量に応じた適切な画像の取得と焦点検出精度の向上とを実現することができる。

［第２実施形態］
本発明の第２実施形態による撮像装置について、図７を用いて説明する。図７は、本実施形態による撮像装置の画素の構成例を示す図である。図１乃至図６に示す第１実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

本実施形態では、第１実施形態に撮像装置の画素構成を裏面照射型の撮像装置に適用した例について説明する。

図７は、本実施形態による撮像装置における画素１２の光電変換部ＰＤ１，ＰＤ２が設けられた部分の構造を示す図である。図７（ａ）は、半導体基板２００を光の入射する面側（裏面側）から見た平面図である。図７（ｂ）は、半導体基板２００を光の入射する面とは反対の面側（表面側）から見た平面図である。図７（ｃ）は、図７（ａ）のＡ−Ａ′線断面図である。図７（ｄ）は、図７（ａ）のＢ−Ｂ′線断面図である。

半導体基板２００には、ｐ型半導体領域２０２が設けられている。ｐ型半導体領域２０２内には、光電変換部ＰＤ１の電荷蓄積部を構成するｎ型半導体領域２０４Ａと、光電変換部ＰＤ２の電荷蓄積部を構成するｎ型半導体領域２０４Ｂとが設けられている。ｎ型半導体領域２０４Ａ，２０４Ｂは、半導体基板２００の表面側（図７（ｃ），（ｄ）において下側）から裏面側（図７（ｃ），（ｄ）において上側）に渡って配されている。ｎ型半導体領域２０４Ａ，２０４Ｂは、例えば、半導体基板２００の表面側から不純物をイオン注入することにより形成される。

半導体基板２００の表面側には、図７（ｂ）に示すように、ｎ型半導体領域２０４Ａから離間してｎ型半導体領域２０６Ａが、ｎ型半導体領域２０４Ｂから離間してｎ型半導体領域２０６Ｂが、それぞれ設けられている。ｎ型半導体領域２０４Ａとｎ型半導体領域２０６Ａとの間の半導体基板２００の表面上には、図示しないゲート絶縁膜を介して、転送トランジスタＭ１のゲート電極２０８Ａが設けられている。また、ｎ型半導体領域２０４Ｂとｎ型半導体領域２０６Ｂとの間の半導体基板２００の表面上には、図示しないゲート絶縁膜を介して、転送トランジスタＭ２のゲート電極２０８Ｂが設けられている。

半導体基板２００の、光電変換部ＰＤ１，ＰＤ２及び転送トランジスタＭ１，Ｍ２が設けられた領域の周囲には、この領域を囲うように分離部２１０が設けられている。分離部２１０は、半導体基板２００の表面側から裏面側に渡って配されている。分離部２１０は、ｐ型半導体領域２０２よりもキャリア濃度の高いｐ型半導体領域を含む。分離部２１０の少なくとも一部は、ＳＴＩ法等により形成した素子分離絶縁領域でもよい。

分離部２１０で囲まれた領域内の、光電変換部ＰＤ１及び転送トランジスタＭ１が設けられた領域と、光電変換部ＰＤ２及び転送トランジスタＭ２が設けられた領域との間には、分離部２１２及び２１４が設けられている。

分離部２１４は、図７（ａ），（ｄ）に示すように、半導体基板２００の裏面（第１の表面）側から表面（第２の表面）側に渡る領域のうちの裏面側の一部分に設けられている。分離部２１２は、光電変換部ＰＤ１及び転送トランジスタＭ１が設けられた領域と光電変換部ＰＤ１及び転送トランジスタＭ１が設けられた領域との間の、分離部２１４が設けられた部分を除く部分に設けられている。半導体基板２００の裏面側において、分離部２１２は、画素１２の中心付近に配置されており、分離部２１４は、ｙ方向に沿って分離部２１２を挟むように、分離部２１２の両端部に配置されている。すなわち、光の入射する面側から見た分離部２１０，２１２，２１４の配置は、第１実施形態による撮像装置と同じであると言える。

分離部２１４は、第１実施形態による撮像装置の場合と同様、トレンチ分離により構成される。分離部２１２も、第１実施形態による撮像装置の場合と同様、光電変換部ＰＤ１，ＰＤ２の電荷蓄積部（ｎ型半導体領域２０４Ａ，２０４Ｂ）に対してポテンシャル障壁を形成する半導体領域により構成される。

分離部２１２は、例えば、半導体基板２００の表面側から不純物をイオン注入することにより形成される。分離部２１２は、図７（ｃ）に示すＡ−Ａ′線断面では、半導体基板２００の表面側から裏面側まで配置され、図７（ｄ）に示すＢ−Ｂ′線断面では、半導体基板２００の表面側から分離部２１４の上まで配置されている。分離部２１２は、半導体基板２００の裏面側から不純物をイオン注入することにより形成してもよい。

裏面照射型の撮像装置では、配線層２３２やゲート電極２０８Ａ，２０８Ｂは半導体基板２００の表面側に形成され、マイクロレンズ２４０は半導体基板２００の裏面側に配置され、半導体基板２００の裏面側から光が入射する構成となる。

図７（ｅ）は、半導体基板２００の裏面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＡ−Ａ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。図７（ｆ）は、半導体基板２００の表面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＢ−Ｂ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。

分離部２１４，２１０，２１２の信号電荷（電子）に対するポテンシャル障壁の高さをそれぞれφ１，φ２，φ３とすると、ポテンシャル障壁の高さφ１，φ２，φ３は、第１実施形態の場合と同様、以下の関係を有している。
φ３＜φ２≦φ１

半導体基板２００の裏面側における分離部２１４のｙ方向の長さの合計の長さをＴ１、ｘ方向の幅をＷ１、分離部２１２のｙ方向の長さをＴ３、ｘ方向の幅をＷ３、分離部２１０のｘ方向の幅をＷ２とする。この場合において、長さＴ１，Ｔ３及び幅Ｗ１，Ｗ２，Ｗ３は、第１実施形態の場合と同様、以下の関係にあることが望ましい。
Ｔ３≦Ｔ１，Ｗ３＞Ｗ１，Ｗ３＞Ｗ２

光電変換部ＰＤ１，ＰＤ２間の分離をＰＮ接合分離だけで行う場合、第１実施形態で説明した理由と同様の理由により、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現することが困難となる。特に、裏面照射型の撮像装置の場合、半導体基板２００の表面側から不純物をイオン注入することにより光電変換部ＰＤ１，ＰＤ２間に分離部２１２を形成するため、裏面側における不純物の横方向への広がりはより大きくなる。光電変換部ＰＤ１，ＰＤ２間のキャリア濃度を高くするとポテンシャル障壁が高くなるが、横方向の広がりが更に大きくなって光電変換部ＰＤ１，ＰＤ２の体積が小さくなり、ひいては飽和電荷量が小さくなる。また、光電変換部ＰＤ１，ＰＤ２間のポテンシャル障壁が高くなりすぎると、第１実施形態で説明したように、合成出力にニー特性が表れる可能性がある。反対に、光電変換部ＰＤ１，ＰＤ２間のキャリア濃度を低くしすぎると、第１実施形態で説明したように、ポテンシャル障壁が低くなり焦点検出性能を悪化させる可能性がある。

本実施形態の構成のように、半導体基板２００の裏面側において分離部２１２と分離部２１４とによって光電変換部ＰＤ１，ＰＤ２間を分離することにより、上記課題を解決することができる。すなわち、分離部２１４を設けることで、分離部２１４のポテンシャル障壁の高さφ１は非常に大きくなり、分離部２１４はほぼ完全に電荷の移動をブロックする（図７（ｆ）参照）。半導体基板２００の裏面側に分離部２１４に隙間を設けることにより、ポテンシャル障壁の高さφ３は低くなり（図７（ｅ）参照）、電荷はこの隙間を通って光電変換部ＰＤ１，ＰＤ２間を移動することができる。この隙間、すなわち分離部２１２のポテンシャル障壁の高さφ３は、分離部２１２の間隔Ｔ３、幅Ｗ３、キャリア濃度により設計することができる。これにより、式（１）の関係を満たし、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現することが可能となる。

このように、本実施形態によれば、複数の光電変換部を有する画素を有する裏面照射型の撮像装置においても、受光光量に応じた適切な画像の取得と焦点検出精度の向上とを実現することができる。

［第３実施形態］
本発明の第３実施形態による撮像装置について、図８を用いて説明する。図８は、本実施形態による撮像装置の画素の構成例を示す図である。図１乃至図７に示す第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図８は、本実施形態による撮像装置における画素１２の光電変換部ＰＤ１，ＰＤ２が設けられた部分の構造を示す図である。図８（ａ）は、光電変換部ＰＤ１，ＰＤ２を光の入射方向から見た平面図である。図８（ｂ）は、図７（ａ）のＢ−Ｂ′線断面図である。図８（ｃ）は、半導体基板２００の表面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＢ−Ｂ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。

本実施形態による撮像装置は、図８に示すように、分離部２１４の周囲にｐ型半導体領域２１６を更に有するほかは、第１実施形態による撮像装置と同様である。このｐ型半導体領域２１６は、光電変換部ＰＤ１，ＰＤ２の電荷蓄積部（ｎ型半導体領域２０４Ａ，２０４Ｂ）とは逆の導電型の半導体領域である。光電変換部ＰＤ１，ＰＤ２の電荷蓄積部がｐ型半導体領域の場合には、ｎ型半導体領域となる。

分離部２１４の周囲にｐ型半導体領域２１６を設けることにより、半導体基板２００にトレンチを掘ることで形成した分離部２１４の境界付近で発生するノイズを低減することができる。

［第４実施形態］
本発明の第４実施形態による撮像装置について、図９を用いて説明する。図９は、本実施形態による撮像装置の画素の構成例を示す図である。図１乃至図８に示す第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

第１実施形態による撮像装置では、分離部２１４は、ｙ方向に沿って分離部２１２を挟むように、分離部２１２の両端部に配置することで、画素１２の中心付近に配置していたが、分離部２１４の配置は、これに限定されるものではない。分離部２１４は、画素１２の中心部に配置することが好ましい一態様ではあるが、光電変換部ＰＤ１と光電変換部ＰＤ２との間における電荷の移動を許容する観点からは、少なくとも一部の領域が光電変換部ＰＤ１と光電変換部ＰＤ２との間に位置していればよい。

したがって、例えば図９（ａ）及び図９（ｂ）に示すように、必ずしも分離部２１４の両端部に分離部２１２を配置する必要はない。図９（ａ）は、分離部２１４をゲート電極２０８Ａ，２０８Ｂ側に配置した例である。図９（ｂ）は、分離部２１２をゲート電極２０８Ａ，２０８Ｂ側に配置した例である。

また、例えば図９（ｃ）に示すように、図９（ｂ）の配置において、分離部２１４と分離部２１０との間に隙間を設けてもよい。この場合、ｎ型半導体領域２０６Ａとｎ型半導体領域２０６Ｂとをこの隙間で接続して１つのｎ型半導体領域２０６としてもよい。

図９（ｂ）のように浮遊拡散領域ＦＤが２つのｎ型半導体領域２０６Ａ，２０６Ｂを含む場合、これらに接続される配線を設けるには２つのコンタクトプラグが必要である。これに対し、図９（ｃ）のように浮遊拡散領域ＦＤが１つのｎ型半導体領域２０６を含む場合、コンタクトプラグは１つでよい。したがって、コンタクトプラグとの間で生じる容量を削減することができ、ノイズを低減することができる。

図９（ａ）の配置において、分離部２１２と分離部２１０との間に隙間を設け、ｎ型半導体領域２０６Ａとｎ型半導体領域２０６Ｂとをこの隙間で接続し、１つのｎ型半導体領域２０６としてもよい。

［第５実施形態］
本発明の第５実施形態による撮像装置について、図１０を用いて説明する。図１０は、本実施形態による撮像装置の画素の構成例を示す図である。図１乃至図９に示す第１乃至第４実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

第１実施形態による撮像装置では、マイクロレンズ２４０から入射する光が最も集中する場所に分離部２１４を配置する観点から、分離部２１４を画素１２の中心付近に配置する例を示した。しかしながら、画素１２に入射する光の入射角（主光線角度）は、画素領域１０内における画素１２の位置によって異なってくる。したがって、上記観点に基づいて分離部２１４を配置する場合、画素１２内の分離部２１４を配置する場所は、画素領域１０内における画素１２の位置に応じて変えることが望ましい。本実施形態では、画素内における分離部２１２の配置場所を、その画素１２が画素領域１０内において位置する場所に応じて定める例を示す。

画素１２に入射する光が最も集中する場所は、画素アレイとマイクロレンズアレイのサイズの関係などにもよるが、一例では、画素領域１０の中心部から遠い画素１２ほど、その画素１２が画素領域１０の中心部に対して位置する方向にシフトする。このような場合、分離部２１２は、画素領域１０における画素１２の場所に応じて、例えば図１０に示すように配置することができる。

ここで、図１０（ａ）に示すように、画素領域１０内の場所（１），（２），（３）に着目する。場所（１）は、画素領域１０の中心付近である。場所（２）は、画素領域１０の中心に対して＋ｙ方向に位置する周辺付近（上辺中央付近）である。場所（３）は、画素領域１０の中心に対して＋ｘ方向、＋ｙ方向に位置する角部付近（右上角部付近）である。このとき、場所（１），（２），（３）の画素１２は、それぞれ、図１０（ｂ），（ｃ），（ｄ）に示すようなレイアウトとすることができる。

画素領域１０の中心付近（場所（１））では、図１０（ｂ）に示すように、第１実施形態の場合と同様、分離部２１２は、画素１２の中心付近に配置する。画素領域１０の中心から周辺付近に近づくにつれ、徐々に分離部２１２の位置をずらして配置する。画素領域１０の上辺中央付近（場所（２））では、図１０（ｃ）に示すように、分離部２１２を、場所（１）における画素１２内の位置よりも＋ｙ方向にシフトして配置する。画素領域１０の右上角部付近（場所（３））では、図１０（ｄ）に示すように、分離部２１２を、場所（２）における画素１２内の位置よりも＋ｘ方向にシフトして配置する。分離部２１２の移動に応じて、分離部２１４、光電変換部ＰＤ１，ＰＤ２、転送トランジスタＭ１，Ｍ２等の配置場所を移動するようにしてもよい（図１０（ｄ）参照）。

このようにして、分離部２１４の配置場所に光が集中するようにすることで、特に画素領域１０の周辺部における感度低下を抑制することができる。

［第６実施形態］
本発明の第６実施形態による撮像装置について、図１１を用いて説明する。図１乃至図１０に示す第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１１は、本実施形態による撮像装置の画素の構成例を示す図である。図１１（ａ）は、光電変換部ＰＤ１，ＰＤ２を光の入射方向から見た平面図である。図１１（ｂ）は、図１１（ａ）のＢ−Ｂ′線断面図である。図１１（ｃ）は、図１１（ａ）のＣ−Ｃ′線断面図である。図１１（ｄ）は、半導体基板２００の裏面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＢ−Ｂ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。図１１（ｅ）は、半導体基板２００の表面から深さＬ１の間の領域における最小のポテンシャル障壁の高さをＣ−Ｃ′線断面に沿って繋ぐことにより描いたポテンシャル分布図である。

本実施形態による撮像装置は、分離部２１４の幅が場所によって異なっているほかは、第１実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置では、分離部２１２を挟む２つの分離部２１４の幅が、互いに異なっている。これら２つのうち、ゲート電極２０８Ａ，２０８Ｂに近い側に配置された分離部２１４の幅をＷ１、ゲート電極２０８Ａ，２０８Ｂから遠い側に配置された分離部２１４の幅をＷ１′とすると、幅Ｗ１が幅Ｗ１′よりも狭くなっている。

分離部２１４の幅Ｗ１を幅Ｗ１′よりも狭くすることで、ゲート電極２０８Ａ，２０８Ｂのｘ方向の幅、並びに、浮遊拡散領域ＦＤ（ｎ型半導体領域２０６Ａ，２０６Ｂ）のｘ方向の幅を大きくすることができる。これにより、電荷の転送路の幅が広がり設計の自由度を上げることができ、光電変換部ＰＤ１，ＰＤ２の飽和電荷量を更に増加しつつ、転送特性をも向上することができる。トレンチ分離からなる分離部２１４は、幅を狭めても十分な分離特性を得られることから、第１実施形態の場合と同様、光電変換部ＰＤ１，ＰＤ２間を明確に分離することができる。したがって、第１実施形態で説明した理由により、「良好な焦点検出性能」、「ニー特性のない合成出力」、「十分な飽和電荷量」の３つを同時に実現するとも可能となる。

なお、本実施形態では、幅Ｗ１が幅Ｗ１′よりも狭くなるようにしたが、幅Ｗ１′が幅Ｗ１よりも狭くなる構成としてもよい。

［第７実施形態］
本発明の第７実施形態による撮像装置について、図１２を用いて説明する。図１乃至図１１に示す第１乃至第６実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図１２は、本実施形態による撮像装置の光電変換部ＰＤ１，ＰＤ２を光の入射方向から見た平面図である。

本実施形態による撮像装置は、分離部２１４の幅が途中から変化しているほかは、第１実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置では、分離部２１４の幅が、分離部２１２に近い部分と分離部２１２から遠い部分とで異なっている。分離部２１２に近い部分の分離部２１４の幅を幅Ｗ１、分離部２１２から遠い部分の分離部２１４の幅をＷ１″とすると、幅Ｗ１が幅Ｗ１″よりも狭くなっている。分離部２１４の幅が途中から変化する構成とすることで、分離部２１４のポテンシャル形状を調整し、ポテンシャル障壁の高さφ３を調整することができる。

図１２では、Ｗ１＜Ｗ１″となるように、分離部２１４の幅を、分離部２１２との境界付近へ向かって徐々に幅が狭くなる構成としているが、Ｗ１＞Ｗ１″となるように徐々に幅が広がるようにしてもよい。

［第８実施形態］
本発明の第８実施形態による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。図１乃至図１２に示す撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

上記第１乃至第７実施形態で述べた撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１３にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

撮像システム３００は、図１３に示すように、撮像光学系３０２、ＣＰＵ３１０、レンズ制御部３１２、撮像装置制御部３１４、画像処理部３１６、絞りシャッタ制御部３１８、表示部３２０、操作スイッチ３２２、記録媒体３２４を備える。

撮像光学系３０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り３０４等を含む。絞り３０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り３０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系３０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。

撮像光学系３０２の像空間には、その撮像面が位置するように撮像装置１００が配置されている。撮像装置１００は、第１乃至第７実施形態で説明した撮像装置１００であり、ＣＭＯＳセンサ（画素領域１０）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置１００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置１００は、撮像光学系３０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。

レンズ制御部３１２は、撮像光学系３０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部３１８は、絞り３０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。

ＣＰＵ３１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ３１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系３０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ３１０は、信号処理部でもある。

撮像装置制御部３１４は、撮像装置１００の動作を制御するとともに、撮像装置１００から出力された信号をＡ／Ｄ変換してＣＰＵ３１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置１００が備えていてもかまわない。画像処理部３１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部３２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ３２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体３２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。

このようにして、第１乃至第７実施形態による撮像装置１００を適用した撮像システム３００を構成することにより、高精度の焦点調節が可能であり高精細な画像を取得しうる高性能の撮像システムを実現することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記第１及び第２実施形態では、分離部２１４，２１０，２１２の信号電荷に対するポテンシャル障壁の高さをそれぞれφ１，φ２，φ３として、これらがφ３＜φ２≦φ１の関係を有することが望ましいことを示した。しかしながら、例えば隣接する画素との間隔が十分にある場合など、隣接する画素への電荷の流出を無視できるような場合には、分離部２１４のポテンシャル障壁の高さφ１と分離部２１２のポテンシャル障壁の高さφ３の関係だけを考慮するようにしてもよい。この場合、φ３＜φ１となる。

また、図２に示した画素回路は一例であり、これに限定されるものではない。例えば、図２の画素回路では、２つの光電変換部ＰＤ１，ＰＤ２で読み出し回路部（リセットトランジスタＭ３、増幅トランジスタＭ４、選択トランジスタＭ５）を共有しているが、それぞれに対応して読み出し回路部を設けてもよい。

また、上記実施形態では、第１実施形態による撮像装置の変形例を第３乃至第７実施形態において説明したが、これら実施形態で説明した付加的な構成は、第２実施形態による撮像装置に適用することもできる。また、第３乃至第７実施形態で説明した付加的構成は、２以上のものを任意に組み合わせることも可能である。

また、第８実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図１３に示した構成に限定されるものではない。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素領域
１２…画素
１４…制御信号線
１６Ａ，１６Ｂ…垂直信号線
２０…垂直走査回路
３０Ａ，３０Ｂ…読み出し回路
４０Ａ，４０Ｂ…水平走査回路
５０Ａ，５０Ｂ…出力アンプ
６０…制御回路
１００…撮像装置
２００…半導体基板
２０２，２１６…ｐ型半導体領域
２０４Ａ，２０４Ｂ，２０６Ａ，２０６Ｂ，２０６…ｎ型半導体領域
２１０，２１２，２１４…分離部
２４０…マイクロレンズ

Claims (20)

1. ２次元状に配された複数の画素を有する撮像装置であって、
   前記複数の画素のうちの少なくとも一部の画素は、
   半導体基板に設けられ、光電変換により生じた信号電荷を蓄積する第１導電型の第１の半導体領域をそれぞれが含む第１及び第２の光電変換部と、
   前記第１の光電変換部と前記第２の光電変換部との間の前記半導体基板に設けられ、前記第１の半導体領域の信号電荷に対して第１のポテンシャル障壁を形成する第２の半導体領域からなる第１の分離部と、
   前記第１の光電変換部と前記第２の光電変換部との間の前記半導体基板に設けられ、前記第１の半導体領域の信号電荷に対して前記第１のポテンシャル障壁よりも高い第２のポテンシャル障壁を形成するトレンチ分離からなる第２の分離部と、を有する
   ことを特徴とする撮像装置。
2. 前記第１の光電変換部と前記第２の光電変換部とは、平面視において、第１の方向に隣接して配置されており、
   前記第１の分離部と前記第２の分離部とは、平面視において、前記第１の方向と交差する第２の方向に隣接して配置されている
   ことを特徴とする請求項１記載の撮像装置。
3. 前記少なくとも一部の画素は、２つの前記第２の分離部を含み、
   ２つの前記第２の分離部は、前記第２の方向に沿って前記第１の分離部を挟むように配置されている
   ことを特徴とする請求項２記載の撮像装置。
4. 前記第１の分離部は、平面視において、前記画素の中心部に配置されている
   ことを特徴とする請求項２又は３記載の撮像装置。
5. 前記第１の分離部は、画素領域における前記画素の場所に応じて、前記画素内における場所が定められている
   ことを特徴とする請求項２又は３記載の撮像装置。
6. 平面視における前記第１の分離部の長さは、平面視における前記第２の分離部の長さ以下である
   ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 平面視における前記第２の分離部の幅は、平面視における前記第１の分離部の幅よりも狭い
   ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記少なくとも一部の画素は、隣接する他の画素と前記第１の光電変換部及び前記第２の光電変換部との間に設けられた第３の分離部を更に有し、
   前記第３の分離部の、前記第１の半導体領域の信号電荷に対するポテンシャル障壁は、前記第１のポテンシャル障壁よりも高い
   ことを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
9. 平面視における前記第３の分離部の幅は、平面視における前記第１の分離部の幅よりも広い
   ことを特徴とする請求項８記載の撮像装置。
10. 前記第３の分離部の少なくとも一部は、トレンチ分離により構成されている
    ことを特徴とする請求項８又は９記載の撮像装置。
11. 前記第３の分離部は、前記半導体基板の第１の表面から、前記第１の半導体領域、前記第１の分離部及び前記第２の分離部が設けられた深さよりも深くに渡って設けられている
    ことを特徴とする請求項８乃至１０のいずれか１項に記載の撮像装置。
12. 前記第２の半導体領域は、第２導電型であり、
    前記第３の分離部は、前記第２の半導体領域よりもキャリア濃度の高い前記第２導電型の第３の半導体領域を有する
    ことを特徴とする請求項８乃至１０のいずれか１項に記載の撮像装置。
13. 前記第２の半導体領域は、前記第１導電型であり、
    前記第２の半導体領域のキャリア濃度は、前記第１の半導体領域のキャリア濃度よりも低い
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
14. 前記第２の分離部の周囲に、前記第２の半導体領域よりもキャリア濃度の高い第２導電型の第４の半導体領域を更に有する
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
15. 前記第２の分離部は、前記半導体基板に設けられたトレンチに、前記半導体基板とは屈折率の異なる材料又は金属材料が埋め込まれてなる
    ことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
16. 前記第１の分離部及び前記第２の分離部は、前記半導体基板の第１の表面から、前記第１の半導体領域が設けられた深さよりも深くに渡って設けられている
    ことを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
17. 前記半導体基板は、第１の表面及び第２の表面を含み、
    前記第１の分離部は、前記半導体基板の前記第１の表面から前記第２の表面に渡って設けられており、
    前記第２の分離部は、前記半導体基板の前記第１の表面から前記第２の表面に渡る領域のうちの前記第１の表面側の一部分に設けられている
    ことを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
18. 前記少なくとも一部の画素は、前記半導体基板の前記第１の表面側に、前記第１の光電変換部及び前記第２の光電変換部に光を集光する１つのマイクロレンズを更に有する
    ことを特徴とする請求項１６又は１７記載の撮像装置。
19. 請求項１乃至１８のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力された信号を処理する信号処理部と、を有し、
    前記信号処理部は、前記第１の光電変換部で生成された信号電荷に基づく第１の信号と、前記第２の光電変換部で生成された信号電荷に基づく第２の信号とに基づき、デフォーカス量を算出する
    ことを特徴とする撮像システム。
20. 前記信号処理部は、前記第１の光電変換部及び前記第２の光電変換部で生成された信号電荷に基づく第３の信号に基づき、画像を生成する
    ことを特徴とする請求項１９記載の撮像システム。

Images