JP2020183968A - ディスプレイの輝度補償方法及びディスプレイ - Google Patents

ディスプレイの輝度補償方法及びディスプレイ Download PDF

Info

Publication number
JP2020183968A
JP2020183968A JP2019086406A JP2019086406A JP2020183968A JP 2020183968 A JP2020183968 A JP 2020183968A JP 2019086406 A JP2019086406 A JP 2019086406A JP 2019086406 A JP2019086406 A JP 2019086406A JP 2020183968 A JP2020183968 A JP 2020183968A
Authority
JP
Japan
Prior art keywords
organic light
light emitting
vertical organic
transistor
emitting transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019086406A
Other languages
English (en)
Inventor
宏充 勝井
Hiromitsu Katsui
宏充 勝井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP2019086406A priority Critical patent/JP2020183968A/ja
Priority to CN202080028516.0A priority patent/CN113678189A/zh
Priority to US17/606,660 priority patent/US11996042B2/en
Priority to PCT/JP2020/017499 priority patent/WO2020218421A1/en
Priority to KR1020217034737A priority patent/KR20220002323A/ko
Priority to TW109113876A priority patent/TWI836064B/zh
Publication of JP2020183968A publication Critical patent/JP2020183968A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイを提供する。【解決手段】 複数の縦型有機発光トランジスタと、縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、補正対象とする縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、補正対象とする縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、前記工程(B)において測定された電流値と、記憶部に格納されている縦型有機発光トランジスタの特性情報に基づいて、縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含む。【選択図】 図1

Description

本発明は、ディスプレイの輝度補償方法及びディスプレイに関する。
近年、有機発光ダイオードのような有機半導体素子を光源素子に用いたディスプレイの実用化が進み、市販されるようになっている。有機半導体素子を光源に用いたディスプレイの開発においては、今もなお、さらなる性能向上に向けて、高輝度化、高精細化、低消費電力化、長寿命化といった検討が継続して行われている。
従来、有機ELディスプレイの発光要素は、有機発光ダイオード(「OLED」とも称される。)と有機発光ダイオードに流す電流の制御を行うトランジスタで構成される。有機発光ダイオードは、アノード電極とカソード電極の間に挟まれた有機EL層に、基板上に形成された薄膜トランジスタ(「TFT」とも称される。)から入力される電流に応じて発光するデバイスである。
ところが、当該構成に対して下記特許文献1には、制御素子の数を減らし、発光面積を大きくして高輝度化させるための素子として、ゲート電極に印加する電圧を制御することで、流れる電流を調整するトランジスタであって、かつ、当該トランジスタ自体が流れる電流量に応じて発光する縦型有機発光トランジスタ(「VOLET」とも称される。)が記載されている。また、下記特許文献2は、縦型有機発光トランジスタを用いたディスプレイが記載されており、ディスプレイの大幅な高輝度化が期待されている。
国際公開第2009/036071号 特表2014−505324号公報
縦型有機発光トランジスタは、電界効果トランジスタと同様に、ソース電極、ゲート電極及びドレイン電極を備え、ソース電極がアノード電極に、ドレイン電極がカソード電極に対応している。ソース電極とドレイン電極の間には、EL素子及び有機半導体層が構成され、それぞれの電極は、EL素子及び有機半導体層に電流を流すことでELを発光させられるように構成されており、発光によって得られる光が外部へ出射するようにソース電極又はドレイン電極少なくとも一方は透明である様に構成されている。
従来の構成に用いられている有機発光ダイオードは、長期にわたり点灯を続けると、注入された電流に応じて劣化が進行し、徐々に輝度が低下していくことが知られている。これは、有機発光ダイオードにおいて、化学変化や各有機層界面への電荷蓄積等による層間注入効率の変動等が要因であると考えられている。この点は、同じようにアノード電極に相当するソース電極とカソード電極に相当するドレイン電極の間に挟まれたEL素子及び有機半導体層に電流を流すことで発光させる縦型有機発光トランジスタについても同様である。
ところが、本発明者は、鋭意研究により、縦型有機発光トランジスタを用いたディスプレイでは、以下のような課題があることが見出した。縦型有機発光トランジスタは、EL素子及び有機半導体層に電流を流してELを発行させるために、ゲート電極に対して電圧を印加していると、ゲート電極とゲート絶縁膜層ととの界面、ソース電極と有機半導体層及び表面層等との界面、ゲート絶縁膜層と表面層のそれぞれに電荷が蓄積してしまう。これらの界面に電荷が蓄積することにより、縦型有機発光トランジスタは、ゲート電極に対して所定の電圧を印加しても、有機半導体層に対して製造されたばかりの状態あるいは工場出荷時と同等の電荷が注入されなくなるという現象が発生するため、有機発光ダイオードよりも輝度の低下が速く進行してしまう。そのため縦型有機発光トランジスタを用いたディスプレイは、短期間での特性変動が生じやすく、短寿命となりやすいことから、製品としての信頼性が課題となる。
縦型有機発光トランジスタに流れる電流の変化が生じたとしても、所望の電流が流れるようにフィードバック制御を行う回路を構成することもできるが、複雑な回路構成を追加することになり、素子を配置する領域が必要となってしまう。つまり、発光領域が小さくなり高輝度化を阻害してしまうことになる。
本発明は、上記課題に鑑み、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイを提供することを目的とする。
本発明のディスプレイの輝度補償方法は、
複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含むことを特徴とする。
記憶部は、ディスプレイを製造したばかりの状態あるいは工場出荷時の縦型有機発光トランジスタの特性情報が格納されている。ここで、縦型有機発光トランジスタの特性情報とは、例えば、電子移動度(μ)、コンダクタンス(gm=Id/Vg)、閾値電圧(Vt)等である。Idは縦型有機発光トランジスタのソース電極とドレイン電極間を流れる電流値、Vgは縦型有機発光トランジスタのゲート電極に印加される電圧を示す。
上述の通り、電流供給ライン、もしくは各縦型有機発光トランジスタに流れている電流の電流値が確認され、各縦型有機発光トランジスタは、所望の電流値で流れるように記憶部に格納されている特性情報に基づいてゲート電極に印加される電圧が補正される。つまり、長期にわたって縦型有機発光トランジスタの有機半導体層に供給される電流が、所望の電流値となるように調整される。従って、縦型有機発光トランジスタ自体の劣化による輝度の変動が抑制され、長時間にわたって輝度が補償される。
なお、電流値の測定は、それぞれの縦型有機発光トランジスタに対して個別に実施されてもよく、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で実施されてもよい。各々の縦型有機発光トランジスタのソース電極に流れる電流の電流値の測定を行い、ゲート電極に印加する電圧を調整すれば、正確に、ソース電極へ流れる電流を補正し、所望の輝度を得ることができる。
しかし、画素数の大きなディスプレイは、数百万から数千万の縦型有機発光トランジスタによって構成されるため、個別に補正を行うと全ての縦型有機発光トランジスタを補正するのに長い時間を要してしまう。そうすると、ゲート電極に印加される電圧の補正が行われた部分と補正が行われていない部分で輝度に差が生じて画質にムラが生じやすい。従って、特定の領域や同一ライン上に配置された縦型有機発光トランジスタに対して一括で、短時間に補正が行われることが好ましい。
上記輝度補償方法の前記工程(A)は、補正対象としない前記縦型有機発光トランジスタへの電流供給を遮断する工程(A1)を含んでいても構わない。
工程(A)と工程(B)を行う際は、縦型有機発光トランジスタのゲート電極に対して表示する画像に応じた電圧ではなく、輝度検査用の電圧が印加されるため、画面は一瞬だけ意図しない表示を行うことになる。このとき、瞬間的に明るい画面が表示されると、ディスプレイを見ている人が、画面のちらつき等を感じやすい。そのため、できるだけ暗い画面で行うことが好ましい。
上記方法とすることで、縦型有機発光トランジスタに流れる電流の供給源となる経路を遮断することができ、より暗い画面で補正の工程を実施することができ、かつ、電流をより正確に測定することができる。
上記輝度補償方法の前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする。
縦型有機発光トランジスタの特性は温度による影響も受けやすく、電源投入時に対して温度が上昇している動作時では、縦型有機発光トランジスタのゲート電極に同じ電圧を印加しても流れる電流値が異なる。従って、動作時の温度において電流値を測定して補正する必要がある。
上記方法とすることで、ディスプレイが動作を開始して温度が上昇している間及び動作温度まで上昇している状態において、所望の輝度となるように縦型有機発光トランジスタのゲート電極に印加する電圧を補正することで、補正された所望の輝度の発光をさせることができる。また、電源投入後、一回の電流測定によって補正値を決定し、それぞれの縦型有機発光トランジスタのオフセット電圧を求めて記憶しておき、時間経過や温度に応じて縦型有機発光トランジスタのゲート電極に印加する電圧をオフセットさせる制御とすることもできる。
また、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減できるという効果も奏する。
上記輝度補償方法の前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含んでいても構わない。
上記方法とすることで、記憶部に格納されているそれぞれの縦型有機発光トランジスタの初期の特性情報のみではなく、前回の工程において測定された電流値や補正した電圧値等との差分を調整するように補正することができる。そのため、電源投入直後においても縦型有機発光トランジスタのソース電極への電流値の測定を行うことなく、最後に補正を行った際の電流値に基づいて、補正を行った状態で画像や動画を表示することができる。
本発明のディスプレイは、
アレイ状に配置された複数の縦型有機発光トランジスタと、
複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
前記電流供給ラインに流れる電流を測定する電流測定部と、
それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部とを備える。
前記制御部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加するように制御し、
前記電流測定部は、
補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
前記制御部は、
測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とする。
例えば、制御部は、補正対象とする縦型有機発光トランジスタに接続された第一薄膜トランジスタをオン状態にするように第一ゲートラインの電圧を制御し、このオン状態で、電流測定部によって測定された電流供給ラインの電流値と記憶部に格納された縦型有機発光トランジスタの特性情報とから、データラインに印加する電圧の補正値を決定する。これにより、補正対象の縦型有機発光トランジスタの輝度を補正できる。
上記構成によれば、所望の画像を表示するためにデータラインに印加する電圧を調整できる。これにより、縦型有機発光トランジスタに流れる電流値が補正され、長時間使用しても画質や輝度が変動しないディスプレイを構成でき、長時間にわたる点灯に対して輝度を補償することができる。
上記ディスプレイは、前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていても構わない。
ディスプレイが表示する画像は、それぞれの縦型有機発光トランジスタに接続されている第一薄膜トランジスタのオン/オフ状態が順次切り替わり、それぞれの画素に応じて、縦型有機発光トランジスタのゲート電極に所望の電圧が印加されることで更新される。この時、縦型有機発光トランジスタのゲート電極の電圧印加が完了し、第一薄膜トランジスタがオフ状態に切り替えられた後、縦型有機発光トランジスタは、所定の時間の間その輝度を維持しなければならない。つまり、縦型有機発光トランジスタに流れる電流を維持するために、縦型有機発光トランジスタのゲート電極とソース電極との間の電圧を維持しておく必要がある。
そのためには、縦型有機発光トランジスタのゲート電極とソース電極の間にコンデンサのような電荷を維持する素子を接続しなければならない。半導体回路として構成されるコンデンサで電圧維持用の容量値を得ようとすると、非常に大きな素子となってしまい、発光領域を圧迫してしまう。
そこで、上記構成とすることで、発光領域を大きくするために大きく形成されている縦型有機発光トランジスタ内に、寄生素子としてコンデンサを構成することができる。つまり、別途電圧維持用のコンデンサを接続する必要が無く、発光領域を圧迫させることがないため、より高輝度なディスプレイを構成することができる。
上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンを含む導電性材料によって形成されていても構わない。
さらに、上記ディスプレイの前記縦型有機発光トランジスタは、ソース電極及び/又はドレイン電極がカーボンナノチューブ(「CNT」とも称される。)によって形成されていても構わない。
カーボンを含む導電性材料、特にカーボンナノチューブは、電流密度耐性が高く、可視光に対して透光性を有する導電膜を形成することができる。従って、上記のような材料を用いることで、可視光に対して透光性を有し、かつ大きな電流を流すことができる縦型有機発光トランジスタを構成することができる。また、カーボンナノチューブは、機械的強度も高いことから、柔軟性を有するディスプレイを構成することもできる。
上記ディスプレイは、
前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
前記制御部は、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御しても構わない。
さらに、上記ディスプレイの前記第二薄膜トランジスタは、酸化物半導体によって構成されていても構わない。
通常動作時においては、オン状態である第二薄膜トランジスタがオフ状態に切り替わることによって、縦型有機発光トランジスタに流れる電流の供給経路を遮断することができる。さらに、第二薄膜トランジスタをオフ状態であっても流れてしまう微小な電流(リーク電流)の少ない酸化物半導体で構成することにより、補正対象ではない縦型有機発光トランジスタに流れる電流をさらに小さくすることができる。
本発明によれば、複雑な回路構成を追加することなく、長期にわたって輝度の変動を抑える縦型有機発光トランジスタを用いたディスプレイの輝度補償方法及びディスプレイが実現される。
ディスプレイの一実施形態の一部の模式的な構成図である。 図1の発光部の回路図である。 図1の制御部の構成図である。 基板上に構成される発光部の模式的な素子構成の上面図である。 図4の発光部の側面図である。 ディスプレイの輝度補正手順を示すフローチャートである。 ディスプレイの別実施形態の一部の模式的な構成図である。
以下、本発明のディスプレイの構成について、図面を参照して説明する。なお、以下の各図面は、いずれも模式的に図示されたものであり、図面上の寸法比や個数は、実際の寸法比や個数と必ずしも一致していない。
[構成]
まず、ディスプレイの構成について説明する。図1は、ディスプレイ1の一実施形態の一部の模式的な構成図である。図1に示すように、本実施形態のディスプレイ1は、アレイ状に配列された縦型有機発光トランジスタを含む発光部10と、縦型有機発光トランジスタのゲート電極に電圧を供給するデータライン11と、縦型有機発光トランジスタのソース電極に電流を供給する電流供給ライン12と、第一薄膜トランジスタを制御する第一ゲートライン13と、第二薄膜トランジスタを制御する第二ゲートライン14と、制御部15と、電流供給ライン12に流れる電流を測定する電流測定部16と、記憶部17を備える。
図2は、図1の発光部10の回路図である。図2に示すように、発光部10は、縦型有機発光トランジスタ20と、縦型有機発光トランジスタ20のゲート電極への電圧供給を制御する第一薄膜トランジスタ21と、縦型有機発光トランジスタ20のソース電極への電流供給を制御する第二薄膜トランジスタ22と、縦型有機発光トランジスタ20のソース電極とゲート電極の間に接続されるコンデンサ23を備える。
データライン11は、表示する画像に応じて、縦型有機発光トランジスタ20の発光輝度を調整するために、縦型有機発光トランジスタ20のゲート電極に第一薄膜トランジスタ21を介して電圧を印加するための配線である。電流供給ライン12は、縦型有機発光トランジスタ20のソース電極に第二薄膜トランジスタ22を介して電流を供給するための配線である。
第一ゲートライン13は、第一薄膜トランジスタ21のゲート電極に接続され、第一薄膜トランジスタ21のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のゲート電極とデータライン11との通電を制御する。第二ゲートライン14は、第二薄膜トランジスタ22のゲート電極に接続され、第二薄膜トランジスタ22のオン/オフを制御する、すなわち、縦型有機発光トランジスタ20のソース電極と電流供給ライン12との通電を制御する。
電流測定部16は、同一の電流供給ライン12に接続されている、発光部10(縦型有機発光トランジスタ20)に対して流れている電流量の合計値を測定するように配置されている。
図3は、図1の制御部15の構成図である。図3に示すように、制御部15は、データライン11を駆動する複数のゲートドライバ15a、電流供給ライン12を駆動する複数のソースドライバ15b、第一ゲートライン13の電圧及び第二ゲートライン14の電圧を制御する複数のゲートコントローラ15cと、電流測定部16が測定した電流値を受信して記憶部17に格納するデータ入出力回路15dと、電流測定部16が測定した電流値と記憶部17に格納された縦型有機発光トランジスタ20の特性情報から、縦型有機発光トランジスタ20のゲート電極に印加する電圧の補正値を演算する演算処理回路15eを備える。制御に関する詳細は、制御方法の項目にて後述される。
制御部15を構成するそれぞれのブロックの具体的な構成は、専用回路、ソフトウェアプログラムによって制御されるプロセッサ、又はこれらの組み合わせによって構成される。例えば、専用回路は、縦型有機発光トランジスタ20と同一基板上に構成された制御信号を生成するロジック回路や各縦型有機発光トランジスタ20を駆動するためのドライバ回路、又は各ライン(11,12,13,14)と電気的に接続できるように構成された専用集積回路(Application Specific Integrated Circuit、ASICと略称する)や、プログラミングによって専用回路を構築することができるプログラマブルデバイス(PLD,CPLD,FPGA)等であってもよい。
プロセッサは、中央処理ユニット(Central Processing Unit、CPUと略称する)であっても良く、他の汎用プロセッサ、デジタル信号プロセッサ(Digital Signal Processor、DSPと略称する)、ASIC等であってもよい。また、汎用プロセッサは、マイクロプロセッサであってもよく、プロセッサは、いかなる標準的なプロセッサ等であってもよい。各種処理のステップは、直接にハードウェアプロセッサにより実行されてもよく、プロセッサにおけるハードウェア及びソフトウェア(あるいはソフトウェア機能モジュール)による組合わせで実行されてもよい。さらには、マイクロコントローラ等の制御デバイスを用いても構わない。
記憶部17は、高速RAMメモリを含んでもよく、任意のタイプの揮発的又は不揮発的な記憶装置或いはそれらの組み合わせで実現されても構わない。例えば、スタティックランダムアクセスメモリ(SRAM)、電気消去可能なプログラミング読取専用メモリ(EEPROM)、消去可能なプログラミング読取専用メモリ(EPROM)、プログラミング読取専用メモリ(PROM)、読取専用メモリ(ROM)、磁気メモリ、フラッショメモリ、磁気ディスク又は光ディスク等が挙げられる。
コンデンサ23は、第一薄膜トランジスタ21がオフ状態である間、表示している画像を所定の時間維持するために配置されている、縦型有機発光トランジスタ20のゲート電極とソース電極との間の電圧保持用素子である。
次に、基板上に形成されるそれぞれの素子の構造について説明する。図4は、基板30上に構成される発光部10の模式的な素子構成の上面図である。図5は、図4の発光部10の側面図である。図4及び図5が示すように、縦型有機発光トランジスタ20、第一薄膜トランジスタ21及び第二薄膜トランジスタ22は、データライン11、電流供給ライン12と第一ゲートライン13、第二ゲートライン14によって区分けされた領域に形成される。
基板30は、ガラス材、又はPET(Poly Ethylene Terephthalate)、PEN(Poly Ethylene Naphthalate)、ポリイミドといったプラスチック材等の材料を採用することができる。
なお、以下の説明において、データライン11と電流供給ライン12が配線される方向をX方向、第一ゲートライン13と第二ゲートライン14が配線される方向をY方向、これらと直交する方向をZ方向として、基板30から離れる方向(+Z方向)に向かって上層側として説明する。
縦型有機発光トランジスタ20の構成は、上層からカソード電極に相当するドレイン電極層20d、有機EL層20c、有機半導体層20a、表面層31の表面にカーボンを含む導電性材料(本実施形態においては、カーボンナノチューブ)を塗布するように構成されたソース電極層20s、さらにその下層において誘電体で構成されるゲート絶縁膜層20hを介してゲート電極層20gが形成されている。ゲート電極層20gに電圧が印加されると、有機半導体層20aとソース電極層20sの間のショットキー障壁が変化し、所定の閾値を超えたところでソース電極層20sから有機半導体層20aに対して電流が流れ、縦型有機発光トランジスタ20が発光する。
本実施形態のディスプレイ1は、基板30は、可視光に対して透過性を有する素材で構成され、ゲート電極層20gとソース電極層20sは、可視光が通過できるような間隙を有するように構成されることで、有機半導体層20aから出射した光が、基板30を通過して外に出射されることで画像を表示する。このように、基板30を通過させて光を出射する方式は「ボトムエミッション方式」とも称され、電極間の配線接続がしやすく作製が容易といったメリットを有する。
第一薄膜トランジスタ21と第二薄膜トランジスタ22は、それぞれ酸化物半導体層(21a,22a)を介してソース電極層(21s,22s)とドレイン電極層(21d,22d)が接続され、酸化物半導体層(21a,22a)の下層に、絶縁層又は誘電体層を介してゲート電極層(21g,22g)が形成されている。それぞれ、ゲート電極層(21g,22g)に電圧が印加されると、酸化物半導体層(21a,22a)にチャネルが形成され、ソース電極層(21s,22s)とドレイン電極層(21d,22d)が通電する。
第一薄膜トランジスタ21は、ソース電極層21sがデータライン11に接続され、ドレイン電極層21dが縦型有機発光トランジスタ20のゲート電極層20gに接続される。第二薄膜トランジスタ22は、ソース電極層22sが電流供給ライン12に接続され、ドレイン電極層22dが縦型有機発光トランジスタ20のソース電極層20sに接続される。なお、第一薄膜トランジスタ21は、ソース電極層21sが縦型有機発光トランジスタ20のゲート電極層20gに接続され、ドレイン電極層21dがデータライン11に接続されていても構わない。
図4に示すように、縦型有機発光トランジスタ20は、高輝度を実現するためにできる限り発光領域が大きくなるように形成され、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、縦型有機発光トランジスタ20の発光領域に対して影響が小さいように、区分けされた領域の角に、できる限り小さく形成されている。
図4及び図5において、コンデンサ23は図示されていないが、図5に示すように、本実施形態の縦型有機発光トランジスタ20は、ソース電極層20sとゲート電極層20gがゲート絶縁膜層20hを介して対向するように配置されことで、寄生素子としてのコンデンサ23を備えている。このような寄生素子のコンデンサ23では、容量値が足りない場合は、追加で別のコンデンサを形成しても構わない。
以下、各層に用いられる材料を例示列挙する。
縦型有機発光トランジスタ20のドレイン電極層20dは、単層又は多層グラフェン、カーボンナノチューブ、アルミニウム(Al)、フッ化リチウム(LiF)、酸化モリブデン(MoXY)、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)等を採用し得る。
縦型有機発光トランジスタ20のゲート電極層20gは、アルミニウム(Al)、スズ(Sn)、イットリウム(Y)、スカンジウム(Sc)、ガリウム(Ga)等の金属でドープされた酸化亜鉛(ZnO)、酸化インジウム(In23)、二酸化スズ(SnO2)、酸化カドミウム(CdO)等の金属ドープ、非ドープ透明導電性酸化物及びこれらの組み合わせを含む材料、又は、アルミニウム(Al)、金(Au)、銀(Ag)、プラチナ(Pt)、カドミウム(Cd)、ニッケル(Ni)及びタンタル(Ta)、及びこれらの組み合わせ、さらにはp又はnドープのケイ素(Si)やガリウムヒ素(GaAs)等を採用し得る。
縦型有機発光トランジスタ20の表面層31とゲート電極層20gの間のゲート絶縁膜層20hは、酸化ケイ素(SiOX)、酸化アルミニウム(Al23)、窒化ケイ素(Si34)、酸化イットリウム(Y23)、チタン酸鉛(PbTiOX)、チタン酸アルミニウム(AlTiOX)、ガラス及びパリレンポリマー、ポリスチレン、ポリイミド、ポリビニルフェノール、ポリメチルメタクリレート、フルオロポリマー等の有機化合物等を採用し得る。
縦型有機発光トランジスタ20の有機半導体層20aは、ナフタレン、アントラセン、ルブレン、テトラセン、ペンタセン、ヘキサセン、及びこれらの誘導体のような線形縮合多環芳香族化合物(又はアセン化合物)と、例えば銅フタロシアニン(CuPc)系化合物、アゾ化合物、ペリレン系化合物、及びこれらの誘導体のような顔料と、例えばヒドラゾン化合物、トリフェニルメタン系化合物、ジフェニルメタン系化合物、スチルベン系化合物、アリルビニル化合物、ピラゾリン系化合物、トリフェニルアミン誘導体(TPD)、アリルアミン化合物、低分子量アミン誘導体(a−NPD)、2,2’,7,7’−テトラキス(ジフェニルアミノ)−9,9’−スピロビフルオレン(スピロ−TAD)、N,N’−ジ(1−ナフチル)−N,N’−ジフェニル−4,4’−ジアモノビフェニル(スピロ−NPB)、4,4’、4”−トリス[N−3−メチルフェニル−N−フェニルアミノ]トリフェニルアミン(mMTDATA)、2,2’,7,7’−テトラキス(2,2−ジフェニルビニル)−9,9−スピロビフルオレン(スピロ−DPVBi)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(DPVBi)、(8−キノリノラト)アルミニウム(Alq)、トリス(8−キノリノラト)アルミニウム(Alq3)、トリス(4−メチル−8キノリノラト)アルミニウム(Almq3)、及びこれらの誘導体のような低分子化合物と、例えば、ポリチオフェン、ポリ(p−フェニレンビニレン)(PPV)、ビフェニル基含有ポリマー、ジアルコキシ基含有ポリマー、アルコキシフェニルPPV、フェニルPPV、フェニル/ジアルコシキPPVコポリマー、ポリ(2−メトキシ−5−(2’−エチルヘキシルオキシ)−1,4−フェニレンビニレン)(MEH−PPV)、ポリ(エチレンジオキシチオフェン)(PEDOT)、ポリ(スチレンスルホン酸)(PSS)、ポリ(アニリン)(PAM)、ポリ(N−ビニルカルバゾール)、ポリ(N−ビニルカルバゾール)、ポリ(ビニルピレン)、ポリ(ビニルアントラセン)、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒドハロゲン化樹脂、及びこれらの変性物のようなポリマー化合物と、例えば、5,5_−ジパーフルオロヘキシルカルボニル−2,2_:5_,2_:5_,2_−クアテルチオフェン(DFHCO−4T)、DFH−4T、DFCO−4T、P(NDI2OD−T2)、PDI8−CN2、PDIF−CN2、F16CuPc、及びフラーレン、ナフタレン、ペリレン、並びにオリゴチオフェン誘導体のようなn型輸送有機低分子、オリゴマー、若しくはポリマー、さらには、チエノ[3,2−b]チオフェン、ジナフチル[2,3−b:2’,3’−f]チエノ[3,2−b]チオフェン(DNTT)、2−デシル−7−フェニル[1]ベンゾチエノ[3,2−b][1]ベンゾチオフェン(BTBT)等のチオフェン環を有する芳香族化合物等を採用し得る。
ここで、縦型有機発光トランジスタ20は、エネルギー準位が適合する有機半導体を適切に選定することによって、OLEDディスプレイに標準的に用いられる、正孔注入層・正孔輸送層・有機EL層・電子輸送層・電子注入層などを好適に用いることができる。そして、外部に出射する光の色は、上述の有機EL層20cを構成する材料を選択することによって赤、緑、青といった色の光を出射するように調整される。また、縦型有機発光トランジスタ20は、白色光を出射する構成とすることもでき、同じ縦型有機発光トランジスタ20を用いて、カラーフィルタで所望の色の光を選択して出射するといった構成とすることもできる。
表面層31は、ソース電極層20s(特に、CNT層)の固着を目的としてゲート絶縁膜層20hの上に形成される層である。表面層31を形成する材料としては、シランカップリング材料、アクリル樹脂等から形成されるバインダー樹脂を含む組成物を塗布することで形成することができる。
第一薄膜トランジスタ21及び第二薄膜トランジスタ22に構成される酸化物半導体層(21a,22a)は、In−Ga−Zn−O系半導体、Zn−O系半導体(ZnO)、In−Zn−O系半導体(IZO(登録商標))、Zn−Ti−O系半導体(ZTO)、Cd−Ge−O系半導体、Cd−Pb−O系半導体、CdO(酸化カドミウム)、Mg−Zn−O系半導体、In−Sn−Zn−O 系半導体(例えばIn23−SnO2−ZnO)、In−Ga−Sn−O系半導体等を採用し得る。
本実施形態において、第一薄膜トランジスタ21と第二薄膜トランジスタ22は、酸化物半導体による薄膜トランジスタとしたが、アモルファスシリコンによる薄膜トランジスタであっても構わない。また、p型とn型のいずれであっても構わない。さらに、具体的な構成として、スタガード(staggerd)型、インバーテッド・スタガード(inverted staggerd)型、コープレーナ(coplanar)型、インバーテッド・コープレーナ(inverted coplanar)型等のいずれの構成をも採用し得る。
なお、縦型有機発光トランジスタ20としては、上記特許文献1及び2にも記載されている縦型有機発光トランジスタ20も採用し得る。
[制御方法]
最後に、ディスプレイの制御方法について説明する。本実施形態では、図1に示すように、発光部10がアレイ状に配列され、図1における縦方向における列では、データライン11と電流供給ライン12を共有し、図1における横方向における列では、第一ゲートライン13と第二ゲートライン14を共有している。
以下の説明においては、上述の構成を前提として、一度に補正対象とする発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向一列の組み合わせで説明する。ただし、一度に補正対象とする発光部10は、第一ゲートライン13を共有する図1における横方向について複数の組み合わせで同時に補正してもよく、発光部10単体を順番に補正しても構わない。
また、本実施形態における輝度補償方法は、ディスプレイ1が画像を表示している状態において、表示している画像から、次の画像を表示するための画像の更新間隔の間で実施される。なお、下記の輝度補償方法は、任意のタイミングで行ってもよく、電源投入時や電源投入時から一定時間間隔毎に行われても構わない。
図5は、ディスプレイ1の輝度補正手順を示すフローチャートである。図5に示すように、ディスプレイ1が、通常の画像表示を行っている状態から補正制御を開始すると、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第二薄膜トランジスタ22をオフ状態に切り替える(S1)。
ステップS1を実施後、制御部15のゲートコントローラ15cが、補正対象とする縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオン状態に、補正対象としない縦型有機発光トランジスタ20に接続された第一薄膜トランジスタ21をオフ状態に切り替える(S2)。制御部15がこのように制御することで、補正対象としない縦型有機発光トランジスタ20のゲート電極には電圧が印加されず、かつ、ソース電極には電流が供給されない。
上記のように制御された状態で、オン状態の第一薄膜トランジスタ21に接続されたデータライン11、又は全てのデータライン11に輝度検査用電圧を印加する(S3)。そうすると、電流供給ライン12には、補正対象となる縦型有機発光トランジスタ20に、輝度検査用電圧を印加した時のそれぞれの電流値の合計が流れることになる。
そこで、電流測定部16が、オン状態の第二薄膜トランジスタ22に接続された電流供給ライン12、又は全ての電流供給ライン12に接続された電流を測定する(S4)。この時、理想的には第二薄膜トランジスタ22のゲート電極に輝度検査用電圧が印加された時に、電流供給ライン12からソース電極に向かって流れる電流値に、補正対象となっている縦型有機発光トランジスタ20の個数を乗じた電流値が測定される。
具体的な電流値を測定の方法は、例えば、A/D変換器によって電流値を測定する方法や、電流供給ライン12上に抵抗を配置して、当該抵抗の両端に現れる電圧を所望の電圧値と比較する方法や、分流経路を用意して、電流供給ライン12に所定の電流値を流した時に、各縦型有機発光トランジスタに流れずに分流経路に流れた電流を電流計で測定し、供給した所定の電流値との差を計測する方法等がある。
制御部15は、データ入出力回路15dによって特性情報として実際に測定された輝度検査用電圧(Vc)に対する電流値(I1)を取得し、記憶部17に格納する。この時、制御部15のデータ入出力回路15dは、記憶部17から製造したばかりの状態あるいは工場出荷時の輝度検査用電圧(Vc)に対する電流値(I0)を読み出す。そして、演算処理回路15eが、特性情報とのズレを確認し、生じている電流値のズレ(ΔI=I1−I0)が小さくなるように、データライン11に印加する電圧の補正値を決定する(S5)。この時の比較に用いられる特性情報は、演算処理回路15eコンダクタンスによって算出されたコンダクタンス(gm1=I1/Vc)等であっても構わない。
補正値が決定すると、通常の画像表示制御へと戻り、制御部15のゲートコントローラ15cは、第二薄膜トランジスタ22をオン状態に切り替え、制御部15のゲートドライバ15aが表示しようとする画像に応じた電圧であって、かつ、補正された電圧をデータライン11に印加する。
このように、補正された電圧値が縦型有機発光トランジスタ20のゲート電極に印加されることで、劣化によって、ゲート電極に印加された電圧に対して、ソース電極に期待通りの電流が流れなくなった場合であっても、期待する電流値となるようにゲート電極の制御が補正され、輝度の変化を抑制することができ、長時間にわたる点灯に対して輝度を補償することができる。
また、本実施形態の輝度補償方法は、上述の通り、補正対象としない縦型有機発光トランジスタ20には、ほとんど電流が流れない。従って、一度に補正制御を行っている場合、発光部10は、第一ゲートライン13及び第二ゲートライン14を共有する図1における横方向の一列のみが僅かに発光しているが、その他の縦型有機発光トランジスタ20が消灯している。従って、画像の更新間隔において黒い画面を挿入することができる。
画像の更新間隔において黒い画面されることで、液晶ディスプレイやディスプレイは、表示される画像の更新間隔の間で表示する画像とは異なる画面を一瞬だけ挿入することで、前の画像から次の画像へ切り替わった際の残像が低減される。ディスプレイは、上記方法によって、残像が抑制されることで画像や動画をよりクリアな表示をすることができる。
[別実施形態]
以下、別実施形態につき説明する。
〈1〉 補正値は、記憶部17に格納されている前回の補正制御時に測定された電流値又はコンダクタンスに基づいて決定されても構わない。前回の補正制御時に測定された値の基づくことで、ディスプレイ1は、時間経過に応じた補正値の修正や、不具合検出に利用することもできる。
〈2〉 図7は、ディスプレイ1の別実施形態の一部の模式的な構成図である。図7が示すように、本発明のディスプレイ1は、第二薄膜トランジスタ22が備えられていないものとしても構わない。第二薄膜トランジスタ22は、補正対象としない縦型有機発光トランジスタ20に電流が流れてしまわないように、電流の経路を遮断するものである。つまり、補正対象としない縦型有機発光トランジスタ20に対して流れてしまう電流が非常に小さく、補正演算に対して影響を与えるような大きな値とならない場合は、第二薄膜トランジスタ22を設けなくても構わない。
上記構成とすることで、配線と素子を削減することができ、発光領域をさらに大きくすることができる。従って、より高輝度のディスプレイ1を実現することができる。
〈3〉 有機半導体層20aから出射される光を、基板30とは反対側に出射して画像を表示するように構成されたディスプレイ1であっても構わない。当該構成は「トップエミッション方式」とも称され、縦型有機発光トランジスタ20と基板30との間においても素子を構成できるといったメリットを有する。
〈4〉 上述したディスプレイ1が備える構成は、あくまで一例であり、本発明は、図示された各構成に限定されない。
1 : ディスプレイ
10 : 発光部
11 : データライン
12 : 電流供給ライン
13 : 第一ゲートライン
14 : 第二ゲートライン
15 : 制御部
15a : ゲートドライバ
15b : ソースドライバ
15c : ゲートコントローラ
15d : データ入出力回路
15e : 演算処理回路
16 : 電流測定部
17 : 記憶部
20 : 縦型有機発光トランジスタ
20a : 有機半導体層
20d : ドレイン電極層
20g : ゲート電極層
20h : ゲート絶縁膜層
20s : ソース電極層
21 : 第一薄膜トランジスタ
21a : 酸化物半導体層
21d : ドレイン電極層
21g : ゲート電極層
21s : ソース電極層
22 : 第二薄膜トランジスタ
22a : 酸化物半導体層
22d : ドレイン電極層
22g : ゲート電極層
22s : ソース電極層
23 : コンデンサ
24 : バンク層
30 : 基板
31 : 表面層

Claims (10)

  1. 複数の縦型有機発光トランジスタと、前記縦型有機発光トランジスタの特性情報を格納する記憶部を備えるディスプレイの輝度補償方法であって、
    補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加する工程(A)と、
    補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインに流れる電流を測定する工程(B)と、
    前記工程(B)において測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定する工程(C)とを含むことを特徴とするディスプレイの輝度補償方法。
  2. 前記工程(A)は、補正対象としない前記縦型有機発光トランジスタへの電流の供給を遮断する工程(A1)を含むことを特徴とする請求項1に記載のディスプレイの輝度補償方法。
  3. 前記工程(A)と前記工程(B)は、画像の更新間隔の間で実施されることを特徴とする請求項1又は2に記載のディスプレイの輝度補償方法。
  4. 前記工程(B)は、前記工程(B)において測定された電流値を前記記憶部に格納する工程(B1)を含むことを特徴とする請求項1〜3のいずれか一項に記載のディスプレイの輝度補償方法。
  5. 複数の縦型有機発光トランジスタと、
    複数の前記縦型有機発光トランジスタのゲート電極を制御するための電圧を供給するデータラインと、
    複数の前記縦型有機発光トランジスタのソース電極に電流を供給する電流供給ラインと、
    それぞれの前記縦型有機発光トランジスタのゲート電極と前記データラインの間に接続され、前記縦型有機発光トランジスタのゲート電極への電圧供給を制御する第一薄膜トランジスタと、
    前記第一薄膜トランジスタのゲート電極に接続され、前記第一薄膜トランジスタを制御する第一ゲートラインと、
    少なくとも前記第一ゲートラインに印加する電圧を制御する制御部と、
    前記電流供給ラインに流れる電流を測定する電流測定部と、
    それぞれの前記縦型有機発光トランジスタの特性情報が格納された記憶部とを備え、
    前記制御部は、
    補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧を印加するように制御し、
    前記電流測定部は、
    補正対象とする前記縦型有機発光トランジスタのゲート電極に輝度検査用の電圧が印加されることによって、前記縦型有機発光トランジスタのソース電極に流れる電流を測定し、測定された電流値を記憶部に格納し、
    前記制御部は、
    測定された電流値と、前記記憶部に格納されている前記縦型有機発光トランジスタの前記特性情報に基づいて、前記縦型有機発光トランジスタのゲート電極に印加する電圧の補正値を決定することを特徴とするディスプレイ。
  6. 前記縦型有機発光トランジスタのゲート電極とソース電極の間に誘電体層が形成されていることを特徴とする請求項5に記載のディスプレイ。
  7. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンを含む導電性材料によって形成されていることを特徴とする請求項5又は6に記載のディスプレイ。
  8. 前記縦型有機発光トランジスタは、ソース電極及びドレイン電極から選ばれる少なくとも一方がカーボンナノチューブによって形成されていることを特徴とする請求項7に記載のディスプレイ。
  9. 前記縦型有機発光トランジスタのソース電極と前記電流供給ラインの間に接続され、前記縦型有機発光トランジスタのソース電極への電流供給を制御する第二薄膜トランジスタと、
    前記第二薄膜トランジスタのゲート電極に接続され、前記第二薄膜トランジスタを制御する第二ゲートラインとを備え、
    前記制御部は、補正対象としない前記縦型有機発光トランジスタに接続されている前記第二薄膜トランジスタがオフ状態となるように制御することを特徴とする請求項5〜8のいずれか一項に記載のディスプレイ。
  10. 前記第二薄膜トランジスタは、酸化物半導体からなることを特徴とする請求項9に記載のディスプレイ。
JP2019086406A 2019-04-26 2019-04-26 ディスプレイの輝度補償方法及びディスプレイ Pending JP2020183968A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019086406A JP2020183968A (ja) 2019-04-26 2019-04-26 ディスプレイの輝度補償方法及びディスプレイ
CN202080028516.0A CN113678189A (zh) 2019-04-26 2020-04-23 补偿显示器亮度的方法和显示器
US17/606,660 US11996042B2 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
PCT/JP2020/017499 WO2020218421A1 (en) 2019-04-26 2020-04-23 Method of compensating brightness of display and display
KR1020217034737A KR20220002323A (ko) 2019-04-26 2020-04-23 디스플레이의 휘도를 보상하는 방법 및 디스플레이
TW109113876A TWI836064B (zh) 2019-04-26 2020-04-24 補償顯示器亮度的方法和顯示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019086406A JP2020183968A (ja) 2019-04-26 2019-04-26 ディスプレイの輝度補償方法及びディスプレイ

Publications (1)

Publication Number Publication Date
JP2020183968A true JP2020183968A (ja) 2020-11-12

Family

ID=73044735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086406A Pending JP2020183968A (ja) 2019-04-26 2019-04-26 ディスプレイの輝度補償方法及びディスプレイ

Country Status (2)

Country Link
JP (1) JP2020183968A (ja)
CN (1) CN113678189A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022073770A (ja) * 2020-11-02 2022-05-17 株式会社三洋物産 遊技機
JP2022073769A (ja) * 2020-11-02 2022-05-17 株式会社三洋物産 遊技機

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278513A (ja) * 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP2008165159A (ja) * 2006-12-08 2008-07-17 Seiko Epson Corp 電気光学装置、その駆動方法、及び電子機器
JP2014505324A (ja) * 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ
JP2015187641A (ja) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置及び表示装置の駆動方法
JP2016504612A (ja) * 2012-11-05 2016-02-12 ユニバーシティー オブ フロリダ リサーチ ファウンデーション,インコーポレイテッドUniversity Of Florida Research Foundation,Inc. ディスプレイにおける輝度補償
CN107170748A (zh) * 2017-04-20 2017-09-15 上海天马微电子有限公司 一种阵列基板、显示面板及显示设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984873B2 (ja) * 2006-12-18 2012-07-25 セイコーエプソン株式会社 電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電子機器
US7859501B2 (en) * 2007-06-22 2010-12-28 Global Oled Technology Llc OLED display with aging and efficiency compensation
CA2702851A1 (en) * 2007-09-10 2009-03-19 University Of Florida Research Foundation, Inc. Nanotube enabled, gate-voltage controlled light emitting diodes
KR20150001528A (ko) * 2013-06-27 2015-01-06 삼성전자주식회사 수직형 유기 발광 트랜지스터 및 이를 구비한 유기 엘이디 조명장치
WO2015012566A1 (ko) * 2013-07-23 2015-01-29 네오뷰코오롱 주식회사 표시장치의 휘도 편차 보상장치 및 보상방법
KR101765402B1 (ko) * 2015-12-30 2017-08-07 광운대학교 산학협력단 효율적인 종형 유기 전계 발광 트랜지스터 소자 및 그 제조방법
CN108806594B (zh) * 2018-06-08 2020-05-01 京东方科技集团股份有限公司 发光单元及其驱动方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278513A (ja) * 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP2008165159A (ja) * 2006-12-08 2008-07-17 Seiko Epson Corp 電気光学装置、その駆動方法、及び電子機器
JP2014505324A (ja) * 2010-12-07 2014-02-27 ユニバーシティ オブ フロリダ リサーチ ファンデーション インコーポレーティッド アクティブマトリクス式希薄ソース使用可能縦型有機発光トランジスタ
JP2016504612A (ja) * 2012-11-05 2016-02-12 ユニバーシティー オブ フロリダ リサーチ ファウンデーション,インコーポレイテッドUniversity Of Florida Research Foundation,Inc. ディスプレイにおける輝度補償
JP2015187641A (ja) * 2014-03-26 2015-10-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置及び表示装置の駆動方法
CN107170748A (zh) * 2017-04-20 2017-09-15 上海天马微电子有限公司 一种阵列基板、显示面板及显示设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022073770A (ja) * 2020-11-02 2022-05-17 株式会社三洋物産 遊技機
JP2022073769A (ja) * 2020-11-02 2022-05-17 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
CN113678189A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US10121837B2 (en) Organic light emitting device
US11245102B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
KR100713963B1 (ko) 능동 매트릭스 디스플레이를 위한 픽셀
US7173378B2 (en) Active matrix organic electroluminescent display device having organic thin-film transistor and method for manufacturing the display device
US7710019B2 (en) Organic light-emitting diode display comprising auxiliary electrodes
JP2020183971A (ja) ディスプレイの点灯方法及びディスプレイ
US20070242176A1 (en) Display Device and Manufacturing Method Thereof
GB2462296A (en) Pixel driver circuits
KR101261602B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2020183968A (ja) ディスプレイの輝度補償方法及びディスプレイ
WO2020218420A1 (en) Method of driving a light emitting display and display
WO2020218421A1 (en) Method of compensating brightness of display and display
JP2021124723A (ja) ディスプレイ
US20230320149A1 (en) Display
JP7367635B2 (ja) ディスプレイ
WO2022168771A1 (en) Manufacturing method of display and display
WO2021157550A1 (en) Display
Yakubu Modeling and Fabrication of an Active Matrix Display
JP2022118783A (ja) ディスプレイの製造方法及びディスプレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240520