JP2020167373A - Infrared LED element - Google Patents

Infrared LED element Download PDF

Info

Publication number
JP2020167373A
JP2020167373A JP2019220358A JP2019220358A JP2020167373A JP 2020167373 A JP2020167373 A JP 2020167373A JP 2019220358 A JP2019220358 A JP 2019220358A JP 2019220358 A JP2019220358 A JP 2019220358A JP 2020167373 A JP2020167373 A JP 2020167373A
Authority
JP
Japan
Prior art keywords
substrate
layer
infrared led
semiconductor layer
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019220358A
Other languages
Japanese (ja)
Inventor
飯塚　和幸
Kazuyuki Iizuka
和幸 飯塚
聡文 喜根井
Akifumi Kinei
聡文 喜根井
中村　薫
Kaoru Nakamura
薫 中村
杉山　徹
Toru Sugiyama
徹 杉山
真二 佐々木
Shinji Sasaki
真二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to CN202080020248.8A priority Critical patent/CN113646907A/en
Priority to PCT/JP2020/013626 priority patent/WO2020196739A1/en
Priority to TW109110551A priority patent/TW202107733A/en
Publication of JP2020167373A publication Critical patent/JP2020167373A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

To achieve an infrared LED element whose emission wavelength exceeds 1000 nm and which is improved in light extraction efficiency more than before.SOLUTION: An infrared element includes: a substrate 3 which is formed by containing InP and whose first conductivity type dopant concentration is less than 3×1018/cm3; a first semiconductor layer 11 indicating a first conductivity type formed on an upper layer of the substrate 3; an active layer 12 formed on the upper layer of the first semiconductor layer 11; second semiconductor layers 13, 14 formed on the upper layer of the active layer 12 and indicates a second conductivity type different from the first conductivity type; a first electrode 22 formed extending in the direction orthogonal to a first surface so as to come into contact with the first conductor layer or the substrate from upward of the first surface of the surfaces of the substrate on the side where the active layer is formed; and a second electrode 21 which is located upward of the first surface of the substrate, formed at a position electrically separated from the first electrode in the direction parallel to the surface of the substrate and electrically connected to the second semiconductor layer. The main emission wavelength is 1000 nm or more and less than 1800 nm.SELECTED DRAWING: Figure 1

Description

本発明は、赤外ＬＥＤ素子に関し、特に発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子に関する。 The present invention relates to an infrared LED element, particularly an infrared LED element having an emission wavelength of 1000 nm or more.

従来、１０００ｎｍ以上の赤外領域を発光波長とする発光素子としては、通信・計測用のレーザ素子としての開発が広く進められてきた。一方で、このような波長域のＬＥＤ素子については、これまであまり用途がなく、レーザ素子よりは開発が進んでいなかった。 Conventionally, as a light emitting element having an infrared region of 1000 nm or more as a light emitting wavelength, development as a laser element for communication / measurement has been widely promoted. On the other hand, LED devices in such a wavelength range have not been used so far and have not been developed as much as laser devices.

例えば、下記特許文献１には、ＧａＡｓ系の発光素子であれば０．７〜０．８μｍ（７００〜８００ｎｍ）の波長の光が生成できるが、より長波長の１．３μｍ（１３００ｎｍ）程度の光を生じるためにはＩｎＰ系の発光素子が必要であることが開示されている。特に、特許文献１によれば、ｐ型のＩｎＰ基板を成長基板とし、ＩｎＰ結晶に格子整合するｐ型クラッド層、活性層、ｎ型クラッド層を順次エピタキシャル成長させた後、電極を形成することが開示されている。 For example, in Patent Document 1 below, a GaAs-based light emitting device can generate light having a wavelength of 0.7 to 0.8 μm (700 to 800 nm), but has a longer wavelength of about 1.3 μm (1300 nm). It is disclosed that an InP-based light emitting device is required to generate light. In particular, according to Patent Document 1, a p-type InP substrate can be used as a growth substrate, and an electrode can be formed after sequentially epitaxially growing a p-type clad layer, an active layer, and an n-type clad layer that are lattice-matched to an InP crystal. It is disclosed.

特開平４−２８２８７５号公報JP-A-4-282875

上述したように、発光波長が１０００ｎｍを超えるＬＥＤ素子については、これまで産業用の用途があまりなかったこともあり、開発が進んでいなかった。これに対し、近年、このような波長帯のＬＥＤ素子についても、市場からの要求が高まりを示しつつあり、より光強度の高いＬＥＤ素子が求められてきている。 As described above, the development of LED elements having an emission wavelength exceeding 1000 nm has not progressed because there have been few industrial applications so far. On the other hand, in recent years, the demand for LED elements in such a wavelength band has been increasing from the market, and LED elements having higher light intensity have been demanded.

本発明は、上記の課題に鑑み、発光波長が１０００ｎｍを超える赤外ＬＥＤ素子であって、光の取り出し効率を従来よりも向上させることを目的とする。 In view of the above problems, it is an object of the present invention to be an infrared LED element having an emission wavelength of more than 1000 nm and to improve the light extraction efficiency as compared with the conventional one.

発光波長が１０００ｎｍを超える発光素子としては、上述したようにこれまでレーザ素子の開発が主として進められてきた歴史がある。レーザ素子の場合、基板が配置されている領域から離れた位置において光が閉じ込められた状態で伝搬し、発振することで、光（レーザ光）が外部に取り出される。すなわち、端面発光型であっても面発光型（ＶＣＳＥＬ型）であっても、活性層で生成された光が基板を通過して外部に取り出されるということはない。このため、光の取り出し効率を向上させる際に、光が基板において吸収されるという課題に着目する必要がなかった。 As a light emitting element having an emission wavelength exceeding 1000 nm, as described above, the development of a laser element has been mainly promoted. In the case of a laser element, light (laser light) is taken out by propagating and oscillating light in a confined state at a position away from the region where the substrate is arranged. That is, the light generated in the active layer does not pass through the substrate and is taken out to the outside regardless of whether it is an end face emitting type or a surface emitting type (VCSEL type). Therefore, it is not necessary to pay attention to the problem that the light is absorbed by the substrate when improving the light extraction efficiency.

また、１０００ｎｍよりも短い波長帯のＬＥＤ素子として、ＧａＡｓ系のＬＥＤ素子についても開発が進められてきた歴史がある。ただし、ＧａＡｓのバンドギャップエネルギーが１．４３ｅＶであることから、ＧａＡｓの吸収端の波長は約８７０ｎｍである。このため、赤色光などの可視光に対してはＧａＡｓ基板自体がそもそも不透明である。従って、ＧａＡｓ系のＬＥＤ素子においても、基板を通過させて光を取り出すということが想定されない。 Further, as an LED element having a wavelength band shorter than 1000 nm, a GaAs-based LED element has a history of being developed. However, since the bandgap energy of GaAs is 1.43 eV, the wavelength of the absorption edge of GaAs is about 870 nm. Therefore, the GaAs substrate itself is opaque to visible light such as red light. Therefore, even in a GaAs-based LED element, it is not assumed that light is taken out by passing through a substrate.

基板内における光の吸収という課題を意識せずに、発光効率を向上させるという観点からは、活性層内での発光強度を高めるべく、大きな電流を注入するための手法がこれまで検討されてきた。例えば、上述したＩｎＰ基板を用いた半導体レーザの分野においても、ＩｎＰのドーパント濃度を高めることで基板の抵抗率を低下させて、活性層に対して注入できる電流密度を高めることが行われてきた。 From the viewpoint of improving the luminous efficiency without being aware of the problem of light absorption in the substrate, a method for injecting a large current has been studied in order to increase the luminous intensity in the active layer. .. For example, also in the field of semiconductor lasers using the above-mentioned InP substrate, it has been practiced to reduce the resistivity of the substrate by increasing the dopant concentration of InP and increase the current density that can be injected into the active layer. ..

これまで半導体レーザに対して行われてきた開発に鑑みると、ＩｎＰ系のＬＥＤ素子に対しても、ＩｎＰ基板を通して活性層に対して大きな電流を供給すべく、ＩｎＰ基板に対してドーパントを高濃度で注入することが考えられる。なお、ＩｎＰのバンドギャップエネルギーが１．３５ｅＶであることから、ＩｎＰは９５０ｎｍよりも波長の長い光に対しては充分に透明であるため、仮に基板を通じて光を取り出すとしても、ＩｎＰ基板内における光の吸収という課題は生じないと考えられていた。 In view of the developments that have been carried out for semiconductor lasers so far, even for InP-based LED elements, a high concentration of dopant is added to the InP substrate in order to supply a large current to the active layer through the InP substrate. It is conceivable to inject with. Since the band gap energy of InP is 1.35 eV, InP is sufficiently transparent to light having a wavelength longer than 950 nm. Therefore, even if light is extracted through the substrate, the light in the InP substrate is obtained. It was thought that the problem of absorption of light would not occur.

しかし、本発明者らの鋭意研究によれば、ＩｎＰ基板のドーパント濃度を高くすると、取り出される光の量が低下することが確認された。この理由に関し、本発明者らは、ＩｎＰ基板のドーパント濃度を高くしたことで、発光波長領域でのフリーキャリアでの光吸収量が増加し、この結果、ＩｎＰ基板内における光の吸収量が増加したことによるものと推察している。 However, according to the diligent research of the present inventors, it was confirmed that the amount of light extracted decreases when the dopant concentration of the InP substrate is increased. Regarding this reason, the present inventors increased the amount of light absorbed by the free carrier in the emission wavelength region by increasing the dopant concentration of the InP substrate, and as a result, the amount of light absorbed in the InP substrate increased. I presume that it was due to the fact that it was done.

ところで、基板母結晶（ここでいうＩｎＰ）のバンド端吸収による吸収係数は１０4／ｃｍ以上と非常に大きいのに対して、フリーキャリアの吸収係数は１０／ｃｍ程度と小さい。よって、一般的なＬＥＤ素子のサイズが、数百μｍ〜数ｍｍ程度と小型であることに鑑みると、上記のようなフリーキャリアの吸収係数程度であればＬＥＤ素子の光出力に対する影響はほとんどないようにも思われる。 By the way, the absorption coefficient of the substrate mother crystal (InP here) due to band end absorption is very large at 10 4 / cm or more, while the absorption coefficient of the free carrier is as small as about 10 / cm. Therefore, considering that the size of a general LED element is as small as several hundred μm to several mm, there is almost no effect on the light output of the LED element if it is about the absorption coefficient of the free carrier as described above. It seems like that.

しかし、ＩｎＰの屈折率は３．０以上と極めて大きい値を示すため、ＩｎＰ基板と空気（大気）との間には大きな屈折率差が存在する。従って、ＩｎＰ基板を通過して外部に取り出さる前に、光の多くが反射してしまう。すなわち、活性層内で生成された光がＬＥＤ素子の外部に１回で取り出される確率は高々数％であり、９０％以上の光は１回以上ＬＥＤ素子の内部に戻されてしまう。 However, since the refractive index of InP shows an extremely large value of 3.0 or more, there is a large difference in refractive index between the InP substrate and air (atmosphere). Therefore, most of the light is reflected before passing through the InP substrate and being taken out to the outside. That is, the probability that the light generated in the active layer is taken out of the LED element at one time is at most several%, and 90% or more of the light is returned to the inside of the LED element at least once.

このため、活性層内で生成された光は、ＬＥＤ素子内で反射が複数回繰り返された後、ＬＥＤ素子の外部に取り出されることとなる。言い換えれば、活性層内で生成された光は、ＬＥＤ素子の外部に取り出される迄に、ＬＥＤ素子のサイズの数倍から数十倍程度の長さを導波することになる。従って、ＩｎＰ基板を用いたＬＥＤ素子においては、上述したようにフリーキャリアの吸収係数が１０／ｃｍと低い値であったとしても、基板内を複数回導波することで吸収される光量は無視できない大きさとなり、この結果、外部に取り出される光の量が低下したものと推察される。 Therefore, the light generated in the active layer is taken out to the outside of the LED element after being repeatedly reflected in the LED element a plurality of times. In other words, the light generated in the active layer is guided by a length of several times to several tens of times the size of the LED element before being taken out to the outside of the LED element. Therefore, in an LED element using an InP substrate, even if the absorption coefficient of the free carrier is as low as 10 / cm as described above, the amount of light absorbed by waveguideing in the substrate multiple times is ignored. It is presumed that the size of the light cannot be increased, and as a result, the amount of light taken out to the outside is reduced.

上述した本発明者らの新規の知見に鑑み、本発明は、
赤外ＬＥＤ素子であって、
ＩｎＰを含んでなり、ドーパント濃度が３×１０18／ｃｍ3未満の基板と、
前記基板の上層に形成され、第一導電型を示す第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一導電型とは異なる第二導電型を示す第二半導体層と、
前記基板の面のうち、前記活性層が形成されている側の面である第一面の上方から、前記第一半導体層又は前記基板に対して接触するように前記第一面に直交する方向に延伸して形成された第一電極と、
前記基板の前記第一面の上方であって、前記第一電極に対して前記基板の面に平行な方向に離間した位置に形成され、前記第二半導体層に対して電気的に接続する第二電極と、を有し、
主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満を示すことを特徴とする。 In view of the above-mentioned novel findings of the present inventors, the present invention is:
Infrared LED element
A substrate containing InP and having a dopant concentration of less than 3 × 10 18 / cm 3
A first semiconductor layer formed on the upper layer of the substrate and showing the first conductive type,
The active layer formed on the upper layer of the first semiconductor layer and
A second semiconductor layer formed on the upper layer of the active layer and exhibiting a second conductive type different from the first conductive type,
From above the first surface of the surface of the substrate on which the active layer is formed, a direction orthogonal to the first surface so as to come into contact with the first semiconductor layer or the substrate. The first electrode formed by stretching to
A first surface above the first surface of the substrate, formed at a position separated from the first electrode in a direction parallel to the surface of the substrate, and electrically connected to the second semiconductor layer. With two electrodes,
It is characterized in that the main emission wavelength is 1000 nm or more and less than 1800 nm.

上記の構成によれば、ＩｎＰからなる基板のドーパント濃度を、３×１０18／ｃｍ3未満という低い値とすることで、光取り出し効率を向上させることができる。上述したように、レーザ素子やＬＥＤ素子においては、駆動電圧を低下させて発光効率を向上させる目的で、基板のドーパント濃度を高めるのが一般的である。上記の構成は、このような従来の方法とはいわば反対の方法を採用することで、光取り出し効率が向上するという、これまで知られていなかった驚くべき効果を示すものである。 According to the above configuration, the light extraction efficiency can be improved by setting the dopant concentration of the substrate made of InP to a low value of less than 3 × 10 18 / cm 3 . As described above, in laser elements and LED elements, it is common to increase the dopant concentration of the substrate for the purpose of lowering the driving voltage and improving the luminous efficiency. The above configuration exhibits a surprising effect, which has not been known so far, that the light extraction efficiency is improved by adopting a method opposite to the conventional method.

ところで、特許文献１で開示されているように、ＩｎＰ基板の表裏面側にそれぞれ電極（ｐ側電極／ｎ側電極）が配置される構造（以下、「縦型構造」という。）の場合には、両電極に挟まれた位置に存在するＩｎＰを含んでなる基板が、主たる電流経路の一部を構成する。そして、ＩｎＰは劈開性が極めて高いため、厚みを薄くすることには限界がある。つまり、縦型構造の赤外ＬＥＤ素子の場合には、電流経路内に介在するＩｎＰ基板由来の抵抗成分が大きいため、基板のドーパント濃度を大幅に下げることは内部抵抗の上昇を招く。 By the way, as disclosed in Patent Document 1, in the case of a structure in which electrodes (p-side electrode / n-side electrode) are arranged on the front and back sides of the InP substrate (hereinafter, referred to as “vertical structure”). A substrate containing InP existing at a position sandwiched between both electrodes constitutes a part of a main current path. And since InP has extremely high cleavability, there is a limit to reducing the thickness. That is, in the case of an infrared LED element having a vertical structure, since the resistance component derived from the InP substrate interposed in the current path is large, significantly reducing the dopant concentration of the substrate causes an increase in internal resistance.

内部抵抗が上昇すると、ジュール熱が上昇して発光効率が低下してしまう。本発明者らの鋭意研究によれば、縦型構造の赤外ＬＥＤ素子においては、基板のドーパント濃度は１×１０17／ｃｍ3以上にしておくことで、このようなジュール熱に起因した発光効率の低下という課題は生じにくいことが分かった。 When the internal resistance increases, the Joule heat increases and the luminous efficiency decreases. According to the diligent research of the present inventors, in the infrared LED element having a vertical structure, by setting the dopant concentration of the substrate to 1 × 10 17 / cm 3 or more, light emission caused by such Joule heat is emitted. It was found that the problem of reduced efficiency is unlikely to occur.

本発明者らの更なる鋭意研究により、赤外ＬＥＤ素子が備える両電極間に電圧が印加された際に、ＩｎＰ基板中を流れる電流の経路の長さが縦型構造よりも短い構造であれば、ドーパント濃度を更に低くしても順方向電圧の上昇を抑えることが可能となることを見出した。 According to further diligent research by the present inventors, when a voltage is applied between both electrodes of the infrared LED element, the length of the current path flowing through the InP substrate may be shorter than that of the vertical structure. For example, it has been found that it is possible to suppress an increase in the forward voltage even if the dopant concentration is further lowered.

上述した本発明に係る赤外ＬＥＤ素子によれば、第一電極は、基板の面のうち活性層が形成されている側の面（第一面）の上方から、第一半導体層又は基板に対して接触するように第一面に直交する方向に延伸して形成されている。また、第二電極は、第一電極と同様に、基板の第一面の上方に位置している。そして、この第二電極は、第一電極に対して基板の面に平行な方向に電気的に離間した位置に形成され、第二半導体層に対して電気的に接続されている。なお、本明細書において、第一電極と第二電極とが「電気的に離間している」とは、両電極が、物理的に離間した位置に形成されている場合と、近接しているが両者の間に絶縁層が介在することで、電気的に絶縁されている場合とを包含する主旨である。 According to the infrared LED element according to the present invention described above, the first electrode is attached to the first semiconductor layer or the substrate from above the surface (first surface) on the side of the substrate on which the active layer is formed. It is formed by extending in a direction orthogonal to the first surface so as to come into contact with the first surface. Further, the second electrode is located above the first surface of the substrate like the first electrode. The second electrode is formed at a position electrically separated from the first electrode in a direction parallel to the surface of the substrate, and is electrically connected to the second semiconductor layer. In the present specification, the term "electrically separated" between the first electrode and the second electrode means that both electrodes are physically separated from each other and are close to each other. However, the purpose is to include the case where an insulating layer is interposed between the two to be electrically insulated.

両電極に電圧が印加されると、第一電極が基板に接触している場合には、基板の領域のうち第一半導体層側に位置するごく一部の箇所を通過して、基板の面方向に流れるのみであり、基板内を通過する電流経路は極めて短い。また、第一電極が第一半導体層に接触している場合には、電流は、第一半導体層内を基板の面に平行な方向に流れ、基板内をほとんど流れない。つまり、上記構成の赤外ＬＥＤ素子によれば、縦型構造に比べて、基板内を流れる電流の経路の長さが短くなる。これにより、ＩｎＰを含んでなる基板のドーパント濃度を更に低くすることができるため、基板内の光吸収を抑制する効果が更に高められ、光取り出し効率がより向上する。 When a voltage is applied to both electrodes, when the first electrode is in contact with the substrate, the surface of the substrate passes through a small part of the region of the substrate located on the first semiconductor layer side. It only flows in the direction, and the current path passing through the substrate is extremely short. Further, when the first electrode is in contact with the first semiconductor layer, the current flows in the first semiconductor layer in the direction parallel to the surface of the substrate and hardly flows in the substrate. That is, according to the infrared LED element having the above configuration, the length of the path of the current flowing through the substrate is shorter than that of the vertical structure. As a result, the dopant concentration of the substrate containing InP can be further lowered, so that the effect of suppressing light absorption in the substrate is further enhanced, and the light extraction efficiency is further improved.

つまり、本発明に係る構造の赤外ＬＥＤ素子によれば、基板のドーパント濃度を、縦型構造の赤外ＬＥＤ素子よりも更に低下させることが可能である。より詳細には、上述したように、本発明者らの鋭意研究により、縦型構造の場合にはジュール熱に起因した発光効率が低下するという課題の発現を抑制しつつも、光取り出し効率を上昇させるには、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満とするのが好適である。これに対し、本発明に係る構造の赤外ＬＥＤ素子の場合には、基板のドーパント濃度を１×１０17／ｃｍ3未満に設定することも可能であり、アンドープとすることも可能である。ただし、基板をアンドープにする場合には、第一電極は、第二半導体層及び活性層を貫通して第一半導体層に達するように形成されているのが好ましい。 That is, according to the infrared LED element having the structure according to the present invention, it is possible to further reduce the dopant concentration of the substrate as compared with the infrared LED element having the vertical structure. More specifically, as described above, according to the diligent research by the present inventors, the light extraction efficiency has been improved while suppressing the occurrence of the problem that the luminous efficiency is lowered due to Joule heat in the case of the vertical structure. In order to raise it, it is preferable that it is 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 . On the other hand, in the case of the infrared LED device having the structure according to the present invention, the dopant concentration of the substrate can be set to less than 1 × 10 17 / cm 3 , and can be undoped. However, when the substrate is undoped, the first electrode is preferably formed so as to penetrate the second semiconductor layer and the active layer and reach the first semiconductor layer.

本明細書において、「アンドープ」とはドーパント濃度が検出限界以下である場合を指し、より具体的には１×１０16／ｃｍ3以下を指す。また、本明細書において、「主たる発光波長」とは、発光スペクトル上における最大強度に対応するピーク値に対する半値以上の光強度を示す波長を指す。 In the present specification, “undoped” refers to a case where the dopant concentration is below the detection limit, and more specifically, refers to 1 × 10 16 / cm 3 or less. Further, in the present specification, the "main emission wavelength" refers to a wavelength showing a light intensity of half value or more with respect to a peak value corresponding to the maximum intensity on the emission spectrum.

特許文献１に記載されているように、ＩｎＰを含む基板を有する赤外ＬＥＤ素子においては、縦型構造が主流であるところ、基板には電流を流すことが前提となっている。このため、ＩｎＰを含む基板は、ドーパントがドープされた状態で市場に流通しており、アンドープの基板は赤外ＬＥＤ素子の基板としては利用されていなかった。上記構成によれば、赤外ＬＥＤ素子の基板として、アンドープの基板を利用することができると共に、光取り出し効率を従来よりも向上できるという、新規な効果を奏するものである。 As described in Patent Document 1, in an infrared LED element having a substrate containing InP, a vertical structure is the mainstream, but it is premised that a current flows through the substrate. For this reason, substrates containing InP are on the market in a state where the dopant is doped, and undoped substrates have not been used as substrates for infrared LED elements. According to the above configuration, an undoped substrate can be used as the substrate of the infrared LED element, and the light extraction efficiency can be improved as compared with the conventional one, which is a novel effect.

ところで、最も汎用的な、紫色光〜緑色光を発光するサファイア基板を用いたＧａＮ系のＬＥＤの場合には、サファイア基板が絶縁性のため、基板のドーパント濃度という概念が存在しない。また、黄色光〜赤色光を発光するＧａＡｓ基板を用いたヒ素系リン系化合物半導体のＬＥＤでは、そもそもＧａＡｓ基板自体が可視光領域においてバンド端吸収により不透明であり、フリーキャリアによる光吸収の観点でキャリア濃度を気にする必要がない。このため、一般的にはＬＥＤの駆動電圧をより低くするために高いドーパント濃度が好まれる。更に、レーザ素子の場合には、上述したように光が基板を通過して取り出されることがないため、基板内における光吸収という課題が顕在化しない。 By the way, in the case of the most general-purpose GaN-based LED using a sapphire substrate that emits purple light to green light, the concept of the dopant concentration of the substrate does not exist because the sapphire substrate is insulating. Further, in the LED of an arsenide-based phosphorus compound semiconductor using a GaAs substrate that emits yellow light to red light, the GaAs substrate itself is opaque due to band edge absorption in the visible light region, and from the viewpoint of light absorption by a free carrier. There is no need to worry about the carrier concentration. For this reason, higher dopant concentrations are generally preferred in order to lower the LED drive voltage. Further, in the case of a laser element, since light is not taken out through the substrate as described above, the problem of light absorption in the substrate does not become apparent.

更に、上述した特許文献１には、ｐ型ＩｎＰ基板を用いたＬＥＤ素子において、ＩｎＰ基板にドープするｐ型ドーパントとしてのＺｎの濃度が高くなり過ぎると、フリーキャリアに寄与しないＺｎが増加（すなわち、活性化率が低下）し、このフリーキャリアに寄与しないＺｎが格子間欠陥となって光を吸収することが記載されている。しかし、本発明に係るドーパント濃度は、フリーキャリアにおける光吸収を抑制することのできる範囲であって、フリーキャリアに寄与しないドーパントが発生するような高濃度を指していない。このことは、特許文献１において、Ｚｎの濃度が３×１０18／ｃｍ3以上、７×１０18／ｃｍ3以下と記載されており、本発明に係るドーパント濃度よりも高い範囲内であることにも現れている。 Further, in Patent Document 1 described above, in an LED element using a p-type InP substrate, if the concentration of Zn as a p-type dopant doped in the InP substrate becomes too high, Zn that does not contribute to free carriers increases (that is,). , The activation rate decreases), and it is described that Zn that does not contribute to this free carrier becomes an interstitial defect and absorbs light. However, the dopant concentration according to the present invention does not mean a high concentration in which light absorption in the free carrier can be suppressed and a dopant that does not contribute to the free carrier is generated. This is described in Patent Document 1 as a Zn concentration of 3 × 10 18 / cm 3 or more and 7 × 10 18 / cm 3 or less, which is within a range higher than the dopant concentration according to the present invention. It also appears in.

上述した本発明に係る赤外ＬＥＤ素子は、ＩｎＰ系の基板を含み、主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満を示すＬＥＤ素子の特有の課題に対して、解決することを可能にするものである。 The infrared LED element according to the present invention described above includes an InP-based substrate and makes it possible to solve a problem peculiar to an LED element whose main emission wavelength is 1000 nm or more and less than 1800 nm. ..

上記の赤外ＬＥＤ素子において、第一導電型をｎ型とし、第二導電型をｐ型とするものとしても構わないし、逆に、第一導電型をｐ型とし、第二導電型をｎ型とするものとしても構わない。ただし、同じドーパント濃度であればｎ型よりもｐ型の方が抵抗率が高くなる上、赤外光の吸収量はｎ型よりもｐ型の方が大きくなる。このため、特に、第一電極が第一半導体層に達するように形成されている構成においては、抵抗率の上昇の程度をできる限り抑制しながら、基板内での光吸収量を低下させるという観点からは、基板をｎ型ドーパントでドーピングを行うのがより好ましい。このｎ型ドーパントとしては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ、及びＴｅからなる群に含まれる１種以上の材料を含むことができ、より好ましくはＳｎである。 In the above infrared LED element, the first conductive type may be n-type and the second conductive type may be p-type, and conversely, the first conductive type may be p-type and the second conductive type may be n-type. It may be used as a mold. However, if the dopant concentration is the same, the resistivity of the p-type is higher than that of the n-type, and the absorption amount of infrared light is larger in the p-type than in the n-type. For this reason, particularly in a configuration in which the first electrode is formed so as to reach the first semiconductor layer, the viewpoint of reducing the amount of light absorption in the substrate while suppressing the degree of increase in resistivity as much as possible. Therefore, it is more preferable to dope the substrate with an n-type dopant. The n-type dopant can include one or more materials included in the group consisting of Sn, Si, S, Ge, Se, and Te, and is more preferably Sn.

前記第二電極は、前記第二半導体層の一部分の面に接触して形成されているものとしても構わない。 The second electrode may be formed in contact with a surface of a part of the second semiconductor layer.

この場合において、前記赤外ＬＥＤ素子は、前記第二半導体層の面のうち、前記第二電極が形成されていない領域内には、前記活性層で生成される光に対する反射率が前記第二電極よりも高い材料からなる反射層を有するものとしても構わない。この反射層は、例えば、Ａｇ、Ａｇ合金、Ａｕ、及びＡｌからなる群に含まれる１種以上の材料を含んで構成することができる。 In this case, the infrared LED element has the second reflectance to the light generated by the active layer in the region where the second electrode is not formed on the surface of the second semiconductor layer. It may have a reflective layer made of a material higher than the electrode. This reflective layer can be composed of, for example, one or more materials included in the group consisting of Ag, Ag alloy, Au, and Al.

かかる構成によれば、特に、基板の第一面とは反対側の面を光取り出し面とする赤外ＬＥＤ素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に光を戻すことができるため、取り出し効率の低下が抑制される。 According to such a configuration, particularly in an infrared LED element having a surface opposite to the first surface of the substrate as a light extraction surface, even when light travels in a direction different from the extraction surface, light is emitted into the substrate. Can be returned, so that the decrease in extraction efficiency is suppressed.

前記赤外ＬＥＤ素子は、前記第二半導体層の面のうち、前記第二電極が形成されていない領域内には、前記第二半導体層よりも屈折率が０．２以上小さい材料からなる誘電体層を有するものとしても構わない。この誘電体層は、例えば、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＺｎＯ、及びＩＴＯからなる群に含まれる１種以上の材料を含んで構成することができる。 The infrared LED element is a dielectric made of a material having a refractive index smaller than that of the second semiconductor layer by 0.2 or more in the region of the surface of the second semiconductor layer where the second electrode is not formed. It may have a body layer. This dielectric layer can be composed of, for example, one or more materials included in the group consisting of SiO 2 , SiN, Al 2 O 3 , ZnO, and ITO.

かかる構成によれば、第二半導体層の境界部分で反射が生じやすくなる。この結果、反射層を有する場合と同様に、基板の第一面とは反対側の面を光取り出し面とする赤外ＬＥＤ素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に光を戻すことができるため、取り出し効率の低下が抑制される。 According to such a configuration, reflection is likely to occur at the boundary portion of the second semiconductor layer. As a result, in the infrared LED element having the surface opposite to the first surface of the substrate as the light extraction surface, as in the case of having the reflection layer, even when the light travels in a direction different from the extraction surface. Since the light can be returned to the inside of the substrate, the decrease in the extraction efficiency is suppressed.

本発明の赤外ＬＥＤ素子によれば、発光波長が１０００ｎｍを超える領域において、従来よりも光取り出し効率が向上する。 According to the infrared LED element of the present invention, the light extraction efficiency is improved as compared with the conventional one in the region where the emission wavelength exceeds 1000 nm.

本発明の赤外ＬＥＤ素子の第一実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of 1st Embodiment of the infrared LED element of this invention. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 参考例の赤外ＬＥＤ素子の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the infrared LED element of a reference example. 図１及び図３の赤外ＬＥＤ素子のそれぞれについて、基板のドーパント濃度と発光強度との関係を示すグラフである。6 is a graph showing the relationship between the dopant concentration of the substrate and the emission intensity for each of the infrared LED elements of FIGS. 1 and 3. 図１及び図３の赤外ＬＥＤ素子のそれぞれについて、基板のドーパント濃度と入力電圧との関係を示すグラフである。6 is a graph showing the relationship between the dopant concentration of the substrate and the input voltage for each of the infrared LED elements of FIGS. 1 and 3. 図１及び図３の赤外ＬＥＤ素子のそれぞれについて、基板のドーパント濃度と電力変換効率との関係を示すグラフである。6 is a graph showing the relationship between the dopant concentration of the substrate and the power conversion efficiency for each of the infrared LED elements of FIGS. 1 and 3. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す断面図である。It is sectional drawing which shows typically another structure of 1st Embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す断面図である。It is sectional drawing which shows typically another structure of 1st Embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す断面図である。It is sectional drawing which shows typically another structure of 1st Embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す断面図である。It is sectional drawing which shows typically another structure of 1st Embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す平面図である。It is a top view which shows another structure of the 1st Embodiment of the infrared LED element of this invention schematically. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す平面図である。It is a top view which shows another structure of the 1st Embodiment of the infrared LED element of this invention schematically. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す平面図である。It is a top view which shows another structure of the 1st Embodiment of the infrared LED element of this invention schematically. 本発明の赤外ＬＥＤ素子の第二実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the 2nd Embodiment of the infrared LED element of this invention. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１２に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG.

本発明に係る赤外ＬＥＤ素子の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。 An embodiment of the infrared LED element according to the present invention will be described with reference to the drawings. It should be noted that the following drawings are schematically shown, and the dimensional ratios on the drawings do not always match the actual dimensional ratios. In addition, the dimensional ratios may not match between the drawings.

本明細書において、「ＧａＩｎＡｓＰ」という記述は、ＧａとＩｎとＡｓとＰの混晶であることを意味し、組成比の記述を単に省略して記載したものである。「ＡｌＧａＩｎＡｓ」などの他の記載も同様である。 In the present specification, the description "GaInAsP" means that it is a mixed crystal of Ga, In, As and P, and the description of the composition ratio is simply omitted. The same applies to other descriptions such as "AlGaInAs".

本明細書内において、「層Ａの上層に層Ｂが形成されている」という表現は、層Ａの面上に直接層Ｂが形成されている場合はもちろん、層Ａの面上に薄膜を介して層Ｂが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚１０ｎｍ以下の層を指し、好ましくは５ｎｍ以下の層を指すものとして構わない。 In the present specification, the expression "the layer B is formed on the upper layer of the layer A" means that the thin film is formed on the surface of the layer A as well as the case where the layer B is directly formed on the surface of the layer A. It is intended to include the case where the layer B is formed through the layer B. The term "thin film" as used herein refers to a layer having a film thickness of 10 nm or less, preferably a layer having a film thickness of 5 nm or less.

［第一実施形態］
本発明に係る赤外ＬＥＤ素子の第一実施形態の構成につき、説明する。 [First Embodiment]
The configuration of the first embodiment of the infrared LED element according to the present invention will be described.

《構造》
図１は、本実施形態の赤外ＬＥＤ素子の構造を模式的に示す断面図である。図１に示す赤外ＬＥＤ素子１は、基板３と、基板３の第一面３ａ側に形成された半導体層１０を含む。また、赤外ＬＥＤ素子１は、電流を注入するための電極（２１，２２，２５，２６）を備える。 "Construction"
FIG. 1 is a cross-sectional view schematically showing the structure of the infrared LED element of the present embodiment. The infrared LED element 1 shown in FIG. 1 includes a substrate 3 and a semiconductor layer 10 formed on the first surface 3a side of the substrate 3. Further, the infrared LED element 1 includes electrodes (21, 22, 25, 26) for injecting a current.

なお、図１は、赤外ＬＥＤ素子１を所定の位置においてＸＺ平面に沿って切断したときの模式的な断面図に対応する。以下では、図１に付されたＸＹＺ座標系が適宜参照される。 Note that FIG. 1 corresponds to a schematic cross-sectional view when the infrared LED element 1 is cut along the XZ plane at a predetermined position. In the following, the XYZ coordinate system attached to FIG. 1 will be referred to as appropriate.

図１に示す赤外ＬＥＤ素子１では、半導体層１０内（より詳細には後述される活性層１２内）で生成された赤外光Ｌ１が、基板３を介して取り出される。図１では、一例として、基板３を介して−Ｚ方向に取り出される赤外光Ｌ１が図示されている。 In the infrared LED element 1 shown in FIG. 1, the infrared light L1 generated in the semiconductor layer 10 (more specifically, in the active layer 12 described later) is taken out via the substrate 3. In FIG. 1, as an example, infrared light L1 taken out in the −Z direction via the substrate 3 is shown.

（基板３）
本実施形態において、基板３は、ｎ型不純物がドープされたＩｎＰからなる。この場合、ｎ型が「第一導電型」に対応する。基板３にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ、Ｔｅなどを利用することができ、Ｓｎが特に好ましい。 (Board 3)
In this embodiment, the substrate 3 is made of InP doped with n-type impurities. In this case, the n type corresponds to the "first conductive type". As the n-type impurity material doped in the substrate 3, Sn, Si, S, Ge, Se, Te and the like can be used, and Sn is particularly preferable.

基板３の厚み（Ｚ方向に係る長さ）は、５０μｍ以上、７００μｍ以下である。ＩｎＰは劈開性が極めて高いため、自立性を確保する観点から、図１に示すような赤外ＬＥＤ素子１の構造においては、少なくとも基板３の厚みを５０μｍ以上にする必要がある。また、赤外ＬＥＤ素子１を一般的なパッケージに収める観点から、基板３の厚みは７００μｍ以下とする必要がある。基板３の厚みは、好ましくは１５０μｍ以上であり、より好ましくは２００μｍ以上である。また、基板３の厚みは、好ましくは４００μｍ以下である。 The thickness of the substrate 3 (length in the Z direction) is 50 μm or more and 700 μm or less. Since InP has extremely high cleavage, it is necessary to make the thickness of the substrate 3 at least 50 μm or more in the structure of the infrared LED element 1 as shown in FIG. 1 from the viewpoint of ensuring independence. Further, from the viewpoint of accommodating the infrared LED element 1 in a general package, the thickness of the substrate 3 needs to be 700 μm or less. The thickness of the substrate 3 is preferably 150 μm or more, more preferably 200 μm or more. The thickness of the substrate 3 is preferably 400 μm or less.

基板３における、ｎ型不純物のドーパント濃度は３×１０18／ｃｍ3未満であり、好ましくは、１×１０17／ｃｍ3以下である。なお、ドーパントとしてＳｎを用いた場合には、上記の数値範囲のドーパント濃度で不純物を注入しながらも、基板３を構成するＩｎＰ結晶の品質を特に良好な状態に維持することができる。なお、図１に示す赤外ＬＥＤ素子１においては、ｎ型不純物のドーパント濃度は５×１０16／ｃｍ3以上とするのが好ましい。 The dopant concentration of the n-type impurity in the substrate 3 is less than 3 × 10 18 / cm 3 , preferably 1 × 10 17 / cm 3 or less. When Sn is used as the dopant, the quality of the InP crystals constituting the substrate 3 can be maintained in a particularly good state while impurities are injected at the dopant concentration in the above numerical range. In the infrared LED element 1 shown in FIG. 1, the dopant concentration of the n-type impurity is preferably 5 × 10 16 / cm 3 or more.

上記のドーパント濃度は、一般的にＩｎＰ基板の導電性を高めるためにドーピングをする場合と比較すると、低い値である。 The above-mentioned dopant concentration is generally a low value as compared with the case of doping in order to increase the conductivity of the InP substrate.

なお、基板３は、ＩｎＰの結晶に上記ｎ型不純物がドープされて構成されているものとしたが、更に別の不純物が微量（例えば１％未満）に混在しているものとしても構わない。 The substrate 3 is configured by doping InP crystals with the above-mentioned n-type impurities, but it is also possible that another impurity is mixed in a trace amount (for example, less than 1%).

（半導体層１０）
図１を参照して上述したように、赤外ＬＥＤ素子１は、基板３の面上に形成された半導体層１０を備える。図１に示す例では、半導体層１０は、第一半導体層１１、活性層１２、及び第二半導体層（１３，１４）を含み、これらの層が積層されてなる。 (Semiconductor layer 10)
As described above with reference to FIG. 1, the infrared LED element 1 includes a semiconductor layer 10 formed on the surface of the substrate 3. In the example shown in FIG. 1, the semiconductor layer 10 includes a first semiconductor layer 11, an active layer 12, and a second semiconductor layer (13, 14), and these layers are laminated.

第一半導体層１１は、基板３の第一面３ａ上に形成されている。第一半導体層１１は、ｎ型不純物がドープされたＩｎＰ層であり、赤外ＬＥＤ素子１におけるｎ型クラッド層を構成する。第一半導体層１１のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3以上、５×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、４×１０18／ｃｍ3以下である。第一半導体層１１にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅなどを利用することができ、Ｓｉが特に好ましい。 The first semiconductor layer 11 is formed on the first surface 3a of the substrate 3. The first semiconductor layer 11 is an InP layer doped with n-type impurities, and constitutes an n-type clad layer in the infrared LED element 1. The n-type dopant concentration of the first semiconductor layer 11 is preferably 1 × 10 17 / cm 3 or more and 5 × 10 18 / cm 3 or less, and more preferably 5 × 10 17 / cm 3 or more and 4 × 10 It is 18 / cm 3 or less. As the n-type impurity material doped in the first semiconductor layer 11, Sn, Si, S, Ge, Se and the like can be used, and Si is particularly preferable.

後述するように、活性層１２は、主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満の赤外光を生成する。第一半導体層１１は、かかる波長帯の光を吸収しない材料であり、且つ、ＩｎＰからなる基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、第一半導体層１１としては、ＩｎＰの他、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓなどの材料を利用することも可能である。 As will be described later, the active layer 12 produces infrared light having a main emission wavelength of 1000 nm or more and less than 1800 nm. The first semiconductor layer 11 is appropriately selected from a material that does not absorb light in such a wavelength band and is capable of epitaxial growth in lattice matching with the substrate 3 made of InP. For example, as the first semiconductor layer 11, in addition to InP, materials such as GaInAsP and AlGaInAs can also be used.

第一半導体層１１の膜厚は、１００ｎｍ以上、１００００ｎｍ以下であり、好ましくは、５００ｎｍ以上、５０００ｎｍ以下である。 The film thickness of the first semiconductor layer 11 is 100 nm or more and 10000 nm or less, preferably 500 nm or more and 5000 nm or less.

活性層１２は、第一半導体層１１の上層（＋Ｚ方向の位置）に形成されている。活性層１２は、主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満の赤外光を生成する材料で構成される。活性層１２は、狙いとする波長の光を生成可能であり、且つ、ＩｎＰからなる基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、活性層１２は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓの単層構造としても構わないし、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＰからなる障壁層とを含むＭＱＷ（Multiple Quantum Well：多重量子井戸）構造としても構わない。 The active layer 12 is formed on the upper layer (position in the + Z direction) of the first semiconductor layer 11. The active layer 12 is composed of a material that produces infrared light having a main emission wavelength of 1000 nm or more and less than 1800 nm. The active layer 12 is appropriately selected from materials capable of generating light having a target wavelength and capable of epitaxial growth in lattice matching with the substrate 3 made of InP. For example, the active layer 12 may have a single layer structure of GaInAsP, AlGaInAs, or InGaAs, or a well layer composed of GaInAsP, AlGaInAs, or InGaAs, and GaInAsP, AlGaInAs, InGaAs, or GaInAsP, which has a larger bandgap energy than the well layer. An MQW (Multiple Quantum Well) structure including a barrier layer made of InP may be used.

活性層１２は、ｎ型又はｐ型にドープされていても構わないし、アンドープでも構わない。ｎ型にドープされる場合には、ドーパントとしては、例えばＳｉを利用することができる。 The active layer 12 may be doped with n-type or p-type, or may be undoped. When doped into an n-type, for example, Si can be used as the dopant.

活性層１２の膜厚は、活性層１２が単層構造の場合は、１００ｎｍ以上、２０００ｎｍ以下であり、好ましくは、５００ｎｍ以上、１５００ｎｍ以下である。また、活性層１２がＭＱＷ構造の場合は、膜厚５ｎｍ以上２０ｎｍ以下の井戸層及び障壁層が、２周期以上５０周期以下の範囲で積層されて構成される。 When the active layer 12 has a single-layer structure, the film thickness of the active layer 12 is 100 nm or more and 2000 nm or less, preferably 500 nm or more and 1500 nm or less. When the active layer 12 has an MQW structure, a well layer having a film thickness of 5 nm or more and 20 nm or less and a barrier layer are laminated in a range of 2 cycles or more and 50 cycles or less.

第二半導体層（１３，１４）は、活性層１２の上層（＋Ｚ方向の位置）に形成されている。第二半導体層（１３，１４）は、いずれもｐ型不純物がドープされている。第二半導体層１３は赤外ＬＥＤ素子１におけるｐ型クラッド層を構成し、第二半導体層１４は赤外ＬＥＤ素子１におけるｐ型コンタクト層を構成する。第二半導体層１４は、後述される第二電極２１との間で電気的接続を確保するために、高濃度にドープされた層である。ただし、電気的接続が充分確保できる場合には、第二半導体層１４を省略して、ｐ型クラッド層を構成する第二半導体層１３に対して直接第二電極２１を接触させても構わない。 The second semiconductor layer (13, 14) is formed on the upper layer (position in the + Z direction) of the active layer 12. The second semiconductor layers (13, 14) are all doped with p-type impurities. The second semiconductor layer 13 constitutes the p-type clad layer in the infrared LED element 1, and the second semiconductor layer 14 constitutes the p-type contact layer in the infrared LED element 1. The second semiconductor layer 14 is a layer heavily doped in order to secure an electrical connection with the second electrode 21, which will be described later. However, if sufficient electrical connection can be secured, the second semiconductor layer 14 may be omitted and the second electrode 21 may be brought into direct contact with the second semiconductor layer 13 constituting the p-type clad layer. ..

一例として、ｐ型クラッド層を構成する第二半導体層１３は、ＺｎがドープされたＩｎＰからなり、ｐ型コンタクト層を構成する第二半導体層１４は、ＺｎがドープされたＧａＩｎＡｓＰからなる。 As an example, the second semiconductor layer 13 constituting the p-type clad layer is made of Zn-doped InP, and the second semiconductor layer 14 forming the p-type contact layer is made of Zn-doped GaInAsP.

ｐ型クラッド層を構成する第二半導体層１３のｐ型ドーパント濃度は、活性層１２から離れた位置において、好ましくは１×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下である。また、ｐ型コンタクト層を構成する第二半導体層１４のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、より好ましくは、１×１０18／ｃｍ3以上、３×１０18／ｃｍ3以下である。なお、第二半導体層（１３，１４）にドープされたＺｎの拡散防止層として、活性層１２と第二半導体層（１３，１４）の間にｐ型ドーパント濃度が低い層が介在していても構わない。 The p-type dopant concentration of the second semiconductor layer 13 constituting the p-type clad layer is preferably 1 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less at a position away from the active layer 12. More preferably, it is 5 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less. The p-type dopant concentration of the second semiconductor layer 14 constituting the p-type contact layer is preferably 5 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less, and more preferably 1 × 10 18 / cm 3 or more and 3 × 10 18 / cm 3 or less. As a diffusion prevention layer of Zn doped in the second semiconductor layer (13, 14), a layer having a low p-type dopant concentration is interposed between the active layer 12 and the second semiconductor layer (13, 14). It doesn't matter.

第二半導体層（１３，１４）にドープされるｐ型不純物材料としては、Ｚｎ、Ｍｇ、Ｂｅなどを利用することができ、Ｚｎ又はＭｇが好ましく、Ｚｎが特に好ましい。なお、ｐ型クラッド層を構成する第二半導体層１３のｐ型ドーパントと、ｐ型コンタクト層を構成する第二半導体層１４のｐ型ドーパントの材料は、同一であっても異なっていても構わない。 As the p-type impurity material doped in the second semiconductor layer (13, 14), Zn, Mg, Be and the like can be used, and Zn or Mg is preferable, and Zn is particularly preferable. The materials of the p-type dopant of the second semiconductor layer 13 constituting the p-type clad layer and the p-type dopant of the second semiconductor layer 14 forming the p-type contact layer may be the same or different. Absent.

（電極２１，２２，２５，２６）
赤外ＬＥＤ素子１は、電極（２１，２２，２５，２６）を有する。 (Electrodes 21, 22, 25, 26)
The infrared LED element 1 has electrodes (21, 22, 25, 26).

本実施形態の赤外ＬＥＤ素子１においては、基板３の第一面３ａのうち、半導体層１０が形成されている箇所とはＸＹ平面に平行な方向に離間した位置に、第一電極２２が形成されている。すなわち、第一電極２２は、基板３の第一面３ａよりも上方（＋Ｚ側）から、第一面３ａに達するように延伸して形成されている。 In the infrared LED element 1 of the present embodiment, the first electrode 22 is located on the first surface 3a of the substrate 3 at a position separated from the portion where the semiconductor layer 10 is formed in a direction parallel to the XY plane. It is formed. That is, the first electrode 22 is formed by extending from above (+ Z side) of the first surface 3a of the substrate 3 so as to reach the first surface 3a.

第一電極２２は、基板３の第一面３ａに対してオーミック接触が実現されている。第一電極２２は、一例として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｐｔ／Ｔｉ、Ｇｅ／Ｐｔなどの材料で構成され、これらの材料を複数備えるものとしても構わない。なお、本明細書内において、材料を記載する際に用いられる「Ｘ１／Ｘ２」という表記は、Ｘ１からなる層とＸ２からなる層が積層されていることを意味する。 The first electrode 22 realizes ohmic contact with the first surface 3a of the substrate 3. As an example, the first electrode 22 is made of materials such as AuGe / Ni / Au, Pt / Ti, and Ge / Pt, and a plurality of these materials may be provided. In the present specification, the notation "X1 / X2" used when describing a material means that a layer made of X1 and a layer made of X2 are laminated.

第二半導体層１４の面上には、第二電極２１が形成されている。すなわち、第二電極２１は、基板３の第一面３ａの上方（＋Ｚ側）に位置しており、第一電極２２に対してＸＹ平面に平行な方向に離間した位置に形成されている。すなわち、第二電極２１は、第一電極２２に対してＸＹ平面に平行な方向に電気的に離間している。第二電極２１は、第二半導体層１４の面に対してオーミック接触が実現されている。第二電極２１は、一例として、Ａｕ／Ｚｎ／Ａｕ、ＡｕＺｎ、ＡｕＢｅなどの材料で構成され、これらの材料を複数備えるものとしても構わない。 A second electrode 21 is formed on the surface of the second semiconductor layer 14. That is, the second electrode 21 is located above (+ Z side) the first surface 3a of the substrate 3, and is formed at a position separated from the first electrode 22 in a direction parallel to the XY plane. That is, the second electrode 21 is electrically separated from the first electrode 22 in a direction parallel to the XY plane. The second electrode 21 realizes ohmic contact with the surface of the second semiconductor layer 14. As an example, the second electrode 21 is made of materials such as Au / Zn / Au, AuZn, and AuBe, and a plurality of these materials may be provided.

第一電極２２の面上にはパッド電極２６が形成され、第二電極２１の面上にはパッド電極２５が形成されている。これらのパッド電極（２５，２６）は、ハンダ等を介してパッケージと接続するための領域を形成する。パッド電極（２５，２６）は、例えばＴｉ／Ｐｔ／ＡｕＳｎ又はＴｉ／Ａｕなどで構成される。 A pad electrode 26 is formed on the surface of the first electrode 22, and a pad electrode 25 is formed on the surface of the second electrode 21. These pad electrodes (25, 26) form a region for connecting to the package via solder or the like. The pad electrodes (25, 26) are composed of, for example, Ti / Pt / AuSn or Ti / Au.

なお、図１に示す赤外ＬＥＤ素子１においては、第一電極２２と半導体層１０との間には、絶縁性を確保する目的で絶縁層３１が形成されている。この絶縁層３１は、半導体層１０の側面を覆うように形成されているものとしても構わない。 In the infrared LED element 1 shown in FIG. 1, an insulating layer 31 is formed between the first electrode 22 and the semiconductor layer 10 for the purpose of ensuring insulating properties. The insulating layer 31 may be formed so as to cover the side surface of the semiconductor layer 10.

《製造方法》
上述した赤外ＬＥＤ素子１の製造方法の一例について、図２Ａ〜図２Ｆの各図を参照して説明する。図２Ａ〜図２Ｆは、いずれも製造プロセス内における一工程における断面図である。 "Production method"
An example of the method for manufacturing the infrared LED element 1 described above will be described with reference to the respective drawings of FIGS. 2A to 2F. 2A to 2F are cross-sectional views of one step in the manufacturing process.

（ステップＳ１）
図２Ａに示すように、３×１０18／ｃｍ3未満のドーパント濃度でｎ型不純物がドープされたＩｎＰからなる基板３を準備する。 (Step S1)
As shown in FIG. 2A, n-type impurities preparing a substrate 3 made of doped InP with a dopant concentration of less than 3 × 10 18 / cm 3.

（ステップＳ２）
図２Ａに示すように、基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、基板３の面上に、第一半導体層１１、活性層１２、第二半導体層（１３，１４）を含む半導体層１０を順次エピタキシャル成長させる。本ステップＳ２において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度などが適宜調整される。つまり、基板３は、半導体層を成長させる基礎となる成長基板である。 (Step S2)
As shown in FIG. 2A, the substrate 3 is transported into a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and the first semiconductor layer 11, the active layer 12, and the second semiconductor layer (13, 14) are placed on the surface of the substrate 3. The semiconductor layer 10 containing the above is sequentially epitaxially grown. In this step S2, the type and flow rate of the raw material gas, the treatment time, the environmental temperature, and the like are appropriately adjusted according to the material and film thickness of the layer to be grown. That is, the substrate 3 is a growth substrate that is the basis for growing the semiconductor layer.

各半導体層１０の材料例は上述した通りである。一例として、このエピタキシャル成長工程によって、ＳｉがドープされたＩｎＰからなる第一半導体層１１と、ＧａＩｎＡｓＰからなる活性層１２と、ＺｎがドープされたＩｎＰからなる第二半導体層１３と、ＺｎがドープされたＧａＩｎＡｓＰからなる第二半導体層１４とを含む半導体層１０が形成される。この工程により、基板３の面上に半導体層１０が形成されてなる、エピタキシャルウェハを得る。 Material examples of each semiconductor layer 10 are as described above. As an example, by this epitaxial growth step, the first semiconductor layer 11 made of Si-doped InP, the active layer 12 made of GaInAsP, the second semiconductor layer 13 made of Zn-doped InP, and Zn are doped. A semiconductor layer 10 including a second semiconductor layer 14 made of GaInAsP is formed. By this step, an epitaxial wafer in which the semiconductor layer 10 is formed on the surface of the substrate 3 is obtained.

（ステップＳ３）
エピタキシャルウェハをＭＯＣＶＤ装置から取り出し、第二半導体層１４の表面にフォトリソグラフィ法によってパターニングされたレジストマスクを形成する。その後、真空蒸着装置を用いて第二電極２１の形成材料（例えばＡｕ／Ｚｎ／Ａｕ）を成膜した後、リフトオフ法によってレジストマスクが剥離される。その後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、図３Ｂに示すように、第二半導体層１４の上面に第二電極２１が形成される。 (Step S3)
The epitaxial wafer is taken out from the MOCVD apparatus, and a resist mask patterned by a photolithography method is formed on the surface of the second semiconductor layer 14. Then, a material for forming the second electrode 21 (for example, Au / Zn / Au) is formed by using a vacuum vapor deposition apparatus, and then the resist mask is peeled off by a lift-off method. After that, for example, an alloy treatment (annealing treatment) is performed by heat treatment at 450 ° C. for 10 minutes to form a second electrode 21 on the upper surface of the second semiconductor layer 14, as shown in FIG. 3B.

（ステップＳ４）
図２Ｃに示すように、基板３の一部を露出させるように、半導体層１０の一部に対してエッチングが施される。具体的には、第二半導体層１４の面のうちの非エッチング領域を、フォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、臭素とメタノールの混合液によってウェットエッチング処理が行われる。これにより、マスクされていない領域内に位置する、第二半導体層（１３，１４）、活性層１２、及び第一半導体層１１の一部が除去される。 (Step S4)
As shown in FIG. 2C, a part of the semiconductor layer 10 is etched so as to expose a part of the substrate 3. Specifically, the non-etched region of the surface of the second semiconductor layer 14 is masked with a resist patterned by a photolithography method, and a wet etching treatment is performed with a mixed solution of bromine and methanol. As a result, a part of the second semiconductor layer (13, 14), the active layer 12, and the first semiconductor layer 11 located in the unmasked region is removed.

（ステップＳ５）
図２Ｄに示すように、エッチングが行われた層の表面全体に、プラズマＣＶＤ法によって例えばＳｉＯ2からなる絶縁層３１が形成される。絶縁層３１は、パッシベーション層と称されることもある。 (Step S5)
As shown in FIG. 2D, an insulating layer 31 made of, for example, SiO 2 is formed on the entire surface of the etched layer by a plasma CVD method. The insulating layer 31 is sometimes referred to as a passivation layer.

（ステップＳ６）
図２Ｅに示すように、絶縁層３１の一部領域を、フォトリソグラフィ法及びウェットエッチング法によって開口させて第二電極２１及び基板３の一部を露出させる。 (Step S6)
As shown in FIG. 2E, a part of the insulating layer 31 is opened by a photolithography method and a wet etching method to expose a part of the second electrode 21 and the substrate 3.

（ステップＳ７）
図２Ｆに示すように、絶縁層３１を介して半導体層１０よりも外側の位置において、基板３の面上にフォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばＡｕＧｅ／Ｎｉ／Ａｕからなるパターニングされた第一電極２２が形成される。その後、例えば、４５０℃、１０分間の加熱処理によって第一電極２２に対してアロイ処理（アニール処理）が施される。 (Step S7)
As shown in FIG. 2F, at a position outside the semiconductor layer 10 via the insulating layer 31, a photolithography method, a vacuum deposition method, and a lift-off method are used on the surface of the substrate 3, for example, AuGe / Ni / Au. A patterned first electrode 22 is formed. Then, for example, the first electrode 22 is subjected to an alloy treatment (annealing treatment) by heat treatment at 450 ° C. for 10 minutes.

（ステップＳ８）
第二電極２１の上層に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、Ｔｉ／Ｐｔ／ＡｕＳｎ又はＴｉ／Ａｕなどからなるパッド電極２５が形成される。また、第一電極２２の上層に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばパッド電極２５と同様に、Ｔｉ／Ｐｔ／ＡｕＳｎ又はＴｉ／Ａｕなどからなるパッド電極２６が形成される。これにより、図１に示す状態となる。 (Step S8)
A pad electrode 25 made of Ti / Pt / AuSn, Ti / Au, or the like is formed on the upper layer of the second electrode 21 by using a photolithography method, a vacuum deposition method, and a lift-off method. Further, a pad electrode 26 made of Ti / Pt / AuSn or Ti / Au is formed on the upper layer of the first electrode 22 by using a photolithography method, a vacuum deposition method, and a lift-off method, for example, similarly to the pad electrode 25. Will be done. As a result, the state shown in FIG. 1 is obtained.

その後、図示しないパッケージ上にダイボンディングされ、各パッド電極（２５，２６）を介してパッケージに電気的に接続される。 It is then die-bonded onto a package (not shown) and electrically connected to the package via the pad electrodes (25, 26).

《作用》
上述したステップＳ１〜Ｓ８の工程を経て製造された赤外ＬＥＤ素子１が有する第一電極２２と第二電極２１との間に電圧が印加されると、活性層１２内に電流が流れて発光し、赤外光Ｌ１が基板３を通過して外部に取り出される。ここで、基板３のドーパント濃度は３×１０18／ｃｍ3未満であり、半導体レーザ素子の分野において基板の抵抗率を低下させる目的でドープされる濃度と比較すると低濃度である。ドーパント濃度をこのような範囲内の値としたことで、基板３内において光が吸収される量が抑制され、取り出し効率が高められる。この点につき、データを参照して説明する。 《Action》
When a voltage is applied between the first electrode 22 and the second electrode 21 of the infrared LED element 1 manufactured through the steps S1 to S8 described above, a current flows in the active layer 12 to emit light. Then, the infrared light L1 passes through the substrate 3 and is taken out to the outside. Here, the dopant concentration of the substrate 3 is less than 3 × 10 18 / cm 3 , which is lower than the concentration doped for the purpose of reducing the resistivity of the substrate in the field of semiconductor laser devices. By setting the dopant concentration to a value within such a range, the amount of light absorbed in the substrate 3 is suppressed, and the extraction efficiency is improved. This point will be described with reference to the data.

図３は、参考例の赤外ＬＥＤ素子５０の構造を、図１にならって模式的に示す断面図である。図１を参照して説明した赤外ＬＥＤ素子１とは異なり、赤外ＬＥＤ素子５０は、第二電極２１は基板３の一方の面（第一面３ａ）側に配設される一方、第一電極２２は、第二電極２１が形成されている側とは反対の、基板３の他方の面（第二面３ｂ）側に配設されている。すなわち、赤外ＬＥＤ素子５０は、第一電極２２と第二電極２１の間に電圧が印加されると、電流が基板３内をＺ方向に流れる、縦型構造である。 FIG. 3 is a cross-sectional view schematically showing the structure of the infrared LED element 50 of the reference example according to FIG. Unlike the infrared LED element 1 described with reference to FIG. 1, in the infrared LED element 50, the second electrode 21 is arranged on one surface (first surface 3a) of the substrate 3, while the second electrode 21 is the first. The one electrode 22 is arranged on the other surface (second surface 3b) side of the substrate 3 opposite to the side on which the second electrode 21 is formed. That is, the infrared LED element 50 has a vertical structure in which a current flows in the substrate 3 in the Z direction when a voltage is applied between the first electrode 22 and the second electrode 21.

図４Ａ〜図４Ｃは、基板３のドーパント濃度を異ならせた状態で製造された、複数の赤外ＬＥＤ素子１と赤外ＬＥＤ素子５０の双方が示す、発光強度、動作電圧、及び電力変換効率のそれぞれの値について、ドーパント濃度との関係をグラフ化したものである。 4A to 4C show the emission intensity, the operating voltage, and the power conversion efficiency shown by both the plurality of infrared LED elements 1 and the infrared LED elements 50 manufactured in a state where the dopant concentrations of the substrates 3 are different. The relationship between each value of and the dopant concentration is graphed.

なお、赤外ＬＥＤ素子１は、上記ステップＳ１〜Ｓ８の工程を経て製造された。また、赤外ＬＥＤ素子５０は、第一電極２２を、基板３の面のうちの半導体層１０が形成されている側とは反対側の面に形成した点を除けば、赤外ＬＥＤ素子１の製造方法に準じて製造された。 The infrared LED element 1 was manufactured through the steps S1 to S8 described above. Further, the infrared LED element 50 is an infrared LED element 1 except that the first electrode 22 is formed on the surface of the substrate 3 opposite to the side on which the semiconductor layer 10 is formed. It was manufactured according to the manufacturing method of.

図４Ａは、ドーパント濃度と発光強度との関係を示すグラフである。図４Ｂは、ドーパント濃度と動作電圧との関係を示すグラフである。図４Ｃは、ドーパント濃度と電力変換効率（Wall-Plug Efficiency：ＷＰＥ）との関係を示すグラフである。 FIG. 4A is a graph showing the relationship between the dopant concentration and the emission intensity. FIG. 4B is a graph showing the relationship between the dopant concentration and the operating voltage. FIG. 4C is a graph showing the relationship between the dopant concentration and the power conversion efficiency (WPE).

図４Ａは、基板３のドーパント濃度を異ならせて製造された赤外ＬＥＤ素子１及び赤外ＬＥＤ素子５０に対して、５０ｍＡの電流を注入したときの発光強度を積分球システムによって評価した結果を、ドーパント濃度毎にグラフ化したものである。図４Ｂは、基板３のドーパント濃度を異ならせて製造された赤外ＬＥＤ素子１及び赤外ＬＥＤ素子５０に対して、５０ｍＡの電流Ｉ１を注入したときの入力電圧をドーパント濃度毎にグラフ化したものである。図４Ｃは、図４Ａの結果に基づき、電力変換効率（ＷＰＥ）をドーパント濃度毎にグラフ化したものである。なお、図４Ｃに示す電力変換効率（ＷＰＥ）は、積分球システムで受光した光強度Ｐ０を、入力電流Ｉ１と入力電圧Ｖｆの積で除算した値によって算出したものであり、光取り出し効率に対応する指標である。 FIG. 4A shows the results of evaluating the emission intensity when a current of 50 mA is injected into the infrared LED element 1 and the infrared LED element 50 manufactured with different dopant concentrations of the substrate 3 by an integrating sphere system. , It is a graph for each dopant concentration. FIG. 4B is a graph of the input voltage when a current I1 of 50 mA is injected into the infrared LED element 1 and the infrared LED element 50 manufactured at different dopant concentrations of the substrate 3 for each dopant concentration. It is a thing. FIG. 4C is a graph of the power conversion efficiency (WPE) for each dopant concentration based on the result of FIG. 4A. The power conversion efficiency (WPE) shown in FIG. 4C is calculated by dividing the light intensity P0 received by the integrating sphere system by the product of the input current I1 and the input voltage Vf, and corresponds to the light extraction efficiency. It is an index to do.

なお、参考のために、図４Ａ〜図４Ｃには、特許文献１においてＩｎＰ基板のドーパント濃度の下限値とされている３×１０18／ｃｍ3の値が明示されている。 For reference, FIGS. 4A to 4C clearly indicate a value of 3 × 10 18 / cm 3 , which is the lower limit of the dopant concentration of the InP substrate in Patent Document 1.

図４Ａ及び図４Ｃによれば、赤外ＬＥＤ素子１及び赤外ＬＥＤ素子５０の双方とも、基板３のドーパント濃度が１×１０17／ｃｍ3以上、１×１０19／ｃｍ3以下の範囲内において、基板３のドーパント濃度が低下されるに連れ、発光強度及び電力変換効率が上昇していることが確認される。 According to FIGS. 4A and 4C, both the infrared LED element 1 and the infrared LED element 50 have a dopant concentration of 1 × 10 17 / cm 3 or more and 1 × 10 19 / cm 3 or less in the substrate 3. In, it is confirmed that the light emission intensity and the power conversion efficiency increase as the dopant concentration of the substrate 3 decreases.

より詳細には、赤外ＬＥＤ素子５０の場合、基板３のドーパント濃度が２×１０17／ｃｍ3以下を示すあたりから、発光強度及び電力変換効率の上昇の程度が抑制されていることが確認される。これに対し、赤外ＬＥＤ素子１の場合は、基板３のドーパント濃度が１×１０17／ｃｍ3よりも低い値であっても、基板３のドーパント濃度を低下させるほど、発光強度及び電力変換効率が大幅に向上することが確認される。 More specifically, in the case of the infrared LED element 50, it was confirmed that the degree of increase in emission intensity and power conversion efficiency was suppressed from the fact that the dopant concentration of the substrate 3 was 2 × 10 17 / cm 3 or less. Will be done. On the other hand, in the case of the infrared LED element 1, even if the dopant concentration of the substrate 3 is lower than 1 × 10 17 / cm 3 , the lower the dopant concentration of the substrate 3, the more the emission intensity and the power conversion. It is confirmed that the efficiency is greatly improved.

また、図４Ｂによれば、赤外ＬＥＤ素子５０の場合には、基板３のドーパント濃度を低下させるに伴って、入力電圧が上昇していることが確認される。これに対し、赤外ＬＥＤ素子１の場合は、基板３のドーパント濃度を低下させても、入力電圧の上昇の程度が赤外ＬＥＤ素子５０よりも抑制できていることが分かる。この理由として、本発明者らは以下のように推察している。 Further, according to FIG. 4B, in the case of the infrared LED element 50, it is confirmed that the input voltage increases as the dopant concentration of the substrate 3 decreases. On the other hand, in the case of the infrared LED element 1, it can be seen that the degree of increase in the input voltage can be suppressed as compared with the infrared LED element 50 even if the dopant concentration of the substrate 3 is reduced. The present inventors infer the reason for this as follows.

図３に示す赤外ＬＥＤ素子５０の場合、第一電極２２と第二電極２１とが、基板３をＺ方向に挟む位置に配置されているため、両電極間に電圧が印加されると、電流は基板３内をＺ方向に流れる。基板３は、劈開性が高いことからある程度の厚みが必要であるため、基板３内における電流経路が比較的長くならざるを得ない。具体的には、基板３内を少なくとも１００μｍ以上、数百μｍ以下にわたって電流が流れることになる。 In the case of the infrared LED element 50 shown in FIG. 3, since the first electrode 22 and the second electrode 21 are arranged at positions sandwiching the substrate 3 in the Z direction, when a voltage is applied between the two electrodes, The current flows in the substrate 3 in the Z direction. Since the substrate 3 has high cleavage property, it needs to have a certain thickness, so that the current path in the substrate 3 has to be relatively long. Specifically, a current flows through the substrate 3 over at least 100 μm or more and several hundred μm or less.

これに対し、図１に示す赤外ＬＥＤ素子１の場合、第一電極２２と第二電極２１とは、基板３の同一面側において、ＸＹ平面に平行な方向に離間した状態で配置されているため、両電極間に電圧が印加されると、電流は基板３内をＸＹ平面に平行な方向に流れる。この場合、基板３内を流れる経路長は、半導体層１０と第一電極２２との離間距離に依存し、この距離は、製造プロセスにおけるフォトリソグラフィ技術の精度によって確定される。一般的な技術によれば、赤外ＬＥＤ素子１の場合には、基板３内を流れる経路長を数μｍ以上、数十μｍ以下の範囲内に設定することが可能である。 On the other hand, in the case of the infrared LED element 1 shown in FIG. 1, the first electrode 22 and the second electrode 21 are arranged on the same surface side of the substrate 3 in a state of being separated in a direction parallel to the XY plane. Therefore, when a voltage is applied between both electrodes, the current flows in the substrate 3 in a direction parallel to the XY plane. In this case, the path length flowing through the substrate 3 depends on the separation distance between the semiconductor layer 10 and the first electrode 22, and this distance is determined by the accuracy of the photolithography technique in the manufacturing process. According to a general technique, in the case of the infrared LED element 1, the path length flowing through the substrate 3 can be set within a range of several μm or more and several tens of μm or less.

つまり、図１に示す赤外ＬＥＤ素子１の場合には、図３に示す赤外ＬＥＤ素子５０と比べて、第一電極２２と第二電極２１の間に介在する内部抵抗全体に対する、基板３内の抵抗の比率が著しく小さい。この結果、赤外ＬＥＤ素子５０の場合より更に基板３内のドーパント濃度を低下させても、発光時の入力電圧の上昇を抑制することができる。つまり、赤外ＬＥＤ素子１によれば、入力電圧の大幅な上昇を招くことなく、基板３内のドーパント濃度を赤外ＬＥＤ素子５０よりも更に低下できることから、赤外ＬＥＤ素子５０の場合よりも基板３内における光吸収量を更に抑制できる。 That is, in the case of the infrared LED element 1 shown in FIG. 1, the substrate 3 has a resistance to the entire internal resistance interposed between the first electrode 22 and the second electrode 21 as compared with the infrared LED element 50 shown in FIG. The ratio of resistance inside is extremely small. As a result, even if the dopant concentration in the substrate 3 is further reduced as compared with the case of the infrared LED element 50, an increase in the input voltage at the time of light emission can be suppressed. That is, according to the infrared LED element 1, the dopant concentration in the substrate 3 can be further lowered as compared with the infrared LED element 50 without causing a significant increase in the input voltage, and therefore, as compared with the case of the infrared LED element 50. The amount of light absorption in the substrate 3 can be further suppressed.

《別構造》
以下、本実施形態の赤外ＬＥＤ素子１の別構造について説明する。 << Another structure >>
Hereinafter, another structure of the infrared LED element 1 of the present embodiment will be described.

〈１〉図５に示すように、第一電極２２は、基板３の面から深さ方向（−Ｚ方向）に彫り込まれた位置（領域２２ａ）に達するように形成されていても構わない。かかる構造は、上記ステップＳ４（図２Ｃ参照）において、基板３の一部をエッチングすることで実現される。 <1> As shown in FIG. 5, the first electrode 22 may be formed so as to reach a position (region 22a) engraved in the depth direction (−Z direction) from the surface of the substrate 3. Such a structure is realized by etching a part of the substrate 3 in the above step S4 (see FIG. 2C).

〈２〉図６に示すように、第一電極２２は、−Ｚ方向に関して第一半導体層１１に達する位置まで形成されており、基板３には接触していないものとしても構わない。かかる構造は、上記ステップＳ４（図２Ｃ参照）において、第一半導体層１１が露出している時点でエッチングをストップすることで実現される。 <2> As shown in FIG. 6, the first electrode 22 may be formed up to a position reaching the first semiconductor layer 11 in the −Z direction and may not be in contact with the substrate 3. Such a structure is realized by stopping the etching when the first semiconductor layer 11 is exposed in step S4 (see FIG. 2C).

図６に示す赤外ＬＥＤ素子１の場合には、第一電極２２、第一半導体層１１、活性層１２、第二半導体層（１３，１４）、及び第二電極２１によって電流経路が形成される。このため、活性層１２を発光させるためには、必ずしも基板３内に電流を流す必要がない。よって、基板３はアンドープのＩｎＰとすることができる。基板３をアンドープにすることで、基板３内における光吸収を更に抑制する効果が得られる。 In the case of the infrared LED element 1 shown in FIG. 6, a current path is formed by the first electrode 22, the first semiconductor layer 11, the active layer 12, the second semiconductor layers (13, 14), and the second electrode 21. To. Therefore, in order to make the active layer 12 emit light, it is not always necessary to pass a current through the substrate 3. Therefore, the substrate 3 can be an undoped InP. By undoped the substrate 3, the effect of further suppressing the light absorption in the substrate 3 can be obtained.

なお、発光のために必ずしも基板３内に電流を流す必要がないという観点からは、基板３には、第一半導体層１１とは導電型の異なるドーパント（ここではｐ型）がドープされているものとしても構わない。 From the viewpoint that it is not always necessary to pass a current through the substrate 3 for light emission, the substrate 3 is doped with a dopant (p-type in this case) having a conductive type different from that of the first semiconductor layer 11. It does not matter as a thing.

〈３〉図７に示すように、基板３の取り出し面側の面（ここでは−Ｚ側の面）に対して、凹凸部３ｄが形成されているものとしても構わない。かかる凹凸部３ｄが形成されることで、活性層１２から−Ｚ方向に進行した赤外光Ｌ１が基板３の表面で反射される光量が低下され、光取り出し効率が高められる。 <3> As shown in FIG. 7, the uneven portion 3d may be formed on the surface of the substrate 3 on the take-out surface side (here, the surface on the −Z side). By forming such an uneven portion 3d, the amount of light reflected on the surface of the substrate 3 by the infrared light L1 traveling in the −Z direction from the active layer 12 is reduced, and the light extraction efficiency is improved.

凹凸部３ｄは、高低差の最大値が発光波長の０．５倍以上であり、凸同士及び凹同士の間隔が発光波長の０．７倍以上となるように構成されているのが好適である。一例として、凹凸部３ｄの高低差の最大値は、０．５μｍ以上、３．０μｍ以下とするのが好ましく、０．８μｍ以上、２．０μｍ以下とするのがより好ましい。また、凸同士及び凹同士の間隔、すなわち凹凸部３ｄのピッチは、０．８μｍ以上、４．０μｍ以下とするのが好ましく、１．４μｍ以上、３．０μｍ以下とするのがより好ましい。 It is preferable that the uneven portion 3d is configured such that the maximum value of the height difference is 0.5 times or more of the emission wavelength, and the distance between the convex and concave portions is 0.7 times or more of the emission wavelength. is there. As an example, the maximum value of the height difference of the uneven portion 3d is preferably 0.5 μm or more and 3.0 μm or less, and more preferably 0.8 μm or more and 2.0 μm or less. Further, the distance between the convex and concave parts, that is, the pitch of the uneven portion 3d is preferably 0.8 μm or more and 4.0 μm or less, and more preferably 1.4 μm or more and 3.0 μm or less.

かかる凹凸部３ｄは、例えばステップＳ８以後において、塩酸を含む酸性のエッチング液にディップ処理されることで形成される。 The uneven portion 3d is formed by, for example, in step S8 or later, dipping treatment with an acidic etching solution containing hydrochloric acid.

なお、図８に示すように、基板３に傾斜面３ｅを設けることで、光取り出し効率を高めるものとしても構わない。 As shown in FIG. 8, the light extraction efficiency may be improved by providing the inclined surface 3e on the substrate 3.

〈４〉図９に示すように、第二電極２１を部分電極として形成するものとしても構わない。より詳細には、第二電極２１が、ＸＹ平面に平行な方向に関して、離間した位置に複数形成されているものとしても構わない。更にこの場合において、離間して形成された複数の第二電極２１の周囲を含む領域に、反射層２７が形成されるものとしても構わない。反射層２７は、１０００ｎｍ以上、１８００ｎｍ未満の赤外光に対して高い反射率を示す材料であればよく、例えば、Ａｇ、Ａｇ合金、Ａｕ、Ａｌなどの材料で構成される。これらの材料は、いずれも第一電極２２の材料に比べて、赤外光に対する反射率が高い。なお、反射層２７の赤外光に対する反射率は、５０％以上であれば好ましく、７０％以上であればより好ましい。 <4> As shown in FIG. 9, the second electrode 21 may be formed as a partial electrode. More specifically, a plurality of second electrodes 21 may be formed at positions separated from each other in a direction parallel to the XY plane. Further, in this case, the reflective layer 27 may be formed in a region including the periphery of the plurality of second electrodes 21 formed apart from each other. The reflective layer 27 may be any material that exhibits high reflectance with respect to infrared light of 1000 nm or more and less than 1800 nm, and is made of, for example, a material such as Ag, Ag alloy, Au, or Al. All of these materials have higher reflectance to infrared light than the material of the first electrode 22. The reflectance of the reflective layer 27 with respect to infrared light is preferably 50% or more, and more preferably 70% or more.

図９に示す赤外ＬＥＤ素子１を製造するに際しては、上述したステップＳ３の実行時に、パターニングされた第二電極２１、及び反射層２７をそれぞれ形成すればよい。例えば第二電極２１をパターニングして複数の開口領域を形成した後、真空蒸着装置を用いて反射層２７の形成材料を成膜することで形成される。 When manufacturing the infrared LED element 1 shown in FIG. 9, the patterned second electrode 21 and the reflective layer 27 may be formed at the time of executing step S3 described above. For example, the second electrode 21 is patterned to form a plurality of opening regions, and then a material for forming the reflective layer 27 is formed by using a vacuum vapor deposition apparatus.

また、図１０に示すように、離間して形成された複数の第二電極２１の周囲に誘電体層２８が形成され、誘電体層２８及び第二電極２１の上層に反射層２７が形成されるものとしても構わない。誘電体層２８は、第二半導体層１４よりも屈折率が低い材料であればよく、例えば、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＩＴＯ、ＺｎＯなどの材料で構成される。これらの材料は、いずれもＩｎＰの屈折率よりも０．２以上小さい屈折率を示すため、第二半導体層１４と誘電体層２８との界面において反射を生じやすい屈折率差が実現される。また、誘電体層２８を通過した赤外光Ｌ１についても、反射層２７によって反射させて光取り出し面側に導くことができる。 Further, as shown in FIG. 10, a dielectric layer 28 is formed around the plurality of second electrodes 21 formed apart from each other, and a reflective layer 27 is formed on the dielectric layer 28 and the upper layer of the second electrode 21. It doesn't matter if it is. The dielectric layer 28 may be made of a material having a refractive index lower than that of the second semiconductor layer 14, and is made of, for example, a material such as SiO 2 , SiN, Al 2 O 3 , ITO, or ZnO. Since all of these materials exhibit a refractive index smaller than the refractive index of InP by 0.2 or more, a difference in refractive index that easily causes reflection at the interface between the second semiconductor layer 14 and the dielectric layer 28 is realized. Further, the infrared light L1 that has passed through the dielectric layer 28 can also be reflected by the reflection layer 27 and guided to the light extraction surface side.

図１０に示す赤外ＬＥＤ素子１を製造するに際しては、上述したステップＳ３の実行時に、パターニングされた第一電極２２、パターニングされた誘電体層２８、及び反射層２７をそれぞれ形成すればよい。 When manufacturing the infrared LED element 1 shown in FIG. 10, the patterned first electrode 22, the patterned dielectric layer 28, and the reflective layer 27 may be formed at the time of executing the above-mentioned step S3, respectively.

〈５〉図１１に示すように、第一電極２２をＸＹ平面に平行な方向に複数形成するものとしても構わない。この場合、赤外ＬＥＤ素子１は、各第一電極２２に対して接触するように形成されたパッド電極２６を有する。 <5> As shown in FIG. 11, a plurality of first electrodes 22 may be formed in a direction parallel to the XY plane. In this case, the infrared LED element 1 has a pad electrode 26 formed so as to be in contact with each first electrode 22.

図１１に示す赤外ＬＥＤ素子１を製造する場合には、ステップＳ４（図２Ｃ参照）において、ＸＹ平面に平行な方向に離間した複数の箇所において、第一半導体層１１が露出するように半導体層１０をエッチングすることで実現される。なお、図１１に示す赤外ＬＥＤ素子１の場合、第二電極２１が形成されている領域において、第一半導体層１１が露出するように半導体層１０がエッチングされた後、エッチング溝の内側壁を覆うように絶縁層３２が形成される。その後、この絶縁層３２の内側に挿入されるように、第一電極２２が形成される。この場合においても、第一電極２２と第二電極２１とは、基板３の面（ＸＹ平面）に平行な方向に関して、電気的に離間した位置に形成されている。 In the case of manufacturing the infrared LED element 1 shown in FIG. 11, in step S4 (see FIG. 2C), the semiconductor is such that the first semiconductor layer 11 is exposed at a plurality of locations separated in a direction parallel to the XY plane. This is achieved by etching layer 10. In the case of the infrared LED element 1 shown in FIG. 11, in the region where the second electrode 21 is formed, the semiconductor layer 10 is etched so that the first semiconductor layer 11 is exposed, and then the inner side wall of the etching groove is etched. The insulating layer 32 is formed so as to cover the above. After that, the first electrode 22 is formed so as to be inserted inside the insulating layer 32. Also in this case, the first electrode 22 and the second electrode 21 are formed at positions electrically separated from each other with respect to the direction parallel to the surface (XY plane) of the substrate 3.

〈６〉上述した各別構造に記載の構成が、適宜組み合わされることで赤外ＬＥＤ素子１が実現されていても構わない。 <6> The infrared LED element 1 may be realized by appropriately combining the configurations described in the above-mentioned separate structures.

［第二実施形態］
本発明に係る赤外ＬＥＤ素子の第二実施形態の構成につき、第一実施形態と異なる箇所を中心に説明する。 [Second Embodiment]
The configuration of the second embodiment of the infrared LED element according to the present invention will be described focusing on the parts different from the first embodiment.

《構造》
図１２は、本実施形態の赤外ＬＥＤ素子の構造を、図１にならって模式的に示す断面図である。図１２に示す赤外ＬＥＤ素子１は、第一実施形態の赤外ＬＥＤ素子１と比較して、支持基板４０及び接合層（４１，４２）を備える点が異なる。 "Construction"
FIG. 12 is a cross-sectional view schematically showing the structure of the infrared LED element of the present embodiment according to FIG. The infrared LED element 1 shown in FIG. 12 is different from the infrared LED element 1 of the first embodiment in that it includes a support substrate 40 and a bonding layer (41, 42).

支持基板４０は導電性の材料からなり、例えば、Ｓｉ、ＩｎＰ、Ｇｅ、ＧａＡｓ、ＳｉＣ、又はＣｕＷで構成される。排熱性及び製造コストの観点からは、Ｓｉが好ましい。支持基板４０の厚み（Ｚ方向に係る長さ）は、特に限定されないが、例えば５０μｍ以上、５００μｍ以下であり、好ましくは１００μｍ以上、３００μｍ以下である。 The support substrate 40 is made of a conductive material and is made of, for example, Si, InP, Ge, GaAs, SiC, or CuW. Si is preferable from the viewpoint of heat exhaustability and manufacturing cost. The thickness of the support substrate 40 (length in the Z direction) is not particularly limited, but is, for example, 50 μm or more and 500 μm or less, preferably 100 μm or more and 300 μm or less.

接合層（４１，４２）は低融点のハンダ材料からなり、例えばＡｕ、Ａｕ−Ｚｎ、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等で構成される。後述するように、この接合層（４１，４２）は、半導体層１０が上面に形成された基板３と、支持基板４０とを貼り合わせるために利用される。 The bonding layer (41, 42) is made of a solder material having a low melting point, and is composed of, for example, Au, Au-Zn, Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, Sn and the like. Ru. As will be described later, the bonding layers (41, 42) are used for bonding the substrate 3 on which the semiconductor layer 10 is formed on the upper surface and the support substrate 40.

本実施形態の赤外ＬＥＤ素子１においても、基板３のドーパント濃度を３×１０18／ｃｍ3未満の低い値とすることで、入力電圧の大幅な上昇を招くことなく基板３内の光吸収が抑制でき、光取り出し効率が高められる。 Also in the infrared LED element 1 of the present embodiment, by setting the dopant concentration of the substrate 3 to a low value of less than 3 × 10 18 / cm 3 , light absorption in the substrate 3 is not caused without causing a significant increase in the input voltage. Can be suppressed and the light extraction efficiency is improved.

《製造方法》
本実施形態の赤外ＬＥＤ素子１の製造方法の一例について、図１３Ａ〜図１３Ｊの各図を参照して説明する。図１３Ａ〜図１３Ｊは、いずれも製造プロセス内における一工程における断面図である。 "Production method"
An example of the manufacturing method of the infrared LED element 1 of the present embodiment will be described with reference to the respective drawings of FIGS. 13A to 13J. 13A to 13J are cross-sectional views of one step in the manufacturing process.

（ステップＳ１，Ｓ２）
第一実施形態と同様に、ステップＳ１及びＳ２を実行し、基板３の面上に半導体層１０が形成されてなる、エピタキシャルウェハを得る（図１３Ａ参照）。基板３のドーパント濃度は、３×１０18／ｃｍ3未満で設定される。 (Steps S1 and S2)
Similar to the first embodiment, steps S1 and S2 are executed to obtain an epitaxial wafer in which the semiconductor layer 10 is formed on the surface of the substrate 3 (see FIG. 13A). The dopant concentration of the substrate 3 is set to less than 3 × 10 18 / cm 3 .

（ステップＳ３）
第一実施形態と同様にステップＳ３を実行することで、図１３Ｂに示すように、第二半導体層１４の上面に第二電極２１が形成される。図１３Ｂの例では、基板３の面（ＸＹ平面：図１２参照）に平行な方向に離間した複数の箇所に、第二電極２１が形成される。 (Step S3)
By executing step S3 in the same manner as in the first embodiment, the second electrode 21 is formed on the upper surface of the second semiconductor layer 14 as shown in FIG. 13B. In the example of FIG. 13B, the second electrodes 21 are formed at a plurality of locations separated in a direction parallel to the surface of the substrate 3 (XY plane: see FIG. 12).

なお、図１３Ｂに示す例では、一部の第二電極２１については、後の工程でパッド電極２５を形成する領域を確保するために、基板３の面（ＸＹ平面）に平行な方向に関して幅広に形成されている。 In the example shown in FIG. 13B, some of the second electrodes 21 are wide in the direction parallel to the surface (XY plane) of the substrate 3 in order to secure a region for forming the pad electrode 25 in a later step. Is formed in.

（ステップＳ１１）
図１３Ｃに示すように、第一半導体層１１の一部を露出させるように、半導体層１０の一部に対してエッチングが施される。具体的には、第二電極２１が形成されている領域を含む非エッチング領域を、フォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、臭素とメタノールの混合液によってウェットエッチング処理が行われる。これにより、マスクされていない領域内に位置する、第二半導体層（１３，１４）、活性層１２、及び第一半導体層１１の一部が除去される。 (Step S11)
As shown in FIG. 13C, a part of the semiconductor layer 10 is etched so as to expose a part of the first semiconductor layer 11. Specifically, the non-etched region including the region where the second electrode 21 is formed is masked with a resist patterned by a photolithography method, and a wet etching treatment is performed with a mixed solution of bromine and methanol. As a result, a part of the second semiconductor layer (13, 14), the active layer 12, and the first semiconductor layer 11 located in the unmasked region is removed.

（ステップＳ１２）
図１３Ｄに示すように、エッチングが行われた層の表面全体に、プラズマＣＶＤ法によって例えばＳｉＯ2からなる絶縁層３１が形成される。 (Step S12)
As shown in FIG. 13D, an insulating layer 31 made of, for example, SiO 2 is formed on the entire surface of the etched layer by a plasma CVD method.

（ステップＳ１３）
図１３Ｅに示すように、離間して配置された複数の第二電極２１に挟まれている領域に位置する絶縁層３１の一部領域を、フォトリソグラフィ法及びウェットエッチング法によって開口させて基板３を露出させる。 (Step S13)
As shown in FIG. 13E, a part of the insulating layer 31 located in the region sandwiched between the plurality of second electrodes 21 arranged apart from each other is opened by a photolithography method and a wet etching method to form the substrate 3. To expose.

（ステップＳ１４）
図１３Ｆに示すように、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、露出した基板３に接触するように、例えばＡｕＧｅ／Ｎｉ／Ａｕからなるパターニングされた第一電極２２が形成される。その後、例えば、４５０℃、１０分間の加熱処理によって第一電極２２に対してアロイ処理（アニール処理）が施される。 (Step S14)
As shown in FIG. 13F, a patterned first electrode 22 made of, for example, AuGe / Ni / Au is formed so as to come into contact with the exposed substrate 3 by using a photolithography method, a vacuum deposition method, and a lift-off method. To. Then, for example, the first electrode 22 is subjected to an alloy treatment (annealing treatment) by heat treatment at 450 ° C. for 10 minutes.

（ステップＳ１５）
図１３Ｇに示すように、絶縁層３１及び第一電極２２を覆うように、例えばＡｕ−Ｓｎからなる接合層４１が形成される。 (Step S15)
As shown in FIG. 13G, a bonding layer 41 made of, for example, Au—Sn is formed so as to cover the insulating layer 31 and the first electrode 22.

（ステップＳ１６）
図１３Ｈに示すように、支持基板４０を準備し、その上面に例えばＡｕ−Ｓｎからなる接合層４２が形成される。なお、図示されていないが、支持基板４０の面上に、コンタクト用の金属層（例えばＴｉ）を形成し、その上層に接合層４２を形成するものとして構わない。 (Step S16)
As shown in FIG. 13H, the support substrate 40 is prepared, and a bonding layer 42 made of, for example, Au-Sn is formed on the upper surface thereof. Although not shown, a metal layer for contact (for example, Ti) may be formed on the surface of the support substrate 40, and a bonding layer 42 may be formed on the upper layer.

（ステップＳ１７）
図１３Ｉに示すように、接合層（４１，４２）を介して、基板３０と支持基板４０とが、例えば、２８０℃の温度、１ＭＰａの圧力下で、貼り合わせ処理が行われる。この処理により、支持基板４０上の接合層４２と、基板３上の接合層４１とが、溶融されて一体化される。 (Step S17)
As shown in FIG. 13I, the substrate 30 and the support substrate 40 are bonded to each other via the bonding layers (41, 42) at a temperature of 280 ° C. and a pressure of 1 MPa, for example. By this process, the bonding layer 42 on the support substrate 40 and the bonding layer 41 on the substrate 3 are melted and integrated.

（ステップＳ１８）
図１３Ｊに示すように、パッド電極２５（図１２参照）が形成される予定の領域に位置する第二電極２１を露出すべく、基板３及び半導体層１０をエッチングにより除去する。 (Step S18)
As shown in FIG. 13J, the substrate 3 and the semiconductor layer 10 are removed by etching in order to expose the second electrode 21 located in the region where the pad electrode 25 (see FIG. 12) is to be formed.

（ステップＳ１９）
ステップＳ１８で露出された第二電極２１の上層に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、Ｔｉ／Ｐｔ／ＡｕＳｎ又はＴｉ／Ａｕなどからなるパッド電極２５が形成される。また、支持基板４０の裏面側（基板３とは反対側）の面に、真空蒸着法を用いて、例えばパッド電極２５と同様に、Ｔｉ／Ｐｔ／ＡｕＳｎ又はＴｉ／Ａｕなどからなるパッド電極２６が形成される。これにより、図１２に示す状態となる。 (Step S19)
A pad electrode 25 made of Ti / Pt / AuSn, Ti / Au, or the like is formed on the upper layer of the second electrode 21 exposed in step S18 by using a photolithography method, a vacuum deposition method, and a lift-off method. Further, on the back surface side (opposite side of the substrate 3) of the support substrate 40, a pad electrode 26 made of Ti / Pt / AuSn or Ti / Au or the like is used by using a vacuum vapor deposition method, for example, like the pad electrode 25. Is formed. As a result, the state shown in FIG. 12 is obtained.

その後、図示しないパッケージ上にダイボンディングされ、各パッド電極（２５，２６）を介してパッケージに電気的に接続される。 It is then die-bonded onto a package (not shown) and electrically connected to the package via the pad electrodes (25, 26).

なお、本実施形態の赤外ＬＥＤ素子１においても、図６を参照して上述したように、第一電極２２の先端が第一半導体層１１に達するように形成されていても構わない。また、図７〜図８を参照して上述したように、基板３の光取り出し面側の面に、凹凸部３ｄや傾斜面３ｅが形成されていても構わない。 The infrared LED element 1 of the present embodiment may also be formed so that the tip of the first electrode 22 reaches the first semiconductor layer 11 as described above with reference to FIG. Further, as described above with reference to FIGS. 7 to 8, an uneven portion 3d or an inclined surface 3e may be formed on the surface of the substrate 3 on the light extraction surface side.

［別実施形態］
以下、別実施形態につき説明する。 [Another Embodiment]
Hereinafter, another embodiment will be described.

〈１〉上記各実施形態において、赤外ＬＥＤ素子１が備える基板３の側面に、凹凸部が形成されていても構わない。 <1> In each of the above embodiments, uneven portions may be formed on the side surface of the substrate 3 included in the infrared LED element 1.

〈２〉上記実施形態では、ｐ型クラッド層としての第二半導体層１３の上面に、ｐ型コンタクト層としての第二半導体層１４を形成し、この第二半導体層１４の面上に第二電極２１が形成されている場合について説明した。しかし、第二電極２１に対してコンタクトが取れる限りにおいて、コンタクト層の導電型はｎ型であっても構わない。この場合、第二半導体層１３の上層に、薄膜のｎ型コンタクトを介して第二電極２１が形成される。 <2> In the above embodiment, the second semiconductor layer 14 as the p-type contact layer is formed on the upper surface of the second semiconductor layer 13 as the p-type clad layer, and the second semiconductor layer 14 is formed on the surface of the second semiconductor layer 14. The case where the electrode 21 is formed has been described. However, the conductive type of the contact layer may be n type as long as the contact can be made with respect to the second electrode 21. In this case, the second electrode 21 is formed on the upper layer of the second semiconductor layer 13 via the n-type contact of the thin film.

〈３〉上記各実施形態では、第一導電型がｎ型、第二導電型がｐ型であるものとして説明したが、これらの導電型が逆転していても構わない。すなわち、赤外ＬＥＤ素子１において、基板３に近い側に位置する第一半導体層１１がｐ型であり、第一半導体層１１よりも基板３から離れて位置する第二半導体層（１３，１４）がｎ型であっても構わない。 <3> In each of the above embodiments, the first conductive type is n-type and the second conductive type is p-type, but these conductive types may be reversed. That is, in the infrared LED element 1, the first semiconductor layer 11 located closer to the substrate 3 is p-type, and the second semiconductor layer (13, 14) located farther from the substrate 3 than the first semiconductor layer 11. ) May be n-type.

１ ：赤外ＬＥＤ素子
３ ：基板
３ａ ：（基板の）第一面
３ｂ ：（基板の）第二面
３ｄ ：凹凸部
３ｅ ：傾斜面
１０ ：半導体層
１１ ：第一半導体層
１２ ：活性層
１３ ：第二半導体層
１４ ：第二半導体層
２１ ：第二電極
２２ ：第一電極
２５ ：パッド電極
２６ ：パッド電極
２７ ：反射層
２８ ：誘電体層
３０ ：基板
３１ ：絶縁層
３２ ：絶縁層
４０ ：支持基板
４１ ：接合層
４２ ：接合層
５０ ：赤外ＬＥＤ素子
Ｌ１ ：赤外光 1: Infrared LED element 3: Substrate 3a: First surface (of substrate) 3b: Second surface (of substrate) 3d: Concavo-convex portion 3e: Inclined surface 10: Semiconductor layer 11: First semiconductor layer 12: Active layer 13 : Second semiconductor layer 14: Second semiconductor layer 21: Second electrode 22: First electrode 25: Pad electrode 26: Pad electrode 27: Reflective layer 28: Dielectric layer 30: Substrate 31: Insulation layer 32: Insulation layer 40 : Support substrate 41: Bonding layer 42: Bonding layer 50: Infrared LED element L1: Infrared light

Claims (9)

赤外ＬＥＤ素子であって、
ＩｎＰを含んでなり、ドーパント濃度が３×１０18／ｃｍ3未満の基板と、
前記基板の上層に形成され、第一導電型を示す第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一導電型とは異なる第二導電型を示す第二半導体層と、
前記基板の面のうち、前記活性層が形成されている側の面である第一面の上方から、前記第一半導体層又は前記基板に対して接触するように延伸して形成された第一電極と、
前記基板の前記第一面の上方であって、前記第一電極に対して前記基板の面に平行な方向に電気的に離間した位置に形成され、前記第二半導体層に対して電気的に接続する第二電極と、を有し、
主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満を示すことを特徴とする、赤外ＬＥＤ素子。 Infrared LED element
A substrate containing InP and having a dopant concentration of less than 3 × 10 18 / cm 3
A first semiconductor layer formed on the upper layer of the substrate and showing the first conductive type,
The active layer formed on the upper layer of the first semiconductor layer and
A second semiconductor layer formed on the upper layer of the active layer and exhibiting a second conductive type different from the first conductive type,
The first surface of the substrate, which is formed by extending from above the first surface, which is the surface on which the active layer is formed, so as to come into contact with the first semiconductor layer or the substrate. With electrodes
It is formed at a position above the first surface of the substrate and electrically separated from the first electrode in a direction parallel to the surface of the substrate, and is electrically separated from the second semiconductor layer. With a second electrode to connect,
An infrared LED element having a main emission wavelength of 1000 nm or more and less than 1800 nm. 前記基板のドーパント濃度が、１×１０17／ｃｍ3未満であることを特徴とする、請求項１に記載の赤外ＬＥＤ素子。 The infrared LED device according to claim 1, wherein the dopant concentration of the substrate is less than 1 × 10 17 / cm 3 . 前記第一電極は、前記第二半導体層及び前記活性層を貫通し、前記第一半導体層に達するように形成されており、
前記基板は、アンドープであることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。 The first electrode is formed so as to penetrate the second semiconductor layer and the active layer and reach the first semiconductor layer.
The infrared LED element according to claim 1 or 2, wherein the substrate is undoped. 前記第一導電型がｎ型であり、
前記第二導電型がｐ型であり、
前記基板のドーパントが、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ、及びＴｅからなる群に含まれる１種以上の材料を含むことを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。 The first conductive type is n type,
The second conductive type is p type,
The infrared LED device according to claim 1 or 2, wherein the dopant of the substrate contains one or more materials included in the group consisting of Sn, Si, S, Ge, Se, and Te. 前記第二電極は、前記第二半導体層の一部分の面に接触して形成されていることを特徴とする、請求項１〜４のいずれか１項に記載の赤外ＬＥＤ素子。 The infrared LED element according to any one of claims 1 to 4, wherein the second electrode is formed in contact with a surface of a part of the second semiconductor layer. 前記第二半導体層の面のうち、前記第二電極が形成されていない領域内には、前記活性層で生成される光に対する反射率が前記第二電極よりも高い材料からなる反射層を有することを特徴とする、請求項５に記載の赤外ＬＥＤ素子。 In the region of the surface of the second semiconductor layer where the second electrode is not formed, there is a reflective layer made of a material having a reflectance higher than that of the second electrode for light generated by the active layer. The infrared LED element according to claim 5, characterized in that. 前記反射層は、Ａｇ、Ａｇ合金、Ａｕ、及びＡｌからなる群に含まれる１種以上の材料を含むことを特徴とする、請求項６に記載の赤外ＬＥＤ素子。 The infrared LED device according to claim 6, wherein the reflective layer contains one or more materials included in the group consisting of Ag, Ag alloy, Au, and Al. 前記第二半導体層の面のうち、前記第二電極が形成されていない領域内には、前記第二半導体層よりも屈折率が０．２以上小さい材料からなる誘電体層を有することを特徴とする、請求項５に記載の赤外ＬＥＤ素子。 A dielectric layer made of a material having a refractive index smaller than that of the second semiconductor layer by 0.2 or more is provided in a region of the surface of the second semiconductor layer where the second electrode is not formed. The infrared LED element according to claim 5. 前記誘電体層は、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＺｎＯ、及びＩＴＯからなる群に含まれる１種以上の材料を含むことを特徴とする、請求項８に記載の赤外ＬＥＤ素子。 The infrared LED device according to claim 8, wherein the dielectric layer contains one or more materials included in the group consisting of SiO 2 , SiN, Al 2 O 3 , ZnO, and ITO.
JP2019220358A 2019-03-28 2019-12-05 Infrared LED element Pending JP2020167373A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080020248.8A CN113646907A (en) 2019-03-28 2020-03-26 Infrared LED element
PCT/JP2020/013626 WO2020196739A1 (en) 2019-03-28 2020-03-26 Infrared led element
TW109110551A TW202107733A (en) 2019-03-28 2020-03-27 Infrared led element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019064586 2019-03-28
JP2019064586 2019-03-28

Publications (1)

Publication Number Publication Date
JP2020167373A true JP2020167373A (en) 2020-10-08

Family

ID=72717455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019220358A Pending JP2020167373A (en) 2019-03-28 2019-12-05 Infrared LED element

Country Status (3)

Country Link
JP (1) JP2020167373A (en)
CN (1) CN113646907A (en)
TW (1) TW202107733A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022079971A1 (en) * 2020-10-15 2022-04-21 ウシオ電機株式会社 Infrared led element

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640286A (en) * 1979-09-11 1981-04-16 Fujitsu Ltd Selecting method for semiconductor light-emitting element
JPH0691280B2 (en) * 1983-06-06 1994-11-14 株式会社日立製作所 Semiconductor light emitting diode
JPH03184377A (en) * 1989-12-13 1991-08-12 Hitachi Ltd Electrode for compound semiconductor
JPH04215422A (en) * 1990-12-13 1992-08-06 Sumitomo Electric Ind Ltd Liquid epitaxial growth of inp semiconductor
JP2000200924A (en) * 1999-01-05 2000-07-18 Rohm Co Ltd Semiconductor light emitting element and manufacture thereof
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
JP2005116794A (en) * 2003-10-08 2005-04-28 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting element
WO2012144046A1 (en) * 2011-04-21 2012-10-26 創光科学株式会社 Nitride semiconductor ultraviolet light-emitting element
JP5957358B2 (en) * 2012-10-16 2016-07-27 昭和電工株式会社 Light emitting diode, light emitting diode lamp, and lighting device
KR102239625B1 (en) * 2014-10-29 2021-04-13 엘지이노텍 주식회사 Light emitting device
JP2016143682A (en) * 2015-01-29 2016-08-08 豊田合成株式会社 Group iii nitride semiconductor light-emitting element
JP6540434B2 (en) * 2015-09-30 2019-07-10 ウシオ電機株式会社 Semiconductor optical element
JP6608352B2 (en) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 Semiconductor light emitting device and manufacturing method thereof
JP7122119B2 (en) * 2017-05-25 2022-08-19 昭和電工光半導体株式会社 light emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022079971A1 (en) * 2020-10-15 2022-04-21 ウシオ電機株式会社 Infrared led element
EP4213228A4 (en) * 2020-10-15 2024-03-06 Ushio Electric Inc Infrared led element

Also Published As

Publication number Publication date
TW202107733A (en) 2021-02-16
CN113646907A (en) 2021-11-12

Similar Documents

Publication Publication Date Title
US9318656B2 (en) Light-emitting diode and method of manufacturing the same
US9166110B2 (en) Light-emitting diode and method of manufacturing the same
JP6452651B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
US20090072257A1 (en) Light emitting device
US20120213242A1 (en) Semiconductor laser device
US9214595B2 (en) Semiconductor light emitting device
CN107306012B (en) Vertical cavity light emitting device and method of manufacturing the same
TWI795364B (en) Light emitting device and method of forming the same
WO2020196739A1 (en) Infrared led element
US20230387347A1 (en) Infrared led element
JP2020167373A (en) Infrared LED element
US20230327052A1 (en) Infrared led element
WO2020196735A1 (en) Infrared led device
WO2021112170A1 (en) Infrared led element
JP6587765B1 (en) Infrared LED element
JP5865870B2 (en) Semiconductor light emitting device
JP7201574B2 (en) Infrared LED element
JP2021090003A (en) Infrared led element and manufacturing method for the same
US20220285917A1 (en) Vertical cavity light-emitting element
JP6921179B2 (en) III-P light emitting device using superlattice
JP2023068951A (en) Infrared LED element
KR20070076825A (en) Semiconductor laser diode and fabricating method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20201106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240112