JP2020167219A - Infrared LED element - Google Patents

Infrared LED element Download PDF

Info

Publication number
JP2020167219A
JP2020167219A JP2019064602A JP2019064602A JP2020167219A JP 2020167219 A JP2020167219 A JP 2020167219A JP 2019064602 A JP2019064602 A JP 2019064602A JP 2019064602 A JP2019064602 A JP 2019064602A JP 2020167219 A JP2020167219 A JP 2020167219A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
electrode
layer
infrared led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019064602A
Other languages
Japanese (ja)
Other versions
JP6617218B1 (en
Inventor
杉山　徹
Toru Sugiyama
徹 杉山
聡文 喜根井
Akifumi Kinei
聡文 喜根井
飯塚　和幸
Kazuyuki Iizuka
和幸 飯塚
中村　薫
Kaoru Nakamura
薫 中村
真二 佐々木
Shinji Sasaki
真二 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Opto Semiconductors Inc
Original Assignee
Ushio Opto Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Opto Semiconductors Inc filed Critical Ushio Opto Semiconductors Inc
Priority to JP2019064602A priority Critical patent/JP6617218B1/en
Application granted granted Critical
Publication of JP6617218B1 publication Critical patent/JP6617218B1/en
Priority to CN202080020594.6A priority patent/CN113632248A/en
Priority to PCT/JP2020/013622 priority patent/WO2020196735A1/en
Priority to TW109110491A priority patent/TWI721841B/en
Publication of JP2020167219A publication Critical patent/JP2020167219A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

To achieve an infrared LED element whose emission wavelength exceeds 1000 nm and which is improved in light extraction efficiency more than before.SOLUTION: An infrared element includes: a substrate 3 which is formed by containing InP and whose n-type dopant concentration indicates 1×1017/cm3 or more and less than 3×1018/cm3; a first semiconductor layer 11 indicating the n-type formed on an upper layer of the substrate; an active layer 12 formed on the upper layer of the first semiconductor layer; second semiconductor layers 13, 14 indicating p-type formed on the upper layer of the active layer; a first electrode 22 formed on a first surface on the side opposite to the side on which the first conductor layer is formed, out of the surfaces of the substrate; and a second electrode 21 which is formed on only a partial area of the surface of the second semiconductor layer when viewed from a first direction orthogonal to the surface of the substrate formed on the upper layer of the semiconductor layer. The main emission wavelength is 1000 nm or more.SELECTED DRAWING: Figure 1

Description

本発明は、赤外ＬＥＤ素子に関し、特に発光波長が１０００ｎｍ以上の赤外ＬＥＤ素子に関する。 The present invention relates to an infrared LED element, particularly an infrared LED element having an emission wavelength of 1000 nm or more.

従来、１０００ｎｍ以上の赤外領域を発光波長とする発光素子としては、通信・計測用のレーザ素子としての開発が広く進められてきた。一方で、このような波長域のＬＥＤ素子については、これまであまり用途がなく、レーザ素子よりは開発が進んでいなかった。 Conventionally, as a light emitting element having an infrared region of 1000 nm or more as a light emitting wavelength, development as a laser element for communication / measurement has been widely promoted. On the other hand, LED devices in such a wavelength range have not been used so far and have not been developed as much as laser devices.

例えば、下記特許文献１には、ＧａＡｓ系の発光素子であれば０．７〜０．８μｍ（７００〜８００ｎｍ）の波長の光が生成できるが、より長波長の１．３μｍ（１３００ｎｍ）程度の光を生じるためにはＩｎＰ系の発光素子が必要であることが開示されている。特に、特許文献１によれば、ｐ型のＩｎＰ基板を成長基板とし、ＩｎＰ結晶に格子整合するｐ型クラッド層、活性層、ｎ型クラッド層を順次エピタキシャル成長させた後、電極を形成することが開示されている。 For example, in Patent Document 1 below, a GaAs-based light emitting device can generate light having a wavelength of 0.7 to 0.8 μm (700 to 800 nm), but has a longer wavelength of about 1.3 μm (1300 nm). It is disclosed that an InP-based light emitting device is required to generate light. In particular, according to Patent Document 1, a p-type InP substrate can be used as a growth substrate, and an electrode can be formed after sequentially epitaxially growing a p-type clad layer, an active layer, and an n-type clad layer that are lattice-matched to an InP crystal. It is disclosed.

特開平４−２８２８７５号公報JP-A-4-282875 特公平６−１０３７５９号公報Special Fair 6-103759 Gazette 特許第３０８４３６４号公報Japanese Patent No. 3084364

上述したように、発光波長が１０００ｎｍを超えるＬＥＤ素子については、これまで産業用の用途があまりなかったこともあり、開発が進んでいなかった。これに対し、近年、このような波長帯のＬＥＤ素子についても、市場からの要求が高まりを示しつつあり、より光強度の高いＬＥＤ素子が求められるようになってきている。 As described above, the development of LED elements having an emission wavelength exceeding 1000 nm has not progressed because there have been few industrial applications so far. On the other hand, in recent years, the demand for LED elements in such a wavelength band has been increasing from the market, and LED elements having higher light intensity have been demanded.

本発明は、上記の課題に鑑み、発光波長が１０００ｎｍを超える赤外ＬＥＤ素子であって、光の取り出し効率を従来よりも向上させることを目的とする。 In view of the above problems, it is an object of the present invention to be an infrared LED element having an emission wavelength of more than 1000 nm and to improve the light extraction efficiency as compared with the conventional one.

発光波長が１０００ｎｍを超える発光素子としては、上述したようにこれまでレーザ素子の開発が主として進められてきた歴史がある。発光効率を向上させるという観点からは、活性層内での発光強度を高めるべく、大きな電流を注入するための手法がこれまで検討されてきた。例えば、ＩｎＰ基板を用いた半導体レーザの分野においても、ＩｎＰのドーパント濃度を高めることで基板の抵抗率を低下させて、活性層に対して注入できる電流密度を高めることが行われてきた。 As a light emitting element having an emission wavelength exceeding 1000 nm, as described above, the development of a laser element has been mainly promoted. From the viewpoint of improving the luminous efficiency, a method for injecting a large current has been studied in order to increase the luminous intensity in the active layer. For example, in the field of semiconductor lasers using an InP substrate, the resistivity of the substrate has been lowered by increasing the dopant concentration of InP, and the current density that can be injected into the active layer has been increased.

これまで半導体レーザに対して行われてきた開発に鑑みると、ＩｎＰ系のＬＥＤ素子に対しても、ＩｎＰ基板を通して活性層に対して大きな電流を供給すべく、ＩｎＰ基板に対してドーパントを高濃度で注入することが考えられる。しかし、本発明者（ら）の鋭意研究によれば、ＩｎＰ基板のドーパント濃度を高くすると、取り出される光の量が低下することを確認した。この理由に関し、本発明者（ら）は、ＩｎＰ基板のドーパント濃度を高くしたことで、基板内を流れる電流の、基板面に平行な方向（以下、「横方向」と呼ぶことがある。）への拡がりが抑制され、この結果、活性層内の限られた領域に電流が集中し、活性層のうち発光に寄与する領域が少なくなったことによるものと推察している。 In view of the developments that have been carried out for semiconductor lasers so far, even for InP-based LED elements, a high concentration of dopant is added to the InP substrate in order to supply a large current to the active layer through the InP substrate. It is conceivable to inject with. However, according to the diligent research of the present inventors, it was confirmed that when the dopant concentration of the InP substrate is increased, the amount of light extracted decreases. Regarding this reason, the present inventors (or others) have increased the dopant concentration of the InP substrate so that the current flowing in the substrate is in the direction parallel to the substrate surface (hereinafter, may be referred to as “horizontal direction”). It is presumed that this is because the spread to the active layer was suppressed, and as a result, the current was concentrated in a limited region in the active layer, and the region of the active layer that contributed to light emission was reduced.

上述した本発明者（ら）の新規の知見に鑑み、本発明は、
赤外ＬＥＤ素子であって、
ＩｎＰを含んでなり、ｎ型ドーパント濃度が１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満を示す基板と、
前記基板の上層に形成され、ｎ型を示す第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、ｐ型を示す第二半導体層と、
前記基板の面のうち、前記第一半導体層が形成されている側とは反対側の第一面に形成された、第一電極と、
前記第二半導体層の上層に形成され、前記基板の面に直交する第一方向から見たときに、前記第二半導体層の面の一部領域にのみ形成された、第二電極とを有し、
主たる発光波長が１０００ｎｍ以上を示すことを特徴とする。 In view of the above-mentioned novel findings of the present inventors, the present invention is:
Infrared LED element
A substrate containing InP and having an n-type dopant concentration of 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3
A first semiconductor layer formed on the upper layer of the substrate and showing an n-type,
The active layer formed on the upper layer of the first semiconductor layer and
A second semiconductor layer formed on the upper layer of the active layer and showing a p-type,
A first electrode formed on the first surface of the substrate opposite to the side on which the first semiconductor layer is formed,
It has a second electrode formed on the upper layer of the second semiconductor layer and formed only in a part of the surface of the second semiconductor layer when viewed from the first direction orthogonal to the surface of the substrate. And
It is characterized in that the main emission wavelength is 1000 nm or more.

ｎ型のＩｎＰ基板上に、ｎ型半導体層、活性層、及びｐ型半導体層をエピタキシャル成長させる場合、ｐ型半導体層における吸収係数が大きいため、ｐ型半導体層はできる限り薄膜で成長させる必要がある。このため、ｐ型半導体層の上面にｐ側電極を設け、ＩｎＰ基板の半導体層とは反対側の面（裏面）にｎ側電極を設け、この両電極間に電圧を印加すると、ｐ側電極の直下に電流が集中しやすくなってしまう。この場合、ｐ側電極の直下に位置する活性層における発光が強まり、活性層内における発光に寄与する領域が狭くなる上、発光した光がｐ側電極で吸収されやすくなり、結果として光取り出し効率が低下してしまう。 When the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are epitaxially grown on the n-type InP substrate, the absorption coefficient of the p-type semiconductor layer is large, so that the p-type semiconductor layer needs to be grown as thin as possible. is there. Therefore, when a p-side electrode is provided on the upper surface of the p-type semiconductor layer, an n-side electrode is provided on the surface (back surface) opposite to the semiconductor layer of the InP substrate, and a voltage is applied between the two electrodes, the p-side electrode is applied. It becomes easy for the current to concentrate directly under. In this case, the light emission in the active layer located immediately below the p-side electrode is strengthened, the region contributing to the light emission in the active layer is narrowed, and the emitted light is easily absorbed by the p-side electrode, resulting in light extraction efficiency. Will decrease.

また、上記のように電流が特定の箇所に集中すると、ジュール熱が増大して活性層内における欠陥が増加し、この欠陥で光が吸収されることで光取り出し効率が更に低下しやすくなるという課題も存在する。 Further, when the current is concentrated in a specific place as described above, Joule heat increases and defects in the active layer increase, and light is absorbed by these defects, so that the light extraction efficiency tends to be further lowered. There are also challenges.

化合物半導体発光素子において、電流経路が集中することへの対策は、これまでいくつかの方法が知られている。例えば、特許文献２には、活性層の上層の位置において、生成された光に対して透明な半導体層を厚膜で形成する技術が開示されている。また、特許文献３には、活性層と上部電極との間に透明電極を形成する方法が開示されている。 Several methods have been known so far as countermeasures against the concentration of current paths in compound semiconductor light emitting devices. For example, Patent Document 2 discloses a technique of forming a semiconductor layer transparent to the generated light with a thick film at the position of the upper layer of the active layer. Further, Patent Document 3 discloses a method of forming a transparent electrode between the active layer and the upper electrode.

しかし、発光波長が１０００ｎｍを超える赤外ＬＥＤ素子、すなわちＩｎＰ系（ＧａＩｎＡｓＰ系）の赤外ＬＥＤ素子においては、厚膜化することで結晶品質が低下して欠陥密度が上昇するという課題がある。また、ｐ型半導体層においては上述したように吸収係数が大きいという事情もある。かかる点に鑑みると、特許文献２に記載された方法を発光波長が１０００ｎｍを超える赤外ＬＥＤ素子にそのまま適用しても、光取り出し効率を向上させる効果が得られない。また、ＧａＩｎＡｓＰ系の赤外ＬＥＤ素子を構成する半導体層の成分であるＩｎは、産出地域が偏重した希少金属である。このため、半導体層を厚膜化させることは、原材料の安定的な確保や、製造コストの上昇といった別の課題を引き起こす。 However, in an infrared LED element having an emission wavelength of more than 1000 nm, that is, an InP system (GaInAsP system) infrared LED element, there is a problem that the crystal quality is lowered and the defect density is increased by thickening the film. Further, the p-type semiconductor layer has a large absorption coefficient as described above. In view of this point, even if the method described in Patent Document 2 is applied as it is to an infrared LED element having an emission wavelength of more than 1000 nm, the effect of improving the light extraction efficiency cannot be obtained. In, which is a component of the semiconductor layer constituting the GaInAsP-based infrared LED element, is a rare metal whose production area is heavily weighted. For this reason, thickening the semiconductor layer causes other problems such as stable securing of raw materials and increase in manufacturing cost.

また、特許文献３に記載されているように、ＩＴＯなどの透明電極を用いて電流を水平方向に分散させる技術は、発光波長が可視光領域を示す半導体発光素子では広く用いられている。しかし、透明電極として一般的に用いられるＩＴＯは、発光波長が１０００ｎｍを超える赤外光を吸収してしまう。このため、特許文献３に記載された方法を発光波長が１０００ｎｍを超える赤外ＬＥＤ素子にそのまま適用しても、光取り出し効率を向上させる効果が得られない。 Further, as described in Patent Document 3, the technique of dispersing the current in the horizontal direction using a transparent electrode such as ITO is widely used in a semiconductor light emitting device whose emission wavelength indicates a visible light region. However, ITO, which is generally used as a transparent electrode, absorbs infrared light having an emission wavelength of more than 1000 nm. Therefore, even if the method described in Patent Document 3 is applied as it is to an infrared LED element having an emission wavelength of more than 1000 nm, the effect of improving the light extraction efficiency cannot be obtained.

本発明者（ら）は、鋭意研究の結果、主たる発光波長が１０００ｎｍ以上を示す赤外ＬＥＤ素子において、ＩｎＰを含む基板のｎ型ドーパント濃度を、低抵抗化のためにドープしていた従来の濃度よりも低下させると、電流を横方向（基板の面に平行な方向）に分散させる効果が得られるという、新たな知見を見出した。すなわち、上述した本発明に係る赤外ＬＥＤ素子によれば、基板のｎ型ドーパント濃度が１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満という少し低い値に設定されているため、ｐ型を示す第二半導体層に対して基板の抵抗率が相対的に上昇する結果、基板内において電子が横方向に移動しやすくなり、活性層内を流れる電流を横方向に拡げられる。 As a result of diligent research, the present inventors have doped the n-type dopant concentration of the substrate containing InP in an infrared LED device whose main emission wavelength is 1000 nm or more in order to reduce the resistance. We have found a new finding that lowering the concentration below the concentration has the effect of dispersing the current in the lateral direction (direction parallel to the surface of the substrate). That is, according to the infrared LED element according to the present invention described above, the n-type dopant concentration of the substrate is set to a slightly low value of 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 . As a result of the resistivity of the substrate relatively increasing with respect to the second semiconductor layer showing the p-type, electrons tend to move laterally in the substrate, and the current flowing in the active layer can be expanded in the lateral direction.

半導体層内の抵抗率はキャリア濃度で決定され、キャリア濃度はほぼドーパント濃度に依存する。ここで、ｐ型を示す第二半導体層は、活性層に対するクラッド層として機能させる観点から、注入できる上限近くまでドーパント濃度を高めるのが一般的であり、例えば、その濃度は、５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下である。これに対し、基板のｎ型ドーパント濃度は、上述したように、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満であり、第二半導体層のｐ型ドーパント濃度の同等以下である。これにより、基板すなわちｎ側の抵抗率が、第二半導体層すなわちｐ側の抵抗率よりも相対的に高められる。 The resistivity in the semiconductor layer is determined by the carrier concentration, and the carrier concentration largely depends on the dopant concentration. Here, from the viewpoint of functioning as a clad layer with respect to the active layer, the p-type second semiconductor layer generally has a dopant concentration increased to near the upper limit of injection. For example, the concentration is 5 × 10 17 / Cm 3 or more and 3 × 10 18 / cm 3 or less. On the other hand, the n-type dopant concentration of the substrate is 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 as described above, which is equal to or less than the p-type dopant concentration of the second semiconductor layer. is there. As a result, the resistivity on the substrate, that is, the n side is relatively higher than the resistivity on the second semiconductor layer, that is, the p side.

前記第一方向に関して、前記基板の厚みが前記第二半導体層の厚みに対して１０倍以上であるものとしても構わない。 With respect to the first direction, the thickness of the substrate may be 10 times or more the thickness of the second semiconductor layer.

上述したように、発光波長が１０００ｎｍを超える赤外ＬＥＤ素子においては、ｐ型を示す半導体層（第二半導体層）の膜厚を厚くすると、吸収係数が大きいことから光の取り出し効率が低下してしまうため、できる限り膜厚を薄くするのが好ましく、通常数μｍ程度に設定される。一方で、ＩｎＰは劈開性が極めて高いため、自立性を確保する観点から少なくとも基板の厚みを５０μｍ以上にする必要があり、好ましくは１５０μｍ以上であり、より好ましくは２００μｍ以上である。 As described above, in an infrared LED element having an emission wavelength exceeding 1000 nm, if the film thickness of the p-type semiconductor layer (second semiconductor layer) is increased, the absorption coefficient is large and the light extraction efficiency is lowered. Therefore, it is preferable to make the film thickness as thin as possible, and it is usually set to about several μm. On the other hand, since InP has extremely high cleavage property, it is necessary to make the thickness of the substrate at least 50 μm or more from the viewpoint of ensuring independence, preferably 150 μm or more, and more preferably 200 μm or more.

このように、第二半導体層の厚みに対して基板の厚みが１０倍以上である場合、基板の厚みが厚いため、基板のｎ型ドーパント濃度を意図的に低下させることで基板内を電流が流れる際の横方向への拡がりの効果が顕著になる。この結果、活性層内を流れる電流を横方向に拡げる効果が更に発揮され、光取り出し効率が向上する。 In this way, when the thickness of the substrate is 10 times or more the thickness of the second semiconductor layer, the thickness of the substrate is thick, so that the current is generated in the substrate by intentionally lowering the n-type dopant concentration of the substrate. The effect of lateral spreading when flowing becomes remarkable. As a result, the effect of laterally expanding the current flowing in the active layer is further exerted, and the light extraction efficiency is improved.

なお、赤外ＬＥＤ素子を一般的なパッケージに収める観点からは、基板の厚みは７００μｍ以下とするのが好ましく、４００μｍ以下とするのがより好ましい。 From the viewpoint of accommodating the infrared LED element in a general package, the thickness of the substrate is preferably 700 μm or less, and more preferably 400 μm or less.

前記第二電極は、前記第二半導体層の面の一部領域にのみ形成されており、
前記第一方向に関して、前記第二電極が形成されていない領域の少なくとも一部と、前記第一電極が形成されている領域の少なくとも一部とが対向しているものとしても構わない。 The second electrode is formed only in a part of the surface of the second semiconductor layer.
With respect to the first direction, at least a part of the region where the second electrode is not formed and at least a part of the region where the first electrode is formed may face each other.

上記構成によれば、基板の第一面側に形成されている第一電極と、その反対側の面（「第二面」という。）側に形成されている第二電極とは、第一方向に対して完全には対向しない位置に配置される。この結果、第一電極と第二電極との間を流れる電流を横方向に拡げる効果が更に高められる。 According to the above configuration, the first electrode formed on the first surface side of the substrate and the second electrode formed on the opposite surface (referred to as “second surface”) side are the first. It is placed at a position that does not completely face the direction. As a result, the effect of laterally expanding the current flowing between the first electrode and the second electrode is further enhanced.

なお、第二電極を第二半導体層の面の一部領域に形成することで、基板の側面のみならず、第二半導体層の面についても光取り出し面とすることができ、光の取り出し効率が高められる。 By forming the second electrode in a part of the surface of the second semiconductor layer, not only the side surface of the substrate but also the surface of the second semiconductor layer can be used as a light extraction surface, and the light extraction efficiency. Is enhanced.

上記構成において、基板の第一面側に配置された第一電極についても、基板の第一面の一部にのみ形成されるものとしても構わない。この場合において、第一電極と、第二電極の非形成領域とが第一方向に関して対向し、第二電極と、第一電極の非形成領域とが第一方向に関して対向するものとするのが好ましい。 In the above configuration, the first electrode arranged on the first surface side of the substrate may also be formed only on a part of the first surface of the substrate. In this case, it is assumed that the first electrode and the non-formed region of the second electrode face each other in the first direction, and the second electrode and the non-formed region of the first electrode face each other in the first direction. preferable.

前記第二電極は、前記第二半導体層の面上において異なる方向に延伸する格子形状又は櫛形状を呈した、複数の部分電極を有し、
隣接する前記部分電極同士の離間距離が１００μｍ以下であるものとしても構わない。 The second electrode has a plurality of partial electrodes having a lattice shape or a comb shape extending in different directions on the surface of the second semiconductor layer.
The separation distance between the adjacent partial electrodes may be 100 μm or less.

基板のｎ型ドーパント濃度を、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満としたことで、電流の分散長を５０μｍ以上にすることが可能となった。ここで、「分散長」とは、第二電極の近傍における輝度に対して１／２の輝度を示す箇所と、第二電極との横方向の距離を指す。 By setting the n-type dopant concentration of the substrate to 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 , it became possible to make the current dispersion length 50 μm or more. Here, the "dispersion length" refers to a lateral distance between a portion showing a brightness of 1/2 of the brightness in the vicinity of the second electrode and the second electrode.

部分電極同士の離間距離を１００μｍ以下とすることで、離間して配置された複数の部分電極から流れた電流が重なり合い、この結果、横方向の広い範囲にわたって活性層内に電流を流すことができる。 By setting the separation distance between the partial electrodes to 100 μm or less, the currents flowing from the plurality of partial electrodes arranged apart from each other overlap each other, and as a result, the current can flow in the active layer over a wide range in the lateral direction. ..

前記基板のドーパントがＳｎを含むものとしても構わない。上述したような、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満のドーパント濃度でＩｎＰに対してドーピングを行う場合には、ドーパントにＳｎを含ませることで、結晶欠陥の密度を低下させることができる。 The dopant of the substrate may contain Sn. When doping InP with a dopant concentration of 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 as described above, by including Sn in the dopant, the density of crystal defects Can be reduced.

前記基板の前記第一面のうち、前記第一電極が形成されていない領域内には、前記活性層で生成される光に対する反射率が前記第一電極よりも高い材料からなる反射層を有するものとしても構わない。 In the region of the first surface of the substrate on which the first electrode is not formed, there is a reflective layer made of a material having a reflectance higher than that of the first electrode for light generated by the active layer. It doesn't matter if it is.

上記の構成によれば、特に、基板の側面や第二電極側の面を光取り出し面とする赤外ＬＥＤ素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に戻すことができるため、取り出し効率の低下が抑制される。 According to the above configuration, particularly in an infrared LED element having a side surface of a substrate or a surface on the second electrode side as a light extraction surface, even if light travels in a direction different from the extraction surface, it is returned to the substrate. Therefore, the decrease in extraction efficiency is suppressed.

前記反射層は、Ａｇ、Ａｇ合金、Ａｕ、及びＡｌからなる群に含まれる１種以上の材料を含むものとしても構わない。 The reflective layer may contain one or more materials included in the group consisting of Ag, Ag alloy, Au, and Al.

前記赤外ＬＥＤ素子は、前記基板の前記第一面のうち、前記第一電極が形成されていない領域内には、前記基板よりも屈折率が０．２以上小さい材料からなる誘電体層を有するものとしても構わない。 The infrared LED element has a dielectric layer made of a material having a refractive index smaller than that of the substrate by 0.2 or more in the region of the first surface of the substrate on which the first electrode is not formed. You may have it.

かかる構成によれば、基板と特定領域の境界部分で全反射が生じやすくなる。この結果、特に、基板の側面や第二電極側の面を光取り出し面とする赤外ＬＥＤ素子において、取り出し面とは異なる方向に光が進行した場合においても、基板内に戻すことができるため、取り出し効率の低下が抑制される。 According to such a configuration, total reflection is likely to occur at the boundary portion between the substrate and the specific region. As a result, in particular, in an infrared LED element having a side surface of a substrate or a surface on the second electrode side as a light extraction surface, even if light travels in a direction different from the extraction surface, it can be returned to the substrate. , The decrease in extraction efficiency is suppressed.

前記誘電体層は、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＺｎＯ、及びＩＴＯからなる群に含まれる１種以上の材料を含むものとしても構わない。 The dielectric layer may contain one or more materials included in the group consisting of SiO 2 , SiN, Al 2 O 3 , ZnO, and ITO.

また、前記基板は、前記第一面及び前記第一面とは反対側の第二面以外の面である側面に凹凸部を有するものとしても構わない。ＩｎＰの屈折率は３．０以上と極めて大きい値を示すため、基板と空気との間で屈折率差が大きくなり、光が取り出しにくい。このため、基板の側面に凹凸部を設けておくことで、側面での全反射が生じにくくなり、光の取り出し効率が高められる。 Further, the substrate may have an uneven portion on a side surface other than the first surface and the second surface opposite to the first surface. Since the refractive index of InP shows an extremely large value of 3.0 or more, the difference in refractive index between the substrate and air becomes large, and it is difficult to extract light. Therefore, by providing the uneven portion on the side surface of the substrate, total reflection on the side surface is less likely to occur, and the light extraction efficiency is improved.

なお、第二半導体層の面に凹凸部が形成されると、第二半導体層の厚みが薄くなる領域が存在するため、電流を横方向に拡げる作用を低下させる場合がある。かかる観点から、第二半導体層の面においては、凹凸部が形成されないようにするのが好ましい。 When the uneven portion is formed on the surface of the second semiconductor layer, there is a region where the thickness of the second semiconductor layer becomes thin, so that the action of spreading the current in the lateral direction may be reduced. From this point of view, it is preferable that uneven portions are not formed on the surface of the second semiconductor layer.

特に、基板が、半導体層の厚みに対して１０倍以上の厚みを有する場合には、側面の表面積が大きくなるため、活性層で生成された光のうち、大半が基板の側面から取り出されることになる。このため、側面での全反射を抑制し、光取り出し効率を向上させるべく、側面に凹凸部を設けるのが好ましい。 In particular, when the substrate has a thickness of 10 times or more the thickness of the semiconductor layer, the surface area of the side surface becomes large, so that most of the light generated by the active layer is taken out from the side surface of the substrate. become. Therefore, in order to suppress total reflection on the side surface and improve the light extraction efficiency, it is preferable to provide an uneven portion on the side surface.

本発明の赤外ＬＥＤ素子によれば、発光波長が１０００ｎｍを超える領域において、従来よりも光取り出し効率が向上する。 According to the infrared LED element of the present invention, the light extraction efficiency is improved as compared with the conventional one in the region where the emission wavelength exceeds 1000 nm.

本発明の赤外ＬＥＤ素子の第一実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of 1st Embodiment of the infrared LED element of this invention. 図１に示す赤外ＬＥＤ素子を＋Ｚ方向から見たときの模式的な平面図の一例である。This is an example of a schematic plan view of the infrared LED element shown in FIG. 1 when viewed from the + Z direction. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. 図１に示す赤外ＬＥＤ素子の製造方法を説明するための、一工程における断面図である。It is sectional drawing in one step for demonstrating the manufacturing method of the infrared LED element shown in FIG. ステップＳ１〜Ｓ１１の工程を経て製造された赤外ＬＥＤ素子において、基板のドーパント濃度と発光強度との関係を示すグラフである。6 is a graph showing the relationship between the dopant concentration of the substrate and the emission intensity in the infrared LED element manufactured through the steps S1 to S11. ステップＳ１〜Ｓ１１の工程を経て製造された赤外ＬＥＤ素子において、基板のドーパント濃度と分散長との関係を示すグラフである。It is a graph which shows the relationship between the dopant concentration of the substrate and the dispersion length in the infrared LED element manufactured through the steps S1 to S11. 本発明の赤外ＬＥＤ素子の第一実施形態の別構造を模式的に示す平面図である。It is a top view which shows another structure of the 1st Embodiment of the infrared LED element of this invention schematically. 本発明の赤外ＬＥＤ素子の別実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of another embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の別実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of another embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の別実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of another embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の別実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of another embodiment of the infrared LED element of this invention. 本発明の赤外ＬＥＤ素子の別実施形態の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of another embodiment of the infrared LED element of this invention.

本発明に係る赤外ＬＥＤ素子の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。 An embodiment of the infrared LED element according to the present invention will be described with reference to the drawings. It should be noted that the following drawings are schematically shown, and the dimensional ratios on the drawings do not always match the actual dimensional ratios. In addition, the dimensional ratios may not match between the drawings.

本明細書において、「ＧａＩｎＡｓＰ」という記述は、ＧａとＩｎとＡｓとＰの混晶であることを意味し、組成比の記述を単に省略して記載したものである。「ＡｌＧａＩｎＡｓ」などの他の記載も同様である。 In the present specification, the description "GaInAsP" means that it is a mixed crystal of Ga, In, As and P, and the description of the composition ratio is simply omitted. The same applies to other descriptions such as "AlGaInAs".

本明細書内において、「層Ａの上層に層Ｂが形成されている」という表現は、層Ａの面上に直接層Ｂが形成されている場合はもちろん、層Ａの面上に薄膜を介して層Ｂが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚１０ｎｍ以下の層を指し、好ましくは５ｎｍ以下の層を指すものとして構わない。 In the present specification, the expression "the layer B is formed on the upper layer of the layer A" means that the thin film is formed on the surface of the layer A as well as the case where the layer B is directly formed on the surface of the layer A. It is intended to include the case where the layer B is formed through the layer B. The term "thin film" as used herein refers to a layer having a film thickness of 10 nm or less, preferably a layer having a film thickness of 5 nm or less.

［第一実施形態］
本発明に係る赤外ＬＥＤ素子の第一実施形態の構成につき、説明する。 [First Embodiment]
The configuration of the first embodiment of the infrared LED element according to the present invention will be described.

《構造》
図１は、本実施形態の赤外ＬＥＤ素子の構造を模式的に示す断面図である。図１に示す赤外ＬＥＤ素子１は、基板３と、基板３の上層に形成された半導体層１０を含む。また、赤外ＬＥＤ素子１は、電流を注入するための電極（２１，２２，２３）を備える。 "Construction"
FIG. 1 is a cross-sectional view schematically showing the structure of the infrared LED element of the present embodiment. The infrared LED element 1 shown in FIG. 1 includes a substrate 3 and a semiconductor layer 10 formed on the upper layer of the substrate 3. Further, the infrared LED element 1 includes electrodes (21, 22, 23) for injecting a current.

なお、図１は、赤外ＬＥＤ素子１を所定の位置においてＸＺ平面に沿って切断したときの模式的な断面図に対応する。以下では、図１に付されたＸＹＺ座標系が適宜参照される。図１に示す座標系によれば、Ｚ方向が「第一方向」に対応する。 Note that FIG. 1 corresponds to a schematic cross-sectional view when the infrared LED element 1 is cut along the XZ plane at a predetermined position. In the following, the XYZ coordinate system attached to FIG. 1 will be referred to as appropriate. According to the coordinate system shown in FIG. 1, the Z direction corresponds to the "first direction".

また、図２は、赤外ＬＥＤ素子１を＋Ｚ方向から見たときの模式的な平面図の一例である。説明の都合上、図２では電極２３の図示を省略している。 Further, FIG. 2 is an example of a schematic plan view when the infrared LED element 1 is viewed from the + Z direction. For convenience of explanation, the electrode 23 is not shown in FIG.

（基板３）
本実施形態において、基板３は、ｎ型不純物がドープされたＩｎＰからなる。この場合、ｎ型が「第一導電型」に対応する。基板３にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅなどを利用することができ、Ｓｎが特に好ましい。 (Board 3)
In this embodiment, the substrate 3 is made of InP doped with n-type impurities. In this case, the n type corresponds to the "first conductive type". As the n-type impurity material doped in the substrate 3, Sn, Si, S, Ge, Se and the like can be used, and Sn is particularly preferable.

基板３の厚み（Ｚ方向に係る長さ）は、５０μｍ以上、７００μｍ以下である。ＩｎＰは劈開性が極めて高いため、自立性を確保する観点から、少なくとも基板３の厚みを５０μｍ以上にする必要がある。また、赤外ＬＥＤ素子１を一般的なパッケージに収める観点から、基板３の厚みは７００μｍ以下とする必要がある。基板３の厚みは、好ましくは１５０μｍ以上であり、より好ましくは２００μｍ以上である。また、基板３の厚みは、好ましくは４００μｍ以下である。 The thickness of the substrate 3 (length in the Z direction) is 50 μm or more and 700 μm or less. Since InP has extremely high cleavability, it is necessary to make the thickness of the substrate 3 at least 50 μm or more from the viewpoint of ensuring independence. Further, from the viewpoint of accommodating the infrared LED element 1 in a general package, the thickness of the substrate 3 needs to be 700 μm or less. The thickness of the substrate 3 is preferably 150 μm or more, more preferably 200 μm or more. The thickness of the substrate 3 is preferably 400 μm or less.

基板３における、ｎ型不純物のドーパント濃度は、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満であり、より好ましくは、３×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、特に好ましくは、５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下である。なお、ドーパントとしてＳｎを用いた場合には、上記の数値範囲のドーパント濃度で不純物を注入しながらも、基板３を構成するＩｎＰ結晶の品質を特に良好な状態に維持することができる。 The dopant concentration of the n-type impurity in the substrate 3 is 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3 , more preferably 3 × 10 17 / cm 3 or more and 3 × 10 18 /. It is cm 3 or less, and particularly preferably 5 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less. When Sn is used as the dopant, the quality of the InP crystals constituting the substrate 3 can be maintained in a particularly good state while impurities are injected at the dopant concentration in the above numerical range.

上記のドーパント濃度は、一般的にＩｎＰ基板の導電性を高めるためにドーピングをする場合と比較すると、少し低い値である。このため、基板３自体の抵抗が高くなりすぎるのを抑制する観点からも、基板３の厚みを７００μｍ以下とするのが好ましい。例えば、電流密度を１５０Ａ／ｃｍ2とすると、厚みが７００μｍ以上の基板３によれば、内部抵抗により０．１Ｖ以上の電位差が生じてしまう。図４Ｂを参照して後述されるように、赤外ＬＥＤ素子１の駆動電圧が例えば１．０Ｖ程度であることに鑑みると、１０％以上の電位差が基板３内で発生していることになり、あまり好ましくない。これに対し、例えば厚みが４００μｍの基板３の場合、内部抵抗に起因する電位差は０．０６Ｖであり、０．１Ｖ未満に抑制される。 The above-mentioned dopant concentration is generally a little lower than that in the case of doping in order to increase the conductivity of the InP substrate. Therefore, the thickness of the substrate 3 is preferably 700 μm or less from the viewpoint of suppressing the resistance of the substrate 3 itself from becoming too high. For example, assuming that the current density is 150 A / cm 2 , according to the substrate 3 having a thickness of 700 μm or more, a potential difference of 0.1 V or more is generated due to the internal resistance. As will be described later with reference to FIG. 4B, considering that the driving voltage of the infrared LED element 1 is, for example, about 1.0 V, a potential difference of 10% or more is generated in the substrate 3. , Not very desirable. On the other hand, in the case of the substrate 3 having a thickness of 400 μm, for example, the potential difference due to the internal resistance is 0.06 V, which is suppressed to less than 0.1 V.

なお、基板３は、ＩｎＰの結晶に上記ｎ型不純物がドープされて構成されているものとしたが、更に別の不純物が微量（例えば１％未満）に混在しているものとしても構わない。 The substrate 3 is configured by doping InP crystals with the above-mentioned n-type impurities, but it is also possible that another impurity is mixed in a trace amount (for example, less than 1%).

（半導体層１０）
本実施形態において、半導体層１０は基板３の面３ｂ上に形成されている。面３ｂは、「第二面」に対応する。 (Semiconductor layer 10)
In the present embodiment, the semiconductor layer 10 is formed on the surface 3b of the substrate 3. The surface 3b corresponds to the "second surface".

図１に示す例では、半導体層１０は、第一半導体層１１、活性層１２、及び第二半導体層（１３，１４）を含み、これらの層が積層されてなる。 In the example shown in FIG. 1, the semiconductor layer 10 includes a first semiconductor layer 11, an active layer 12, and a second semiconductor layer (13, 14), and these layers are laminated.

第一半導体層１１は、基板３の第二面３ｂ上に形成されている。第一半導体層１１は、ｎ型不純物がドープされたＩｎＰ層であり、赤外ＬＥＤ素子１におけるｎ型クラッド層を構成する。第一半導体層１１のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3以上、５×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、４×１０18／ｃｍ3以下である。第一半導体層１１にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅなどを利用することができ、Ｓｉが特に好ましい。 The first semiconductor layer 11 is formed on the second surface 3b of the substrate 3. The first semiconductor layer 11 is an InP layer doped with n-type impurities, and constitutes an n-type clad layer in the infrared LED element 1. The n-type dopant concentration of the first semiconductor layer 11 is preferably 1 × 10 17 / cm 3 or more and 5 × 10 18 / cm 3 or less, and more preferably 5 × 10 17 / cm 3 or more and 4 × 10 It is 18 / cm 3 or less. As the n-type impurity material doped in the first semiconductor layer 11, Sn, Si, S, Ge, Se and the like can be used, and Si is particularly preferable.

後述するように、活性層１２は、主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満の赤外光を生成する。第一半導体層１１は、かかる波長帯の光を吸収しない材料であり、且つ、ＩｎＰからなる基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、第一半導体層１１としては、ＩｎＰの他、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓなどの材料を利用することも可能である。 As will be described later, the active layer 12 produces infrared light having a main emission wavelength of 1000 nm or more and less than 1800 nm. The first semiconductor layer 11 is appropriately selected from a material that does not absorb light in such a wavelength band and is capable of epitaxial growth in lattice matching with the substrate 3 made of InP. For example, as the first semiconductor layer 11, in addition to InP, materials such as GaInAsP and AlGaInAs can also be used.

第一半導体層１１の膜厚は、０．１μｍ以上、１０μｍ以下であり、好ましくは、０．５μｍ以上、５μｍ以下である。 The film thickness of the first semiconductor layer 11 is 0.1 μm or more and 10 μm or less, preferably 0.5 μm or more and 5 μm or less.

活性層１２は、第一半導体層１１の上層（＋Ｚ方向の位置）に形成されている。活性層１２は、主たる発光波長が１０００ｎｍ以上、１８００ｎｍ未満の赤外光を生成する材料で構成される。活性層１２は、狙いとする波長の光を生成可能であり、且つ、ＩｎＰからなる基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。例えば、活性層１２は、ＧａＩｎＡｓＰ、ＩｎＧａＡｓ又はＡｌＧａＩｎＡｓの単層構造としても構わないし、ＧａＩｎＡｓＰ、ＩｎＧａＡｓ又はＡｌＧａＩｎＡｓからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいＧａＩｎＡｓＰ、ＩｎＧａＡｓ、ＡｌＧａＩｎＡｓ、又はＩｎＰからなる障壁層とを含むＭＱＷ（Multiple Quantum Well：多重量子井戸）構造としても構わない。 The active layer 12 is formed on the upper layer (position in the + Z direction) of the first semiconductor layer 11. The active layer 12 is composed of a material that produces infrared light having a main emission wavelength of 1000 nm or more and less than 1800 nm. The active layer 12 is appropriately selected from materials capable of generating light having a target wavelength and capable of epitaxial growth in lattice matching with the substrate 3 made of InP. For example, the active layer 12 may have a single layer structure of GaInAsP, InGaAs, or AlGaInAs, from a well layer composed of GaInAsP, InGaAs, or AlGaInAs, and from GaInAsP, InGaAs, AlGaInAs, or InP having a bandgap energy larger than that of the well layer. An MQW (Multiple Quantum Well) structure including a barrier layer may be used.

活性層１２は、ｎ型又はｐ型にドープされていても構わないし、アンドープでも構わない。ｎ型にドープされる場合には、ドーパントとしては、例えばＳｉを利用することができる。 The active layer 12 may be doped with n-type or p-type, or may be undoped. When doped into an n-type, for example, Si can be used as the dopant.

活性層１２の膜厚は、活性層１２が単層構造の場合は、１００ｎｍ以上、２０００ｎｍ以下であり、好ましくは、５００ｎｍ以上、１５００ｎｍ以下である。また、活性層１２がＭＱＷ構造の場合は、膜厚５ｎｍ以上２０ｎｍ以下の井戸層及び障壁層が、２周期以上５０周期以下の範囲で積層されて構成される。 When the active layer 12 has a single-layer structure, the film thickness of the active layer 12 is 100 nm or more and 2000 nm or less, preferably 500 nm or more and 1500 nm or less. When the active layer 12 has an MQW structure, a well layer having a film thickness of 5 nm or more and 20 nm or less and a barrier layer are laminated in a range of 2 cycles or more and 50 cycles or less.

第二半導体層（１３，１４）は、活性層１２の上層（＋Ｚ方向の位置）に形成されている。第二半導体層（１３，１４）は、いずれもｐ型不純物がドープされている。第二半導体層１３は赤外ＬＥＤ素子１におけるｐ型クラッド層を構成し、第二半導体層１４は赤外ＬＥＤ素子１におけるｐ型コンタクト層を構成する。第二半導体層１４は、後述される第二電極２１との間で電気的接続を確保するために、高濃度にドープされた層である。ただし、電気的接続が充分確保できる場合には、第二半導体層１４を省略して、ｐ型クラッド層を構成する第二半導体層１３に対して直接第二電極２１を接触させても構わない。 The second semiconductor layer (13, 14) is formed on the upper layer (position in the + Z direction) of the active layer 12. The second semiconductor layers (13, 14) are all doped with p-type impurities. The second semiconductor layer 13 constitutes the p-type clad layer in the infrared LED element 1, and the second semiconductor layer 14 constitutes the p-type contact layer in the infrared LED element 1. The second semiconductor layer 14 is a layer heavily doped in order to secure an electrical connection with the second electrode 21, which will be described later. However, if sufficient electrical connection can be secured, the second semiconductor layer 14 may be omitted and the second electrode 21 may be brought into direct contact with the second semiconductor layer 13 constituting the p-type clad layer. ..

一例として、ｐ型クラッド層を構成する第二半導体層１３は、ＺｎがドープされたＩｎＰからなり、ｐ型コンタクト層を構成する第二半導体層１４は、ＺｎがドープされたＧａＩｎＡｓＰからなる。 As an example, the second semiconductor layer 13 constituting the p-type clad layer is made of Zn-doped InP, and the second semiconductor layer 14 forming the p-type contact layer is made of Zn-doped GaInAsP.

ｐ型クラッド層を構成する第二半導体層１３のｐ型ドーパント濃度は、好ましくは８×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、より好ましくは、１×１０18／ｃｍ3以上、３×１０18／ｃｍ3以下である。また、ｐ型コンタクト層を構成する第二半導体層１４のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、より好ましくは、１×１０18／ｃｍ3以上、３×１０18／ｃｍ3以下である。なお、第二半導体層（１３，１４）にドープされたＺｎの拡散防止層として、活性層１２と第二半導体層（１３，１４）の間にｐ型ドーパント濃度が低い層が介在していても構わない。 The p-type dopant concentration of the second semiconductor layer 13 constituting the p-type clad layer is preferably 8 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less, and more preferably 1 × 10 18 / cm 3. It is cm 3 or more and 3 × 10 18 / cm 3 or less. The p-type dopant concentration of the second semiconductor layer 14 constituting the p-type contact layer is preferably 5 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less, and more preferably 1 × 10 18 / cm 3 or more and 3 × 10 18 / cm 3 or less. As a diffusion prevention layer of Zn doped in the second semiconductor layer (13, 14), a layer having a low p-type dopant concentration is interposed between the active layer 12 and the second semiconductor layer (13, 14). It doesn't matter.

第二半導体層（１３，１４）にドープされるｐ型不純物材料としては、Ｚｎ、Ｍｇ、Ｂｅなどを利用することができ、Ｚｎ又はＭｇが好ましく、Ｚｎが特に好ましい。なお、ｐ型クラッド層を構成する第二半導体層１３のｐ型ドーパントと、ｐ型コンタクト層を構成する第二半導体層１４のｐ型ドーパントの材料は、同一であっても異なっていても構わない。 As the p-type impurity material doped in the second semiconductor layer (13, 14), Zn, Mg, Be and the like can be used, and Zn or Mg is preferable, and Zn is particularly preferable. The materials of the p-type dopant of the second semiconductor layer 13 constituting the p-type clad layer and the p-type dopant of the second semiconductor layer 14 forming the p-type contact layer may be the same or different. Absent.

（電極２１，２２，２３）
赤外ＬＥＤ素子１は、電極（２１，２２，２３）を有する。 (Electrodes 21, 22, 23)
The infrared LED element 1 has electrodes (21, 22, 23).

基板３の第一面３ａ上には、第一電極２２が形成されている。第一電極２２は、基板３の第一面３ａに対してオーミック接触が実現されている。第一電極２２は、一例として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｐｔ／Ｔｉ、Ｇｅ／Ｐｔなどの材料で構成され、これらの材料を複数備えるものとしても構わない。なお、本明細書内において、材料を記載する際に用いられる「Ｘ１／Ｘ２」という表記は、Ｘ１からなる層とＸ２からなる層が積層されていることを意味する。 The first electrode 22 is formed on the first surface 3a of the substrate 3. The first electrode 22 realizes ohmic contact with the first surface 3a of the substrate 3. As an example, the first electrode 22 is made of materials such as AuGe / Ni / Au, Pt / Ti, and Ge / Pt, and a plurality of these materials may be provided. In the present specification, the notation "X1 / X2" used when describing a material means that a layer made of X1 and a layer made of X2 are laminated.

第二半導体層１４の面上には、第二電極２１が形成されている。第二電極２１は、第二半導体層１４の面に対してオーミック接触が実現されている。第二電極２１は、一例として、Ａｕ／Ｚｎ／Ａｕ、ＡｕＺｎ、ＡｕＢｅなどの材料で構成され、これらの材料を複数備えるものとしても構わない。 A second electrode 21 is formed on the surface of the second semiconductor layer 14. The second electrode 21 realizes ohmic contact with the surface of the second semiconductor layer 14. As an example, the second electrode 21 is made of materials such as Au / Zn / Au, AuZn, and AuBe, and a plurality of these materials may be provided.

第二電極２１の面上には、パッド電極２３が形成されている。このパッド電極２３は、ボンディングワイヤを接続するための領域を形成する。パッド電極２３は、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕなどで構成される。 A pad electrode 23 is formed on the surface of the second electrode 21. The pad electrode 23 forms a region for connecting the bonding wires. The pad electrode 23 is composed of, for example, Ti / Au, Ti / Pt / Au, or the like.

図２に示す例では、第二電極２１は、パッド電極２３が配置される電極領域２１ｂと、電極領域２１ｂから線状に延伸する電極領域２１ａとを有している。電極領域２１ａは、電流をＸＹ平面に平行な方向に拡げる目的で設けられている。 In the example shown in FIG. 2, the second electrode 21 has an electrode region 21b in which the pad electrode 23 is arranged and an electrode region 21a extending linearly from the electrode region 21b. The electrode region 21a is provided for the purpose of spreading the current in the direction parallel to the XY plane.

（凹凸部４１）
本実施形態において、基板３の側面には凹凸部４１が形成されている。ここで、基板３の側面とは、図１に示すように、基板３の面のうち、ＸＹ平面に平行な２面（３ａ，３ｂ）以外の面を指す。基板３がほぼ直方体形状を呈している場合、基板３は４つの側面を有しており、これらの側面にいずれも凹凸部４１が形成される。 (Concave and convex portion 41)
In the present embodiment, the uneven portion 41 is formed on the side surface of the substrate 3. Here, as shown in FIG. 1, the side surface of the substrate 3 refers to a surface of the substrate 3 other than the two surfaces (3a, 3b) parallel to the XY plane. When the substrate 3 has a substantially rectangular parallelepiped shape, the substrate 3 has four side surfaces, and uneven portions 41 are formed on each of these side surfaces.

凹凸部４１は、高低差の最大値が発光波長の０．５倍以上であり、凸同士及び凹同士の間隔が発光波長の０．７倍以上となるように構成されている。一例として、凹凸部の高低差の最大値は、０．５μｍ以上、３μｍ以下とするのが好ましく、０．８μｍ以上、２μｍ以下とするのがより好ましい。また、凸同士及び凹同士の間隔、すなわち凹凸部４１のピッチは、０．８μｍ以上、４μｍ以下とするのが好ましく、１．４μｍ以上、３μｍ以下とするのがより好ましい。 The uneven portion 41 is configured such that the maximum value of the height difference is 0.5 times or more the emission wavelength, and the distance between the convex portions and the concave portions is 0.7 times or more the emission wavelength. As an example, the maximum value of the height difference of the uneven portion is preferably 0.5 μm or more and 3 μm or less, and more preferably 0.8 μm or more and 2 μm or less. Further, the distance between the convex and concave parts, that is, the pitch of the uneven portion 41 is preferably 0.8 μm or more and 4 μm or less, and more preferably 1.4 μm or more and 3 μm or less.

《製造方法》
上述した赤外ＬＥＤ素子１の製造方法の一例について、図３Ａ〜図３Ｉの各図を参照して説明する。図３Ａ〜図３Ｉは、いずれも製造プロセス内における一工程における断面図である。 "Production method"
An example of the method for manufacturing the infrared LED element 1 described above will be described with reference to the respective drawings of FIGS. 3A to 3I. 3A to 3I are cross-sectional views of one step in the manufacturing process.

（ステップＳ１）
図３Ａに示すように、１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満のドーパント濃度でｎ型不純物がドープされたＩｎＰからなる基板３を準備する。 (Step S1)
As shown in FIG. 3A, 1 × 10 17 / cm 3 or more, n-type impurity at a dopant concentration of less than 3 × 10 18 / cm 3 to prepare a substrate 3 made of doped InP.

（ステップＳ２）
図３Ａに示すように、基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、基板３の第二面３ｂ側に、第一半導体層１１、活性層１２、第二半導体層（１３，１４）を含む半導体層１０を順次エピタキシャル成長させる。本ステップＳ２において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度などが適宜調整される。 (Step S2)
As shown in FIG. 3A, the substrate 3 is conveyed into the MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, and the first semiconductor layer 11, the active layer 12, and the second semiconductor layer (13) are placed on the second surface 3b side of the substrate 3. , 14) are sequentially epitaxially grown in the semiconductor layer 10. In this step S2, the type and flow rate of the raw material gas, the treatment time, the environmental temperature, and the like are appropriately adjusted according to the material and film thickness of the layer to be grown.

各半導体層１０の材料例は上述した通りである。一例として、このエピタキシャル成長工程によって、ＳｉがドープされたＩｎＰからなる第一半導体層１１と、ＧａＩｎＡｓＰからなる活性層１２と、ＺｎがドープされたＩｎＰからなる第二半導体層１３と、ＺｎがドープされたＧａＩｎＡｓＰからなる第二半導体層１４とを含む半導体層１０が形成される。この工程により、基板３の面上に半導体層１０が形成されてなる、エピタキシャルウェハを得る。 Material examples of each semiconductor layer 10 are as described above. As an example, by this epitaxial growth step, the first semiconductor layer 11 made of Si-doped InP, the active layer 12 made of GaInAsP, the second semiconductor layer 13 made of Zn-doped InP, and Zn are doped. A semiconductor layer 10 including a second semiconductor layer 14 made of GaInAsP is formed. By this step, an epitaxial wafer in which the semiconductor layer 10 is formed on the surface of the substrate 3 is obtained.

（ステップＳ３）
エピタキシャルウェハをＭＯＣＶＤ装置から取り出し、第二半導体層１４の表面にフォトリソグラフィ法によってパターニングされたレジストマスクを形成する。その後、真空蒸着装置を用いて第二電極２１の形成材料（例えばＡｕ／Ｚｎ／Ａｕ）を成膜した後、リフトオフ法によってレジストマスクが剥離される。その後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、図３Ｂに示すように、第二半導体層１４の上面に第二電極２１が形成される。 (Step S3)
The epitaxial wafer is taken out from the MOCVD apparatus, and a resist mask patterned by a photolithography method is formed on the surface of the second semiconductor layer 14. Then, a material for forming the second electrode 21 (for example, Au / Zn / Au) is formed by using a vacuum vapor deposition apparatus, and then the resist mask is peeled off by a lift-off method. After that, for example, an alloy treatment (annealing treatment) is performed by heat treatment at 450 ° C. for 10 minutes to form a second electrode 21 on the upper surface of the second semiconductor layer 14, as shown in FIG. 3B.

（ステップＳ４）
基板３の面のうち、半導体層１０が形成されている側の面にレジストを塗布して保護した後、その面とは逆の面、すなわち第一面３ａに対して、研削研磨処理、及び塩酸系エッチャントによるウェットエッチング処理を行う。これにより、基板３の厚みが調整される（図３Ｃ参照）。基板３の厚みは、上述したように５０μｍ以上、７００μｍ以下に設定され、一例として２５０μｍに設定される。その後、保護膜としてのレジストが有機溶剤によって除去される。 (Step S4)
Of the surfaces of the substrate 3, the surface on which the semiconductor layer 10 is formed is protected by applying a resist, and then the surface opposite to that surface, that is, the first surface 3a, is subjected to grinding and polishing treatment. Wet etching treatment with hydrochloric acid-based etchant is performed. As a result, the thickness of the substrate 3 is adjusted (see FIG. 3C). The thickness of the substrate 3 is set to 50 μm or more and 700 μm or less as described above, and is set to 250 μm as an example. After that, the resist as a protective film is removed by an organic solvent.

（ステップＳ５）
図３Ｄに示すように、基板３の第一面３ａ側に、真空蒸着装置を用いて第一電極２２の形成材料（例えばＡｕＧｅ／Ｎｉ／Ａｕ）を成膜した後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、第一電極２２が形成される。 (Step S5)
As shown in FIG. 3D, a material for forming the first electrode 22 (for example, AuGe / Ni / Au) is formed on the first surface 3a side of the substrate 3 using a vacuum vapor deposition apparatus, and then, for example, 450 ° C., 10 The first electrode 22 is formed by performing an alloy treatment (annealing treatment) by heat treatment for a minute.

（ステップＳ６）
図３Ｅに示すように、第二電極２１の上面に、フォトリソグラフィ法、真空蒸着法、及びリフトオフ法を用いて、例えばＴｉ／Ａｕからなるパッド電極２３が形成される。 (Step S6)
As shown in FIG. 3E, a pad electrode 23 made of, for example, Ti / Au is formed on the upper surface of the second electrode 21 by using a photolithography method, a vacuum deposition method, and a lift-off method.

（ステップＳ７）
図３Ｆに示すように、素子毎に分離するためのメサエッチングが施される。具体的には、第二半導体層１４の面のうちの非エッチング領域を、フォトリソグラフィ法によってパターニングされたレジストによってマスクした状態で、臭素とメタノールの混合液によってウェットエッチング処理が行われる。これにより、マスクされていない領域内に位置する、第二半導体層（１３，１４）、活性層１２、及び第一半導体層１１の一部が除去される。 (Step S7)
As shown in FIG. 3F, mesa etching is performed to separate each element. Specifically, the non-etched region of the surface of the second semiconductor layer 14 is masked with a resist patterned by a photolithography method, and a wet etching treatment is performed with a mixed solution of bromine and methanol. As a result, a part of the second semiconductor layer (13, 14), the active layer 12, and the first semiconductor layer 11 located in the unmasked region is removed.

（ステップＳ８）
図３Ｇに示すように、メサエッチング処理が施されたウエハをダイシングシート３１に貼り付けた後、ブレードダイシング装置を用いてダイシングラインに沿って素子分割が行われる。更に、拡張装置を用いて、赤外ＬＥＤ素子１が貼り付けられたダイシングシート３１が拡張され、隣接する赤外ＬＥＤ素子１間に隙間が設けられる。 (Step S8)
As shown in FIG. 3G, after the wafer subjected to the mesa etching treatment is attached to the dicing sheet 31, element division is performed along the dicing line using a blade dicing device. Further, the dicing sheet 31 to which the infrared LED element 1 is attached is expanded by using the expansion device, and a gap is provided between the adjacent infrared LED elements 1.

（ステップＳ９）
図３Ｈに示すように、赤外ＬＥＤ素子１が貼り付けられたダイシングシート３１ごと、塩酸を含む酸性のエッチング液にディップ処理され、赤外ＬＥＤ素子１の側面に凹凸形状を形成する。このステップＳ９により、基板３の側面に凹凸部４１が形成され、半導体層１０の側面に凹凸部４２が形成される。 (Step S9)
As shown in FIG. 3H, the dicing sheet 31 to which the infrared LED element 1 is attached is dip-treated with an acidic etching solution containing hydrochloric acid to form an uneven shape on the side surface of the infrared LED element 1. By this step S9, the uneven portion 41 is formed on the side surface of the substrate 3, and the uneven portion 42 is formed on the side surface of the semiconductor layer 10.

なお、図３Ｈには図示されていないが、このステップＳ９によって、第二半導体層１４の上面にも凹凸部が形成されるものとしても構わない。 Although not shown in FIG. 3H, it is also possible that the uneven portion is formed on the upper surface of the second semiconductor layer 14 by this step S9.

（ステップＳ１０）
ダイシングシート３１から赤外ＬＥＤ素子１が取り外される。これにより、図１に示す状態となる。 (Step S10)
The infrared LED element 1 is removed from the dicing sheet 31. As a result, the state shown in FIG. 1 is obtained.

（ステップＳ１１）
図３Ｉに示すように、例えばＴＯ−１８型のステム３５上に、赤外ＬＥＤ素子１の第一電極２２側を銀ペースト３４を介してダイボンディングし、熱硬化後に、パッド電極２３とワイヤ３６とをボンディングして電気的に接続する。なお、本ステップＳ１１において、銀ペースト３４に代えてハンダを用いても構わない。ハンダとしては、ＡｕＳｎやＳｎＡｇＳｕなどの材料を採用することができる。 (Step S11)
As shown in FIG. 3I, for example, the first electrode 22 side of the infrared LED element 1 is die-bonded on the TO-18 type stem 35 via the silver paste 34, and after thermosetting, the pad electrode 23 and the wire 36 are formed. And are bonded and electrically connected. In this step S11, solder may be used instead of the silver paste 34. As the solder, a material such as AuSn or SnAgSu can be adopted.

《作用》
ステップＳ１〜Ｓ１１の工程を経て製造された赤外ＬＥＤ素子１が有する第一電極２２と第二電極２１との間に電圧が印加されると、活性層１２内に電流が流れて発光する。この光のうち、＋Ｚ方向に進行した光は、第二半導体層１４の面から外部に取り出される。また、−Ｚ方向に進行した光は、基板３を通過して側面から外部に取り出される。 《Action》
When a voltage is applied between the first electrode 22 and the second electrode 21 of the infrared LED element 1 manufactured through the steps S1 to S11, a current flows in the active layer 12 to emit light. Of this light, the light traveling in the + Z direction is taken out from the surface of the second semiconductor layer 14. Further, the light traveling in the −Z direction passes through the substrate 3 and is taken out from the side surface.

ここで、基板３の側面には凹凸部４１が形成されているため、基板３の側面で全反射されて再び基板３の内側に戻される光量が抑制される。 Here, since the uneven portion 41 is formed on the side surface of the substrate 3, the amount of light that is totally reflected by the side surface of the substrate 3 and returned to the inside of the substrate 3 is suppressed.

また、基板３のドーパント濃度は１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満であり、半導体レーザの分野において基板の抵抗率を低下させる目的でドープされる濃度と比較すると低濃度である。ドーパント濃度をこのような範囲内の値としたことで、基板３内を流れる電流が横方向（ＸＹ平面に平行な方向）に拡げられ、この結果、活性層１２内の広い範囲内を電流が流れることで発光領域が拡がり、光取り出し効率が高められる。 Further, the dopant concentration of the substrate 3 is 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3, which is lower than the concentration doped for the purpose of reducing the resistivity of the substrate in the field of semiconductor laser. The concentration. By setting the dopant concentration to a value within such a range, the current flowing in the substrate 3 is expanded in the lateral direction (direction parallel to the XY plane), and as a result, the current flows in a wide range in the active layer 12. The light emission area is expanded by the flow, and the light extraction efficiency is improved.

図４Ａ及び図４Ｂは、基板３のドーパント濃度を異ならせた状態で、ステップＳ１〜Ｓ１１の工程を経て製造された複数の赤外ＬＥＤ素子１が示す、発光強度と分散長のそれぞれの値について、ドーパント濃度との関係をグラフ化したものである。図４Ａは、ドーパント濃度と発光強度との関係を示すグラフである。図４Ｂは、ドーパント濃度と分散長との関係を示すグラフである。 4A and 4B show the respective values of the light emission intensity and the dispersion length shown by the plurality of infrared LED elements 1 manufactured through the steps S1 to S11 in a state where the dopant concentration of the substrate 3 is different. , The relationship with the dopant concentration is graphed. FIG. 4A is a graph showing the relationship between the dopant concentration and the emission intensity. FIG. 4B is a graph showing the relationship between the dopant concentration and the dispersion length.

より詳細には、図４Ａは、基板３のドーパント濃度を異ならせて製造された赤外ＬＥＤ素子１に対して、５０ｍＡの電流を注入したときの発光強度を積分球システムによって評価した結果を、ドーパント濃度毎にグラフ化したものである。 More specifically, FIG. 4A shows the results of evaluating the light emission intensity when a current of 50 mA is injected into the infrared LED element 1 manufactured at different dopant concentrations of the substrate 3 by the integrating sphere system. It is a graph for each dopant concentration.

また、図４Ｂは、基板３のドーパント濃度を異ならせて製造された赤外ＬＥＤ素子１のそれぞれを発光させた状態で、輝度の最も高い箇所と輝度が１／２に低下する箇所の距離で定義される「分散長」を測定した結果を、ドーパント濃度毎にグラフ化したものである。分散長は、実際に各赤外ＬＥＤ素子１を発光させた状態で赤外ＬＥＤ素子１の表面を撮像し、撮像結果に基づいて表面位置に応じた明るさを数値に変換し、位置に応じた数値の比較結果から導出された値が採用された。 Further, FIG. 4B shows the distance between the portion having the highest brightness and the portion where the brightness is reduced to 1/2 in a state where each of the infrared LED elements 1 manufactured at different dopant concentrations of the substrate 3 is made to emit light. The result of measuring the defined "dispersion length" is graphed for each dopant concentration. The dispersion length is determined by imaging the surface of the infrared LED element 1 with each infrared LED element 1 actually emitting light, converting the brightness according to the surface position into a numerical value based on the imaging result, and depending on the position. The value derived from the comparison result of the above numerical values was adopted.

図４Ａによれば、基板３のドーパント濃度が１×１０17／ｃｍ3以上、１×１０19／ｃｍ3以下の範囲内において、基板３のドーパント濃度が低下されるに連れ、発光強度が上昇していることが確認される。また、図４Ｂによれば、基板３のドーパント濃度が低下されるに連れ、分散長が上昇していることが確認される。以上の結果から、「課題を解決するための手段」の項で上述したように、基板３のドーパント濃度を１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満の範囲内に設定したことで、基板３内を流れる電流が横方向に拡げられ、これに伴って活性層１２を流れる電流も横方向に拡げられて発光効率が向上したものと考えられる。 According to FIG. 4A, when the dopant concentration of the substrate 3 is 1 × 10 17 / cm 3 or more and 1 × 10 19 / cm 3 or less, the emission intensity increases as the dopant concentration of the substrate 3 decreases. It is confirmed that it is doing. Further, according to FIG. 4B, it is confirmed that the dispersion length increases as the dopant concentration of the substrate 3 decreases. From the above results, as described above in the section "Means for Solving the Problems", the dopant concentration of the substrate 3 is set within the range of 1 × 10 17 / cm 3 or more and 3 × 10 18 / cm 3 or less. As a result, it is considered that the current flowing in the substrate 3 is expanded in the lateral direction, and the current flowing in the active layer 12 is also expanded in the lateral direction, and the luminous efficiency is improved.

図４Ｂの結果によれば、分散長を５０μｍ以上にすることが可能となる。このため、活性層１２内の広い範囲に電流を流すためには、第二電極２１に離間距離ｄ１（図２参照）を設ける場合には、これらの離間距離を１００μｍ以下に設定するのが好ましい。 According to the result of FIG. 4B, it is possible to make the dispersion length 50 μm or more. Therefore, in order to allow a current to flow over a wide range in the active layer 12, when the second electrode 21 is provided with a separation distance d1 (see FIG. 2), it is preferable to set these separation distances to 100 μm or less. ..

なお、図２に示す第二電極２１の形状はあくまで一例であり、本実施形態において、赤外ＬＥＤ素子１が備える第二電極２１の形状は任意である。例えば、図５に示すように、第二電極２１は、パッド電極２３が配置される電極領域２１ｂと、電極領域２１ｂに連絡されて線状に延伸する電極領域２１ａとを有しており、電極領域２１ａは格子形状を呈していても構わない。この場合も、格子を構成する各電極領域２１ａ同士の離間距離ｄ１を、例えば１００μｍ以下とするのが好ましい。 The shape of the second electrode 21 shown in FIG. 2 is just an example, and in the present embodiment, the shape of the second electrode 21 included in the infrared LED element 1 is arbitrary. For example, as shown in FIG. 5, the second electrode 21 has an electrode region 21b in which the pad electrode 23 is arranged and an electrode region 21a that is connected to the electrode region 21b and extends linearly. The region 21a may have a lattice shape. Also in this case, it is preferable that the separation distance d1 between the electrode regions 21a constituting the lattice is, for example, 100 μm or less.

［別実施形態］
以下、赤外ＬＥＤ素子１の別実施形態について説明する。 [Another Embodiment]
Hereinafter, another embodiment of the infrared LED element 1 will be described.

〈１〉図６に示すように、第一電極２２は、基板３の第一面３ａの一部領域に形成されるものとしても構わない。この場合、第一電極２２の少なくとも一部は、Ｚ方向に関して、第二電極２１が形成されていない領域と対向するように配置されるのが好ましい。すなわち、第一電極２２が形成されている領域Ｂ１の少なくとも一部が、第二電極２１が形成されていない領域Ａ２に対して、Ｚ方向に対向するように、各電極（２１，２２）が配置されるのが好ましい。これにより、電流が横方向（ＸＹ平面に平行な方向）に拡げられ、活性層１２内の広い範囲に電流が流れて発光強度が高められる。 <1> As shown in FIG. 6, the first electrode 22 may be formed in a partial region of the first surface 3a of the substrate 3. In this case, it is preferable that at least a part of the first electrode 22 is arranged so as to face the region where the second electrode 21 is not formed in the Z direction. That is, each electrode (21, 22) faces the region A2 in which the second electrode 21 is not formed in the Z direction at least a part of the region B1 in which the first electrode 22 is formed. It is preferable to be arranged. As a result, the current is spread in the lateral direction (direction parallel to the XY plane), the current flows in a wide range in the active layer 12, and the emission intensity is enhanced.

また、第一電極２２が形成されていない領域Ｂ２を空隙とすることで、基板３と領域Ｂ２との境界面で屈折率差が極めて大きくなる。この結果、基板３内を−Ｚ方向に進行した光が、基板３の−Ｚ側の面（第一面３ａ）で全反射しやすくなり、基板３の側面などの光取り出し面から取り出される光量が増加される。 Further, by setting the region B2 in which the first electrode 22 is not formed as a gap, the difference in refractive index becomes extremely large at the boundary surface between the substrate 3 and the region B2. As a result, the light traveling in the −Z direction in the substrate 3 is easily totally reflected by the −Z side surface (first surface 3a) of the substrate 3, and the amount of light extracted from the light extraction surface such as the side surface of the substrate 3. Is increased.

図６に示す赤外ＬＥＤ素子１を製造するに際しては、上述したステップＳ５の実行時に、第一電極２２をパターニングすればよい。より詳細には、フォトリソグラフィ法によってパターニングされたレジストマスクを形成した後、真空蒸着装置を用いて第一電極２２の形成材料（例えばＡｕＧｅ／Ｎｉ／Ａｕ）を成膜し、リフトオフによってレジストマスクを剥離する。その後、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、第一電極２２が形成される。以後のステップは上記実施形態と共通であるため、説明を割愛する。 When manufacturing the infrared LED element 1 shown in FIG. 6, the first electrode 22 may be patterned when the above-mentioned step S5 is executed. More specifically, after forming a resist mask patterned by a photolithography method, a material for forming the first electrode 22 (for example, AuGe / Ni / Au) is formed using a vacuum vapor deposition apparatus, and the resist mask is lifted off. Peel off. After that, the alloy treatment (annealing treatment) is performed by heat treatment at 450 ° C. for 10 minutes to form the first electrode 22. Since the subsequent steps are the same as those in the above embodiment, the description thereof will be omitted.

図６に示す赤外ＬＥＤ素子１に対して、図３Ｉと同様に、銀ペースト３４を介してステム３５上にダイボンディングした場合、図６に図示された空隙Ｂ２内に銀ペースト３４が入り込むことになる。この結果、上述したような、基板３と空隙Ｂ２との間の大きな屈折率差は得られなくなる。しかしながら、空隙Ｂ２内に入り込んだ銀ペースト３４に含まれる銀粒子は、赤外光に対して高い反射率を有するため、やはり基板３内を−Ｚ方向に進行した光を＋Ｚ方向に反射させる機能を実現できる。 When the infrared LED element 1 shown in FIG. 6 is die-bonded onto the stem 35 via the silver paste 34 as in FIG. 3I, the silver paste 34 enters the void B2 shown in FIG. become. As a result, the large difference in refractive index between the substrate 3 and the void B2 as described above cannot be obtained. However, since the silver particles contained in the silver paste 34 that has entered the void B2 have a high reflectance with respect to infrared light, it also has a function of reflecting the light traveling in the −Z direction in the substrate 3 in the + Z direction. Can be realized.

また、図６に示す赤外ＬＥＤ素子１においては、基板３の第一面３ａ側には段差が形成されることから、実装時には第一電極２２とパッケージ基板とをハンダ接続するものとしても構わない。ハンダとしては、ＡｕＳｎやＳｎＡｇＳｕなどの材料を採用することができる。この場合には、空隙Ｂ２が依然として残るため、上述したように、基板３と空隙Ｂ２との間に大きな屈折率差を設けることができるため、基板３内を−Ｚ方向に進行した光を、第一面３ａで全反射させやすくなる。 Further, in the infrared LED element 1 shown in FIG. 6, since a step is formed on the first surface 3a side of the substrate 3, the first electrode 22 and the package substrate may be solder-connected at the time of mounting. Absent. As the solder, a material such as AuSn or SnAgSu can be adopted. In this case, since the void B2 still remains, as described above, a large difference in refractive index can be provided between the substrate 3 and the void B2, so that the light traveling in the substrate 3 in the −Z direction is emitted. It becomes easy to totally reflect on the first surface 3a.

〈２〉図６において、第一電極２２が形成されていない領域Ｂ２内に反射層２５が形成されるものとしても構わない（図７参照）。 <2> In FIG. 6, the reflective layer 25 may be formed in the region B2 in which the first electrode 22 is not formed (see FIG. 7).

反射層２５は、１０００ｎｍ以上、１８００ｎｍ未満の赤外光に対して高い反射率を示す材料であればよく、例えば、Ａｇ、Ａｇ合金、Ａｕ、Ａｌなどの材料で構成される。これらの材料は、いずれも第一電極２２の材料に比べて、赤外光に対する反射率が高い。なお、反射層２５の赤外光に対する反射率は、５０％以上であれば好ましく、７０％以上であればより好ましい。 The reflective layer 25 may be any material that exhibits high reflectance with respect to infrared light of 1000 nm or more and less than 1800 nm, and is made of, for example, a material such as Ag, Ag alloy, Au, or Al. All of these materials have higher reflectance to infrared light than the material of the first electrode 22. The reflectance of the reflective layer 25 with respect to infrared light is preferably 50% or more, and more preferably 70% or more.

図７に示す赤外ＬＥＤ素子１を製造するに際しては、上述したステップＳ５の実行時に、パターニングされた第一電極２２、及びパターニングされた反射層２５をそれぞれ形成すればよい。 When manufacturing the infrared LED element 1 shown in FIG. 7, the patterned first electrode 22 and the patterned reflective layer 25 may be formed at the time of executing step S5 described above.

〈３〉図６において、第一電極２２が形成されていない領域Ｂ２内に誘電体層２６が形成されるものとしても構わない（図８参照）。 <3> In FIG. 6, the dielectric layer 26 may be formed in the region B2 in which the first electrode 22 is not formed (see FIG. 8).

誘電体層２６は、ＩｎＰからなる基板３よりも屈折率が低い材料であればよく、例えば、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＩＴＯ、ＺｎＯなどの材料で構成される。これらの材料は、いずれもＩｎＰの屈折率よりも０．２以上小さい屈折率を示すため、基板３と誘電体層２６との界面において全反射を生じやすい屈折率差が実現される。 The dielectric layer 26 may be made of a material having a refractive index lower than that of the substrate 3 made of InP, and is made of, for example, a material such as SiO 2 , SiN, Al 2 O 3 , ITO, or ZnO. Since all of these materials exhibit a refractive index smaller than the refractive index of InP by 0.2 or more, a difference in refractive index that tends to cause total reflection at the interface between the substrate 3 and the dielectric layer 26 is realized.

図８に示す赤外ＬＥＤ素子１を製造するに際しては、上述したステップＳ５の実行時に、パターニングされた第一電極２２、及びパターニングされた誘電体層２６をそれぞれ形成すればよい。例えばプラズマＣＶＤ法によってＳｉＯ2からなる誘電体層２６を全面に成膜した後、フォトリソグラフィ法によりパターニングされたレジストマスクを用いて、ＢＨＦ溶液によるウェットエッチング処理を行って、誘電体層２６のパターニング処理が行われる。その後、誘電体層２６の開口領域に第一電極２２が形成される。 When manufacturing the infrared LED element 1 shown in FIG. 8, the patterned first electrode 22 and the patterned dielectric layer 26 may be formed at the time of executing step S5 described above. For example, after forming a dielectric layer 26 made of SiO 2 on the entire surface by a plasma CVD method, a wet etching process with a BHF solution is performed using a resist mask patterned by a photolithography method to pattern the dielectric layer 26. Processing is done. After that, the first electrode 22 is formed in the opening region of the dielectric layer 26.

なお、図８に示す赤外ＬＥＤ素子１においては、上述したようにステップＳ１１の方法によって実装が可能である。この場合、誘電体層２６の下層に銀ペースト３４が介在するため、銀ペースト３４に含まれるＡｇ粒子が反射部材として機能する。 The infrared LED element 1 shown in FIG. 8 can be mounted by the method of step S11 as described above. In this case, since the silver paste 34 is interposed in the lower layer of the dielectric layer 26, the Ag particles contained in the silver paste 34 function as a reflective member.

更に、図９に示すように、誘電体層２６及び第一電極２２の面を覆うように、反射層２５を形成するものとしても構わない。 Further, as shown in FIG. 9, the reflective layer 25 may be formed so as to cover the surfaces of the dielectric layer 26 and the first electrode 22.

〈４〉上記実施形態では、赤外ＬＥＤ素子１が備える基板３の側面には、凹凸部４１が形成されているものとして説明した。しかし、基板３は必ずしも側面に凹凸部４１を備えていなくても構わない（図１０参照）。この場合、図１０に示すように、半導体層１０の側面にも凹凸部４２が形成されないものとして構わない。 <4> In the above embodiment, it has been described that the uneven portion 41 is formed on the side surface of the substrate 3 included in the infrared LED element 1. However, the substrate 3 does not necessarily have to have the uneven portion 41 on the side surface (see FIG. 10). In this case, as shown in FIG. 10, the uneven portion 42 may not be formed on the side surface of the semiconductor layer 10.

〈５〉上記実施形態で説明した赤外ＬＥＤ素子１において、半導体層１０の面のうち、ＸＹ平面に平行な光取り出し面、すなわち、第二半導体層１４の表面についても、凹凸部が形成されていても構わない。 <5> In the infrared LED element 1 described in the above embodiment, uneven portions are also formed on the light extraction surface parallel to the XY plane, that is, the surface of the second semiconductor layer 14, among the surfaces of the semiconductor layer 10. It doesn't matter if you do.

〈６〉上記実施形態では、ｐ型クラッド層としての第二半導体層１３の上面に、ｐ型コンタクト層としての第二半導体層１４を形成し、この第二半導体層１４に面上に第二電極２１が形成されている場合について説明した。しかし、第二電極２１に対してコンタクトが取れる限りにおいて、コンタクト層の導電型はｎ型であっても構わない。この場合、第二半導体層１３の上層に、薄膜のｎ型コンタクトを介して第二電極２１が形成される。 <6> In the above embodiment, the second semiconductor layer 14 as the p-type contact layer is formed on the upper surface of the second semiconductor layer 13 as the p-type clad layer, and the second semiconductor layer 14 is formed on the surface of the second semiconductor layer 14. The case where the electrode 21 is formed has been described. However, the conductive type of the contact layer may be n type as long as the contact can be made with respect to the second electrode 21. In this case, the second electrode 21 is formed on the upper layer of the second semiconductor layer 13 via the n-type contact of the thin film.

１ ： 赤外ＬＥＤ素子
３ ： 基板
３ａ ： 基板の第一面
３ｂ ： 基板の第二面
１０ ： 半導体層
１１ ： 第一半導体層
１２ ： 活性層
１３，１４ ： 第二半導体層
２１ ： 第二電極
２２ ： 第一電極
２３ ： パッド電極
２４ ： パッド電極
２５ ： 反射層
２６ ： 誘電体層
２８ ： パッシベーション膜
３１ ： ダイシングシート
３４ ： 銀ペースト
３５ ： ステム
４１ ： 凹凸部
４２ ： 凹凸部 1: Infrared LED element 3: Substrate 3a: First surface of the substrate 3b: Second surface of the substrate 10: Semiconductor layer 11: First semiconductor layer 12: Active layer 13, 14: Second semiconductor layer 21: Second electrode 22: First electrode 23: Pad electrode 24: Pad electrode 25: Reflective layer 26: Dielectric layer 28: Passion film 31: Dicing sheet 34: Silver paste 35: Stem 41: Concavo-convex part 42: Concavo-convex part

Claims (6)

赤外ＬＥＤ素子であって、
ＩｎＰを含んでなり、ｎ型ドーパント濃度が１×１０17／ｃｍ3以上、３×１０18／ｃｍ3未満を示す基板と、
前記基板の上層に形成された、ｎ型を示す第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、ｐ型を示す第二半導体層と、
前記基板の面のうち、前記第一半導体層が形成されている側とは反対側の第一面に形成された、第一電極と、
前記第二半導体層の上層に形成され、前記基板の面に直交する第一方向から見たときに、前記第二半導体層の面の一部領域にのみ形成された、第二電極とを有し、
主たる発光波長が１０００ｎｍ以上を示すことを特徴とする、赤外ＬＥＤ素子。 Infrared LED element
A substrate containing InP and having an n-type dopant concentration of 1 × 10 17 / cm 3 or more and less than 3 × 10 18 / cm 3
The n-type first semiconductor layer formed on the upper layer of the substrate and
The active layer formed on the upper layer of the first semiconductor layer and
A second semiconductor layer formed on the upper layer of the active layer and showing a p-type,
A first electrode formed on the first surface of the substrate opposite to the side on which the first semiconductor layer is formed,
It has a second electrode formed on the upper layer of the second semiconductor layer and formed only in a part of the surface of the second semiconductor layer when viewed from the first direction orthogonal to the surface of the substrate. And
An infrared LED element having a main emission wavelength of 1000 nm or more. 前記第一方向に関して、前記基板の厚みが前記第二半導体層の厚みに対して１０倍以上であることを特徴とする、請求項１に記載の赤外ＬＥＤ素子。 The infrared LED element according to claim 1, wherein the thickness of the substrate is 10 times or more the thickness of the second semiconductor layer in the first direction. 前記基板の厚みは、１５０μｍ以上、４００μｍ以下であることを特徴とする、請求項１又は２に記載の赤外ＬＥＤ素子。 The infrared LED element according to claim 1 or 2, wherein the thickness of the substrate is 150 μm or more and 400 μm or less. 前記第二電極は、前記第二半導体層の面の一部領域にのみ形成されており、
前記第一方向に関して、前記第二電極が形成されていない領域の少なくとも一部と、前記第一電極が形成されている領域の少なくとも一部とが対向していることを特徴とする、請求項１〜３のいずれか１項に記載の赤外ＬＥＤ素子。 The second electrode is formed only in a part of the surface of the second semiconductor layer.
The claim is characterized in that at least a part of the region where the second electrode is not formed and at least a part of the region where the first electrode is formed face each other with respect to the first direction. The infrared LED element according to any one of 1 to 3. 前記第二電極は、前記第二半導体層の面上において異なる方向に延伸する格子形状又は櫛形状を呈した、複数の部分電極を有し、
隣接する前記部分電極同士の離間距離が、１００μｍ以下であることを特徴とする、請求項１〜４のいずれか１項に記載の赤外ＬＥＤ素子。 The second electrode has a plurality of partial electrodes having a lattice shape or a comb shape extending in different directions on the surface of the second semiconductor layer.
The infrared LED device according to any one of claims 1 to 4, wherein the distance between the adjacent partial electrodes is 100 μm or less. 前記基板のドーパントがＳｎを含むことを特徴とする、請求項１〜５のいずれか１項に記載の赤外ＬＥＤ素子。

The infrared LED device according to any one of claims 1 to 5, wherein the dopant of the substrate contains Sn.
JP2019064602A 2019-03-28 2019-03-28 Infrared LED element Active JP6617218B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019064602A JP6617218B1 (en) 2019-03-28 2019-03-28 Infrared LED element
CN202080020594.6A CN113632248A (en) 2019-03-28 2020-03-26 Infrared LED element
PCT/JP2020/013622 WO2020196735A1 (en) 2019-03-28 2020-03-26 Infrared led device
TW109110491A TWI721841B (en) 2019-03-28 2020-03-27 Infrared LED components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019064602A JP6617218B1 (en) 2019-03-28 2019-03-28 Infrared LED element

Publications (2)

Publication Number Publication Date
JP6617218B1 JP6617218B1 (en) 2019-12-11
JP2020167219A true JP2020167219A (en) 2020-10-08

Family

ID=68835988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019064602A Active JP6617218B1 (en) 2019-03-28 2019-03-28 Infrared LED element

Country Status (4)

Country Link
JP (1) JP6617218B1 (en)
CN (1) CN113632248A (en)
TW (1) TWI721841B (en)
WO (1) WO2020196735A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023037629A1 (en) * 2021-09-13 2023-03-16 ウシオ電機株式会社 Infrared led element
CN117153958A (en) * 2023-09-12 2023-12-01 深圳市同和光电科技有限公司 Processing method for improving radiation power of infrared LED chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130489A (en) * 1981-02-05 1982-08-12 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting device
JPS59225580A (en) * 1983-06-06 1984-12-18 Hitachi Ltd Semiconductor light emitting diode and manufacture thereof
JPS604277A (en) * 1983-06-22 1985-01-10 Nec Corp Light emitting diode
JPH04215422A (en) * 1990-12-13 1992-08-06 Sumitomo Electric Ind Ltd Liquid epitaxial growth of inp semiconductor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215422B2 (en) 2001-10-12 2009-01-28 トヨタ車体株式会社 Two-member connection structure
JP4457826B2 (en) * 2004-09-22 2010-04-28 三菱化学株式会社 Light-emitting diode using nitride semiconductor
JP5538006B2 (en) * 2010-03-15 2014-07-02 昭和電工株式会社 Light emitting diode
JP2011258809A (en) * 2010-06-10 2011-12-22 Mitsubishi Electric Corp Semiconductor photodetector
JP2015035550A (en) * 2013-08-09 2015-02-19 住友電気工業株式会社 Semiconductor element and manufacturing method of the same
JP6136624B2 (en) * 2013-06-19 2017-05-31 信越半導体株式会社 Light emitting element
JP6182230B1 (en) * 2016-03-15 2017-08-16 株式会社東芝 Surface emitting quantum cascade laser
JP6452651B2 (en) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 Semiconductor optical device manufacturing method and semiconductor optical device
KR101916587B1 (en) * 2017-05-12 2018-11-08 광전자 주식회사 Infrared light emitting diode with compensation layer and manufacturing mehtod thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130489A (en) * 1981-02-05 1982-08-12 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting device
JPS59225580A (en) * 1983-06-06 1984-12-18 Hitachi Ltd Semiconductor light emitting diode and manufacture thereof
JPS604277A (en) * 1983-06-22 1985-01-10 Nec Corp Light emitting diode
JPH04215422A (en) * 1990-12-13 1992-08-06 Sumitomo Electric Ind Ltd Liquid epitaxial growth of inp semiconductor

Also Published As

Publication number Publication date
CN113632248A (en) 2021-11-09
WO2020196735A1 (en) 2020-10-01
TW202046515A (en) 2020-12-16
JP6617218B1 (en) 2019-12-11
TWI721841B (en) 2021-03-11

Similar Documents

Publication Publication Date Title
KR102437828B1 (en) Semiconductor light emitting device and manufacturing method thereof
KR102453206B1 (en) Light emitting diode and manufacturing method thereof
JP6452651B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
US8847271B2 (en) Semiconductor light emitting device
JP6785331B2 (en) Manufacturing method of semiconductor optical device and intermediate of semiconductor optical device
WO2020196735A1 (en) Infrared led device
TWI795364B (en) Light emitting device and method of forming the same
JP6375207B2 (en) Semiconductor laser and manufacturing method of semiconductor laser
JP4862386B2 (en) Semiconductor light emitting diode
US20230387347A1 (en) Infrared led element
WO2020196739A1 (en) Infrared led element
JP6587765B1 (en) Infrared LED element
US20230327052A1 (en) Infrared led element
WO2021112170A1 (en) Infrared led element
JP2020167373A (en) Infrared LED element
WO2019189514A1 (en) Semiconductor optical device manufacturing method and semiconductor optical device intermediate
JP7201574B2 (en) Infrared LED element
JP2021090003A (en) Infrared led element and manufacturing method for the same
JP2014041999A (en) Semiconductor light-emitting element
JP2019523556A (en) III-P light emitting device using superlattice

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190423

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6617218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250