JP2020150226A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020150226A JP2020150226A JP2019048964A JP2019048964A JP2020150226A JP 2020150226 A JP2020150226 A JP 2020150226A JP 2019048964 A JP2019048964 A JP 2019048964A JP 2019048964 A JP2019048964 A JP 2019048964A JP 2020150226 A JP2020150226 A JP 2020150226A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- layer
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
- H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
- H01L2224/03612—Physical or chemical etching by physical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
- H01L2224/03616—Chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05149—Manganese [Mn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05181—Tantalum [Ta] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05184—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05546—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05547—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05559—Shape in side view non conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/802—Applying energy for connecting
- H01L2224/80201—Compression bonding
- H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
- H01L2224/80204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
- H01L2224/80906—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80909—Post-treatment of the bonding area
- H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/145—Read-only memory [ROM]
- H01L2924/1451—EPROM
- H01L2924/14511—EEPROM
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】貼り合わせに適したパッドを提供することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、第1配線層と、前記第1配線層上に設けられた第1絶縁膜と、前記第1絶縁膜内で前記第1配線層上に設けられ、パラジウム、白金、および金の少なくともいずれかを含む第1金属部分と、前記第1絶縁膜内で前記第1金属部分上に設けられた第2配線層と、を有する第1チップを備える。前記装置はさらに、前記第1絶縁膜上に設けられた第2絶縁膜と、前記第2絶縁膜内で前記第2配線層上に設けられた第3配線層と、を有する第2チップを備える。【選択図】図4
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
あるウェハの金属パッドと別のウェハの金属パッドとを貼り合わせて半導体装置を製造する場合、貼り合わせに適した金属パッドを形成することが求められる。
貼り合わせに適したパッドを提供することが可能な半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、第1配線層と、前記第1配線層上に設けられた第1絶縁膜と、前記第1絶縁膜内で前記第1配線層上に設けられ、パラジウム、白金、および金の少なくともいずれかを含む第1金属部分と、前記第1絶縁膜内で前記第1金属部分上に設けられた第2配線層と、を有する第1チップを備える。前記装置はさらに、前記第1絶縁膜上に設けられた第2絶縁膜と、前記第2絶縁膜内で前記第2配線層上に設けられた第3配線層と、を有する第2チップを備える。
以下、本発明の実施形態を、図面を参照して説明する。図1から図16において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、アレイチップ1と回路チップ2が貼り合わされた3次元メモリである。
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1の半導体装置は、アレイチップ1と回路チップ2が貼り合わされた3次元メモリである。
アレイチップ1は、複数のメモリセルを含むメモリセルアレイ11と、メモリセルアレイ11上の絶縁膜12と、絶縁膜12上の基板13と、基板13上の絶縁膜14とを備えている。アレイチップ1はさらに、メモリセルアレイ11下の層間絶縁膜15と、層間絶縁膜15下の絶縁膜16とを備えている。絶縁膜12、14、16は例えば、シリコン酸化膜またはシリコン窒化膜である。基板13は例えば、シリコン基板などの半導体基板である。アレイチップ1は第2チップの例であり、基板13は第2基板の例である。
回路チップ2は、アレイチップ1下に設けられている。符号Sは、アレイチップ1と回路チップ2との貼合面を示す。回路チップ2は、絶縁膜17と、絶縁膜17下の層間絶縁膜18と、層間絶縁膜18下の基板19とを備えている。絶縁膜17は例えば、シリコン酸化膜またはシリコン窒化膜である。基板19は例えば、シリコン基板などの半導体基板である。回路チップ2は第1チップの例であり、基板19は第1基板の例である。
図1は、基板13の表面S1、S2や基板19の表面S3、S4に平行で互いに垂直なX方向およびY方向と、基板13の表面S1、S2や基板19の表面S3、S4に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、−Z方向を下方向として取り扱う。例えば、メモリセルアレイ11は、基板19の上方に位置し、基板13の下方に位置している。−Z方向は、重力方向と一致していても一致していなくてもよい。
アレイチップ1は、メモリセルアレイ11内の電極層として、複数のワード線WLと、バックゲートBGと、選択ゲートSGとを備えている。図1は、メモリセルアレイ11の階段構造部21を示している。図1に示すように、各ワード線WLは、コンタクトプラグ22を介してワード配線層23と電気的に接続され、バックゲートBGは、コンタクトプラグ24を介してバックゲート配線層25と電気的に接続され、選択ゲートSGは、コンタクトプラグ26を介して選択ゲート配線層27と電気的に接続されている。ワード線WL、バックゲートBG、および選択ゲートSGを貫通する柱状部CLは、プラグ28を介してビット線BLと電気的に接続され、かつ基板13と電気的に接続されている。
回路チップ2は、複数のトランジスタ31を備えている。各トランジスタ31は、基板19上にゲート絶縁膜を介して設けられたゲート電極32と、基板19内に設けられた不図示のソース拡散層およびドレイン拡散層とを備えている。回路チップ2はさらに、これらのトランジスタ31のソース拡散層またはドレイン拡散層上に設けられた複数のプラグ33と、これらのプラグ33上に設けられ、複数の配線を含む配線層34と、配線層34上に設けられ、複数の配線を含む配線層35とを備えている。回路チップ2はさらに、配線層35上に設けられた複数のビアプラグ36と、絶縁膜17内でこれらのビアプラグ36上に設けられた複数の金属パッド37とを備えている。回路チップ2は、アレイチップ1を制御する制御回路(論理回路)として機能する。
アレイチップ1は、絶縁膜16内で金属パッド37上に設けられた複数の金属パッド41と、金属パッド41上に設けられた複数のビアプラグ42と、これらのビアプラグ42上に設けられ、複数の配線を含む配線層43とを備えている。各ワード線WLや各ビット線BLは、配線層43内の対応する配線と電気的に接続されている。アレイチップ1はさらに、層間絶縁膜15や絶縁膜12内に設けられ、配線層43上に設けられたプラグ44と、基板13や絶縁膜14内に絶縁膜45を介して設けられ、プラグ44上に設けられたプラグ46と、絶縁膜14上に設けられ、プラグ46上に設けられたパッド47とを備えている。パッド47は、図1の半導体装置の外部接続パッドであり、はんだボール、金属バンプ、ボンディングワイヤなどを介して実装基板や他の装置に接続可能である。
図2は、第1実施形態の柱状部CLの構造を示す断面図である。
図2に示すように、メモリセルアレイ11は、層間絶縁膜15(図1)上に交互に設けられた複数のワード線WLと複数の絶縁層51とを備えている。各ワード線WLは、例えばW(タングステン)層である。各絶縁層51は、例えばシリコン酸化膜である。
柱状部CLは、ブロック絶縁膜52、電荷蓄積層53、トンネル絶縁膜54、チャネル半導体層55、およびコア絶縁膜56を順に含んでいる。電荷蓄積層53は、例えばシリコン窒化膜であり、ワード線WLおよび絶縁層51の側面にブロック絶縁膜52を介して形成されている。チャネル半導体層55は、例えばポリシリコン層であり、電荷蓄積層53の側面にトンネル絶縁膜54を介して形成されている。ブロック絶縁膜52、トンネル絶縁膜54、およびコア絶縁膜56は、例えばシリコン酸化膜または金属絶縁膜である。
図3は、第1実施形態の半導体装置の製造方法を示す断面図である。図3は、複数のアレイチップ1を含むアレイウェハW1と、複数の回路チップ2を含む回路ウェハW2とを示している。アレイウェハW1はメモリウェハとも呼ばれ、回路ウェハW2はCMOSウェハとも呼ばれる。
まず、アレイウェハW1と回路ウェハW2とを機械的圧力により貼り合わせる。これにより、絶縁膜16と絶縁膜17とが接着される。次に、アレイウェハW1および回路ウェハW2を400℃でアニールする。これにより、金属パッド41と金属パッド37とが接合される。このようにして、絶縁膜16が絶縁膜17に貼り合わされ、金属パッド41が金属パッド37に貼り合わされる。
その後、基板13、19をCMP(Chemical Mechanical Polishing)により薄膜化した後、アレイウェハW1および回路ウェハW2を複数のチップに切断する。こうして、図1の半導体装置が製造される。なお、絶縁膜14、絶縁膜45、プラグ46、およびパッド47は、例えば基板13の薄膜化後に基板13上や基板13内に形成される。
なお、本実施形態ではアレイウェハW1と回路ウェハW2とを貼り合わせているが、代わりにアレイウェハW1同士を貼り合わせてもよい。図1から図3を参照して前述した内容や、図4から図16を参照して後述する内容は、アレイウェハW1同士の貼合にも適用可能である。
また、図1は、絶縁膜16と絶縁膜17との境界面や、金属パッド41と金属パッド37との境界面を示しているが、上記のアニール後はこれらの境界面が観察されなくなることが一般的である。しかしながら、これらの境界面のあった位置は、例えば金属パッド41の側面や金属パッド37の側面の傾きや、金属パッド41の側面と金属パッド37との位置ずれを検出することで推定することができる。
図1や図3では、層間絶縁膜15の下面に絶縁膜16が形成されているが、絶縁膜16は層間絶縁膜15に含まれ一体化していてもよい。同様に、図1や図3では、層間絶縁膜18の上面に絶縁膜17が形成されているが、絶縁膜17は層間絶縁膜18に含まれ一体化していてもよい。後述する図4から図16では、絶縁膜16が層間絶縁膜15に含まれ一体化し、絶縁膜17が層間絶縁膜18に含まれ一体化しているため、符号16、17が示されていない。ただし、図4から図16でも、層間絶縁膜15の下面に絶縁膜16が形成され、層間絶縁膜18の上面に絶縁膜17が形成されていてもよい。
図4は、第1実施形態の金属パッド37の構造を示す断面図であり、具体的には、回路チップ2内の1つの金属パッド37とその付近の構造を示している。
図4は、層間絶縁膜18を構成する絶縁膜18aと、配線層35と、層間絶縁膜18を構成する別の絶縁膜18bと、触媒層61と、ビアプラグ36と、金属パッド37とを示している。配線層35は第1配線層の例であり、絶縁膜18bは第1絶縁膜の例である。触媒層61は第1金属部分の例であり、ビアプラグ36および金属パッド37は第2配線層の例である。
絶縁膜18aと配線層35と絶縁膜18bは、上述の基板19の上方に順に形成されている。絶縁膜18aは、例えばシリコン酸化膜である。配線層35は、例えばCu(銅)層、W(タングステン)層、またはAl(アルミニウム)層を含む金属層であり、ここではW層である。絶縁膜18bは、例えばシリコン酸化膜やTEOS(オルトケイ酸テトラエチル)膜である。
触媒層61は、絶縁膜18b内で配線層35上に形成されている。触媒層61は、例えばPd(パラジウム)層、Pt(白金)層、またはAu(金)層であり、ここではPd層である。触媒層61は、配線層35の上方にビアプラグ36および金属パッド37を無電解めっきにより成長させるための触媒として機能する。なお、配線層35上に触媒層61を形成する代わりに、配線層35上に層以外の形態で触媒を形成してもよく、例えば、触媒を含む複数の粒子を配線層35上に形成してもよい。これらの粒子も、第1金属部分の例である。これは、後述する触媒層62についても同様である。
ビアプラグ36と金属パッド37は、絶縁膜18b内で触媒層61上に順に形成されている。具体的には、ビアプラグ36は、配線層35の上方に触媒層61を介して形成されている。また、金属パッド37は、配線層35の上方に触媒層61とビアプラグ36とを介して形成され、かつ配線層35の上方に絶縁膜18bを介して形成されている。ビアプラグ36は第1領域の例であり、金属パッド37は第2領域の例である。
ビアプラグ36と金属パッド37は、例えばCu層を含む金属層であり、ここではCu層である。本実施形態のビアプラグ36と金属パッド37は、触媒層61を触媒として使用した無電解めっきにより、配線層35の上方に触媒層61を介して形成される。本実施形態では、W層である配線層35の上方に、Cu層であるビアプラグ36および金属パッド37が形成される。
上述のように、本実施形態の半導体装置は、アレイチップ1と回路チップ2が貼り合わされた3次元メモリである(図1)。よって、図4の回路チップ2内の絶縁膜18bは、アレイチップ1内の層間絶縁膜15(または絶縁膜16)と貼り合わされている。この層間絶縁膜15(または絶縁膜16)は、第2絶縁膜の例である。また、図4の回路チップ2内の金属パッド37は、アレイチップ1内の金属パッド41と貼り合わされている。この金属パッド41は、第3配線層の例である。金属パッド37と金属パッド41との関係については、さらなる詳細を後述する。
図5は、第1実施形態の変形例の金属パッド37の構造を示す断面図である。
本変形例では、ビアプラグ36と金属パッド37はCu層であり、配線層35もCu層である。このように、これらが同じ金属材料で形成されている場合には、ビアプラグ36と金属パッド37は、触媒層61を使用しない無電解めっきにより配線層35上に形成することが可能である。よって、本変形例では、配線層35上に触媒層61を形成しても形成しなくてもよい。図5は、配線層35上に触媒層61を形成しない例を示している。
図6および図7は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、上述の基板19の上方に、絶縁膜18aと配線層35と絶縁膜18bとを順に形成する(図6(a))。配線層35は、例えばW層である。
次に、RIE(Reactive Ion Etching)により、絶縁膜18b内にホールH1、H2を順に形成する(図6(b))。ホールH1は、例えば0.5〜1.0μm程度の深さを有し、金属パッド37を埋め込むために使用される。ホールH2は、ホールH1の底部に、絶縁膜18bを貫通するように形成される。ホールH2は、例えば0.1〜0.5μm程度の深さを有し、ビアプラグ36と触媒層61とを埋め込むために使用される。
次に、ホールH2内の配線層35上に、触媒層61を形成する(図6(c))。触媒層61は、例えばPd層である。本実施形態の触媒層61は、ホールH2内の配線層35の上面に選択的に形成される。
次に、触媒層61を触媒として使用した無電解めっきにより、配線層35の上方に触媒層61を介して金属層(無電解めっき層)を成長させる。無電解めっき層は、例えばCu層であり、ホールH1、H2の内部および外部に形成される。次に、CMPによりめっき層の表面を平坦化して、ホールH1、H2外のめっき層を除去する。このようにして、ホールH2、H1内にそれぞれ、めっき層によりビアプラグ36と金属パッド37とが形成される(図7(a))。めっき層は、CuとCu以外の金属元素とを含んでいてもよく、例えば、Ni(ニッケル)とMn(マンガン)の少なくともいずれかを含んでいてもよい。なお、配線層35とめっき層がいずれもCu層の場合には、触媒層61を形成する図6(c)の工程は省略してもよい。
一般に、ホールH1、H2内にめっき層を電解めっきにより形成する場合には、めっき層がホールH1、H2の底面および側面から形成され始め、その後に、めっき層がホールH1、H2の中心部分まで形成される。すなわち、電解めっきによれば、めっき層がコンフォーマルに形成される。
一方、本実施形態のようにホールH1、H2内にめっき層を無電解めっきにより形成する場合には、図7(a)にて矢印で示すように、めっき層の上面が徐々に上昇するような態様でめっき層を形成することができる。すなわち、本実施形態によれば、無電解めっきによりめっき層を非コンフォーマルに形成することができる。無電解めっきの詳細については後述する。
このようにして、本実施形態の回路ウェハW2が製造される。本実施形態では、アレイウェハW1も同様の方法で製造される。そして、アレイウェハW1と回路ウェハW2とを機械的圧力およびアニールにより貼り合わせる(図7(b))。
図7(b)に示すように、アレイウェハW1は、層間絶縁膜15を構成する絶縁膜15aと、配線層43と、層間絶縁膜15を構成する別の絶縁膜15bと、触媒層62と、ビアプラグ42と、金属パッド41とを示している。配線層43は第4配線層の例であり、絶縁膜15bは第2絶縁膜の例である。触媒層62は第2金属部分の例であり、ビアプラグ42および金属パッド41は第3配線層の例である。
絶縁膜15a、配線層43、絶縁膜15b、触媒層62、ビアプラグ42、および金属パッド41はそれぞれ、絶縁膜18a、配線層35、絶縁膜18b、触媒層61、ビアプラグ36、および金属パッド37と同様の製法や配置や材料で基板13上に形成することが可能である。よって、配線層43は例えばW層であり、触媒層62は例えばPd層であり、ビアプラグ42および金属パッド41は例えばCu層である。本実施形態のビアプラグ42と金属パッド41は、触媒層62を触媒として使用した無電解めっきにより、配線層43の表面に触媒層62を介して形成される。図7(b)の工程によれば、絶縁膜15bが絶縁膜18bに貼り合わされ、金属パッド41が金属パッド37に貼り合わされる。
その後、アレイウェハW1および回路ウェハW2を複数のチップに切断する。このようにして、本実施形態の半導体装置が製造される。
図8は、第1実施形態の別の変形例の金属パッド37の構造を示す断面図である。
図8の半導体装置は、図4の半導体装置からビアプラグ36が除去された構造を有している。本変形例では、配線層35は例えばW層であり、金属パッド37は例えばCu層である。この場合、金属パッド37は、触媒層61上に直接形成されてもよい。
図9は、第1実施形態の別の変形例の金属パッド37の構造を示す断面図である。
図9の半導体装置は、図5の半導体装置からビアプラグ36が除去された構造を有している。本変形例では、配線層35は例えばCu層であり、金属パッド37は例えばCu層である。この場合、金属パッド37は、配線層35上に直接形成されてもよい。
以下、本実施形態の無電解めっきの詳細について説明する。
本実施形態では、ホールH1、H2内にめっき層を無電解めっきにより形成することにより、ビアプラグ36と金属パッド37を形成する。これにより、ホールH1、H2内にめっき層を非コンフォーマルに形成することが可能となる(図7(a))。
一方、ホールH1、H2内にめっき層を電解めっきにより形成する場合には、めっき層がホールH1、H2内にコンフォーマルに形成される。この場合、ホールH1、H2の内部と外部に同時にめっき層が形成されていくため、ホールH1、H2外に大量のめっき層が形成される。ホールH1、H2外のめっき層は最終的にCMPにより除去されるため、ホールH1、H2外に大量のめっき層が形成されるとめっき層の無駄が多くなる。また、電解めっきを行う際には、回路ウェハW2に電界を印加する必要があるため、電界印加のための手間やコストが発生してしまう。
本実施形態によれば、これらの問題を解決することが可能となる。本実施形態では、めっき層を無電解めっきにより形成するため、回路ウェハW2に電界を印加せずにめっき層を形成することができる。また、本実施形態によれば、無電解めっきによりめっき層をホールH1、H2内に非コンフォーマルに形成することができる。この場合、めっき層はホールH1、H2内に形成されてからホールH1、H2外に形成されていくため、ホールH1、H2外に多量のめっき層が形成されることを回避することができる。これにより、めっき層の無駄を低減することが可能となる。
また、金属パッド37の厚さは、金属パッド37を金属パッド41と適切に貼り合わせため等の理由で、ある程度厚くすることが望ましい場合がある。しかしながら、金属パッド37を厚くすると、金属パッド37内のボイドや金属パッド37の表面の段差が生じやすくなってしまうし、めっき層の無駄も多くなる。
この問題に関し、めっき層をコンフォーマルに形成すると、ホールH1、H2の中心部分が最後にめっき層で埋め込まれるため、ホールH1、H2の中心部分にボイドが発生しやすい。また、ホールH1、H2の中心部分が最後にめっき層で埋め込まれるため、ホールH1、H2の中心部分と周辺部分との間に段差が発生しやすい。また、めっき層をコンフォーマルに形成する場合には、上述のようにめっき層の無駄が多くなる。
一方、本実施形態によれば、無電解めっきによりめっき層を非コンフォーマルに形成することで、同じ高さの中心部分と周辺部分とを同時にめっき層で埋め込むことが可能となる。よって、ボイドや段差の発生を抑制することが可能となる。また、めっき層を非コンフォーマルに形成する場合には、上述のようにめっき層の無駄を低減することができる。
以上のように、本実施形態では、配線層35の上方に金属パッド37を無電解めっきにより形成する。よって、本実施形態によれば、貼り合わせに適した金属パッド37を提供することが可能となる。例えば、ボイドや段差が少なく膜厚が厚い金属パッド37を、めっき層の無駄を低減しつつ形成することが可能となる。これは、金属パッド41についても同様である。
(第2実施形態)
図10は、第2実施形態の金属パッド37の構造を示す断面図である。
図10は、第2実施形態の金属パッド37の構造を示す断面図である。
本実施形態の図10の断面は、第1実施形態の図4の断面に対応している。ただし、本実施形態の層間絶縁膜18は、絶縁膜18a、18bに加えて、絶縁膜18c、18dを含んでいる。また、本実施形態のビアプラグ36は、バリアメタル層36aとプラグ材層36bとを含んでいる。また、本実施形態の金属パッド37は、バリアメタル層37aとパッド材層37bとを含んでいる。絶縁膜18b、18c、18dは、第2絶縁膜の例である。バリアメタル層36aとバリアメタル層37aは、第1膜の例である。プラグ材層36bとパッド材層37bは、第2膜の例である。
絶縁膜18c、絶縁膜18d、および絶縁膜18bは、配線層35上に順に形成されている。絶縁膜18cは例えばシリコン酸化膜であり、絶縁膜18dは例えばシリコン窒化膜であり、絶縁膜18bは例えばシリコン酸化膜やTEOS膜である。また、配線層35は、例えばCu層、W層、またはAl層を含む金属層であり、ここではW層である。
ビアプラグ36は、絶縁膜18c、18d内で触媒層61上に形成されており、バリアメタル層36aとプラグ材層36bとを含んでいる。バリアメタル層36aは、絶縁膜18c、18dの側面に形成されている。バリアメタル層36aは、例えばチタン(Ti)層、タンタル(Ta)層、チタン窒化膜、タンタル窒化膜、チタン酸化膜、またはタンタル酸化膜であり、ここではチタン層である。なお、後述するように、バリアメタル層36aは触媒層61の形成前に形成されるため、触媒層61はバリアメタル層36aにより環状に囲まれるように形成されている。プラグ材層36bは、絶縁膜18c、18d内にバリアメタル層36aを介して形成されており、かつ、配線層35上に触媒層61を介して形成されている。プラグ材層36bは、触媒層61に接するように形成されている。プラグ材層36bは、例えばCu層を含む金属層であり、ここではCu層である。
金属パッド37は、絶縁膜18b内でビアプラグ36上に形成されており、バリアメタル層37aとパッド材層37bとを含んでいる。バリアメタル層37aは、絶縁膜18bの側面に形成されている。バリアメタル層37aは、例えばチタン層、タンタル層、チタン窒化膜、タンタル窒化膜、チタン酸化膜、またはタンタル酸化膜であり、ここではチタン層である。パッド材層37bは、絶縁膜18b内にバリアメタル層37aを介して形成されており、かつ、配線層35上に触媒層61とプラグ材層36bとを介して形成されている。パッド材層37bは、例えばCu層を含む金属層であり、ここではCu層である。
このように、本実施形態では、W層である配線層35の上方に、Cu層であるプラグ材層36bおよびパッド材層37bが形成されている。本実施形態のプラグ材層36bとパッド材層37bは、触媒層61を触媒として使用した無電解めっきにより、配線層35の上方に触媒層61を介して形成される。
図11は、第2実施形態の変形例の金属パッド37の構造を示す断面図である。
本変形例では、プラグ材層36bとパッド材層37bはCu層であり、配線層35もCu層である。このように、これらが同じ金属材料で形成されている場合には、プラグ材層36bとパッド材層37bは、触媒層61を使用しない無電解めっきにより配線層35上に形成することが可能である。よって、本変形例では、配線層35上に触媒層61を形成しても形成しなくてもよい。図11は、配線層35上に触媒層61を形成しない例を示している。
図12および図13は、第2実施形態の半導体装置の製造方法を示す断面図である。
まず、上述の基板19の上方に、絶縁膜18a、配線層35、絶縁膜18c、絶縁膜18d、および絶縁膜18bを順に形成する(図12(a))。配線層35は、例えばW層である。
次に、RIEにより絶縁膜18b内にホールH3を形成し、さらに、RIEにより絶縁膜18d、18c内にホールH4を形成する(図12(b))。ホールH3は、絶縁膜18bを貫通するように形成される。ホールH3は、例えば0.5〜1.0μm程度の深さを有し、金属パッド37を埋め込むために使用される。ホールH4は、ホールH3の底部に、絶縁膜18d、18cを貫通するように形成される。ホールH4は、例えば0.1〜0.5μm程度の深さを有し、ビアプラグ36と触媒層61とを埋め込むために使用される。
次に、基板19の全面に、バリアメタル層36a、37bを形成するためのバリアメタル層63をコンフォーマルに形成する(図12(c))。その結果、バリアメタル層63が、ホールH3の側面および底面と、ホールH4の側面および底面とに形成される。バリアメタル層63は、例えばTi層である。
次に、RIEなどの異方性エッチングにより、ホールH4の底面からバリアメタル層63を除去する(図13(a))。その結果、ホールH4内に配線層35の上面が露出する。この異方性エッチングでは、ホールH3の底面からもバリアメタル層63が除去される。その結果、バリアメタル層63がバリアメタル層36aとバリアメタル層37aとに分断されると共に、ホールH3内に絶縁膜18dの上面が露出する。絶縁膜18dは、シリコン窒化膜であるため、チタン窒化膜やタンタル窒化膜と同様にCu原子の拡散を防止する機能を有する。すなわち、絶縁膜18dは、バリアメタル層36a、37aと同様の拡散防止機能を有する。
次に、ホールH4内の配線層35上に、触媒層61を形成する(図13(c))。触媒層61は、例えばPd層である。本実施形態の触媒層61は、ホールH4内の配線層35の上面に選択的に形成される。
次に、触媒層61を触媒として使用した無電解めっきにより、配線層35の上方に触媒層61を介して金属層(無電解めっき層)を成長させる。無電解めっき層は、例えばCu層であり、ホールH3、H4の内部および外部に形成される。次に、CMPによりめっき層の表面を平坦化して、ホールH3、H4外のめっき層を除去する。このようにして、ホールH4、H3内にそれぞれ、めっき層によりプラグ材層36bとパッド材層37bとが形成される(図13(c))。なお、配線層35とめっき層がいずれもCu層の場合には、触媒層61を形成する図13(b)の工程は省略してもよい。
本実施形態では、ホールH3、H4の側面にバリアメタル層36a、37aが形成されているため、一見するとバリアメタル層36a、37aの表面からもめっき層が成長するように考えられる。しかしながら、本実施形態のバリアメタル層36a、37aはチタン層であり、図13(c)の工程を行うまでにチタン層の少なくとも表面は酸化によりチタン酸化膜に変化しているため、本実施形態のバリアメタル層36a、36bの表面からは一般にめっき層は成長しない。よって、本実施形態においてホールH3、H4内にめっき層を無電解めっきにより形成する場合には、図13(a)にて矢印で示すように、めっき層の上面が徐々に上昇するような態様でめっき層を形成することができる。すなわち、本実施形態によれば、無電解めっきによりめっき層を非コンフォーマルに形成することができる。
このようにして、本実施形態の回路ウェハW2が製造される。本実施形態では、アレイウェハW1も同様の方法で製造される。そして、上述の図7(b)の工程と同様に、アレイウェハW1と回路ウェハW2とを機械的圧力およびアニールにより貼り合わせる。
本実施形態では、第1実施形態と同様に、絶縁膜15、配線層43、触媒層62、ビアプラグ42、および金属パッド41はそれぞれ、絶縁膜18、配線層35、触媒層61、ビアプラグ36、および金属パッド37と同様の製法や配置や材料で基板13上に形成することが可能である。アレイウェハW1と回路ウェハW2とが貼り合わせることで、絶縁膜15が絶縁膜18に貼り合わされ、金属パッド41が金属パッド37に貼り合わされる。
その後、アレイウェハW1および回路ウェハW2を複数のチップに切断する。このようにして、本実施形態の半導体装置が製造される。
図14は、第2実施形態の別の変形例の金属パッド37の構造を示す断面図である。
図14の半導体装置は、図10の半導体装置からビアプラグ36が除去された構造を有している。本変形例では、配線層35は例えばW層であり、パッド材層37bは例えばCu層である。この場合、パッド材層37bは、触媒層61上に直接形成されてもよい。
図15は、第2実施形態の別の変形例の金属パッド37の構造を示す断面図である。
図15の半導体装置は、図11の半導体装置からビアプラグ36が除去された構造を有している。本変形例では、配線層35は例えばCu層であり、パッド材層37bは例えばCu層である。この場合、パッド材層37は、配線層35上に直接形成されてもよい。
以上のように、本実施形態では、配線層35の上方にパッド材層37bを無電解めっきにより形成する。よって、本実施形態によれば、バリアメタル層37aを形成する場合であっても、貼り合わせに適した金属パッド37を提供することが可能となる。例えば、第1実施形態と同様に、ボイドや段差が少なく膜厚が厚いパッド材層37bを、めっき層の無駄を低減しつつ形成することが可能となる。これは、金属パッド41のパッド材層についても同様である。
(第3実施形態)
図16は、第3実施形態の半導体装置の製造方法を示す断面図である。
図16は、第3実施形態の半導体装置の製造方法を示す断面図である。
図16は、図6(b)の工程の変形例を示している。このように、本実施形態ではホールH1の底部に複数のホールH2を形成する。その後の工程は、図6(c)〜図7(b)の工程と同様に行うことが可能である。例えば、触媒層61は各ホールH1内に形成され、めっき層は各ホールH1内の触媒層61の位置から成長する。その結果、下面に複数のビアプラグ36が設けられた金属パッド37が形成される。
なお、本実施形態のホールH2の形状は、第2実施形態のホールH4にも適用することが可能である。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
1:アレイチップ、2:回路チップ、
11:メモリセルアレイ、12:絶縁膜、13:基板、14:絶縁膜、
15:層間絶縁膜、15a、15b:絶縁膜、16:絶縁膜、17:絶縁膜、
18:層間絶縁膜、18a、18b、18c、18d:絶縁膜、19:基板、
21:階段構造部、22:コンタクトプラグ、23:ワード配線層、
24:コンタクトプラグ、25:バックゲート配線層、
26:コンタクトプラグ、27:選択ゲート配線層、28:プラグ、
31:トランジスタ、32:ゲート電極、33:プラグ、34:配線層、
35:配線層、36:ビアプラグ、36a:バリアメタル層、36b:プラグ材層、
37:金属パッド、37a:バリアメタル層、37b:パッド材層、
41:金属パッド、42:ビアプラグ、43:配線層、
44:ビアプラグ、45:絶縁膜、46:ビアプラグ、47:パッド、
51:絶縁層、52:ブロック絶縁膜、53:電荷蓄積層、
54:トンネル絶縁膜、55:チャネル半導体層、56:コア絶縁膜、
61:触媒層、62:触媒層、63:バリアメタル層
11:メモリセルアレイ、12:絶縁膜、13:基板、14:絶縁膜、
15:層間絶縁膜、15a、15b:絶縁膜、16:絶縁膜、17:絶縁膜、
18:層間絶縁膜、18a、18b、18c、18d:絶縁膜、19:基板、
21:階段構造部、22:コンタクトプラグ、23:ワード配線層、
24:コンタクトプラグ、25:バックゲート配線層、
26:コンタクトプラグ、27:選択ゲート配線層、28:プラグ、
31:トランジスタ、32:ゲート電極、33:プラグ、34:配線層、
35:配線層、36:ビアプラグ、36a:バリアメタル層、36b:プラグ材層、
37:金属パッド、37a:バリアメタル層、37b:パッド材層、
41:金属パッド、42:ビアプラグ、43:配線層、
44:ビアプラグ、45:絶縁膜、46:ビアプラグ、47:パッド、
51:絶縁層、52:ブロック絶縁膜、53:電荷蓄積層、
54:トンネル絶縁膜、55:チャネル半導体層、56:コア絶縁膜、
61:触媒層、62:触媒層、63:バリアメタル層
Claims (15)
- 第1配線層と、前記第1配線層上に設けられた第1絶縁膜と、前記第1絶縁膜内で前記第1配線層上に設けられ、パラジウム、白金、および金の少なくともいずれかを含む第1金属部分と、前記第1絶縁膜内で前記第1金属部分上に設けられた第2配線層と、を有する第1チップと、
前記第1絶縁膜上に設けられた第2絶縁膜と、前記第2絶縁膜内で前記第2配線層上に設けられた第3配線層と、を有する第2チップと、
を備える半導体装置。 - 前記第2チップはさらに、前記第2絶縁膜内で前記第3配線層上に設けられ、パラジウム、白金、および金の少なくともいずれかを含む第2金属部分と、前記第2金属部分上に設けられた第4配線層と、を有する請求項1に記載の半導体装置。
- 前記第1配線層は、少なくともタングステンまたはアルミニウムを含み、前記第2配線層は、少なくとも銅を含む、請求項1または2に記載の半導体装置。
- 前記第2配線層は、
前記第1配線層上に前記第1金属部分を介して設けられた第1領域と、
前記第1配線層上に前記第1金属部分と前記第1領域とを介して設けられ、かつ、前記第1配線層上に前記第1絶縁膜を介して設けられた第2領域と、
を備える請求項1から3のいずれか1項に記載の半導体装置。 - 前記第2配線層は、
前記第1絶縁膜の側面に設けられた第1膜と、
前記第1絶縁膜内に前記第1膜を介して設けられ、かつ、前記第1配線層上に前記第1金属部分を介して設けられた第2膜と、
を備える請求項1から4のいずれか1項に記載の半導体装置。 - 前記第1膜は、チタンまたはタンタルを含む、請求項5に記載の半導体装置。
- 前記第2膜は、少なくとも銅を含む、請求項5または6に記載の半導体装置。
- 前記第2膜は、前記第1配線層に含まれる金属元素と異なる金属元素を含む、請求項5から7のいずれか1項に記載の半導体装置。
- 前記第2膜は、前記第1金属部分に接している、請求項5から8のいずれか1項に記載の半導体装置。
- 第1基板上に第1配線層を形成し、
前記第1配線層上に第1絶縁膜を形成し、
前記第1絶縁膜内の前記第1配線層上に無電解めっきにより第2配線層を形成し、
前記第1基板上の前記第1絶縁膜内に形成された前記第2配線層と、第2基板上の第2絶縁膜内に形成された第3配線層とを貼り合わせる、
ことを含む半導体装置の製造方法。 - 前記第1絶縁膜内の前記第1配線層上に、パラジウム、白金、および金の少なくともいずれかを含む第1金属部分を形成することをさらに含み、
前記第2配線層は、前記第1絶縁膜内の前記第1金属部分上に前記無電解めっきにより形成される、請求項10に記載の半導体装置の製造方法。 - 前記第1配線層は、少なくともタングステンまたはアルミニウムを含み、前記第2配線層は、少なくとも銅を含む、請求項10または11に記載の半導体装置の製造方法。
- 前記第1配線層と前記第2配線層は、少なくとも銅を含む、請求項10に記載の半導体装置の製造方法。
- 前記第2基板上に第4配線層を形成し、
前記第4配線層上に前記第2絶縁膜を形成し、
前記第2絶縁膜内の前記第4配線層上に無電解めっきにより前記第3配線層を形成し、
前記第1、第2、第3、および第4配線層の形成後に、前記第1基板上の前記第1絶縁膜内に形成された前記第2配線層と、前記第2基板上の前記第2絶縁膜内に形成された前記第3配線層とを貼り合わせる、
ことを含む請求項10から13のいずれか1項に記載の半導体装置の製造方法。 - 前記第2絶縁膜内の前記第4配線層上に、パラジウム、白金、および金の少なくともいずれかを含む第2金属部分を形成することをさらに含み、
前記第3配線層は、前記第2絶縁膜内の前記第2金属部分上に前記無電解めっきにより形成される、請求項14に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019048964A JP2020150226A (ja) | 2019-03-15 | 2019-03-15 | 半導体装置およびその製造方法 |
US16/561,658 US11152334B2 (en) | 2019-03-15 | 2019-09-05 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019048964A JP2020150226A (ja) | 2019-03-15 | 2019-03-15 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020150226A true JP2020150226A (ja) | 2020-09-17 |
Family
ID=72423747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019048964A Pending JP2020150226A (ja) | 2019-03-15 | 2019-03-15 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11152334B2 (ja) |
JP (1) | JP2020150226A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054383A1 (ja) | 2020-09-08 | 2022-03-17 | 日本電気株式会社 | 通信装置、方法および記録媒体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8358011B1 (en) * | 2007-09-07 | 2013-01-22 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
KR100610481B1 (ko) | 2004-12-30 | 2006-08-08 | 매그나칩 반도체 유한회사 | 수광영역을 넓힌 이미지센서 및 그 제조 방법 |
US9543263B2 (en) * | 2013-11-12 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packaging and manufacturing method thereof |
US9343369B2 (en) | 2014-05-19 | 2016-05-17 | Qualcomm Incorporated | Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems |
JP2018064758A (ja) | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、製造方法、および電子機器 |
-
2019
- 2019-03-15 JP JP2019048964A patent/JP2020150226A/ja active Pending
- 2019-09-05 US US16/561,658 patent/US11152334B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022054383A1 (ja) | 2020-09-08 | 2022-03-17 | 日本電気株式会社 | 通信装置、方法および記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
US20200294971A1 (en) | 2020-09-17 |
US11152334B2 (en) | 2021-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979320B2 (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
TWI750576B (zh) | 半導體裝置及其製造方法 | |
TWI711164B (zh) | 半導體裝置及其製造方法 | |
US10468400B2 (en) | Method of manufacturing substrate structure | |
JP2020150037A (ja) | 半導体装置およびその製造方法 | |
US11594514B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI782400B (zh) | 半導體裝置及其製造方法 | |
TW202010107A (zh) | 半導體裝置及其製造方法 | |
TWI743954B (zh) | 半導體裝置及其製造方法 | |
JP2020145351A (ja) | 半導体装置およびその製造方法 | |
JP2020150226A (ja) | 半導体装置およびその製造方法 | |
JP2021044399A (ja) | 半導体装置およびその製造方法 | |
JP2022095359A (ja) | 半導体装置およびその製造方法 | |
TWI784292B (zh) | 半導體裝置及其製造方法 | |
JP2024083024A (ja) | 半導体装置 | |
TW202312398A (zh) | 半導體裝置及基板 |