JP2018064758A - 半導体装置、製造方法、および電子機器 - Google Patents

半導体装置、製造方法、および電子機器 Download PDF

Info

Publication number
JP2018064758A
JP2018064758A JP2016205241A JP2016205241A JP2018064758A JP 2018064758 A JP2018064758 A JP 2018064758A JP 2016205241 A JP2016205241 A JP 2016205241A JP 2016205241 A JP2016205241 A JP 2016205241A JP 2018064758 A JP2018064758 A JP 2018064758A
Authority
JP
Japan
Prior art keywords
electrode
electrode via
electrode pad
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016205241A
Other languages
English (en)
Inventor
隆季 亀嶋
Takasue Kameshima
隆季 亀嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2016205241A priority Critical patent/JP2018064758A/ja
Priority to US16/337,091 priority patent/US11069637B2/en
Priority to PCT/JP2017/036338 priority patent/WO2018074250A1/ja
Publication of JP2018064758A publication Critical patent/JP2018064758A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radiology & Medical Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Optics & Photonics (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Endoscopes (AREA)

Abstract

【課題】Cu Pumpingの発生を抑制することができる。
【解決手段】複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、Cu電極PADと下層メタルとの接続部材である電極Viaとを備え、Cu電極PADは、電極Viaからずらした位置に形成される。本開示は、例えば、CMOSなどの積層型固体撮像装置に適用することができる。
【選択図】図２

Description

本開示は、半導体装置、製造方法、および電子機器に関し、特に、Cu Pumpingの発生を抑制することができるようにした半導体装置、製造方法、および電子機器に関する。
３次元集積回路等を有する半導体装置を作製する場合、半導体部材の接合面に設けられたCu電極同士を直接接合する方法が用いられることがある。
例えば、特許文献１では、受光素子が形成された第１基板と周辺回路が形成された第２基板とを、Cu電極PAD（ボンディングパッド）によって接合することが開示されている。このような方法では、それぞれの半導体部材に接合面としてCu電極と層間絶縁膜とを同一面に設け、そのうえで平坦化して貼り合わせることにより、対向するCu電極同士及び層間絶縁膜同士を接合させている。
ここで、よりロバストな３次元集積回路等を作製するためには、より強固な接合を実現させることが求められる。より強固な接合を実現させる手法として、特許文献２では、ダミーCu電極を一定の割合で接合面に設けることにより、CMP（chemical mechanical polishing）法による半導体部材接合面のディッシングやエロージョン等の発生を抑制して高平坦性を実現する手法が開示されている。
さらに、特許文献２では、ディッシング抑制として設けたダミーCu電極同士も直接接合させることにより、半導体部材接合においてCu固相拡散接続の割合を増加させることで強固な接合を実現する手法も開示されている。ここで、Cu電極、ダミーCu電極の接合面における割合は50乃至60％が最適であることも開示されている。
以上のように、特許文献１や特許文献２においては、Cu電極、ダミーCu電極を50乃至60％の割合で設けた高平坦性な接合面を有する半導体部材を常温環境化において仮接合した後、350℃の高温環境化において熱処理する事で、より強固な接合を実現している。
特開２００６−１９１０８１号公報 特開２０１２−２５６７３６号公報
しかしながら、Cuは熱膨張率に則り、体積変動する特徴を有しているため、Cu電極、Cuダミー電極体積が大きくなると熱膨張係数に則り体積が増加することになり、Cu Pumpingが発生しやすくなる。
また、特許文献２に示されているような構造においては、ダミーCu電極よりも下層メタルと接続しているCu電極のほうが、Cu体積が大きくなるためCu Pumpingがより発生しやすい構造となっている。
本開示は、このような状況に鑑みてなされたものであり、Cu Pumpingの発生を抑制することができるものである。
本技術の一側面の半導体装置は、複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、前記Cu電極PADと下層メタルとの接続部材である電極Viaとを備え、前記Cu電極PADは、前記電極Viaからずらした位置に形成される。
前記電極Viaは、垂直信号線の役割を有することができる。
前記電極Viaは、Cuで構成される。
前記電極Viaは、Cuの体積が1.0E＋10nm3以上で構成される。
前記電極Viaと前記Cu電極PADを接続する導電性金属をさらに備え、前記導電性金属は、前記電極Viaの上部を覆っている構造である。
前記導電性金属は、アルミニウムまたはタングステンである。
前記電極Viaと前記Cu電極PADを接続するCu配線をさらに備えることができる。
前記電極Viaは、Cu以外の導電性金属が、少なくとも前記電極Viaと前記Cu電極PADとを電気的に接続可能となるように側壁に形成されて、側壁内部に絶縁膜を充填させた構造である。
前記電極Viaは、前記導電性金属が側壁を覆うように形成されて、前記側壁内部に絶縁膜を充填させた構造である。
前記Cu電極PADと前記電極Viaは、前記半導体部材の体積に応じて、接合される両方の半導体部材に設けられる。
前記Cu電極PADと前記電極Viaは、接合される一方の半導体部材に設けられ、他方の半導体部材には、前記Cu電極PADと、前記Cu電極PADの直下に形成されるCu電極ViaとからなるCu電極が設けられる。
前記半導体装置は、固体撮像装置である。
本技術の一側面の製造方法は、製造装置が、複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと下層メタルとの接続部材である電極Viaを形成し、前記Cu電極PADを、前記電極Viaからずらした位置に形成する。
本技術の一側面の電子機器は、複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、前記Cu電極PADと下層メタルとの接続部材である電極Viaとを備え、前記Cu電極PADは、前記電極Viaからずらした位置に形成される固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを備える。
本技術の一側面においては、複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと下層メタルとの接続部材である電極Viaが形成される。そして、前記Cu電極PADが、前記電極Viaからずらした位置に形成される。
本技術によれば、半導体部材を接合することができる。特に、本技術によれば、Cu Pumpingの発生を抑制することができる。
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
本技術を適用した固体撮像装置の概略構成例を示すブロック図である。 本技術の第１の実施の形態の固体撮像素子の半導体装置を製造する製造装置の構成例を示すブロック図である。 図２の製造装置の半導体形成処理について説明するフローチャートである。 図３の半導体形成処理を説明する工程図である。 図３の半導体形成処理を説明する工程図である。 ２つの半導体部材が接合面で合わさって形成された半導体装置の例を示す図である。 複数の半導体部材が接合面で合わさって形成された半導体装置の例を示す図である。 ２つの半導体部材が接合面で合わさって形成された半導体装置の例を示す図である。 ２つの半導体部材が接合面で合わさって形成された半導体装置の他の例を示す図である。 本技術の第２の実施の形態の固体撮像素子の半導体装置を製造する製造装置の構成例を示すブロック図である。 図１０の製造装置の半導体形成処理について説明するフローチャートである。 図１１の半導体形成処理を説明する工程図である。 図１１の半導体形成処理を説明する工程図である。 本技術の第３の実施の形態の固体撮像素子の半導体形成処理を説明する工程図である。 本技術の第３の実施の形態の固体撮像素子の半導体形成処理を説明する工程図である。 本技術の第４の実施の形態の固体撮像素子の半導体装置を製造する製造装置の構成例を示すブロック図である。 図１６の製造装置の半導体形成処理について説明するフローチャートである。 図１７の半導体形成処理を説明する工程図である。 図１７の半導体形成処理を説明する工程図である。 本技術を適用したイメージセンサの使用例を示す図である。 本技術を適用した電子機器の構成例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
０．装置の構成
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．イメージセンサの使用例
６．電子機器の例
７．内視鏡手術システムへの応用例
８．移動体への応用例
＜０．装置の構成＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路領域とを有して構成される。
画素２は、光電変換素子（例えば、PD(Photo Diode)）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。
また、画素２は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。フォトダイオードは、光電変換素子である。
周辺回路領域は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
入出力端子１２は、外部と信号のやりとりをするために設けられる。
＜１．第１の実施の形態＞
＜製造装置の構成例＞
図２は、本技術の第１の実施の形態の固体撮像装置の半導体装置を製造する製造装置の構成例を示すブロック図である。
図２の製造装置においては、本技術の第１の実施の形態の固体撮像装置の半導体装置において接合に用いられるCu電極作製時に、Cu電極部材のうち、平坦化を行い、接続（接合）が行われる部材であるCu電極PADと下層のメタルをコンタクトさせる部材であるCu電極Viaとがずらして、すなわち、離れて作成される。
図２の例において、製造装置５０は、Cu電極Via形成部６１、導電性配線形成部６２、Trench加工部６３、Cu電極PAD形成部６４、および半導体部材形成部６５を含むように構成される。
Cu電極Via形成部６１は、Cu電極Viaを形成する。導電性配線形成部６２は、Cu電極PADとCu電極Viaとを導通させる導電性配線を形成する。Trench加工部６３は、Cu電極PAD形成のためのTrench部を加工する。
Cu電極PAD形成部６４は、Cu電極PADを形成する。半導体部材形成部６５は、半導体部材を接合することで、半導体装置を形成する。
＜製造装置の動作例＞
次に、図３のフローチャートを参照して、本技術の第１の実施の形態の固体撮像素子の半導体形成処理について説明する。なお、図３の半導体形成処理の説明には、適宜、図４および図５の工程図が参照される。また、図４以降の工程図において、太線は、バリアメタルを表している。
ステップＳ５１において、Cu電極Via形成部６１は、図４Ａに示されるように、Cu電極Viaコンタクトメタル７２上の絶縁膜７１に、Cu電極Via７３を形成する。すなわち、まず、Cu電極Viaコンタクトメタル７２が形成され、その上に絶縁膜７１が形成される。絶縁膜７１のCu電極Viaコンタクトメタル７２上に、Cu電極Viaホールが形成されて、Cu電極Via７３が形成される。その際、Cu電極Via７３は、BEOL(Back End Of Line)プロセスに則って、Cu配線形成後、Cu配線に対して、Lithographyプロセス、DRY Etchingプロセス、スパッタプロセス、Cuメッキプロセス、およびCMPプロセスを経て形成される。
次に、ステップＳ５２において、導電性配線形成部６２は、図４Ｂに示されるように、Cu電極Via７３とずらして形成されるCu電極PADとを導通させる導電性配線７４を形成する。導電性配線７４は、アルミニウム(AL)やタングステン（W）などの金属の成膜後、Lithographyプロセス、DRY EtchingプロセスによってCu電極Via７３を覆うように形成される。なお、導電性配線７４は、浅いダマシンを作ることで、Cuで形成されてもよい。
導電性配線７４の幅は、Cu電極PADのサイズに応じて設定される。このとき、Cu電極PADのサイズよりも大きく設定することによりマージンを確保することができ、ロバストなCu電極を形成することができる。
ステップＳ５３において、Trench加工部６３は、図４Ｃに示されるように、Cu電極Via７３から離れた位置に、Cu電極PAD形成のためのTrench部７５を加工する。
ここで、Cu電極Via７３とCu電極PADのズレ幅は、Cu電極Via７３とCu電極PADが被らないように設定する必要がある。Cu電極Via７３とCu電極PADに被り部がある場合、Cu電極Via７３のCu熱体積膨張ストレスがCu電極PADに伝達し、Pumpingが発生し、接合特性ならびに信頼性が劣化してしまう。
すなわち、接合界面において一部のCu電極にCu Pumpingが発生した場合、Cu Pumpingが発生したCu電極に依存して接合面が部分的に剥離しVoid（空隙）となる。Voidが発生すると３次元集積回路等を有する半導体装置の接合界面強度は低下する。
また、Pumpingが発生していないCu電極は対向した電極間剥離により接続（導通）不良が発生する。さらに、絶縁膜間のVoidに起因して隣接Cu電極間ショート、もしくは要素信頼性、特にTDDB(Time Dependent Dielectric Breakdown)劣化が生じ、状態によっては市場へ出すことができなくなる。
これに対して、設計レイアウトとしてCu電極PAD並びにダミーCu電極PADのサイズや配置ピッチが均一である場合、最小幅として1（Cu電極サイズ）ピッチずらしておけばCu電極Via７３のCu熱体積膨張ストレス影響をCu電極PADは受けなくなる。
次に、ステップＳ５４において、Cu電極PAD形成部６４は、図５に示されるように、Trench部７５にスパッタプロセス、CuメッキプロセスによりCuを充填させ、CMPプロセスにより接合面として十分な平坦性を有したCu電極PAD７６を形成する。
ステップＳ５５において、半導体部材形成部６５は、Cu電極Viaコンタクトメタル７２、Cu電極Via７３、導電性配線７４、およびCu電極PAD７６からなる構造のずらしCu電極部材８１が形成された半導体部材を接合することで、図６に示されるような半導体装置を形成する。
図６の例においては、２つの半導体部材が接合面８３で合わさって形成された半導体装置が示されている。この半導体装置においては、ずらしCu電極部材８１同士を接合させたCu電極構造と、ずらしなしCu電極部材８２同士を接合させたCu電極構造とが絶縁膜７１に混在している。
ずらしCu電極部材８１は、Cu電極Viaコンタクトメタル７２、Cu電極Via７３、導電性配線７４、およびCu電極PAD７６で構成されている。一方、ずらしなしCu電極部材８２は、Cu電極Viaコンタクトメタル９１、Cu電極Via７３よりも体積の小さいCu電極Via９２、およびCu電極PAD９３で構成されている。
すなわち、図６の例の半導体装置においては、Cu電極Via７３とは異なる体積のCu電極Via９２が混在しているが、異なる体積のCu電極Viaが混在していても良好な接合特性を有することができる。
これは、Cu電極Via７３とCu電極PAD７６をずらした構造によるCu熱体積膨張ストレス影響防止に加えて、Cu電極Via７３とCu電極PAD７６を接続する導電性配線７４によってCu電極Via７３に蓋をすることで二重にCu熱体積膨張ストレスの影響を防止し、Pumpingを抑制することで、より良好な接合特性、高信頼性を実現することになる。
また、Cu電極Via７３をTSV(Through Silicon Via)とする場合は、熱体積膨張ストレスのかかり方にベクトル（図中矢印）が発生し、膨張が阻害されないCu電極PAD７６にストレス集中することにより、Cu Pumping発生リスクが加速することになるが、図５を参照して上述した、Cu電極Viaコンタクトメタル７２、Cu電極Via７３、導電性配線７４、およびCu電極PAD７６からなる構造により、対策可能となる。
ここで、Cu電極Via７３をTSVとする場合、量産化されているCu電極Via７３と比して、例えばVia径が直径3000nm以上になり、Via高さも6000nm以上になってくるため、Cu体積は1.0E+10nm3以上となる。このCu体積値は量産化されているCu電極Viaよりも２桁以上大きくなるため、Cu Pumping発生のリスクが増大する。そのため、Cu電極Via７３のCu体積が1.0E+10nm3以上となる場合、Cu電極Viaコンタクトメタル７２、Cu電極Via７３、導電性配線７４、およびCu電極PAD７６からなるずらしCu電極部材８１のCu電極構造は、より有効な対策となる。
図７は、３以上のSi基板１０１を有する半導体部材を接合面８３で接合して積層した固体撮像装置において、光電変換用の垂直信号線としてTSVを設ける構造の例を示している。なお、最上層には、レンズおよびカラーフィルタ１０２が形成されている。
このTSVを、Cu電極ViaとしてCu電極PADと接続する場合、Cu熱体積膨張方向(ストレス)としてはSi基板に挟まれた横方向よりも抵抗の小さいCu電極PADに集中するためリスクは増大していた。またCu電極Viaと下層メタル間にはBM（Barrier Metal）が存在しているため、Cu電極Via上層のCu電極PADへストレス集中することになりリスクは増大していた。
そこで、Pumping発生リスクがあるCu電極に対して、図６で参照したずらしCu電極部材同士を接合させた構造１０３−１乃至１０３−３を適用し、例えば、ずらしCu電極部材同士を接合させた構造１０３−１においては、Cu電極Via７３をTSVとして使用することでPumpingを抑制することができる。
図７の例においても、明確な図示はしていないが、特許文献２に記載されるダミーCu電極も配置されている。ここで、ずらし量に関しては、ずらしたことによって、Cu電極Via直上にCu電極PAD、ダミーCu電極PADが配置されないこと、また、Cu電極ViaとCu電極PAD（ダミー含む）が接しないことが必要である。
例えば、Cu電極、ダミーCu電極共に一定のピッチで配置されている場合、1/2ピッチずらすことで、Cu電極Via直上がCu電極間スペースとなるように設計することが可能となる。
なお、Cu電極Viaは、画素領域の周辺としては、垂直信号線として用いられるが、画素領域においては、垂直信号線としてだけでなく、光を遮光することなどにも用いられる。
ここで、図６および図７においては、半導体装置において接合に用いるCu電極作製時にずらしCu電極部材８１同士を接合させるCu電極構造となっているが、片側の半導体部材のすべてのCu電極Via体積が1.0E+10nm3よりも小さく、Pumping発生リスクがない場合は、図８に示されるように、ずらしなしCu電極部材８２とずらしCu電極部材８１とを接合させるCu電極構造とすることにより、半導体装置を作製することも可能である。
このように、Cu電極の状態に応じて適切なプロセス(Cu電極)を選択することでコスト削減が可能となる。
なお、接合面８３において、接合されるCu電極PAD同士は、図９に示されるように、多少左右方向（図９の場合、向かって右方向）にずれていても、電気的に接続されていればよい。
＜２．第２の実施の形態＞
＜製造装置の構成例＞
図１０は、本技術の第２の実施の形態の固体撮像素子の半導体装置を製造する製造装置の構成例を示すブロック図である。
図１０の製造装置においても、本技術の第２の実施の形態の固体撮像素子の半導体装置において接合に用いられるCu電極作製時に、Cu電極PADと電極Viaとがずらして、すなわち、離れて作成される。
図１０の例において、製造装置１５０は、電極Via形成部１６１、Trench加工部１６３、およびCu電極PAD形成部１６４を含むように構成される。
電極Via形成部１６１は電極Viaを形成する。Trench加工部１６３は、Cu電極PAD形成のためのTrench部を加工する。
Cu電極PAD形成部１６４は、Cu電極PADを形成する。なお、図１０の例の場合、半導体部材形成部は、図示されないが構成されてもよく、半導体部材形成部は、半導体部材を接合することで、半導体装置を形成する。
＜製造装置の動作例＞
次に、図１１のフローチャートを参照して、本技術の第２の実施の形態の固体撮像素子の半導体形成処理について説明する。なお、図１１の半導体形成処理の説明には、適宜、図１２および図１３の工程図が参照される。
ステップＳ１５１において、電極Via形成部１６１は、図１２Ａおよび図１２Ｂに示されるように、Cu電極Viaコンタクトメタル７２が形成された絶縁膜７１上に、電極Viaホール１７１と導電性配線１７２を形成する。すなわち、電極Viaホール１７１および導電性配線１７２は、BEOLプロセスに則って、Cu配線形成後、Cu配線に対して、Lithographyプロセス、DRY Etchingプロセス、スパッタプロセスを経て形成される。
ここで、導電性配線１７２は、スパッタ材料としてタングステン（W）などの導電性金属を用いて、電極Viaホール１７１の側壁からボトム、フィールドにかけて成膜される。なお、電極Via１７３としては、導電性金属を完全に埋め込む必要はなく、電極Viaコンタクトメタル７２とCu電極PAD７６と電気的に接続されるように成膜されていればよい。側壁カバレッジ膜厚としては100nm以上成膜されていることが望ましい。
導電性配線１７２の幅は、第１の実施の形態と同様に、Cu電極PAD７６のサイズに応じてマージン確保できるように設定される。
次に、ステップＳ１５２において、電極Via形成部１６１は、図１２Ｂに示されるように、絶縁膜１７４を成膜する。このときに、電極Viaホール１７１内にも絶縁膜１７４が充填され、電極Via１７３が形成される。
ステップＳ１５３において、Trench加工部１６３は、図１３Ａに示されるように、電極Via１７３から離れた位置でかつ導電性配線１７２上に、Cu電極PAD７６作製のためのTrench部１７５を加工する。
ここで、第１の実施の形態と異なり、第２の実施の形態においては、電極ViaにCu材を用いておらず、さらに側壁成膜金属の体積も、第１の実施の形態のCu電極Via７３と比して小さくなるため、Cu Pumpingは発生しない。そのため、電極Via１７３とCu電極PAD７６のズレ幅に大きく制約を設ける必要がない。
しかしながら、電極Via１７３の間口が狭い場合、絶縁膜充填が不十分となる恐れがあるため、ずらしなしCu電極部材、すなわち、電極Via１７３直上にCu電極パッド７６は形成しないほうが望ましい。電極Via１７３直上が完全に絶縁膜１７４で覆われていない場合、Cu電極PAD７６形成時にCuめっきが電極Via１７３内に流れ込み、Cu電極PAD７６の形状が不安定となり、接合特性が劣化する。
ステップＳ１５４において、Cu電極PAD形成部１６４は、図１３Ｂに示されるように、Cu電極PAD７６作製のためのTrench部１７５に、スパッタプロセス、CuメッキプロセスによりCuを充填させ、CMPプロセスにより接合面として十分な高平坦性を有したCu電極PAD７６を形成する。
この第２の実施の形態は、第１の実施の形態と比して、Cu電極のCu体積が小さくなるため、ずらし構造と合わせて、二重にCu Pumpingの発生を抑制することが可能となり、より良好な接合特性を実現することになる。
＜３．第３の実施の形態＞
第３の実施の形態については、第２の実施の形態において上述した電極Via１７３の間口が狭い場合などの点に対して、電極Via１７３への絶縁膜埋め込みが十分できる状態であることを前提とした形態となっている。したがって、第３の実施の形態の固体撮像素子の半導体装置を製造する製造装置については、第２の実施の形態の例の製造装置と基本的に同様の構成をしているので、その説明については、省略される。
＜製造装置の動作例＞
また、本技術の第３の実施の形態の固体撮像素子の半導体形成処理も、上述した第２の実施の形態の例とほぼ同じであるので、図１１を再度参照して簡単に説明する。なお、この半導体形成処理の説明には、適宜、図１４および図１５の工程図が参照される。
ステップＳ１５１において、電極Via形成部１６１は、図１４Ａおよび図１４Ｂに示されるように、Cu電極Viaコンタクトメタル７２上の絶縁膜７１に、電極Viaホール１７１と導電性配線１７２を形成する。なお、導電性配線１７２は、図１２Ａおよび図１２Ｂの場合と異なり、電極Viaコンタクトメタル７２（電極Via１７３）上に形成される（すなわち、電極Via１７３から離れていない）Cu電極PAD７６と接続できるように形成される。
次に、ステップＳ１５２において電極Via形成部１６１は、図１４Ｂに示されるように、絶縁膜１７４を成膜する。このときに、電極Viaホール１７１内にも絶縁膜１７４が充填され、電極Via１７３が形成される。
ステップＳ１５３において、Trench加工部１６３は、図１５Ａに示されるように、電極Via１７１上の位置でかつ導電性配線１７２上に、Cu電極PAD７６作製のためのTrench部１７５を加工する。
ステップＳ１５４において、Cu電極PAD形成部１６４は、図１５Ｂに示されるように、Cu電極PAD７６作製のためのTrench部１７５に、スパッタプロセス、CuメッキプロセスによりCuを充填させ、CMPプロセスにより接合面として十分な高平坦性を有したCu電極PAD７６を形成する。
この第３の実施の形態の場合、電極Via１７３とCu電極PAD７６のズレ幅に完全に制約を設ける必要がなくなり、自由なレイアウトが可能となる。
＜４．第４の実施の形態＞
＜製造装置の構成例＞
図１６は、本技術の第４の実施の形態の固体撮像素子の半導体装置を製造する製造装置の構成例を示すブロック図である。
図１６の製造装置においても、本技術の第４の実施の形態の固体撮像素子の半導体装置において接合に用いられるCu電極作製時に、Cu電極PADとCu電極Viaとがずらして、すなわち、離れて作成される。
図１６の例において、製造装置２００は、Cu電極Viaホール形成部２１１、第１のTrench加工部２１２、Cu配線形成部２１３、第２のTrench加工部２１４、およびCu電極PAD形成部２１５を含むように構成される。
Cu電極Viaホール形成部２１１は、Cu電極Viaホールを形成する。第１のTrench加工部２１２は、ずらしCu配線用Trench部を加工する。Cu配線形成部２１３は、Cuの配線を形成する。第２のTrench加工部２１４は、Cu電極PAD形成のためのTrench部を加工する。Cu電極PAD形成部２１５は、Cu電極PADを形成する。
なお、図１６の例の場合も、半導体部材形成部は、図示されないが構成されてもよく、半導体部材形成部は、半導体部材を接合することで、半導体装置を形成する。
＜製造装置の動作例＞
次に、図１７のフローチャートを参照して、本技術の第４の実施の形態の固体撮像素子の半導体形成処理について説明する。なお、図１７の半導体形成処理の説明には、適宜、図１８および図１９の工程図が参照される。
ステップＳ２０１において、Cu電極Viaホール形成部２１１は、図１８Ａに示されるように、Cu電極Viaコンタクトメタル７２上の絶縁膜７１に、Cu電極Viaホール２２１を形成する。その際、Cu電極Viaホール２２１は、BEOLプロセスに則って、Cu配線形成後、Cu配線に対して、Lithographyプロセス、DRY Etchingプロセス、スパッタプロセスを経て形成される。
ステップＳ２０２において、第１のTrench加工部２１２は、図１８Ｂに示されるように、Lithographyプロセス、DRY Etchingプロセスを経て、ずらしTrench部２２２を加工する。
ステップＳ２０３において、Cu配線形成部２１３は、図１９Ａに示されるように、Cu電極Viaホール２２１とずらしTrench部２２２に、スパッタプロセス、CuメッキプロセスによりCuを充填させ、CMPプロセスを経て、Cu電極Via２２３とずらしCu配線２２４を形成する。
ステップＳ２０４において、第２のTrench加工部２１４は、図１９Ｂに示されるように、Cu電極Via２２３から離れた位置で、かつ、ずらしCu配線２２４上に、Cu電極PAD作製用Trench部２２５を加工する。
ステップＳ２０５において、Cu電極PAD形成部２１５は、Cu電極PAD作製用Trench部２２５に、スパッタプロセス、Cuメッキプロセス、によりCuを充填させ、CMPプロセスにより接合面として十分な高平坦性を有したCu電極PAD２２６を形成する。
この例の場合、Cu電極Via、ずらしCu配線、Cu電極PADとすべて同じCu材料で電極形成されることになるが、Cu電極ViaからのCu熱体積膨張ストレス影響をCu電極PADが直接受けないため、Cu Pumpingの発生を抑制することが可能となり、良好な接合特性および高信頼性を実現することになる。
以上のように、本技術によれば、２以上の半導体部材を接合して積層した半導体装置において、Cu電極Viaの熱体積膨張ストレスに起因したCu Pumpingが発生することで引き起こされる現象を抑制することが可能となる。
すなわち、固体撮像素子などの半導体装置の多機能化などに伴い、TSVにCu電極Viaを適用するなどして、Cu電極ViaのCu体積が増加すると、Cu熱膨張係数に則したCu熱体積膨張ストレスがCu電極PADにかかり、Cu Pumpingが発生し、接合特性ならびに信頼性が劣化する問題に対して、Cu電極ViaとCu電極PADをずらして作製することにより、Cu電極ViaのCu熱体積膨張に起因するストレスの影響をCu電極PADが受けなくなり、Cu Pumpingの発生を抑制し、接合特性劣化、信頼性劣化を防止する。
また、Cu電極ViaとCu電極PADのずらし構造を適用することにより、３以上の半導体部材を接合して積層した固体撮像素子などの半導体装置を高歩留りで作製することが可能になる。
さらに、Cu電極ViaとCu電極PADのずらし構造を適用することにより、ずらし量を調整することでCu電極PADのレイアウトの自由度が向上する。
すなわち、Cu電極Viaの直上にCu電極PADを配置するという制約が外れ、自由なレイアウトが可能になる。画素レイアウトに合わせた、最適なCu電極PADレイアウトが可能となることで、映り込み抑制や感度ムラ抑制など画素特性が向上する。
＜５．イメージセンサの使用）＞
図２０は、上述の固体撮像装置を使用する使用例を示す図である。
上述した固体撮像装置（イメージセンサ）は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
＜６．電子機器の例＞
＜電子機器の構成例＞
さらに、本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
ここで、図２１を参照して、本技術の電子機器の構成例について説明する。
図２１に示される電子機器３００は、固体撮像装置（素子チップ）３０１、光学レンズ３０２、シャッタ装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。固体撮像装置３０１としては、上述した図１の固体撮像装置１が設けられる。
光学レンズ３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面上に結像させる。これにより、固体撮像装置３０１内に一定期間信号電荷が蓄積される。シャッタ装置３０３は、固体撮像装置３０１に対する光照射期間および遮光期間を制御する。
駆動回路３０４は、固体撮像装置３０１の信号転送動作、シャッタ装置３０３のシャッタ動作、および図示せぬ発光部の発光動作を制御する駆動信号を供給する。駆動回路３０４は、図示せぬＣＰＵにより設定されたパラメータを用いて各動作を制御する。駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１は信号転送を行う。信号処理回路３０５は、固体撮像装置３０１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
＜７．内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２３は、図２２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）等に適用され得る。具体的には、例えば、図１の固体撮像装置１は、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜８．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２５は、撮像部１２０３１の設置位置の例を示す図である。
図２５では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１（撮像部１２１０１ないし１２１０４含む）に適用され得る。具体的には、例えば、図１の固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、車載器において、鮮明な画像を得ることができるという格別な効果を得ることができる。
なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
（１） 複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、
前記Cu電極PADと下層メタルとの接続部材である電極Viaと
を備え、
前記Cu電極PADは、前記電極Viaからずらした位置に形成される
半導体装置。
（２） 前記電極Viaは、垂直信号線の役割を有する
前記（１）に記載の半導体装置。
（３） 前記電極Viaは、Cuで構成される
前記（１）または（２）に記載の半導体装置。
（４） 前記電極Viaは、Cuの体積が1.0E＋10nm3以上で構成される
前記（３）に記載の半導体装置。
（５） 前記電極Viaと前記Cu電極PADを接続する導電性金属を
さらに備え、
前記導電性金属は、前記電極Viaの上部を覆っている構造である
前記（３）に記載の半導体装置。
（６） 前記導電性金属は、アルミニウムまたはタングステンである
前記（５）に記載の半導体装置。
（７） 前記電極Viaと前記Cu電極PADを接続するCu配線を
さらに備える前記（３）に記載の半導体装置。
（８） 前記電極Viaは、Cu以外の導電性金属が、少なくとも前記電極Viaと前記Cu電極PADとを電気的に接続可能となるように側壁に形成されて、側壁内部に絶縁膜を充填させた構造である
前記（２）に記載の半導体装置。
（９） 前記電極Viaは、前記導電性金属が側壁を覆うように形成されて、前記側壁内部に絶縁膜を充填させた構造である
前記（８）に記載の半導体装置。
（１０） 前記Cu電極PADと前記電極Viaは、前記半導体部材の体積に応じて、接合される両方の半導体部材に設けられる
前記（１）乃至（９）のいずれかに記載の半導体装置。
（１１） 前記Cu電極PADと前記電極Viaは、接合される一方の半導体部材に設けられ、
他方の半導体部材には、前記Cu電極PADと、前記Cu電極PADの直下に形成されるCu電極ViaとからなるCu電極が設けられる
前記（１）乃至（１０）のいずれかに記載の半導体装置。
（１２） 前記半導体装置は、固体撮像装置である
さらに備える前記（１）乃至（１１）のいずれかに記載の撮像装置。
（１３） 製造装置が、
複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと下層メタルとの接続部材である電極Viaを形成し、
前記Cu電極PADを、前記電極Viaからずらした位置に形成する
製造方法。
（１４） 複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、
前記Cu電極PADと下層メタルとの接続部材である電極Viaと
を備え、
前記Cu電極PADは、前記電極Viaからずらした位置に形成される固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を備える電子機器。
１ 固体撮像装置， ５０ 製造装置， ６１ Cu電極Via形成部， ６２ 導電性配線形成部， ６３ Trench加工部， ６４ Cu電極PAD形成部， ６５ 半導体部材形成部， ７１ 絶縁膜， ７２ Cu電極Viaコンタクトメタル， ７３ Cu電極Via， ７４ 導電性配線， ７５ Trench部， ７６ Cu電極PAD， ８１ ずらしCu電極部材， ８２ ずらしなしCu電極部材， ８３ 接合面， ９１ Cu電極Viaコンタクトメタル， ９２ Cu電極Via， ９３ Cu電極PAD， １０１ Si基板， １０２ レンズおよびカラーフィルタ， １０３−１乃至１０３−３ 構造， １５０ 製造装置， １６１ 電極Via形成部， １６３ Trench加工部， １６４ Cu電極PAD形成部， １７１ 電極Viaホール， １７２ 導電性配線， １７３ 電極Via， １７４ 絶縁膜， １７５ Trench部， ２００ 製造装置， ２１１ Cu電極Viaホール形成部， ２１２ 第１のTrench加工部， ２１３ Cu配線形成部， ２１４ 第２のTrench加工部， ２１５ Cu電極PAD形成部， ２２１ Cu電極Viaホール， ２２２ ずらしTrench部， ２２３ Cu電極Via， ２２４ ずらしCu配線， ２２５ Cu電極PAD作製用Trench部， ２２６ Cu電極PAD， ３００ 電子機器， ３０１ 固体撮像装置， ３０２ 光学レンズ， ３０３ シャッタ装置， ３０４ 駆動回路， ３０５ 信号処理回路

Claims (14)

  1. 複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、
    前記Cu電極PADと下層メタルとの接続部材である電極Viaと
    を備え、
    前記Cu電極PADは、前記電極Viaからずらした位置に形成される
    半導体装置。
  2. 前記電極Viaは、垂直信号線の役割を有する
    請求項１に記載の半導体装置。
  3. 前記電極Viaは、Cuで構成される
    請求項２に記載の半導体装置。
  4. 前記電極Viaは、Cuの体積が1.0E＋10nm3以上で構成される
    請求項３に記載の半導体装置。
  5. 前記電極Viaと前記Cu電極PADを接続する導電性金属を
    さらに備え、
    前記導電性金属は、前記電極Viaの上部を覆っている構造である
    請求項３に記載の半導体装置。
  6. 前記導電性金属は、アルミニウムまたはタングステンである
    請求項５に記載の半導体装置。
  7. 前記電極Viaと前記Cu電極PADを接続するCu配線を
    さらに備える請求項３に記載の半導体装置。
  8. 前記電極Viaは、Cu以外の導電性金属が、少なくとも前記電極Viaと前記Cu電極PADとを電気的に接続可能となるように側壁に形成されて、側壁内部に絶縁膜を充填させた構造である
    請求項２に記載の半導体装置。
  9. 前記電極Viaは、前記導電性金属が側壁を覆うように形成されて、前記側壁内部に絶縁膜を充填させた構造である
    請求項８に記載の半導体装置。
  10. 前記Cu電極PADと前記電極Viaは、前記半導体部材の体積に応じて、接合される両方の半導体部材に設けられる
    請求項１に記載の半導体装置。
  11. 前記Cu電極PADと前記電極Viaは、前記半導体部材の体積に応じて、接合される一方の半導体部材に設けられ、
    他方の半導体部材には、前記Cu電極PADと、前記Cu電極PADの直下に形成されるCu電極ViaとからなるCu電極が設けられる
    請求項１に記載の半導体装置。
  12. 前記半導体装置は、固体撮像装置である
    請求項１に記載の半導体装置。
  13. 製造装置が、
    複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと下層メタルとの接続部材である電極Viaを形成し、
    前記Cu電極PADを、前記電極Viaからずらした位置に形成する
    製造方法。
  14. 複数の半導体部材を接合するための接合面としての役割を有するCu電極PADと、
    前記Cu電極PADと下層メタルとの接続部材である電極Viaと
    を備え、
    前記Cu電極PADは、前記電極Viaからずらした位置に形成される固体撮像装置と、
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    入射光を前記固体撮像装置に入射する光学系と
    を備える電子機器。
JP2016205241A 2016-10-19 2016-10-19 半導体装置、製造方法、および電子機器 Pending JP2018064758A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016205241A JP2018064758A (ja) 2016-10-19 2016-10-19 半導体装置、製造方法、および電子機器
US16/337,091 US11069637B2 (en) 2016-10-19 2017-10-05 Semiconductor device, manufacturing method, and electronic device
PCT/JP2017/036338 WO2018074250A1 (ja) 2016-10-19 2017-10-05 半導体装置、製造方法、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016205241A JP2018064758A (ja) 2016-10-19 2016-10-19 半導体装置、製造方法、および電子機器

Publications (1)

Publication Number Publication Date
JP2018064758A true JP2018064758A (ja) 2018-04-26

Family

ID=62019375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205241A Pending JP2018064758A (ja) 2016-10-19 2016-10-19 半導体装置、製造方法、および電子機器

Country Status (3)

Country Link
US (1) US11069637B2 (ja)
JP (1) JP2018064758A (ja)
WO (1) WO2018074250A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017369A (ko) * 2019-08-08 2021-02-17 삼성전자주식회사 이미지 센서
US11152334B2 (en) 2019-03-15 2021-10-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
WO2023105935A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11393779B2 (en) * 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072978A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置およびその製造方法
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP2005135988A (ja) * 2003-10-28 2005-05-26 Toshiba Corp 半導体装置の製造方法
JP5192930B2 (ja) 2008-07-14 2013-05-08 パナソニック株式会社 接合方法
US8053900B2 (en) 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
JP2015041677A (ja) 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016181531A (ja) 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
WO2017169505A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152334B2 (en) 2019-03-15 2021-10-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
KR20210017369A (ko) * 2019-08-08 2021-02-17 삼성전자주식회사 이미지 센서
KR102669948B1 (ko) * 2019-08-08 2024-05-28 삼성전자주식회사 이미지 센서
WO2023105935A1 (ja) * 2021-12-10 2023-06-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
US11069637B2 (en) 2021-07-20
WO2018074250A1 (ja) 2018-04-26
US20200035630A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP7199371B2 (ja) 固体撮像素子および電子機器
WO2018074250A1 (ja) 半導体装置、製造方法、および電子機器
WO2018088284A1 (ja) 固体撮像素子および製造方法、並びに電子機器
WO2018180569A1 (ja) 固体撮像装置、および電子機器
JP2018195719A (ja) 撮像素子および撮像素子の製造方法
TW202109864A (zh) 固態成像器件及電子裝置
JP2019192802A (ja) 撮像素子および撮像素子の製造方法
US11798965B2 (en) Solid-state imaging device and method for manufacturing the same
US20230261016A1 (en) Solid-state imaging device and manufacturing method therefor
US20230103730A1 (en) Solid-state imaging device
TW202139447A (zh) 攝像裝置
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
US20230005993A1 (en) Solid-state imaging element
WO2021049142A1 (ja) 固体撮像装置
JP2019040892A (ja) 撮像装置、カメラモジュール、及び、電子機器
WO2022249678A1 (ja) 固体撮像装置およびその製造方法
WO2024024269A1 (ja) 固体撮像装置およびその製造方法
WO2022004088A1 (ja) 半導体装置およびその製造方法
EP4307373A1 (en) Semiconductor device and imaging device
WO2023105783A1 (ja) 固体撮像装置およびその製造方法
WO2024057814A1 (ja) 光検出装置および電子機器
WO2023105678A1 (ja) 光検出装置および光学フィルタ
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
WO2019239767A1 (ja) 撮像装置