JP2020145228A - 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 - Google Patents

支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 Download PDF

Info

Publication number
JP2020145228A
JP2020145228A JP2019038606A JP2019038606A JP2020145228A JP 2020145228 A JP2020145228 A JP 2020145228A JP 2019038606 A JP2019038606 A JP 2019038606A JP 2019038606 A JP2019038606 A JP 2019038606A JP 2020145228 A JP2020145228 A JP 2020145228A
Authority
JP
Japan
Prior art keywords
support
wiring board
metal foil
layer
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019038606A
Other languages
English (en)
Other versions
JP7338991B2 (ja
Inventor
田村 匡史
Tadashi Tamura
匡史 田村
和夫 森下
Kazuo Morishita
和夫 森下
雄滋 牛山
Takeshige Ushiyama
雄滋 牛山
正幸 小平
Masayuki Kodaira
正幸 小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2019038606A priority Critical patent/JP7338991B2/ja
Publication of JP2020145228A publication Critical patent/JP2020145228A/ja
Application granted granted Critical
Publication of JP7338991B2 publication Critical patent/JP7338991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能にする支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供する。【解決手段】支持層33と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔31と、を備える支持体3と、前記支持体の前記複層金属箔上に配置されたソルダーレジスト8及び配線パターン5と、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層7と、を備える配線基板2と、を有する、支持体付き配線基板。【選択図】図2

Description

本発明は、支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法に関するものである。
近年、電子機器の小型化、薄型化に伴い、これらの電子機器用の半導体素子を搭載するための半導体素子搭載用パッケージ基板(以下、パッケージ基板ということがある。)は薄いものが用いられている。また、このようなパッケージ基板に半導体素子が搭載された半導体パッケージ自体の厚さも薄くなる傾向にある。
このような薄型化に対応した半導体パッケージとして、支持基板付きのパッケージ基板を用いて半導体素子を搭載することで、支持基板付きの半導体パッケージとしたものが知られている(特許文献1〜3)。
特開2003−218524号公報 特開2011−228613号公報 特開2013−138115号公報
支持基板付きの半導体パッケージとすることで、薄くても実装時の反りを抑制することが可能になる。しかし、電子機器を組み立てる際に用いる半導体パッケージを作製するためには、支持基板を分離する必要がある。また、支持基板を分離した後の単独の半導体パッケージを、はんだ付け等で電子機器に搭載できるようにするには、半導体パッケージの実装面(半導体素子搭載面の裏面側)は、絶縁層上にソルダーレジスト形成されるのが望ましい。また、実装端子上には保護めっきが形成されるのが望ましい。
特許文献1及び2では、キャリア付き金属箔のキャリアと金属箔との界面で剥離することで、支持基板を分離する。このとき、半導体パッケージの表面には、キャリア付き金属箔の金属箔が残るため、これをエッチングで除去する。そうすると、表面(実装面)に露出するのは接着剤層と、導体(導体ポスト、導体パターン、導電ビア)である。このため、支持基板から分離した半導体パッケージを電子機器に搭載できるようにするには、実装面にソルダーレジストや保護めっきを形成する必要がある。
特許文献3では、特許文献1及び2と同様に、キャリア付き金属箔のキャリアと金属箔との界面で剥離することで、支持基板を分離する。そして、支持基板から分離した半導体パッケージの実装面に、ソルダーレジストが現れるようにする例が記載されている。しかし、この場合のソルダーレジストは、内層配線との絶縁層を兼ねるように一括形成されている。この場合、表層配線の粗密のあるパターンの凹凸に対して流動させて追従させ、かつ絶縁層を兼ねるソルダーレジストの厚さを確保するために、ソルダーレジスト(絶縁層)の厚さを充分に厚くする必要がある。このため、パターンの凹凸や粗密によって、絶縁層を兼ねるソルダーレジストの厚さにばらつきが生じやすいうえ、薄型化という要求に応え難い問題がある。
本発明は、上記問題点に鑑みてなされたものであり、薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供することを目的とする。
本発明は、以下に関する。
[1] 支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、を有する、支持体付き配線基板。
[2] 前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、上記[1]に記載の支持体付き配線基板。
[3] 前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、上記[1]又は[2]に記載の支持体付き配線基板。
[4] 上記[1]から[3]の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
[5] 支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程(A)と、前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程(B)と、を有する、支持体付き配線基板の製造方法。
[6] 前記工程(A)において、前記配線パターンの複層金属箔側に保護めっきを形成する、上記[5]に記載の支持体付き配線基板の製造方法。
[7] 前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程(C)を有する、支持体付き電子部品パッケージの製造方法。
[8] 前記工程(C)の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程(D)を有する、電子部品パッケージの製造方法。
本発明によれば、薄くても実装時の反りを抑制することを可能にしつつ、支持体を分離した後の電子部品(半導体)パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板、これを用いた支持体付き電子部品パッケージ及びこれらの製造方法を提供することができる。
本発明の実施形態1の支持体付き配線基板を示す断面図である+。 図1の部分拡大図である。 本発明の実施形態1の支持体付き電子部品パッケージ(支持体付き半導体パッケージ)を示す断面図である。 本発明の実施形態1及び2の支持体付き配線基板の製造工程を示す断面図である。 本発明の実施形態1及び2の支持体付き配線基板の製造工程を示す断面図である。 本発明の実施形態1及び2の支持体付き配線基板の製造工程を示す断面図である。 本発明の実施形態1及び2の支持体付き電子部品パッケージの製造工程を示す断面図である。 本発明の実施形態1及び2の支持体付き電子部品パッケージの製造工程を示す断面図である。 本発明の実施形態1の変形例1の電子部品パッケージの製造工程を示す断面図である。 本発明の実施形態1の変形例2の電子部品パッケージの製造工程を示す断面図である。 本発明の実施形態2の支持体付き配線基板を示す断面図である。 図11の部分拡大図である。 本発明の実施形態2の支持体付き電子部品パッケージ(支持体付き半導体パッケージ)を示す断面図である。 本発明の実施形態2の支持体付き電子部品パッケージ(支持体付き半導体パッケージ)の製造工程を示す断面図である。
以下、本発明を実施するための形態について詳細に説明する。但し、本発明は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本発明を制限するものではない。
以下の実施形態において、「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
以下の実施形態において、「〜」を用いて示された数値範囲には、「〜」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
以下の実施形態において、「層」との語には、当該層が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
[実施形態1]
(支持体付き配線基板)
図1及び図2に、本発明の一例である実施形態1の支持体付き配線基板1を示す。本実施形態の支持体付き配線基板1は、支持層33と、この支持層33の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔31と、を備える支持体3と、前記支持体3の前記複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、前記ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備える配線基板2と、を有する。
支持体付き配線基板1は、支持体3を備えた配線基板2である。本実施形態の支持体付き配線基板1は、配線基板2としてパッケージ基板2を備えており、支持体付きパッケージ基板1ともいう。パッケージ基板2は、半導体素子等の電子部品素子11を搭載することで半導体パッケージ(電子部品パッケージ)19を構成するものである。配線基板2としては、半導体素子を搭載するパッケージ基板2に限られず、例えば、LED(Light Emitting Diode)素子、コンデンサ、抵抗、コイル等の表面実装型電子部品素子などを搭載するものであってもよい。
(支持体)
支持体3は、配線基板2の製造プロセス又は半導体素子の実装プロセスにおいて、配線基板2の剛性を高めて、反りを抑制するものである。図1及び図2に示すように、支持体3は、支持層33と、この支持層33の表裏面に配置され(図1、2では表面のみ)、複数層の金属箔が金属箔同士の境界で剥離可能な状態で積層された複層金属箔31とを備えている。本実施の形態では、支持層33として、ガラスエポキシ製の絶縁樹脂を用い、その片面に、複層金属箔31として、機械的に剥離可能な、いわゆるピーラブル銅箔31を張り合わせた支持体3としての銅箔張り積層板を用いている。支持体3は、支持層33の表裏面の少なくとも一方に複層金属箔31を備え、配線基板2の製造プロセス又は半導体素子の実装プロセスにおいて、剛性を高めて配線基板2の反りを抑制可能なものであれば、特に限定はない。支持体3として、配線基板2の製造に一般的に用いられる材料、構成のものを用いることができる。ここで、「境界」は、複層金属箔31の金属箔同士の界面又は金属箔同士が剥離層を介して積層する場合は、剥離層313と金属箔との界面及び剥離層自体を含む。
支持体3に用いる支持層33は、剛性を高めるとともに、複層金属箔31を密着させて保持するものである。本実施の形態では、補強材であるガラス繊維に、耐熱性及び耐薬品性の良好な熱硬化樹脂組成物であるエポキシ樹脂を含浸させて半硬化状態としたプリプレグを加熱加圧して硬化した、いわゆるガラスエポキシ樹脂を支持層33に用いるが、これに限られない。複層金属箔31を密着させて保持するものであれば、材料及び形成方法等は限定されない。例えば、ガラス繊維のような補強材を有しない半硬化状態の樹脂フィルムを用いて、同様に加熱加圧により硬化させてもよく、ワニスの状態の熱硬化樹脂組成物を塗布して乾燥、硬化させてもよい。また、熱硬化樹脂組成物としては、本実施の形態で用いたエポキシ樹脂以外に、フェノ−ル樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の1種類又は2種類以上を混合して用いてもよい。感光性樹脂組成物を用いてフォトリソグラフィーで支持層33を形成してもよい。
本実施形態のガラスエポキシで形成した支持層33は、厚さ0.1mmのプリプレグを5枚重ねて、加熱加圧して積層一体化することにより、支持層の厚さを0.5mmとした。支持体3に用いる支持層33の厚さは、複層金属箔31とともに形成した支持体3が、配線基板2の剛性を高めて反りを抑制可能であればよく、特に限定はない。支持層33の厚さとして、例えば、0.01〜1mmが用いられる。
支持体3に用いる複層金属箔31は、複数層の金属箔が金属箔同士の境界で剥離可能な状態で積層されたものである。本実施の形態では、このような複層金属箔31として、極薄銅箔311(第一金属箔311)とキャリア銅箔312(第二金属箔312)の2層の銅箔を備え、極薄銅箔311とキャリア銅箔312との境界313で機械的に剥離可能な、いわゆるピーラブル銅箔(複層金属箔31)を用いている。また、本実施の形態では、極薄銅箔311の厚さが3μmであり、キャリア銅箔312の厚さが9μmのピーラブル銅箔を複層金属箔31に用いている。ピーラブル銅箔としては、極薄銅箔311の厚さが1〜10μmであり、キャリア銅箔312の厚さが5〜35μmのものが挙げられるが、特に厚さに限定はなく、設計仕様に合わせて選択できる。
図1及び図2に示すように、本実施形態では、極薄銅箔311とキャリア銅箔312の2層の銅箔を備えたピーラブル銅箔(複層金属箔31)のキャリア銅箔312側が、支持体3の支持層33の一方の表面に密着して配置される。これにより、ピーラブル銅箔を分離した場合、支持体3側には厚いキャリア銅箔312が移行し、配線基板2側には薄い極薄銅箔311が移行する。このため、配線基板2側に移行した極薄銅箔311の除去が必要な際には、エッチングする厚さが10μm以下のクイックエッチングで容易に除去が可能である。
また、逆に、極薄銅箔311側が、支持体3の支持層33の一方の表面に密着して配置されてもよい。これにより、半導体パッケージ19を構成する配線基板2側に厚いキャリア銅箔312が移行するため、例えば、外部接続端子53に対応する箇所のキャリア銅箔312を残してエッチング除去することで、パッケージ基板2の外部接続端子53をより大きく突出させて形成することが可能である。このとき、用いるキャリア銅箔312の厚さを選択することにより、外部接続端子53の突出高さを自由に設定できる。
複層金属箔31は、複数層の金属箔が金属箔同士の境界で、人手で機械的に剥離可能な状態で積層されたものであれば、特に層数に限定はない。例えば、複層金属箔31は2層に限られず、3層以上であってもよい。ここで、複層金属箔31の層数は、剥離可能な境界(剥離層)313で厚さ方向を仕切ったときの層数である。例えば、複層金属箔31の層数が2層であれば、剥離可能な境界313は1つであり、複層金属箔31の層数が3層であれば、剥離可能な境界313は2つである。
図1及び図2に示すように、支持体3の複層金属箔31における剥離可能な金属箔311、312同士の境界313が、少なくとも、ソルダーレジスト8及び配線パターン5が表面に配置された第一金属箔311と隣接する第二金属箔312との境界313に、設けられる。本実施の形態では、複層金属箔31として、極薄銅箔311(第一金属箔311)とキャリア銅箔312(第二金属箔312)の2層の複層金属箔31を用いているため、剥離可能な境界313は、極薄銅箔311とキャリア銅箔312との境界313に1つ設けられている。このため、図8のD−1に示すように、支持体付き電子部品パッケージ18(支持体付き半導体パッケージ18)から支持体3を分離する際に剥離する境界(以下、剥離境界ということがある。)の位置が、ソルダーレジスト8及び配線パターン5が表面に配置された第一金属箔311と、ソルダーレジスト8及び配線パターン5が配置された表面とは反対面側(裏面側)に隣接する第二金属箔312との境界313に設定される。これにより、図8のD−2、図9及び図10に示すように、第一金属箔311は、配線基板2(パッケージ基板2)側に移行するため、第一金属箔311をエッチングで除去することで容易に配線基板2の外部接続端子53を形成することが可能になる。
3層以上の複層金属箔31を用いる場合、剥離可能な境界313が2つ以上存在するが、剥離境界(剥離可能な境界313のうち、支持体付き電子部品パッケージ18から支持体3を分離する際に剥離する境界313)は、第一金属箔311とは隣接しない金属箔(図示しない)との境界313に設けられてもよい。ここで、第一金属箔311と隣接しない金属箔とは、第一金属箔311に隣接して積層された第二金属箔312ではないことを意味し、例えば、第二金属箔312の第一金属箔311とは反対側に積層された金属箔をいう。
このような例として、第一金属箔311、第二金属箔312、第三金属箔(図示しない)の3層の複層金属箔31を用いる場合について説明する。この複層金属箔31は、剥離可能な境界313を2つ有している。ここで、支持体付き配線基板1(支持体付きパッケージ基板1)から支持体3を分離するための剥離境界を、第二金属箔312と第三金属箔との境界に設定する。そして、この剥離境界で剥離して支持体3を分離すると、第一金属箔311と第二金属箔312の両方が、配線基板2(パッケージ基板2)側に移行する。そうすると、移行した第一金属箔311と第二金属箔312のうち、露出している第二金属箔312を剥離することにより、支持体3を分離する工程の後で第二金属箔312の表面に付着した異物や傷等の欠陥に繋がる要因を取り除くことが可能になる。そして、欠陥に繋がる要因を取り除いた第一金属箔311を用いて、エッチング等の回路加工が可能になるため、電子部品パッケージ19(半導体パッケージ19)を構成する配線基板2(パッケージ基板2)に欠陥の少ない外部接続端子53等の配線パターン5を形成することが可能になる。
複層金属箔31の剥離可能な境界における剥離強度は、人手で機械的に剥離可能なレベルであればよく、例えば、2〜100N/mである。
複層金属箔31を構成する金属箔は、電気的な導通性を有し、エッチング除去可能なものであれば、特に限定なく使用できる。本実施の形態では銅箔を用いているが、これ以外に、例えば、配線基板で一般的に用いられる金属箔が挙げられ、このようなものとして、銅箔、ニッケル箔、はんだ箔、アルミニウム箔等が挙げられる。
図1及び図2に示すように、本実施形態で用いるピーラブル銅箔(複層金属箔31)は、極薄銅箔311とキャリア銅箔312との境界313には、剥離層313を備えている。剥離層313は、極薄銅箔311とキャリア銅箔312とを、機械的に剥離しやすくするとともに、適切な剥離強度で保持するものである。剥離層313としては、ベンゾトリアゾール等の有機物、クロム、銅、ニッケル、モリブデン、タングステン等の金属、これら金属の酸化物などを用いるものが挙げられる。このようなものとして、ニッケル及びタングステンの金属酸化物又はニッケル及びモリブデンの金属酸化物を含有するものや、Cu−Ni−Mo合金からなるものなどが挙げられる。配線基板2の製造プロセスにおける加熱加圧等の熱履歴によって、剥離強度が変化し難い点で、モリブデンやタングステン等の金属とこれらの酸化物をその組成を傾斜的に変化させて分布させた剥離層が好ましい。これは、1つの剥離層中の酸化物の多い層が剥離機能を発現し、金属の多い層が銅の拡散を防止して剥離強度を安定させ、また、組成が傾斜的に変化することで、熱膨張係数の不整合などを緩和し、剥離強度の安定に寄与するためと考えられる。この剥離層313の厚さは、40〜50nmが好ましい。
なお、この剥離層313は、極薄銅箔311とキャリア銅箔312を剥離する際に、支持体3側に移行する金属箔側に付着した状態で剥離し、配線基板2側に移行する金属箔側の表面には残留しないものが望ましい。本実施の形態では、配線基板2(半導体素子搭載用パッケージ基板2)側に残った極薄銅箔311側に、剥離層313が移行しないように剥離層313が形成されている。これにより、配線基板2側に移行した金属箔の回路形成性に、剥離層313が影響を与えるのを抑制することができる。
(配線基板)
図1及び図2に示すように、配線基板2は、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備えている。本実施の形態では、3層の配線パターン5と、これらの間に設けられた2層の絶縁層7と、これらの絶縁層7(第一の絶縁層71及び第二の絶縁層72)をそれぞれ貫通して配線パターン5同士を電気的に接続するように形成された層間接続6(導電体62)とを有する配線基板2を用いている。支持体3を備えることで、電子部品素子11を搭載して支持することが可能な配線基板2であれば、特に限定はなく、配線基板2として用いられる材料、構成のものを用いることができる。配線基板2単体では、電子部品素子11を搭載する実装プロセスにおいて、反りを生じてしまうものであってもよい。例えば、配線基板2としての全体の厚さが、0.15mm以下のものが挙げられる。
本実施形態の配線基板2をより詳細に説明する(図3を参照)。
図1及び図2に示すように、本実施形態の配線基板2では、支持体3となる銅箔張り積層板(支持体3)側のピーラブル銅箔(複層金属箔31)の極薄銅箔311上に、密着してソルダーレジスト8及び配線パターン5が形成される。このソルダーレジスト8及び配線パターン5は、支持体3の構成ではなく、配線基板2の構成に含まれるものである。配線パターン5に備えられるランド53は、外部接続端子53である。ソルダーレジスト8及び配線パターン5上に密着して形成された絶縁層7(第一の絶縁層71)の上に、配線パターン5としてライン51とランド52が形成されている。ランド52は内部接続端子52であり、ランド53(外部接続端子53)との間に、第一の絶縁層71を貫通して形成された層間接続6によって電気的に接続される。層間接続6(図5参照、導電体62)は、第一の絶縁層71に形成した層間接続孔61(図5参照)に、導電体62を形成することで形成される。層間接続孔61は、例えば、レーザ加工等で形成した非貫通孔61を用いることができる。導電体62としては、例えば、所定の添加剤を含んだ硫酸銅めっき液であるフィルドめっき液を用いて、層間接続孔61内が銅めっきで充填されるように形成したフィルドめっきを用いることができる。第一の絶縁層71上のライン51及びランド52の上には、第二の絶縁層72が形成され、この第二の絶縁層72上には配線パターン5としてライン51とランド52が形成されている。ランド52は内部接続端子52であり、第一の絶縁層71上のランド52との間に、第二の絶縁層72を貫通して形成された層間接続6によって電気的に接続される。
また、図3に示すように、第二の絶縁層72上のランド52は、半導体素子等の電子部品素子11を搭載して支持体付き電子部品(半導体)パッケージ18(電子部品パッケージ19)を形成する際に、半導体素子(電子部品素子)11との接続を行うための内部接続端子52として用いられる。図3に示すように、配線パターン5上には、内部接続端子52となるランド52が露出し、ライン51を含む他の配線パターン5を保護するように、ソルダーレジスト8を形成してもよい。ランド52上には、保護めっき54としてニッケル・金めっきを形成してもよい。内部接続端子52となるランド52のうち、例えばフリップチップ接続を行うランド52上には、半導体素子11と接続するための予備はんだ10を形成してもよい。
ソルダーレジスト8は、配線基板2の表面を保護するものであり、後述するように、配線基板2と支持体3とを分離した後も、配線基板2の表面に残って、配線基板2を構成するものである。配線基板2に半導体素子11を実装する際又は配線基板2自体を電子機器に搭載する際のはんだ耐熱性及び耐薬品性等を有していれば、特に限定はなく、半導体素子搭載用パッケージ基板2に用いられるものを使用できる。本実施形態では、感光性のソルダーレジストを用いて、支持体3の複層金属箔31の表面(極薄銅箔311の表面)に密着させて、所定パターン状にソルダーレジスト8を形成する。詳細には、まず、液状感光性のフォトソルダーレジストインクをスクリーン印刷することによって、複層金属箔31の極薄銅箔311の表面に塗布した。次に、溶剤を乾燥した後に、所定のパターンに紫外線を露光し、現像することによって、複層金属箔31上に密着したソルダーレジスト8を形成する。このときのソルダーレジスト8の厚さは10μmであるが、特に限定はなく、この後に形成する配線パターン5の厚さに応じて設定してよい。例えば、5〜30μmであってもよい。
配線基板2の配線パターン5は、電気的な接続を行うものであり、ライン51、内部接続端子52及び外部接続端子53を含む。本実施の形態では、支持体3の複層金属箔31の表面(極薄銅箔311の表面)に密着させて、所定パターン状に形成したソルダーレジスト8の間隙に、外部接続端子53となる配線パターン5を形成する。詳細には、複層金属箔31を給電層とし、先に形成したソルダーレジスト8をめっきレジストとして、硫酸銅めっき浴を用いて、パターン電気銅めっきを行うことにより、極薄銅箔311上に密着した配線パターン5を形成する。このときの配線パターン5の厚さ(パターン電気銅めっきの厚さ)は、ソルダーレジスト8の厚さと同等(5〜30μm)になるようにする。これにより、配線パターン5とソルダーレジスト8の表面の高さが同程度になり、段差が小さくなるため、後述する絶縁層7を形成する際に、段差に追従して流動させる必要がない。このため、絶縁層7が薄く流動性の小さいものであっても、厚さを均一に保つことができ、絶縁性等の電気特性を確保できる。
配線基板2の絶縁層7は、同一の配線層内の配線パターン5同士の間隙又は異なる配線層の配線パターン5同士の間隙を絶縁するものである。本実施の形態では、絶縁層7は、ソルダーレジスト8上及び配線パターン5上の両方に配置される。詳細には、ソルダーレジスト8とこの間隙を埋めるように形成された配線パターン5の上に跨って、全面を覆うように形成される。絶縁層7としては、上述したように、薄く流動性の小さいものでよいため、厚さ10〜100μmのガラスエポキシを用いることができる。このため、配線基板2自体の厚さをより薄くすることができる。なお、本実施形態では、絶縁層7として、ガラスエポキシを用いているが、これに限られない。上述した支持層33と同様の材料、製法を用いることができる。
(支持体付き半導体パッケージ)
図3に示すように、本実施形態の支持体付き半導体パッケージ18は、上記で説明した支持体付き配線基板1(支持体付きパッケージ基板1)と、この支持体付き配線基板1の支持体3(銅箔張り積層板3)とは反対側の面に配置された電子部品素子11(半導体素子11)と、を有する。
本実施の形態では、2つの半導体素子11が積層され、これらの半導体素子11同士は電気的に接続されている。半導体素子11は2つに限られず、1つでもよく、3つ以上が積層されてもよい。また、複数の場合の配置も、積層に限られず、並べて配置してもよい。
下層の半導体素子11の下部にはフリップチップ端子111が配置され、リフローした予備はんだ10により、支持体付きパッケージ基板1の内部接続端子52とフリップチップ接続されている。下層の半導体素子11と支持体付きパッケージ基板1の内部接続端子52との接続方法は、フリップチップ接続に限られず、後述するワイヤボンド接続等の他の方法でもよい。ワイヤボンド接続の場合は、下層の半導体素子11を上層の半導体素子11よりも一回り大きくして、上層の半導体素子11からはみ出した領域(下層の半導体素子11の周辺部)における、下層の半導体素子11の上部に、フリップチップ端子111を設けることが考えられる。下層の半導体素子11と支持体付きパッケージ基板1との間隙には、アンダーフィル材12が充填されている。アンダーフィル材12は、後述するモールド成形の際に、モールド樹脂14が下層の半導体素子11と支持体付きパッケージ基板1との間隙に充填されてもよい。
上層の半導体素子11の上部にはワイヤボンド端子112が配置され、ボンディングワイヤ13により、支持体付きパッケージ基板1の内部接続端子52とワイヤボンド接続されている。
支持体付きパッケージ基板1に搭載された半導体素子11は、ボンディングワイヤ13まで含むようにモールド樹脂14でモールド成形され、支持体付きパッケージ基板1と一体化した支持体付き半導体パッケージ18とされる。
(支持体付き配線基板の製造方法)
図4から図6に、本発明の一例である実施形態1の支持体付き配線基板1の製造方法を示す。本実施形態の支持体付き配線基板1の製造方法は、支持体3に備えられた複層金属箔31上にソルダーレジスト8及び配線パターン5を形成する工程(A)と、前記ソルダーレジスト8及び配線パターン5を表裏面の少なくとも一方に備えた配線基板2を形成する工程(B)と、を有する。以下に、本実施形態の支持体付き配線基板1の製造方法を、詳細に説明する。
(工程(A))
図4のA−1に示すように、支持体3として銅箔張り積層板を準備する。この銅箔張り積層板は、支持層33として、厚さ0.1mmのプリプレグを5枚重ねて加熱加圧した、厚さ0.5mmのガラスエポキシ樹脂(支持層33)(ガラスエポキシ製の絶縁樹脂)を用いている。支持層33の一方(図4の上面)には複層金属箔31が配置され、他方(図4の下面)には、単層の金属箔32が配置されている。複層金属箔31及び金属箔32は、支持層33を形成する際に、プリプレグと一緒に重ねて加熱加圧されることにより、支持層33のそれぞれの面に接着されている。複層金属箔31としては、極薄銅箔311(第一金属箔311)とキャリア銅箔312(第二金属箔312)の2層の銅箔を備え、極薄銅箔311とキャリア銅箔312との境界313で機械的に剥離可能な、いわゆるピーラブル銅箔31を用いている。本実施の形態では、極薄銅箔311の厚さが3μmであり、キャリア銅箔312の厚さが9μmのピーラブル銅箔31を用いている。また、ピーラブル銅箔31のキャリア銅箔312側が、ガラスエポキシ樹脂(支持層33)に接着している。
図4のA−2に示すように、銅箔張り積層板(支持体3)に備えられたピーラブル銅箔31上(詳細には極薄銅箔311上)に、ソルダーレジスト8を形成する。ソルダーレジスト8は、液状感光性のフォトソルダーレジストインクを極薄銅箔311上にスクリーン印刷法で塗布した。次に、溶剤を乾燥した後に、所定のパターンに紫外線を露光し、現像することによって、極薄銅箔311上に密着したソルダーレジスト8を形成した。このときのソルダーレジスト8のパターンは、この後に形成する配線パターン5の逆パターン(ネガパターン)であり、厚さは10μmである。
図4のA−3に示すように、銅箔張り積層板(支持体3)に備えられた極薄銅箔311上に、配線パターン5を形成する。支持体3の極薄銅箔311の表面に密着させて、所定パターン状に形成したソルダーレジスト8の間隙に、外部接続端子53となる配線パターン5を形成する。詳細には、ピーラブル銅箔31を給電層とし、先に形成したソルダーレジスト8をめっきレジストとして、硫酸銅めっき浴を用いて、パターンめっきを形成することにより、極薄銅箔311上に密着した配線パターン5を形成する。このときの配線パターン5の厚さ(パターン電気銅めっきの厚さ)は、ソルダーレジスト8の厚さと同等(10μm)になるようにする。配線パターン5とソルダーレジスト8の表面の高さが同程度になり、段差が小さくなるようにする。このためには、エッチング又は研磨等を行って、配線パターン5とソルダーレジスト8の高さを合わせる方法を用いてもよい。
(工程(B))
図5のB−1に示すように、配線パターン5とソルダーレジスト8の上に跨って、第一の絶縁層71となるガラスエポキシ樹脂及び導体層16となる銅箔16を配置する。詳細には、厚さ0.05mmのプリプレグを1枚と、その上に厚さ9μmの銅箔16を重ねて加熱加圧する。
図5のB−2に示すように、銅箔16に開口17を形成し、ガラスエポキシ樹脂(第一の絶縁層71)に層間接続孔61を形成する。詳細には、銅箔16表面に対して、レーザ光を吸収し易くするための表面処理(粗化処理)を行った後、レーザ加工によって、銅箔16に開口17を形成するとともにガラスエポキシ樹脂(第一の絶縁層71)を除去し、パターンめっきで形成した配線パターン5(ランド53)に到るように、層間接続孔61である非貫通孔61を形成する。このように本実施形態では、いわゆるダイレクトレーザ工法を用いている。加工方法に限定はなく、銅箔16にエッチングで開口17を形成し、銅箔16をレーザ加工の際のマスクとして、ガラスエポキシ樹脂に層間接続孔61を形成する、いわゆるコンフォマルマスク工法を用いてもよい。
図5のB−3に示すように、層間接続孔61内に導電体62を形成し、表層の導体層16(銅箔16)とパターンめっきで形成した配線パターン5(ランド53)とを電気的に接続する。詳細には、まず、銅箔16の表面に対しては、エッチングにより、表面処理層(粗化層)及びレーザ加工残渣を除去する。次に、層間接続孔61の内壁及び底面の配線パターン5(ランド53)に対しては、いわゆるデスミア処理を行って、レーザ加工残渣等を除去する。デスミア処理には、配線基板の製造で一般的に用いられる、アルカリ過マンガン酸処理、プラズマ処理等を用いることができる。次に、下地として、薄付け用の無電解めっき(以下、「無電解めっき」ということがある。)を形成する。次に、これを給電層として、電気めっきで層間接続孔61内が銅めっきで充填されたフィルドめっき62を形成する。フィルドめっき62は、所定の添加剤を含んだ硫酸銅めっき液であるフィルドめっき液を用いて行う。フィルドめっき液は、一般に硫酸銅めっき液中に、めっき成長を抑制するめっき抑制剤と、めっき成長を促進するめっき促進剤とを添加したものである。これら所定の添加剤は、一般に配線基板の製造方法で用いるものを使用できる。
図5のB−4に示すように、表層の導体層16をエッチングして配線パターン5(ライン51、ランド52)を形成する。上述したフィルドめっき62は、層間接続孔61の内部だけでなく、表層の導体層16(銅箔16)上にも析出する傾向がある。表層の導体層16をエッチングして形成する配線パターン5(ライン51、ランド52)を微細化するには、表層の導体層16の厚さを薄くするのが有利である。このためには、表層の導体層16を所定の厚さになるように全面エッチングして、薄くする方法を用いることができる。本実施形態では、表層の導体層16の厚さが9μmとなるように全面エッチングを行ってから、エッチングレジストを形成してエッチングにより配線パターン5を形成している。
図6のB−5に示すように、第一の絶縁層71(ガラスエポキシ樹脂)及び配線パターン5(ライン51、ランド52)上に、第二の絶縁層72(ガラスエポキシ樹脂)及び配線パターン5(ライン51、ランド52)を形成する。この方法は、上述した図5のB−1からB−4までと同様である。
図6のB−6に示すように、第二の絶縁層72(ガラスエポキシ樹脂)及び配線パターン5(ライン51、ランド52)の上に、半導体素子11との接続に用いる部分(内部接続端子52の少なくとも一部)等を除いて、ソルダーレジスト8を形成する。ソルダーレジスト8は、上述した図4のA−2と同様に、液状感光性のフォトソルダーレジストインクを用いて、同様の方法で形成することができる。後述する電子部品素子11(半導体素子11)との接続に用いる内部接続端子52(ランド52)は、ソルダーレジスト8から半導体素子11との接続に用いる部分(内部接続端子52の少なくとも一部)が、ソルダーレジスト8から露出するようにする。
図6のB−7に示すように、ソルダーレジスト8から露出した部分の内部接続端子52(ランド52)に、保護めっき54を形成する。詳細には、まず、内部接続端子52上に、ニッケルめっきを形成する。ニッケルめっきの形成には、無電解ニッケルめっき、電気ニッケルめっき等のニッケルめっきを用いることができる。ニッケルめっきの厚さは、0.5〜10μmとするのが一般的である。次に、ニッケルめっき上に金めっきを形成する。金めっきの形成には、置換金めっき、無電解金めっき、電気金めっき等の金めっきを用いることができる。金めっきの厚さは、0.01〜1μmとするのが一般的である。なお、金めっきを形成する前に、ニッケルめっき上にパラジウムめっき等の貴金属をめっきしてから、金めっきを形成してもよい。また、本実施形態では、上記のような保護めっき54を用いるが、内部接続端子52(ランド52)を構成する銅箔の表面が、半導体素子11との接続を妨げるほどに酸化するのを抑制することが可能であれば、保護処理の種類は、めっきに限られない。はんだ、有機防錆皮膜等の一般的に配線基板に用いられる銅箔表面の保護処理を用いることができる。
また、図6のB−7に示すように、半導体素子11とフリップチップ接続する内部接続端子52(ランド52)上に、予備はんだ10を形成する。詳細には、メタルマスクを用いた印刷法を用いて、はんだペーストを供給してリフローすることにより、内部接続端子52上に予備はんだ10を形成することができる。フリップチップ接続する内部接続端子52は、平面視において、半導体素子11の内側に配置される。予備はんだ10の厚さは、例えば、1〜20μmが用いられる。以上により、本実施形態の支持体付きパッケージ基板1を製造することができる。
(支持体付き電子部品パッケージの製造方法)
図7に、本発明の一例である実施形態1の支持体付き電子部品パッケージ18(支持体付き半導体パッケージ18)の製造方法を示す。本実施形態の支持体付き半導体パッケージ18の製造方法は、前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程(C)を有している。以下に、本実施形態の支持体付き半導体パッケージ18の製造方法を、詳細に説明する。
(工程(C))
図7のC−1に示すように、支持体付きパッケージ基板1の内部接続端子52上に、半導体素子11をフリップチップ接続する。詳細には、半導体素子11の下部にはフリップチップ接続用のフリップチップ端子111が備えられている。このフリップチップ端子111を、フラックスを塗布した支持体付きパッケージ基板1の内部接続端子52と対向するように配置する。予備はんだ10が溶融する温度に加熱する、リフローソルダリングにより、フリップチップ端子111と内部接続端子52とをはんだで接続する。
図7のC−2に示すように、支持体付きパッケージ基板1と半導体素子11との間隙には、アンダーフィル材12を充填する。このアンダーフィル材12は、後述するモールド樹脂14をモールド成形する際に、モールド樹脂14が下層の半導体素子11と支持体付きパッケージ基板1との間隙に充填されてもよい。
図7のC−3に示すように、半導体素子11(下層)上にさらに半導体素子11(上層)を積層して配置し、上層の半導体素子11と支持体付きパッケージ基板1とをワイヤボンド接続する。詳細には、上層の半導体素子11の上部には、ワイヤボンド端子112が設けられており、このワイヤボンド端子112と、支持体付きパッケージ基板1の内部接続端子52とがボンディングワイヤ13で接続される。ワイヤボンド接続される支持体付きパッケージ基板1の内部接続端子52は、フリップチップ接続には用いられない内部接続端子52であり、半導体素子11よりも平面視において外側に配置されている。
図7のC−4に示すように、支持体付きパッケージ基板1に搭載された半導体素子11は、ボンディングワイヤ13まで含むようにモールド樹脂14でモールド成形され、支持体付きパッケージ基板1と一体化した支持体付き半導体パッケージ18とされる。以上のようにして、本実施形態の支持体付き半導体パッケージ18が形成される。
(電子部品パッケージの製造方法)
図8に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法を示す。本実施形態の半導体パッケージ19の製造方法は、前記工程(C)の後、前記支持体3における複層金属箔31の金属箔311、312同士の境界313で剥離して、前記支持体3と電子部品パッケージ19である半導体パッケージ19とを分離する工程(D)を有する。以下に、本実施形態の半導体パッケージ19の製造方法の詳細を説明する。
(工程(D))
図8のD−1に示すように、銅箔張り積層板(支持体3)のピーラブル銅箔(複合金属箔31)における、極薄銅箔311とキャリア銅箔312との境界313で剥離することにより、銅箔張り積層板(支持体3)と半導体パッケージ19とを分離する。極薄銅箔311とキャリア銅箔312との境界313には、支持体付きパッケージ基板1を製造する際の加熱加圧プレス、半導体素子11を搭載する際のリフロー、モールド成形の際の加熱加圧等の熱履歴においても、剥離強度の変動を抑制することが可能な剥離層313が形成されている。この剥離層313によれば、上記のような熱履歴後においても、剥離強度は当初と同様に、人力による剥離が可能なレベルを維持している。また、剥離を行った後において、剥離層313は、銅箔張り積層板側に移行しやすく調整されるため、支持体付きパッケージ基板1側に残った極薄銅箔311の表面への移行が抑制される。このため、極薄銅箔311に対して、エッチング等の回路加工を行う際に、剥離層313による回路加工への悪影響が抑制される。
図8のD−2に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっきによる配線パターン5上に密着した状態で残った極薄銅箔311を、全面エッチングによって除去し、ソルダーレジスト8を露出させる。これにより、ソルダーレジスト8及び外部接続端子53(配線パターン5)を下面に備えた半導体パッケージ19を得ることができる。
(電子部品パッケージの製造方法の変形例1)
図9に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法の変形例1を示す。この変形例1は、図8のD−1のように、支持層3と複合金属箔の一部と半導体パッケージ19とを分離するところまでは、上記と同様であるが、D−2以降の工程が異なっている。以下に、本実施形態の半導体パッケージ19の製造方法の変形例1の詳細を説明する。
(工程(D))
図9のD−3に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっきによる配線パターン5上に密着した状態で残った極薄銅箔311をそのまま残し、その上に、めっきレジスト20を形成する。次に、図9のD−4に示すように、半導体パッケージ19側に残った極薄銅箔311を給電層として、硫酸銅めっき浴を用いて、パターン銅めっき21を形成することにより、極薄銅箔311上に銅バンプ22を形成する。次に、図9のD−5に示すように、めっきレジスト20を剥離し、その後、全面エッチングを行うことにより、ソルダーレジスト8上に残った極薄銅箔311を除去して、ソルダーレジスト8を露出させる。これにより、ソルダーレジスト8及び外部接続端子53である銅バンプ22を下面に備えた半導体パッケージ19を得ることができる。
(電子部品パッケージの製造方法の変形例2)
図10に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法の変形例2を示す。この変形例2は、図8のD−1のように、支持層3と複合金属箔の一部と半導体パッケージ19とを分離するところまでは、上記と同様であるが、D−2以降の工程が異なっている。以下に、本実施形態の半導体パッケージ19の製造方法の変形例2の詳細を説明する。
(工程(D))
図10のD−7に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっきによる配線パターン5上に密着した状態で残った極薄銅箔311をそのまま残し、その上に、エッチングレジスト23を形成する。このとき、エッチングレジスト23は、外部接続端子53(図4のA−3で形成したパターンめっきによる配線パターン5)に対応する領域を覆うパターンとなるように形成する。次に、図10のD−8に示すように、エッチングを行うことにより、ソルダーレジスト8上に残った極薄銅箔311を除去して、ソルダーレジスト8を露出させる。次に、エッチングレジスト23を除去する。これにより、ソルダーレジスト8及び配線パターン5(外部接続端子53)を下面に備えた半導体パッケージ19を得ることができる。
(作用・効果)
本実施の形態の支持体付き配線基板1又は支持体付き電子部品(半導体)パッケージ18によれば、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上の両方に跨って配置された絶縁層7と、を有する。これにより、以下に説明するように、ソルダーレジスト8と配線パターン5とを形成した後に、絶縁層7の形成を個別に行うことができる。
即ち、まず、支持体3の複層金属箔31上にソルダーレジスト8を形成した後、複層金属箔31を給電層とし、ソルダーレジスト8をめっきレジストとしてパターンめっき15を行うことができる。このとき、ソルダーレジスト8と配線パターン5の表面の高さを同程度にして、配線パターン5の凹凸による段差を抑制することができる。
次に、ソルダーレジスト8上及び配線パターン5上の両方に跨って絶縁層7を形成するが、配線パターン5の凹凸による段差が抑制されているので、絶縁層7を段差に追従して流動させる必要がない。このため、絶縁層7が薄く流動性の小さいものであっても、厚さを均一に保つことができ、絶縁性等の電気特性を確保できる。これにより、配線基板2自体の厚さをより薄くすることができ、しかも、分離可能な支持体3を設けることが可能になる。
また、支持体付き電子部品(半導体)パッケージ18から支持体3を分離した後は、支持体付き電子部品(半導体)パッケージ18側に移行した金属箔をエッチングで除去する、又は回路加工等するといった簡易な工程を行うだけで、ソルダーレジスト8と外部接続端子53等の配線パターン5が形成される。
したがって、薄くても実装時の反りを抑制することを可能にしつつ、支持体3を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板1又は支持体付き電子部品パッケージ18を提供することができる。
[実施形態2]
(支持体付き配線基板)
図11及び図12に、本発明の一例である実施形態2の支持体付き配線基板1を示す。本実施形態の支持体付き配線基板1は、上記実施形態1の支持体付き配線基板1の構成に加えて、さらに、前記配線パターン5が、前記複層金属箔31側に配置された保護めっき54を備える。以下に、本実施形態の支持体付き配線基板1を詳細に説明する。
(支持体)
本実施形態の支持体付き配線基板1に用いる支持体3は、上述した実施形態1と同様であるため、説明を省略する。
(配線基板)
図11及び図12に示すように、上述した実施形態1と同様に、配線基板2は、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備えている。この実施形態1の構成に加えて、実施形態2の配線基板2は、さらに、配線パターン5が、複層金属箔31側に配置された保護めっき54を備えている。つまり、配線パターン5の複層金属箔31側に密着する部分には、保護めっき54が配置されている。これ以外は、実施形態1で用いた配線基板2と同様である。
本実施形態の配線基板2をより詳細に説明する。図11及び図12に示すように、本実施形態の配線基板2では、支持体3となる銅箔張り積層板側のピーラブル銅箔(複層金属箔31)の極薄銅箔311上に、密着してソルダーレジスト8及び配線パターン5が形成される。配線パターン5の複層金属箔31側に密着する部分には、保護めっき54としてのニッケル・金めっきが配置されている。この保護めっき54は、配線パターン5の構成の一部であり、配線パターン5に含まれるものである。ソルダーレジスト8及び保護めっき54を含む配線パターン5は、支持体3の構成ではなく、配線基板2の構成に含まれるものである。配線パターン5に備えられるランド53は、外部接続端子53である。このランド53のピーラブル銅箔側の先端には、ニッケル・金めっき(保護めっき54)が形成され、ニッケル・金めっきはランド53の構成の一部であり、ランド53に含まれるものである。これ以外の詳細な構成は、実施形態1で用いた配線基板2と同様である。
(支持体付き半導体パッケージ)
図13に示すように、本実施形態の支持体付き半導体パッケージ18は、上記で説明した支持体付き配線基板1(支持体付きパッケージ基板1)と、この支持体付き配線基板1の支持体3(銅箔張り積層板)とは反対側の面に配置された電子部品素子11(半導体素子11)と、を有する。つまり、配線基板2(パッケージ基板2)における、配線パターン5の複層金属箔31側に密着する部分に、保護めっき54としてのニッケル・金めっきが配置されている点以外は、上述した実施形態1の支持体付き半導体パッケージ18と同様である。このため、詳細な説明は省略する。
(支持体付き配線基板の製造方法)
図14に、本発明の一例である実施形態2の支持体付き配線基板1の製造方法を示す。本実施形態2の支持体付き配線基板1の製造方法は、上述した実施形態1の製造方法と同様に、支持体3に備えられた複層金属箔31上にソルダーレジスト8及び配線パターン5を形成する工程(A)と、前記ソルダーレジスト8及び配線パターン5を表裏面の少なくとも一方に備えた配線基板2を形成する工程(B)と、を有する。ただ、本実施形態2の製造方法は、前記工程(A)において、前記配線パターン5の複層金属箔31側に保護めっき54を形成する点だけが、上記実施形態1の製造方法とは異なっている。以下に、本実施形態2の支持体付き配線基板1の製造方法を、詳細に説明する。
(工程(A))
図14のA−1に示すように、実施形態1の製造方法と同様にして、支持体3として、ピーラブル銅箔(複層金属箔31)を備えた支持体3となる銅箔張り積層板を準備する。
図14のA−2に示すように、実施形態1の製造方法と同様にして、銅箔張り積層板に備えられたピーラブル銅箔(複層金属箔31)上(詳細には極薄銅箔311上)に、ソルダーレジスト8を形成する。
図14のA−3に示すように、実施形態1の製造方法と同様にして、銅箔張り積層板に備えられた極薄銅箔311上に、配線パターン5を形成する。支持体3の極薄銅箔311の表面に密着させて、所定パターン状に形成したソルダーレジスト8の間隙に、外部接続端子53となる配線パターン5を形成する。ただ、実施形態1の製造方法とは異なり、配線パターン5の極薄銅箔311側の先端には、保護めっき54を形成する。
詳細には、ピーラブル銅箔を給電層とし、先に形成したソルダーレジスト8をめっきレジストとして、まず、保護めっき54としてのニッケル・金めっきを、以下のように形成する。極薄銅箔311上に、電気金めっきを用いて、金めっきを形成する。金めっきの厚さは、0.01〜1μmが挙げられる。次に、金めっき上に、電気ニッケルめっきを用いてニッケルめっきを形成する。ニッケルめっきの厚さは、例えば、0.5〜10μmが挙げられる。なお、ニッケルめっきを形成する前に、金めっき上にパラジウムめっき等の貴金属をめっきしてから、ニッケルめっきを形成してもよい。
次に、実施形態1の製造方法と同様にして、ニッケルめっき上に、硫酸銅めっき浴を用いて、パターンめっきを形成することにより、極薄銅箔311上に密着し、極薄銅箔311側の先端にニッケル・金めっき54を備えた配線パターン5を形成する。これ以外は、実施形態1と同様にして、配線パターン5を形成する。
(工程(B))
図5のB−1〜B−4に示すように、そして、図6のB−5〜B−7に示すように、実施形態1と同様にして、配線基板(パッケージ基板)2を形成した。
(支持体付き電子部品パッケージの製造方法)
図7に示すのと同様にして、本発明の一例である実施形態2の支持体付き電子部品パッケージ18(支持体付き半導体パッケージ18)の製造方法を示す。本実施形態2の支持体付き半導体パッケージ18の製造方法は、上述した実施形態1の製造方法と同様に、前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程(C)を有している。実施形態1と同様であるため、詳細は省略する。
(電子部品パッケージの製造方法)
図8に示すのと同様にして、本発明の一例である実施形態2の電子部品パッケージ19(半導体パッケージ19)の製造方法を示す。本実施形態2の電子部品(半導体)パッケージ19の製造方法は、前記工程(C)の後、前記支持体3における複層金属箔31の金属箔311、312同士の境界313で剥離して、前記支持体3と電子部品パッケージ19である半導体パッケージ19とを分離する工程(D)を有する。以下に、本実施形態の半導体パッケージ19の製造方法の詳細を説明する。
(工程(D))
図8のD−1に示すのと同様に、実施形態1の製造方法と同様にして、銅箔張り積層板(支持体3)のピーラブル銅箔(複合金属箔31)における、極薄銅箔311とキャリア銅箔312との境界313で剥離することにより、銅箔張り積層板(支持体3)と半導体パッケージ19とを分離する。
図8のD−2に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっき上に密着した状態で残った極薄銅箔311を、全面エッチングによって除去し、ソルダーレジスト8を露出させる。このとき、パターンめっきの先端(表面)には、ニッケル・金めっき54を備えている。このため、パターンめっき上の極薄銅箔311が完全に除去された後は、このニッケル・金めっき54がエッチングレジストとして機能し、過剰にパターンめっき15がエッチングされるのを抑制することができる。即ち、ソルダーレジスト8の表面とパターンめっき15の表面とは段差のない平坦な状態が得られる。これにより、ソルダーレジスト8及び外部接続端子53を下面に備えた半導体パッケージ19を得ることができる。
(作用・効果)
本実施形態2によれば、実施形態1と同様の作用効果を有することに加え、以下のような作用効果を有する。即ち、支持体付き半導体(電子部品)パッケージ18から支持体3を分離した後、支持体付き半導体パッケージ18側に移行した極薄銅箔311をエッチングで除去する際に、配線パターン5の先端に備えられた保護めっき54が、過剰に配線パターン5がエッチングされないようにするためのエッチングレジストとして機能する。これにより、ソルダーレジスト8及び外部接続端子53を下面に備えた半導体パッケージ19を、管理裕度の広い安定したプロセスで得ることができる。また、後から外部接続端子53上に保護めっき54を形成する工程を不要にすることができる。
1.支持体付き配線基板(支持体付きパッケージ基板)
2.配線基板(パッケージ基板)
3.支持体(銅箔張り積層板)
31.複層金属箔(ピーラブル銅箔)
311.第一金属箔(極薄銅箔)
312.第二金属箔(キャリア銅箔)
313.境界(剥離層)
32.金属箔(銅箔)
33.支持層(ガラスエポキシ樹脂)
5.配線パターン
51.ライン
52.ランド(内部接続端子)
53.ランド(外部接続端子)
54.保護めっき(ニッケル・金めっき)
6.層間接続(非貫通ビア)
61.層間接続孔(非貫通孔)
62.導電体(フィルドめっき)
7.絶縁層(ガラスエポキシ樹脂)
71.第一の絶縁層(ガラスエポキシ樹脂)
72.第二の絶縁層(ガラスエポキシ樹脂)
8.ソルダーレジスト
10.予備はんだ
11.電子部品素子(半導体素子)
111.フリップチップ端子
112.ワイヤボンド端子
12.アンダーフィル材
13.ボンディングワイヤ
14.モールド樹脂
15.パターンめっき
16.導体層(銅箔)
17.開口
18.支持体付き電子部品パッケージ(支持体付き半導体パッケージ)
19.電子部品パッケージ(半導体パッケージ)
20.めっきレジジスト
21.パターン銅めっき
22.銅バンプ
23.エッチングレジスト

Claims (8)

  1. 支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、
    前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、
    を有する、支持体付き配線基板。
  2. 前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、請求項1に記載の支持体付き配線基板。
  3. 前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、請求項1又は請求項2に記載の支持体付き配線基板。
  4. 請求項1から3の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
  5. 支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程(A)と、
    前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程(B)と、
    を有する、支持体付き配線基板の製造方法。
  6. 前記工程(A)において、前記配線パターンの複層金属箔側に保護めっきを形成する、請求項5に記載の支持体付き配線基板の製造方法。
  7. 前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程(C)を有する、支持体付き電子部品パッケージの製造方法。
  8. 前記工程(C)の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程(D)を有する、電子部品パッケージの製造方法。
JP2019038606A 2019-03-04 2019-03-04 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 Active JP7338991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019038606A JP7338991B2 (ja) 2019-03-04 2019-03-04 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019038606A JP7338991B2 (ja) 2019-03-04 2019-03-04 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2020145228A true JP2020145228A (ja) 2020-09-10
JP7338991B2 JP7338991B2 (ja) 2023-09-05

Family

ID=72353739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019038606A Active JP7338991B2 (ja) 2019-03-04 2019-03-04 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法

Country Status (1)

Country Link
JP (1) JP7338991B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007173775A (ja) * 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
JP2009105393A (ja) * 2007-10-05 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及び半導体装置、並びにこれらの製造方法

Also Published As

Publication number Publication date
JP7338991B2 (ja) 2023-09-05

Similar Documents

Publication Publication Date Title
US8686300B2 (en) Printed wiring board and method for manufacturing the same
US20170250141A1 (en) Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP5997260B2 (ja) 印刷回路基板及びその製造方法
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2016051803A (ja) 配線基板及びその製造方法
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2015122385A (ja) 配線基板、半導体装置及び配線基板の製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP2015159197A (ja) 配線基板及びその製造方法
JP7249907B2 (ja) 配線基板の製造方法及び積層構造
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2018032661A (ja) プリント配線板およびその製造方法
JP6107021B2 (ja) 配線基板の製造方法
JP7338991B2 (ja) 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法
JP2010278379A (ja) 配線基板およびその製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板
CN102573333A (zh) 制造印刷布线板的方法、印刷布线板和电子设备
KR101211712B1 (ko) 인쇄회로기판 및 그 제조방법
US20150282315A1 (en) Printed circuit board and method of manufacturing the same
JP2008227290A (ja) 部品内蔵配線基板、配線基板内蔵用部品

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20211104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

A917 Reason for reinstatement of right to file examination request

Free format text: JAPANESE INTERMEDIATE CODE: A917

Effective date: 20220418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220418

A59 Written plea

Free format text: JAPANESE INTERMEDIATE CODE: A59

Effective date: 20221013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7338991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150