JP2020145228A - 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 - Google Patents
支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 Download PDFInfo
- Publication number
- JP2020145228A JP2020145228A JP2019038606A JP2019038606A JP2020145228A JP 2020145228 A JP2020145228 A JP 2020145228A JP 2019038606 A JP2019038606 A JP 2019038606A JP 2019038606 A JP2019038606 A JP 2019038606A JP 2020145228 A JP2020145228 A JP 2020145228A
- Authority
- JP
- Japan
- Prior art keywords
- support
- wiring board
- metal foil
- layer
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 239000011888 foil Substances 0.000 claims abstract description 161
- 229910052751 metal Inorganic materials 0.000 claims abstract description 160
- 239000002184 metal Substances 0.000 claims abstract description 160
- 229910000679 solder Inorganic materials 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000007747 plating Methods 0.000 claims description 113
- 230000001681 protective effect Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 abstract description 42
- 230000008569 process Effects 0.000 abstract description 14
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 162
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 145
- 239000011889 copper foil Substances 0.000 description 115
- 239000004065 semiconductor Substances 0.000 description 111
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 54
- 229910052802 copper Inorganic materials 0.000 description 31
- 239000010949 copper Substances 0.000 description 31
- 229910052759 nickel Inorganic materials 0.000 description 27
- 238000005530 etching Methods 0.000 description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 22
- 229910052737 gold Inorganic materials 0.000 description 22
- 239000010931 gold Substances 0.000 description 22
- 239000011521 glass Substances 0.000 description 19
- 239000004020 conductor Substances 0.000 description 18
- 239000003822 epoxy resin Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- 229920000647 polyepoxide Polymers 0.000 description 16
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910000365 copper sulfate Inorganic materials 0.000 description 7
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000011342 resin composition Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910003296 Ni-Mo Inorganic materials 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006380 polyphenylene oxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000002335 surface treatment layer Substances 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
[1] 支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、を有する、支持体付き配線基板。
[2] 前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、上記[1]に記載の支持体付き配線基板。
[3] 前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、上記[1]又は[2]に記載の支持体付き配線基板。
[4] 上記[1]から[3]の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
[5] 支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程(A)と、前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程(B)と、を有する、支持体付き配線基板の製造方法。
[6] 前記工程(A)において、前記配線パターンの複層金属箔側に保護めっきを形成する、上記[5]に記載の支持体付き配線基板の製造方法。
[7] 前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程(C)を有する、支持体付き電子部品パッケージの製造方法。
[8] 前記工程(C)の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程(D)を有する、電子部品パッケージの製造方法。
以下の実施形態において、「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
以下の実施形態において、「〜」を用いて示された数値範囲には、「〜」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
以下の実施形態において、「層」との語には、当該層が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
(支持体付き配線基板)
図1及び図2に、本発明の一例である実施形態1の支持体付き配線基板1を示す。本実施形態の支持体付き配線基板1は、支持層33と、この支持層33の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔31と、を備える支持体3と、前記支持体3の前記複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、前記ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備える配線基板2と、を有する。
支持体3は、配線基板2の製造プロセス又は半導体素子の実装プロセスにおいて、配線基板2の剛性を高めて、反りを抑制するものである。図1及び図2に示すように、支持体3は、支持層33と、この支持層33の表裏面に配置され(図1、2では表面のみ)、複数層の金属箔が金属箔同士の境界で剥離可能な状態で積層された複層金属箔31とを備えている。本実施の形態では、支持層33として、ガラスエポキシ製の絶縁樹脂を用い、その片面に、複層金属箔31として、機械的に剥離可能な、いわゆるピーラブル銅箔31を張り合わせた支持体3としての銅箔張り積層板を用いている。支持体3は、支持層33の表裏面の少なくとも一方に複層金属箔31を備え、配線基板2の製造プロセス又は半導体素子の実装プロセスにおいて、剛性を高めて配線基板2の反りを抑制可能なものであれば、特に限定はない。支持体3として、配線基板2の製造に一般的に用いられる材料、構成のものを用いることができる。ここで、「境界」は、複層金属箔31の金属箔同士の界面又は金属箔同士が剥離層を介して積層する場合は、剥離層313と金属箔との界面及び剥離層自体を含む。
また、逆に、極薄銅箔311側が、支持体3の支持層33の一方の表面に密着して配置されてもよい。これにより、半導体パッケージ19を構成する配線基板2側に厚いキャリア銅箔312が移行するため、例えば、外部接続端子53に対応する箇所のキャリア銅箔312を残してエッチング除去することで、パッケージ基板2の外部接続端子53をより大きく突出させて形成することが可能である。このとき、用いるキャリア銅箔312の厚さを選択することにより、外部接続端子53の突出高さを自由に設定できる。
このような例として、第一金属箔311、第二金属箔312、第三金属箔(図示しない)の3層の複層金属箔31を用いる場合について説明する。この複層金属箔31は、剥離可能な境界313を2つ有している。ここで、支持体付き配線基板1(支持体付きパッケージ基板1)から支持体3を分離するための剥離境界を、第二金属箔312と第三金属箔との境界に設定する。そして、この剥離境界で剥離して支持体3を分離すると、第一金属箔311と第二金属箔312の両方が、配線基板2(パッケージ基板2)側に移行する。そうすると、移行した第一金属箔311と第二金属箔312のうち、露出している第二金属箔312を剥離することにより、支持体3を分離する工程の後で第二金属箔312の表面に付着した異物や傷等の欠陥に繋がる要因を取り除くことが可能になる。そして、欠陥に繋がる要因を取り除いた第一金属箔311を用いて、エッチング等の回路加工が可能になるため、電子部品パッケージ19(半導体パッケージ19)を構成する配線基板2(パッケージ基板2)に欠陥の少ない外部接続端子53等の配線パターン5を形成することが可能になる。
図1及び図2に示すように、配線基板2は、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備えている。本実施の形態では、3層の配線パターン5と、これらの間に設けられた2層の絶縁層7と、これらの絶縁層7(第一の絶縁層71及び第二の絶縁層72)をそれぞれ貫通して配線パターン5同士を電気的に接続するように形成された層間接続6(導電体62)とを有する配線基板2を用いている。支持体3を備えることで、電子部品素子11を搭載して支持することが可能な配線基板2であれば、特に限定はなく、配線基板2として用いられる材料、構成のものを用いることができる。配線基板2単体では、電子部品素子11を搭載する実装プロセスにおいて、反りを生じてしまうものであってもよい。例えば、配線基板2としての全体の厚さが、0.15mm以下のものが挙げられる。
図1及び図2に示すように、本実施形態の配線基板2では、支持体3となる銅箔張り積層板(支持体3)側のピーラブル銅箔(複層金属箔31)の極薄銅箔311上に、密着してソルダーレジスト8及び配線パターン5が形成される。このソルダーレジスト8及び配線パターン5は、支持体3の構成ではなく、配線基板2の構成に含まれるものである。配線パターン5に備えられるランド53は、外部接続端子53である。ソルダーレジスト8及び配線パターン5上に密着して形成された絶縁層7(第一の絶縁層71)の上に、配線パターン5としてライン51とランド52が形成されている。ランド52は内部接続端子52であり、ランド53(外部接続端子53)との間に、第一の絶縁層71を貫通して形成された層間接続6によって電気的に接続される。層間接続6(図5参照、導電体62)は、第一の絶縁層71に形成した層間接続孔61(図5参照)に、導電体62を形成することで形成される。層間接続孔61は、例えば、レーザ加工等で形成した非貫通孔61を用いることができる。導電体62としては、例えば、所定の添加剤を含んだ硫酸銅めっき液であるフィルドめっき液を用いて、層間接続孔61内が銅めっきで充填されるように形成したフィルドめっきを用いることができる。第一の絶縁層71上のライン51及びランド52の上には、第二の絶縁層72が形成され、この第二の絶縁層72上には配線パターン5としてライン51とランド52が形成されている。ランド52は内部接続端子52であり、第一の絶縁層71上のランド52との間に、第二の絶縁層72を貫通して形成された層間接続6によって電気的に接続される。
また、図3に示すように、第二の絶縁層72上のランド52は、半導体素子等の電子部品素子11を搭載して支持体付き電子部品(半導体)パッケージ18(電子部品パッケージ19)を形成する際に、半導体素子(電子部品素子)11との接続を行うための内部接続端子52として用いられる。図3に示すように、配線パターン5上には、内部接続端子52となるランド52が露出し、ライン51を含む他の配線パターン5を保護するように、ソルダーレジスト8を形成してもよい。ランド52上には、保護めっき54としてニッケル・金めっきを形成してもよい。内部接続端子52となるランド52のうち、例えばフリップチップ接続を行うランド52上には、半導体素子11と接続するための予備はんだ10を形成してもよい。
図3に示すように、本実施形態の支持体付き半導体パッケージ18は、上記で説明した支持体付き配線基板1(支持体付きパッケージ基板1)と、この支持体付き配線基板1の支持体3(銅箔張り積層板3)とは反対側の面に配置された電子部品素子11(半導体素子11)と、を有する。
下層の半導体素子11の下部にはフリップチップ端子111が配置され、リフローした予備はんだ10により、支持体付きパッケージ基板1の内部接続端子52とフリップチップ接続されている。下層の半導体素子11と支持体付きパッケージ基板1の内部接続端子52との接続方法は、フリップチップ接続に限られず、後述するワイヤボンド接続等の他の方法でもよい。ワイヤボンド接続の場合は、下層の半導体素子11を上層の半導体素子11よりも一回り大きくして、上層の半導体素子11からはみ出した領域(下層の半導体素子11の周辺部)における、下層の半導体素子11の上部に、フリップチップ端子111を設けることが考えられる。下層の半導体素子11と支持体付きパッケージ基板1との間隙には、アンダーフィル材12が充填されている。アンダーフィル材12は、後述するモールド成形の際に、モールド樹脂14が下層の半導体素子11と支持体付きパッケージ基板1との間隙に充填されてもよい。
上層の半導体素子11の上部にはワイヤボンド端子112が配置され、ボンディングワイヤ13により、支持体付きパッケージ基板1の内部接続端子52とワイヤボンド接続されている。
支持体付きパッケージ基板1に搭載された半導体素子11は、ボンディングワイヤ13まで含むようにモールド樹脂14でモールド成形され、支持体付きパッケージ基板1と一体化した支持体付き半導体パッケージ18とされる。
図4から図6に、本発明の一例である実施形態1の支持体付き配線基板1の製造方法を示す。本実施形態の支持体付き配線基板1の製造方法は、支持体3に備えられた複層金属箔31上にソルダーレジスト8及び配線パターン5を形成する工程(A)と、前記ソルダーレジスト8及び配線パターン5を表裏面の少なくとも一方に備えた配線基板2を形成する工程(B)と、を有する。以下に、本実施形態の支持体付き配線基板1の製造方法を、詳細に説明する。
図4のA−1に示すように、支持体3として銅箔張り積層板を準備する。この銅箔張り積層板は、支持層33として、厚さ0.1mmのプリプレグを5枚重ねて加熱加圧した、厚さ0.5mmのガラスエポキシ樹脂(支持層33)(ガラスエポキシ製の絶縁樹脂)を用いている。支持層33の一方(図4の上面)には複層金属箔31が配置され、他方(図4の下面)には、単層の金属箔32が配置されている。複層金属箔31及び金属箔32は、支持層33を形成する際に、プリプレグと一緒に重ねて加熱加圧されることにより、支持層33のそれぞれの面に接着されている。複層金属箔31としては、極薄銅箔311(第一金属箔311)とキャリア銅箔312(第二金属箔312)の2層の銅箔を備え、極薄銅箔311とキャリア銅箔312との境界313で機械的に剥離可能な、いわゆるピーラブル銅箔31を用いている。本実施の形態では、極薄銅箔311の厚さが3μmであり、キャリア銅箔312の厚さが9μmのピーラブル銅箔31を用いている。また、ピーラブル銅箔31のキャリア銅箔312側が、ガラスエポキシ樹脂(支持層33)に接着している。
図5のB−1に示すように、配線パターン5とソルダーレジスト8の上に跨って、第一の絶縁層71となるガラスエポキシ樹脂及び導体層16となる銅箔16を配置する。詳細には、厚さ0.05mmのプリプレグを1枚と、その上に厚さ9μmの銅箔16を重ねて加熱加圧する。
図7に、本発明の一例である実施形態1の支持体付き電子部品パッケージ18(支持体付き半導体パッケージ18)の製造方法を示す。本実施形態の支持体付き半導体パッケージ18の製造方法は、前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程(C)を有している。以下に、本実施形態の支持体付き半導体パッケージ18の製造方法を、詳細に説明する。
図7のC−1に示すように、支持体付きパッケージ基板1の内部接続端子52上に、半導体素子11をフリップチップ接続する。詳細には、半導体素子11の下部にはフリップチップ接続用のフリップチップ端子111が備えられている。このフリップチップ端子111を、フラックスを塗布した支持体付きパッケージ基板1の内部接続端子52と対向するように配置する。予備はんだ10が溶融する温度に加熱する、リフローソルダリングにより、フリップチップ端子111と内部接続端子52とをはんだで接続する。
図8に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法を示す。本実施形態の半導体パッケージ19の製造方法は、前記工程(C)の後、前記支持体3における複層金属箔31の金属箔311、312同士の境界313で剥離して、前記支持体3と電子部品パッケージ19である半導体パッケージ19とを分離する工程(D)を有する。以下に、本実施形態の半導体パッケージ19の製造方法の詳細を説明する。
図8のD−1に示すように、銅箔張り積層板(支持体3)のピーラブル銅箔(複合金属箔31)における、極薄銅箔311とキャリア銅箔312との境界313で剥離することにより、銅箔張り積層板(支持体3)と半導体パッケージ19とを分離する。極薄銅箔311とキャリア銅箔312との境界313には、支持体付きパッケージ基板1を製造する際の加熱加圧プレス、半導体素子11を搭載する際のリフロー、モールド成形の際の加熱加圧等の熱履歴においても、剥離強度の変動を抑制することが可能な剥離層313が形成されている。この剥離層313によれば、上記のような熱履歴後においても、剥離強度は当初と同様に、人力による剥離が可能なレベルを維持している。また、剥離を行った後において、剥離層313は、銅箔張り積層板側に移行しやすく調整されるため、支持体付きパッケージ基板1側に残った極薄銅箔311の表面への移行が抑制される。このため、極薄銅箔311に対して、エッチング等の回路加工を行う際に、剥離層313による回路加工への悪影響が抑制される。
図9に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法の変形例1を示す。この変形例1は、図8のD−1のように、支持層3と複合金属箔の一部と半導体パッケージ19とを分離するところまでは、上記と同様であるが、D−2以降の工程が異なっている。以下に、本実施形態の半導体パッケージ19の製造方法の変形例1の詳細を説明する。
図9のD−3に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっきによる配線パターン5上に密着した状態で残った極薄銅箔311をそのまま残し、その上に、めっきレジスト20を形成する。次に、図9のD−4に示すように、半導体パッケージ19側に残った極薄銅箔311を給電層として、硫酸銅めっき浴を用いて、パターン銅めっき21を形成することにより、極薄銅箔311上に銅バンプ22を形成する。次に、図9のD−5に示すように、めっきレジスト20を剥離し、その後、全面エッチングを行うことにより、ソルダーレジスト8上に残った極薄銅箔311を除去して、ソルダーレジスト8を露出させる。これにより、ソルダーレジスト8及び外部接続端子53である銅バンプ22を下面に備えた半導体パッケージ19を得ることができる。
図10に、本発明の一例である実施形態1の電子部品パッケージ19(半導体パッケージ19)の製造方法の変形例2を示す。この変形例2は、図8のD−1のように、支持層3と複合金属箔の一部と半導体パッケージ19とを分離するところまでは、上記と同様であるが、D−2以降の工程が異なっている。以下に、本実施形態の半導体パッケージ19の製造方法の変形例2の詳細を説明する。
図10のD−7に示すように、上記D−1の分離によって、ソルダーレジスト8上及び外部接続端子53となるパターンめっきによる配線パターン5上に密着した状態で残った極薄銅箔311をそのまま残し、その上に、エッチングレジスト23を形成する。このとき、エッチングレジスト23は、外部接続端子53(図4のA−3で形成したパターンめっきによる配線パターン5)に対応する領域を覆うパターンとなるように形成する。次に、図10のD−8に示すように、エッチングを行うことにより、ソルダーレジスト8上に残った極薄銅箔311を除去して、ソルダーレジスト8を露出させる。次に、エッチングレジスト23を除去する。これにより、ソルダーレジスト8及び配線パターン5(外部接続端子53)を下面に備えた半導体パッケージ19を得ることができる。
本実施の形態の支持体付き配線基板1又は支持体付き電子部品(半導体)パッケージ18によれば、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上の両方に跨って配置された絶縁層7と、を有する。これにより、以下に説明するように、ソルダーレジスト8と配線パターン5とを形成した後に、絶縁層7の形成を個別に行うことができる。
即ち、まず、支持体3の複層金属箔31上にソルダーレジスト8を形成した後、複層金属箔31を給電層とし、ソルダーレジスト8をめっきレジストとしてパターンめっき15を行うことができる。このとき、ソルダーレジスト8と配線パターン5の表面の高さを同程度にして、配線パターン5の凹凸による段差を抑制することができる。
次に、ソルダーレジスト8上及び配線パターン5上の両方に跨って絶縁層7を形成するが、配線パターン5の凹凸による段差が抑制されているので、絶縁層7を段差に追従して流動させる必要がない。このため、絶縁層7が薄く流動性の小さいものであっても、厚さを均一に保つことができ、絶縁性等の電気特性を確保できる。これにより、配線基板2自体の厚さをより薄くすることができ、しかも、分離可能な支持体3を設けることが可能になる。
また、支持体付き電子部品(半導体)パッケージ18から支持体3を分離した後は、支持体付き電子部品(半導体)パッケージ18側に移行した金属箔をエッチングで除去する、又は回路加工等するといった簡易な工程を行うだけで、ソルダーレジスト8と外部接続端子53等の配線パターン5が形成される。
したがって、薄くても実装時の反りを抑制することを可能にしつつ、支持体3を分離した後の電子部品パッケージを電子機器に搭載する工程を簡略化可能な、支持体付き配線基板1又は支持体付き電子部品パッケージ18を提供することができる。
(支持体付き配線基板)
図11及び図12に、本発明の一例である実施形態2の支持体付き配線基板1を示す。本実施形態の支持体付き配線基板1は、上記実施形態1の支持体付き配線基板1の構成に加えて、さらに、前記配線パターン5が、前記複層金属箔31側に配置された保護めっき54を備える。以下に、本実施形態の支持体付き配線基板1を詳細に説明する。
本実施形態の支持体付き配線基板1に用いる支持体3は、上述した実施形態1と同様であるため、説明を省略する。
図11及び図12に示すように、上述した実施形態1と同様に、配線基板2は、支持体3の複層金属箔31上に配置されたソルダーレジスト8及び配線パターン5と、ソルダーレジスト8上及び配線パターン5上に配置された絶縁層7と、を備えている。この実施形態1の構成に加えて、実施形態2の配線基板2は、さらに、配線パターン5が、複層金属箔31側に配置された保護めっき54を備えている。つまり、配線パターン5の複層金属箔31側に密着する部分には、保護めっき54が配置されている。これ以外は、実施形態1で用いた配線基板2と同様である。
図13に示すように、本実施形態の支持体付き半導体パッケージ18は、上記で説明した支持体付き配線基板1(支持体付きパッケージ基板1)と、この支持体付き配線基板1の支持体3(銅箔張り積層板)とは反対側の面に配置された電子部品素子11(半導体素子11)と、を有する。つまり、配線基板2(パッケージ基板2)における、配線パターン5の複層金属箔31側に密着する部分に、保護めっき54としてのニッケル・金めっきが配置されている点以外は、上述した実施形態1の支持体付き半導体パッケージ18と同様である。このため、詳細な説明は省略する。
図14に、本発明の一例である実施形態2の支持体付き配線基板1の製造方法を示す。本実施形態2の支持体付き配線基板1の製造方法は、上述した実施形態1の製造方法と同様に、支持体3に備えられた複層金属箔31上にソルダーレジスト8及び配線パターン5を形成する工程(A)と、前記ソルダーレジスト8及び配線パターン5を表裏面の少なくとも一方に備えた配線基板2を形成する工程(B)と、を有する。ただ、本実施形態2の製造方法は、前記工程(A)において、前記配線パターン5の複層金属箔31側に保護めっき54を形成する点だけが、上記実施形態1の製造方法とは異なっている。以下に、本実施形態2の支持体付き配線基板1の製造方法を、詳細に説明する。
図14のA−1に示すように、実施形態1の製造方法と同様にして、支持体3として、ピーラブル銅箔(複層金属箔31)を備えた支持体3となる銅箔張り積層板を準備する。
詳細には、ピーラブル銅箔を給電層とし、先に形成したソルダーレジスト8をめっきレジストとして、まず、保護めっき54としてのニッケル・金めっきを、以下のように形成する。極薄銅箔311上に、電気金めっきを用いて、金めっきを形成する。金めっきの厚さは、0.01〜1μmが挙げられる。次に、金めっき上に、電気ニッケルめっきを用いてニッケルめっきを形成する。ニッケルめっきの厚さは、例えば、0.5〜10μmが挙げられる。なお、ニッケルめっきを形成する前に、金めっき上にパラジウムめっき等の貴金属をめっきしてから、ニッケルめっきを形成してもよい。
次に、実施形態1の製造方法と同様にして、ニッケルめっき上に、硫酸銅めっき浴を用いて、パターンめっきを形成することにより、極薄銅箔311上に密着し、極薄銅箔311側の先端にニッケル・金めっき54を備えた配線パターン5を形成する。これ以外は、実施形態1と同様にして、配線パターン5を形成する。
図5のB−1〜B−4に示すように、そして、図6のB−5〜B−7に示すように、実施形態1と同様にして、配線基板(パッケージ基板)2を形成した。
図7に示すのと同様にして、本発明の一例である実施形態2の支持体付き電子部品パッケージ18(支持体付き半導体パッケージ18)の製造方法を示す。本実施形態2の支持体付き半導体パッケージ18の製造方法は、上述した実施形態1の製造方法と同様に、前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に半導体素子を配置する工程(C)を有している。実施形態1と同様であるため、詳細は省略する。
図8に示すのと同様にして、本発明の一例である実施形態2の電子部品パッケージ19(半導体パッケージ19)の製造方法を示す。本実施形態2の電子部品(半導体)パッケージ19の製造方法は、前記工程(C)の後、前記支持体3における複層金属箔31の金属箔311、312同士の境界313で剥離して、前記支持体3と電子部品パッケージ19である半導体パッケージ19とを分離する工程(D)を有する。以下に、本実施形態の半導体パッケージ19の製造方法の詳細を説明する。
図8のD−1に示すのと同様に、実施形態1の製造方法と同様にして、銅箔張り積層板(支持体3)のピーラブル銅箔(複合金属箔31)における、極薄銅箔311とキャリア銅箔312との境界313で剥離することにより、銅箔張り積層板(支持体3)と半導体パッケージ19とを分離する。
本実施形態2によれば、実施形態1と同様の作用効果を有することに加え、以下のような作用効果を有する。即ち、支持体付き半導体(電子部品)パッケージ18から支持体3を分離した後、支持体付き半導体パッケージ18側に移行した極薄銅箔311をエッチングで除去する際に、配線パターン5の先端に備えられた保護めっき54が、過剰に配線パターン5がエッチングされないようにするためのエッチングレジストとして機能する。これにより、ソルダーレジスト8及び外部接続端子53を下面に備えた半導体パッケージ19を、管理裕度の広い安定したプロセスで得ることができる。また、後から外部接続端子53上に保護めっき54を形成する工程を不要にすることができる。
2.配線基板(パッケージ基板)
3.支持体(銅箔張り積層板)
31.複層金属箔(ピーラブル銅箔)
311.第一金属箔(極薄銅箔)
312.第二金属箔(キャリア銅箔)
313.境界(剥離層)
32.金属箔(銅箔)
33.支持層(ガラスエポキシ樹脂)
5.配線パターン
51.ライン
52.ランド(内部接続端子)
53.ランド(外部接続端子)
54.保護めっき(ニッケル・金めっき)
6.層間接続(非貫通ビア)
61.層間接続孔(非貫通孔)
62.導電体(フィルドめっき)
7.絶縁層(ガラスエポキシ樹脂)
71.第一の絶縁層(ガラスエポキシ樹脂)
72.第二の絶縁層(ガラスエポキシ樹脂)
8.ソルダーレジスト
10.予備はんだ
11.電子部品素子(半導体素子)
111.フリップチップ端子
112.ワイヤボンド端子
12.アンダーフィル材
13.ボンディングワイヤ
14.モールド樹脂
15.パターンめっき
16.導体層(銅箔)
17.開口
18.支持体付き電子部品パッケージ(支持体付き半導体パッケージ)
19.電子部品パッケージ(半導体パッケージ)
20.めっきレジジスト
21.パターン銅めっき
22.銅バンプ
23.エッチングレジスト
Claims (8)
- 支持層と、この支持層の表裏面の少なくとも一方に配置され、複数層の金属箔が少なくとも何れかの金属箔同士の境界で剥離可能な状態で積層された複層金属箔と、を備える支持体と、
前記支持体の前記複層金属箔上に配置されたソルダーレジスト及び配線パターンと、前記ソルダーレジスト上及び配線パターン上に配置された絶縁層と、を備える配線基板と、
を有する、支持体付き配線基板。 - 前記配線パターンが、前記複層金属箔側に配置された保護めっきを備える、請求項1に記載の支持体付き配線基板。
- 前記支持体の前記複層金属箔における剥離可能な金属箔同士の境界が、少なくとも、前記ソルダーレジスト及び配線パターンが表面に配置された第一金属箔と隣接する第二金属箔との境界に、設けられる、請求項1又は請求項2に記載の支持体付き配線基板。
- 請求項1から3の何れか一項に記載の支持体付き配線基板と、この支持体付き配線基板の前記支持体とは反対側の面に配置された電子部品素子と、を有する、支持体付き電子部品パッケージ。
- 支持体に備えられた複層金属箔上にソルダーレジスト及び配線パターンを形成する工程(A)と、
前記ソルダーレジスト及び配線パターンを表裏面の少なくとも一方に備えた配線基板を形成する工程(B)と、
を有する、支持体付き配線基板の製造方法。 - 前記工程(A)において、前記配線パターンの複層金属箔側に保護めっきを形成する、請求項5に記載の支持体付き配線基板の製造方法。
- 前記工程(B)の後、前記支持体付き配線基板の前記支持体とは反対側の面に電子部品素子を配置する工程(C)を有する、支持体付き電子部品パッケージの製造方法。
- 前記工程(C)の後、前記支持体における複層金属箔の金属箔同士の境界で剥離して、前記支持体と電子部品パッケージとを分離する工程(D)を有する、電子部品パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019038606A JP7338991B2 (ja) | 2019-03-04 | 2019-03-04 | 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019038606A JP7338991B2 (ja) | 2019-03-04 | 2019-03-04 | 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145228A true JP2020145228A (ja) | 2020-09-10 |
JP7338991B2 JP7338991B2 (ja) | 2023-09-05 |
Family
ID=72353739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019038606A Active JP7338991B2 (ja) | 2019-03-04 | 2019-03-04 | 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7338991B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007173775A (ja) * | 2005-12-20 | 2007-07-05 | Phoenix Precision Technology Corp | 回路基板構造及びその製法 |
JP2009105393A (ja) * | 2007-10-05 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置、並びにこれらの製造方法 |
-
2019
- 2019-03-04 JP JP2019038606A patent/JP7338991B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186321A (ja) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | 回路基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007158174A (ja) * | 2005-12-07 | 2007-06-21 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007173775A (ja) * | 2005-12-20 | 2007-07-05 | Phoenix Precision Technology Corp | 回路基板構造及びその製法 |
JP2009105393A (ja) * | 2007-10-05 | 2009-05-14 | Shinko Electric Ind Co Ltd | 配線基板及び半導体装置、並びにこれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7338991B2 (ja) | 2023-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8686300B2 (en) | Printed wiring board and method for manufacturing the same | |
US20170250141A1 (en) | Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
JP2016051803A (ja) | 配線基板及びその製造方法 | |
WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
KR101204233B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP2015122385A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
JP2015159197A (ja) | 配線基板及びその製造方法 | |
JP7249907B2 (ja) | 配線基板の製造方法及び積層構造 | |
JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP5436177B2 (ja) | 配線基板内蔵用部品及びその製造方法、並びに配線基板 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP6107021B2 (ja) | 配線基板の製造方法 | |
JP7338991B2 (ja) | 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法 | |
JP2010278379A (ja) | 配線基板およびその製造方法 | |
JP2004288711A (ja) | 電子部品内蔵型多層基板 | |
CN102573333A (zh) | 制造印刷布线板的方法、印刷布线板和电子设备 | |
KR101211712B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20150282315A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2008227290A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20211104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220418 |
|
A917 | Reason for reinstatement of right to file examination request |
Free format text: JAPANESE INTERMEDIATE CODE: A917 Effective date: 20220418 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220418 |
|
A59 | Written plea |
Free format text: JAPANESE INTERMEDIATE CODE: A59 Effective date: 20221013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20221109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7338991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |