JP2020108288A - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP2020108288A JP2020108288A JP2018246203A JP2018246203A JP2020108288A JP 2020108288 A JP2020108288 A JP 2020108288A JP 2018246203 A JP2018246203 A JP 2018246203A JP 2018246203 A JP2018246203 A JP 2018246203A JP 2020108288 A JP2020108288 A JP 2020108288A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- power supply
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 75
- 238000012937 correction Methods 0.000 description 18
- 238000012544 monitoring process Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 208000031361 Hiccup Diseases 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本開示は、負荷に接続されるスイッチング電源に関する。 The present disclosure relates to a switching power supply connected to a load.
従来、スイッチング電源では、エラーアンプを用いて、出力電圧を一定の電圧に制御する方法が知られている(特許文献1参照)。特許文献1のスイッチング電源は、スイッチング電源の出力端子から出力される出力電圧をフィードバックさせる線路が、フィードバック端子に接続される。また、従来のスイッチング電源では、フィードバックされた電圧が所望の電圧であるか否かを判別するパワーグッド制御回路を設けることも知られている。パワーグッド制御回路は、フィードバック端子の電圧と所定の電圧とを比較し、この比較の結果をパワーグッド信号として出力する。例えば、スイッチング電源は、パワーグッド信号がH(High)レベルである場合、出力電圧が正常であると判断して、出力電圧の供給を継続し、パワーグッド信号の信号がL(Low)レベルである場合、出力電圧が異常であると判断して、出力電圧の供給を停止する。 Conventionally, in a switching power supply, a method of controlling an output voltage to a constant voltage using an error amplifier is known (see Patent Document 1). In the switching power supply of Patent Document 1, a line for feeding back the output voltage output from the output terminal of the switching power supply is connected to the feedback terminal. It is also known that a conventional switching power supply is provided with a power good control circuit that determines whether or not the fed back voltage is a desired voltage. The power good control circuit compares the voltage at the feedback terminal with a predetermined voltage and outputs the result of this comparison as a power good signal. For example, when the power good signal is at the H (High) level, the switching power supply determines that the output voltage is normal and continues to supply the output voltage, and the signal of the power good signal is at the L (Low) level. In some cases, it is determined that the output voltage is abnormal, and the supply of the output voltage is stopped.
特許文献1では、出力電圧をフィードバックさせる経路においてフィードバック端子がオープン(開放)となった場合、スイッチング電源は、パワーグッド信号を用いても、フィードバック端子がオープンになっていることを判別できない。フィードバック端子がオープンになった場合も、出力電圧が十分に上昇していない場合も、いずれもパワーグッド信号がLレベルとなるためである。 In Patent Document 1, when the feedback terminal is opened (open) in the path for feeding back the output voltage, the switching power supply cannot determine that the feedback terminal is open even by using the power good signal. This is because the power good signal becomes L level in both cases when the feedback terminal is open and when the output voltage does not rise sufficiently.
フィードバック端子がオープンとなった場合、スイッチング電源は、エラーアンプの入力が0Vとなっているので、出力電圧が低下している状態のスイッチング動作を行い、出力電圧を上昇させ続ける。この結果、出力電圧が過電圧となり、出力端子に繋がる負荷を故障又は破損させる可能性がある。この場合、パワーグッド信号は、負荷を保護する機能を十分に有していない。 When the feedback terminal is opened, the switching power supply performs the switching operation in a state in which the output voltage is decreased because the input of the error amplifier is 0 V, and continues to increase the output voltage. As a result, the output voltage becomes an overvoltage, and the load connected to the output terminal may fail or be damaged. In this case, the power good signal does not have a sufficient function of protecting the load.
本開示は、上述した従来の状況に鑑みて案出され、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源を提供する。 The present disclosure has been devised in view of the above-described conventional situation, and provides a switching power supply capable of suppressing an output voltage from becoming an overvoltage and protecting a load when a feedback line from the output voltage is opened.
本開示の一態様は、負荷に接続されるスイッチング電源であって、前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第1の抵抗と、前記第1の抵抗の前記出力端子側に接続される第1の端子と、前記負荷の端子に接続される第2の端子と、の間に接続される第2の抵抗と、前記第2の端子の電圧を検出する検出回路と、前記検出回路により検出された電圧を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、を備えるスイッチング電源である。 One aspect of the present disclosure is a switching power supply connected to a load, the first resistance being connected between an output terminal of the switching power supply and a terminal of the load, and the output of the first resistance. A second resistor connected between a first terminal connected to the terminal side and a second terminal connected to the load terminal, and a detection circuit for detecting the voltage of the second terminal And a control circuit that controls the output voltage supplied to the terminal of the load based on the voltage detected by the detection circuit.
本開示の一態様は、負荷に接続されるスイッチング電源であって、前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第1の抵抗と、前記第1の抵抗の前記出力端子側に接続される第1の端子と、前記負荷の端子に接続される第2の端子と、の間に接続されるカレントミラー回路と、前記カレントミラー回路の出力電流を検出する検出回路と、前記検出回路により検出された前記出力電流を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、を備えるスイッチング電源である。 One aspect of the present disclosure is a switching power supply connected to a load, the first resistance being connected between an output terminal of the switching power supply and a terminal of the load, and the output of the first resistance. A current mirror circuit connected between a first terminal connected to the terminal side and a second terminal connected to the load terminal; and a detection circuit for detecting an output current of the current mirror circuit. And a control circuit that controls an output voltage supplied to a terminal of the load based on the output current detected by the detection circuit.
本開示によれば、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できる。 According to the present disclosure, when the feedback line from the output voltage is opened, it is possible to suppress the output voltage from becoming an overvoltage and protect the load.
以下、適宜図面を参照しながら、本開示に係るスイッチング電源を具体的に開示した実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。 Hereinafter, embodiments that specifically disclose a switching power supply according to the present disclosure will be described in detail with reference to the drawings as appropriate. However, more detailed description than necessary may be omitted. For example, detailed description of well-known matters and duplicate description of substantially the same configuration may be omitted. This is for avoiding unnecessary redundancy in the following description and for facilitating understanding by those skilled in the art. It should be noted that the accompanying drawings and the following description are provided for those skilled in the art to fully understand the present disclosure, and are not intended to limit the claimed subject matter by them.
(実施形態1)
図1は、実施形態1におけるスイッチング電源5の構成を示す回路図である。スイッチング電源5は、電源IC10に、ダイオードD1、コイルL1及びコンデンサCoutが外付けで接続された降圧型のスイッチング電源である。降圧型のスイッチング電源5では、コイルL1及びコンデンサCoutがスイッチング端子LXに直列に接続される。ダイオードD1は、直列接続されたコイルL1及びコンデンサCoutと並列にスイッチング端子Lxに接続される。
(Embodiment 1)
FIG. 1 is a circuit diagram showing the configuration of the
スイッチング電源5の電源IC10では、直流電源30から入力電圧VINが電力ライン31を介して電源IC10の電源端子VP,VPWに供給される。電力ライン31には、バイパスコンデンサCpが電源IC10と並列に接続される。
In the
電源IC10は、スイッチング素子であるPチャネルMOSFET( metal-oxide-semiconductor field-effect transistor))11、ドライバ回路12、ロジック回路13、PWM回路15、電圧補正回路16、電流検出回路17、及びエラーアンプ20を含む。
The
PチャネルMOSFET11は、ゲートに入力される電圧に従い、スイッチング動作を行う。PチャネルMOSFET11のソースには、入力電圧VINが印加される。PチャネルMOSFETのドレインは、スイッチング端子LXに接続される。スイッチング端子LXには、コイルL1及びコンデンサCoutが直列に接続され、直列接続されたコイルL1及びコンデンサCoutと並列にダイオードD1が接続される。
The P-
コイルL1とコンデンサCoutの接続点である出力端子OUTには、直列に接続された抵抗RSENSEと抵抗rLINEとを介して、負荷40が接続される。抵抗RSENSEは、出力端子OUTから負荷40に供給される出力電流を検出するための抵抗である。抵抗RSENSEの両端は、それぞれ電源IC10の検出端子SNS+及び検出端子SNS−に接続される。
The
抵抗rLINEは、例えば1Ω未満の小さな抵抗値を有するものであり、抵抗RSENSEと負荷40とを結ぶ電線の配線抵抗(寄生抵抗)でもよいし、抵抗RSENSEと負荷40との間の各種電気部品や電子部品の抵抗成分やインピーダンス成分でもよい。抵抗rLINEの一端は、検出端子SNS−に接続される。抵抗rLINEの他端である負荷端子Roは、負荷40に接続され、電源IC10のフィードバック端子Voに接続される。フィードバック端子Voのオープンは、半田付け不良、断線、振動等により発生し得る。振動は、例えば、車両にスイッチング電源5が搭載された場合に起こり得る。
Resistance r LINE is, for example, those having a small resistance value of less than 1 [Omega, may be the wiring resistance of the wire connecting the resistor R SENSE and a load 40 (parasitic resistance), various between the resistor R SENSE and the
負荷40には、抵抗RSENSEと抵抗rLINEを介して、出力端子OUTから出力電圧VOUTが供給される。出力電圧VOUTは、電源IC10のフィードバック端子Voと負荷端子Roとの間に接続されたフィードバック線FLを介して、電源IC10のフィードバック端子Voにフィードバックされ、電圧制御に使用される。負荷40は、ランプ等の無誘導負荷であってもよいし、モータ等の誘導負荷であってもよい。負荷40が誘導負荷である場合、電源IC10の端子IN−とフィードバック端子FBの間に接続される位相補償回路によって力率が改善される。位相補償回路は、例えば進相コンデンサCFBと抵抗RFBが直列に接続された回路である。
The
ドライバ回路12は、PチャネルMOSFET11のゲートに接続され、ロジック回路13から出力されるロジック信号に従い、PチャネルMOSFETを駆動する電圧を出力する。
The
ロジック回路13は、レベルシフト動作、保護動作、停止動作、等を行う。ロジック回路13は、レベルシフト動作では、PWM回路15から出力されるパルス信号を、PチャネルMOSFETを駆動するレベルの信号に変換する。ロジック回路13は、保護動作では、デバイス(例えばPチャネルMOSFET11)への加熱等を抑制して、デバイスを保護する。ロジック回路13は、停止動作では、ロジック回路13に入力される電圧が低い場合に、ドライバ回路12を停止させる。
The
PWM回路15は、エラーアンプ20や電圧補正回路16からの出力信号を基にパルス信号を生成し、ロジック回路13に出力する。PWM回路15は、エラーアンプ20の出力信号が示すエラーアンプの出力電圧が大きい程、デューティ比が大きい(デューティ比を増加させた)パルス信号を生成し、スイッチング電源5の出力電圧VOUTを大きくするよう電圧制御してよい。PWM回路15は、エラーアンプ20の出力信号が示すエラーアンプの出力電圧が小さい程、デューティ比が小さい(デューティ比を減少させた)パルス信号を生成し、スイッチング電源5の出力電圧VOUTを小さくするよう電圧制御してよい。また、PWM回路15は、電圧補正回路16からの電圧補正信号を基に、パルス信号を生成してもよい。
The
エラーアンプ20は、プラス端子(+端子)に入力される基準電圧VREFと、マイナス端子(−端子)に入力される端子IN−の電圧VIN−と、の差分を増幅する差動増幅器である。よって、エラーアンプ20の出力電圧は、基準電圧VREFと電圧VIN−との差分に比例する電圧でよい。エラーアンプ20の出力は、PWM回路15に入力される。
The
基準電圧VREFは、設定電圧よりも低い電圧とする。設定電圧とは、正常動作時(フィードバック端子Voの非オープン時)のスイッチング電源5の所望の出力電圧VOUT(負荷40に供給される電圧)として設定された電圧である。基準電圧VREFと電圧VIN−との差分が大きい程(つまり出力電圧VOUTが値0に近い程)、エラーアンプ20の出力電圧が大きくなる。基準電圧VREFと電圧VIN−との差分が小さい程(つまり出力電圧VOUTが設定電圧に近い程)、エラーアンプ20の出力電圧が小さくなる。エラーアンプ20は、負帰還回路として動作するので、電圧VIN−を基準電圧VREFに維持するように、つまり出力電圧VOUTを設定電圧に維持するように電圧を制御する。
The reference voltage V REF is lower than the set voltage. The set voltage is a voltage set as a desired output voltage V OUT (voltage supplied to the load 40) of the switching
エラーアンプ20のプラス端子には、基準電圧VREFを生成する素子が接続される。エラーアンプ20のプラス端子に入力される基準電圧VREFは、エラーアンプ20のプラス端子にツェナーダイオードが接続されて得られる定電圧でもよいし、電池が接続されて得られる電池電圧であってもよい。また、これらの電圧を分圧回路により分圧した電圧であってもよい。
An element that generates the reference voltage V REF is connected to the positive terminal of the
エラーアンプ20のマイナス端子には、直列に接続された抵抗Ropen及び抵抗RB1と抵抗RB2との接続点(中間点)が接続される。抵抗Ropenは、検出端子SNS−とフィードバック端子Voとの間に接続される。抵抗RB1は、フィードバック端子Voと端子IN−との間に接続される。抵抗RB2は、一端がIN−端子に接続され、他端が接地される。抵抗RB1と抵抗RB2は、エラーアンプ20のマイナス端子に入力される電圧を得るための分圧回路を形成する。抵抗Ropen、抵抗RB1、及び抵抗RB2は、例えば数100kΩという大きな抵抗値とする。
The negative terminal of the
エラーアンプ20のマイナス端子に入力される電圧VIN−は、フィードバック端子Voの非オープン時、フィードバック端子Voに入力される出力電圧VOUTを抵抗RB1と抵抗RB2とで分圧した電圧である。フィードバック端子Voのオープン時、電圧VIN−は、検出端子SNS−に入力される電圧を抵抗Ropen及び抵抗RB1と抵抗RB2とで分圧した電圧である。
The voltage V IN− input to the negative terminal of the
フィードバック端子Voがオープンである場合には、フィードバック端子Voが非オープンである場合と比較して、エラーアンプ20に入力される電圧VIN−が小さく、エラーアンプ20から出力される出力電圧が大きい。この結果、PWM回路15のPWM制御により、出力電圧VOUTが上昇し、結果的に出力電圧VOUTは設定電圧よりも若干高くなる。しかし、継続的に上昇し続けるのではなく、抵抗Ropenの存在によって、設定電圧よりも若干高い電圧で維持される。そのため、スイッチング電源5は、出力電圧VOUTが供給される負荷40の破壊や故障を抑制できる。
When the feedback terminal Vo is open, the voltage V IN− input to the
また、エラーアンプ20のプラス端子とマイナス端子に印加される電圧の大小が逆転した場合、つまり、電圧VIN−が基準電圧VREFより大きく、出力電圧VOUTが設定電圧より大きい場合、エラーアンプ20の出力電圧が値0又は低い電圧(例えば値0に近い電圧)であってよい。これにより、PWM回路15は、PWM制御を停止したり出力電圧VOUTを小さくしたりでき、負荷40を過電圧から一層保護できる。
Further, when the magnitudes of the voltages applied to the plus terminal and the minus terminal of the
電流検出回路17は、抵抗RSENSEの両端に接続され、電源IC10の検出端子SNS+と検出端子SNS−との電圧差により出力電流を検出し、電圧補正回路16に出力する。
The
電圧補正回路16は、抵抗RSENSEを流れる出力電流に対応する電圧の大きさに応じて、PWM回路15で生成されるパルス信号のデューティ比を調整する信号(電圧補正信号)をPWM回路15に出力する。例えば、電圧補正回路16は、抵抗RSENSEを流れる出力電流に対応する電圧が一定値を超える場合、デューティ比を小さくし、出力電圧VOUTを下げてよい。
The
これにより、電圧補正回路16は、出力電流が変動しても、出力電圧VOUTを安定化させることができる。また、例えば、負荷40がショートした場合、PチャネルMOSFET11が故障し易くなるが、電圧補正信号による電圧補正指示により、抵抗RSENSEに一定値以上の電流が流れないようにすることで、負荷40の故障を抑制できる。よって、電圧補正回路16及び電流検出回路17は、安全装置として動作可能である。
As a result, the
なお、電圧補正回路16及び電流検出回路17は、スイッチング電源5では必須の構成要素でなく、省かれてもよい。
The
電源IC10には、エラーアンプ20のマイナス端子に繋がる端子IN−、及びエラーアンプ20の出力ラインに繋がるフィードバック端子FBが配置される。端子IN−とフィードバック端子FBとの間には、負荷40に対応する、位相補償を行うための進相コンデンサCFB及び抵抗RFBが外付けで接続される。
The
また、スイッチング電源5には、オープン時の出力電圧VOUTに対応する電圧VSNS−に関する情報を監視する監視回路19が接続される。監視回路19は、例えば、コンパレータと基準電圧で構成した電圧検出回路でよい。監視回路19は、例えば、検出端子SNS−や端子IN−に繋がるラインに接続されてもよいし、他の位置に配置されてもよい。監視回路19は、フィードバック端子Voのオープン時に、上昇する電圧VSNS−を検出してよい。ユーザは、監視回路19で検出される電圧VSNS−の上昇から、フィードバック端子Voがオープンであることを知ることができる。
In addition, the switching
監視回路19は、電源ICの外部に信号を出力してLEDなど表示素子を接続した場合、例えば電圧VSNS−として所定の電圧(例えば設定電圧)より高い電圧が検出された場合、第1の表示態様(例えば第1の色)で表示し、フィードバック端子Voがオープンであることをユーザに警告してよい。監視回路19は、例えば電圧VSNS−として所定の電圧以下の電圧が検出された場合、第2の表示態様(例えば第2の色)で表示し、フィードバック端子Voがオープンでないことをユーザに提示してよい。ユーザは、監視回路19を確認することで、出力電圧VOUTの状態を確認でき、オープンとなったフィードバック端子Voに対し修理等の対応をすることができる。
When the
また、監視回路19は、例えば電圧VSNS−として所定の電圧(例えば設定電圧)より高い電圧が検出された場合、電圧補正回路16を介して、デューティを小さくし、出力電圧VOUTを小さくしてよい。つまり、電圧補正回路16は、フィードバック端子Voがオープンとなり、電圧VSNS−が過電圧となった場合にも、抵抗RSENSEに過電流が流れた場合と同様に、出力電圧VOUTを小さくでき、例えば負荷40の故障を抑制できる。
Further, for example, when a voltage higher than a predetermined voltage (for example, a set voltage) is detected as the voltage V SNS− , the
上記構成を有するスイッチング電源5の動作を示す。
The operation of the switching
負荷40が接続される負荷端子Roとフィードバック端子Voとを繋ぐフィードバック線FLが正常に接続(非オープン)されている場合、エラーアンプ20のマイナス端子には、電圧VIN−として、出力電圧VOUTを抵抗RB1と抵抗RB2で分圧した電圧が入力される。エラーアンプ20のマイナス端子に入力される電圧VIN−は、式(1)で与えられてよい。
When the feedback line FL connecting the load terminal Ro to which the
VIN− = RB2/(RB2+RB1)・VOUT …… (1) V IN− = R B2 /(R B2 +R B1 )·V OUT …… (1)
エラーアンプ20は、マイナス端子に入力される電圧VIN−と、プラス端子に入力される基準電圧VREFと、を比較する。上記比較の結果、(VREF−VIN−)が正の値で小さな値である場合、デューティ比が小さくなるように、PWM回路15を制御する。PチャネルMOSFET11は、PWM回路15から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧VOUTを制御する。例えば、出力電圧VOUTが設定電圧に維持されており、フィードバック端子Voが非オープンの状態である場合に、このような比較の結果となり得る。
The
エラーアンプ20は、上記比較の結果、(VREF−VIN−)が正の値で大きな値である場合、デューティ比が大きくなるように、PWM回路15を制御する。PチャネルMOSFET11は、PWM回路15から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧VOUTを制御する。例えば、出力電圧VOUTが設定電圧に維持されていないが、フィードバック端子Voが非オープンの状態である場合に、このような比較の結果となり得る。
As a result of the above comparison, the
また、一方、フィードバック端子Voがオープンの状態である場合、エラーアンプ20のマイナス端子には、電圧VIN−として、電圧VSNS−を、直列接続された抵抗Ropen及び抵抗RB1と抵抗RB2とで分圧した電圧が入力される。エラーアンプ20のマイナス端子に入力される電圧VIN−は、式(2)で与えられてよい。
On the other hand, when the feedback terminal Vo is in the open state, the voltage V SNS− is connected to the negative terminal of the
VIN− = RB2/(RB2+Ropen+RB1)・VSNS− …… (2) V IN− =R B2 /(R B2 +R open +R B1 )·V SNS− (2)
ここで、抵抗rLINEは小さな抵抗値を有するので、電圧VSNS−は、出力電圧VOUTと比べて僅かに大きな電圧であるが、ほぼ同電圧として取り扱われる。一方、抵抗Ropenは大きな抵抗値を有するので、オープン時の電圧VIN−は、非オープン時の電圧VIN−よりも小さな電圧となる。なお、抵抗rLINEの値が小さいので、検出端子SNS−とフィードバック端子Voとの電位差はほとんど無く、正常動作時、抵抗Ropenは、抵抗RB1,RB2の分圧回路に影響を及ぼさない。 Here, since the resistance r LINE has a small resistance value, the voltage V SNS− is slightly larger than the output voltage V OUT , but is treated as almost the same voltage. On the other hand, since the resistor R open has a large resistance value, the open voltage V IN− is smaller than the non-open voltage V IN− . Since the value of the resistor r LINE is small, there is almost no potential difference between the detection terminal SNS− and the feedback terminal Vo, and the resistor R open does not affect the voltage dividing circuit of the resistors R B1 and R B2 during normal operation. ..
このように、スイッチング電源5では、PWM制御の動作中、フィードバック端子Voがオープンになると、エラーアンプ20のマイナス端子に入力される電圧VIN−が一旦下降する。この場合、PWM制御により出力電圧VOUTは上昇する。この際、抵抗Ropenの抵抗値を、出力電圧VOUTが設定電圧よりも大きな定格電圧を超えないような値に調整しておくことで、スイッチング電源5は、出力電圧VOUTを設定電圧よりも高電圧ではあるが、定格電圧を超えない電圧に抑えることができる。なお、定格電圧は、スイッチング電源5の出力電圧VOUTの使用限度の電圧である。なお、フィードバック端子Voがオープンになることにより、出力電圧VOUTが高電圧となった際に、監視回路19により、ユーザに警告を行うようにしてもよい。
As described above, in the switching
以上の通り、本実施形態のスイッチング電源5は、フィードバック端子Voがオープンになっても、エラーアンプ20のマイナス端子には、出力電圧VOUTと略同等の電圧である、検出端子SNS−に入力される電圧VSNS−が抵抗Ropen,RB1,RB2で分圧され、この電圧が電圧VIN−として入力される。したがって、スイッチング電源5は、従来のようにエラーアンプ20への入力電圧(電圧VIN−)が0Vと判断されて、出力電圧VOUTが過電圧になるようなPWM制御に陥ることを回避できる。これにより、スイッチング電源5は、出力電圧VOUTが印加される負荷40を故障または破損させることを抑制でき、負荷40を保護できる。
As described above, in the switching
以上述べたように、本実施形態のスイッチング電源5は、負荷40に接続される。スイッチング電源5は、出力端子OUTと負荷端子Ro(負荷の端子の一例)との間に接続された抵抗RSENSE(第1の抵抗の一例)を備えてよい。スイッチング電源5は、抵抗RSENSEの出力端子OUT側に接続される検出端子SNS−(第1の端子の一例)と、負荷端子Roに接続されるフィードバック端子Vo(第2の端子の一例)と、の間に接続される抵抗Ropen(第2の抵抗の一例)を備えてよい。スイッチング電源5は、フィードバック端子Voの電圧を検出するエラーアンプ20(検出回路の一例)を備えてよい。スイッチング電源5は、エラーアンプ20により検出された電圧を基に、負荷端子Roに供給される出力電圧VOUTを制御するPWM回路15(制御回路の一例)を備えてよい。
As described above, the switching
これにより、フィードバック端子Voの開放(オープン)時、検出端子SNS−の電圧VSNS−は、フィードバック端子Voの非開放(非オープン)時と比べ、PWM制御により上昇する。しかしながら、定格電圧を超えないように抵抗Ropenを調整しておくことで、出力電圧VOUTが過電圧に陥ることなく、過電圧による負荷40の故障を抑制できる。
As a result, when the feedback terminal Vo is opened (opened), the voltage V SNS- of the detection terminal SNS- rises by PWM control compared to when the feedback terminal Vo is not opened (non-opened). However, by adjusting the resistance R open so as not to exceed the rated voltage, the failure of the
また、スイッチング電源5は、フィードバック端子Voの出力電圧VOUTを分圧する分圧回路を備えてよい。分圧回路は、抵抗RB1と抵抗RB2とで形成されてよい。エラーアンプ20のマイナス端子には、この分圧回路により分圧された電圧が入力されてよい。
Further, the switching
これにより、エラーアンプ20に入力される電圧を、当該エラーアンプ20の動作に適した電圧とすることができる。
This allows the voltage input to the
また、フィードバック端子Voが開放されていない場合、検出端子SNS−に所定の電圧(例えば基準電圧VREF)未満の電圧が印加されてよい。フィードバック端子Voが開放された場合、検出端子SNS−に上記所定の電圧以上の電圧が印加されてよい。検出端子SNS−の電圧は、監視回路19により監視されてよい。PWM回路15は、検出端子SNS−の電圧が上記所定の電圧である場合、デューティ比を小さくして出力電圧VOUTを制限してよく、例えばPWM制御を停止してよい。
Further, when the feedback terminal Vo is not opened, a voltage lower than a predetermined voltage (for example, the reference voltage V REF ) may be applied to the detection terminal SNS-. When the feedback terminal Vo is opened, a voltage higher than the predetermined voltage may be applied to the detection terminal SNS-. The voltage of the detection terminal SNS− may be monitored by the
これにより、スイッチング電源5は、フィードバック端子Voの開放状態を検出できる。フィードバック端子Voの開放検出時、スイッチング電源5は、PWM制御を制限することで、出力電圧VOUTを制限でき、過電圧を抑制できる。よって、スイッチング電源5は、過電圧に対する安全性を一層確保できる。
As a result, the switching
(実施形態2)
実施形態1では、抵抗Ropenを用いて、フィードバック端子Voのオープン時に過電圧を抑制することを例示した。実施形態2では、抵抗Ropenの代わりにカレントミラー回路を用いて、フィードバック端子Voのオープン時に過電圧を抑制することを例示する。
(Embodiment 2)
In the first embodiment, the resistance R open is used to suppress the overvoltage when the feedback terminal Vo is opened. In the second embodiment, a current mirror circuit is used instead of the resistor R open to suppress the overvoltage when the feedback terminal Vo is open.
実施形態2のスイッチング電源において、前記実施形態1と同一の構成要素については同一の符号を用いることで、その説明を省略する。本実施形態では、主に実施形態1との差分について説明する。 In the switching power supply of the second embodiment, the same components as those in the first embodiment are designated by the same reference numerals, and the description thereof will be omitted. In the present embodiment, the difference from the first embodiment will be mainly described.
図2は、実施形態2におけるスイッチング電源5Aの構成を示す回路図である。スイッチング電源5Aは、実施形態1のスイッチング電源5と比べ、抵抗Ropen及び監視回路19が省かれ、その代わりに、カレントミラー回路105及びオープン検出回路106が設けられた構成を有する。
FIG. 2 is a circuit diagram showing a configuration of the switching
カレントミラー回路105は、2つのPチャネルMOSFET111,112を有する。PチャネルMOSFET111は、ソースが検出端子SNS−に接続され、ゲート及びドレインがフィードバック端子Voに接続される。PチャネルMOSFET112は、ソースがPチャネルMOSFET111のソースに接続され、ゲートがPチャネルMOSFET111のゲートに接続され、ドレインがオープン検出回路106に接続される。
The
PチャネルMOSFET111,112では、ゲート−ソース間電圧Vgsが閾値電圧Vth1を超えると(Vgs(負電圧))がVth1(負電圧)を超えて低くなることをいう。以下において同じ)、ソースードレイン間で電流が流れる。フィードバック端子Voが非オープンである場合、抵抗rLINEの値が小さいので、検出端子SNS−の電圧VSNS−とフィードバック端子Voに対応する出力電圧VOUTがほぼ等しい。そのため、PチャネルMOSFET111のゲート−ソース間電圧Vgsがほぼ0Vであるので、閾値電圧Vth1を超えない。したがって、PチャネルMOSFET111は、オフとなる。この場合、PチャネルMOSFET112もオフであり、オープン検出回路106は、PチャネルMOSFET112のソースから電気的に遮断される。つまり、カレントミラー回路105の出力電流が値0となる。
In the P-
一方、フィードバック端子Voがオープンである場合、フィードバック端子Voの電圧つまりゲート電圧が低下する。そのため、PチャネルMOSFET111のゲート−ソース間電圧Vgsは、閾値電圧Vth1を超えてPチャネルMOSFET111は、オンとなる。これにより、PチャネルMOSFET111のソース−ドレイン間には、電流I1が流れる。 On the other hand, when the feedback terminal Vo is open, the voltage of the feedback terminal Vo, that is, the gate voltage decreases. Therefore, the gate-source voltage Vgs of the P-channel MOSFET 111 exceeds the threshold voltage Vth1 and the P-channel MOSFET 111 is turned on. As a result, the current I1 flows between the source and drain of the P-channel MOSFET 111.
PチャネルMOSFET111のゲート及びソースは、各々PチャネルMOSFET112のゲート及びソースと並列に接続されているので、PチャネルMOSFET112のゲート−ソース間電圧Vgsは、閾値電圧Vth1を超えて、PチャネルMOSFET112もオンとなる。PチャネルMOSFET112のドレイン−ソース間には、ゲート−ソース間電圧Vgsに対応する電流I2、つまりPチャネルMOSFET111の電流I1と同じ電流値の電流I2が流れる。電流I2が、カレントミラー回路105の出力電流となる。
Since the gate and the source of the P-channel MOSFET 111 are connected in parallel with the gate and the source of the P-
オープン検出回路106は、カレントミラー回路105の出力電流に従って、PWM回路15にオープン検出信号を出力する。フィードバック端子Voが非オープンである場合、オープン検出回路106は、出力電流(電流I2)が値0であることを検出し、フィードバック端子Voが非オープンであることを示すオープン検出信号を出力する。
The
一方、フィードバック端子Voがオープンである場合、オープン検出回路106は、PチャネルMOSFET112のソースから流入する電流I2を検出し、フィードバック端子Voのオープンを検出する。オープン検出回路106は、PWM回路15に対し、電流I2に応じたオープン検出信号を出力する。例えば、オープン検出回路106は、オープン検出信号に含めて、カレントミラー回路105の出力電流が大きい程、デューティ比を小さくするよう調整する指示を送る。
On the other hand, when the feedback terminal Vo is open, the
PWM回路15は、オープン検出回路106からのオープン検出信号を入力し、オープン検出信号に基づいて、PWM制御を行う。PWM回路15は、例えばフィードバック端子Voが非オープンであることを示すオープン検出信号を入力すると、正常動作として、電圧補正回路16からの電圧補正信号と、エラーアンプ20からの出力電圧とに基づいて、PWM制御を行う。
The
一方、PWM回路15は、例えばフィードバック端子Voがオープンであることを示すオープン検出信号を入力すると、出力電流の大きさに応じたオープン検出信号に応じて、デューティ比を調整し、PWM制御する。例えば、カレントミラー回路105の出力電流が大きい程、デューティ比を小さくしてPWM制御を実施する。第1の実施形態と同様に、フィードバック端子Voがオープンである場合には、出力電圧VOUTがPWM制御により一旦上昇して設定電圧以上となり得る。これに対し、スイッチング電源5Aは、デューティ比を小さくする上記のPWM制御により、出力電圧VOUTが設定電圧以下となるように調整できる。
On the other hand, when the
なお、PWM回路15は、例えばフィードバック端子Voがオープンであることを示すオープン検出信号を入力すると、カレントミラー回路105の出力電流の大きさに関わらず、出力電圧VOUTを設定電圧に維持したり、設定電圧よりも低くしたりするようにPWM制御してもよい。
When the
エラーアンプ20は、第1の実施形態と同様の動作でよい。エラーアンプ20のマイナス端子に入力される電圧VIN−は、フィードバック端子Voの非オープン時、フィードバック端子Voに入力される出力電圧VOUTを抵抗RB1と抵抗RB2とで分圧した電圧である。フィードバック端子Voのオープン時、電圧VIN−は、検出端子SNS−に入力される電圧をPチャネルMOSFET111及び抵抗RB1と抵抗RB2とで分圧した電圧である。つまり、カレントミラー回路105にかかる電圧は、第1の実施形態の抵抗ROPENにかかる電圧と同様に扱われてよい。
The
エラーアンプ20は、マイナス端子に入力される電圧VIN−と、プラス端子に入力される基準電圧VREFと、を比較する。エラーアンプ20は、上記比較の結果、(VREF−VIN−)が正の値で小さな値である場合、デューティ比が小さくなるように、PWM回路15を制御する。PチャネルMOSFET11は、PWM回路15から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧VOUTを制御する。
The
エラーアンプ20は、上記比較の結果、(VREF−VIN−)が正の値で大きな値である場合、デューティ比が大きくなるように、PWM回路15を制御する。PチャネルMOSFET11は、PWM回路15から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧VOUTを制御する。
As a result of the above comparison, the
実施形態2のスイッチング電源5Aでは、PWM回路15は、オープン検出回路106から出力されるオープン検出信号に従って、フィードバック端子Voがオープンであるか否かを判別できる。よって、PWM回路15は、フィードバック端子Voのオープン時、デューティ比を小さくしてPWM制御を行ったり、PWM制御を停止させたりできる。したがって、スイッチング電源5Aは、フィードバック端子Voのオープンが検出された場合、ヒカップ制御を行ったり、過電圧及び過電流を防止するためにPWM制御を完全停止させたりする等、様々な制御が可能である。
In the switching
ヒカップ制御では、PWM回路15は、オープン検出信号によりカレントミラー回路105に出力電流が流れたことを検出すると、PWM制御を停止し、一定時間後にPWM制御を再開して電圧供給を再開する。PWM回路15は、このPWM制御の停止と再開、並びにカレントミラー回路105の出力電流の有無の判別(過電圧の解消の確認)を反復して実施してよい。
In the hiccup control, when the
以上述べたように、本実施形態のスイッチング電源5Aは、負荷40に接続される。スイッチング電源5Aは、出力端子OUTと負荷端子Roとの間に接続された抵抗RSENSEを備えてよい。スイッチング電源5Aは、抵抗RSENSEの出力端子OUT側に接続される検出端子SNS−と、負荷端子Roに接続されるフィードバック端子Voと、の間に接続されるカレントミラー回路105を備えてよい。スイッチング電源5Aは、カレントミラー回路105の出力電流(例えば電流I2)を検出するオープン検出回路106(検出回路の一例)を備えてよい。スイッチング電源5Aは、オープン検出回路106により検出された出力電流を基に、負荷端子Roに供給される出力電圧VOUTを制御するPWM回路15を備えてよい。
As described above, the switching
スイッチング電源5Aでは、フィードバック端子Voの非オープン時には、カレントミラー回路105を構成するPチャネルMOSFET111,112がオフである。フィードバック端子Voのオープン時には、カレントミラー回路105を構成するPチャネルMOSFET111,112がオンとなり、電流I1,I2が流れるので、オープン検出回路106によりフィードバック端子Voが開放されていることを検出可能である。フィードバック端子Voの開放が検出されている場合に出力電圧を制御することで、過電圧による負荷40の故障を抑制できる。
In the switching
スイッチング電源5Aは、フィードバック端子Voが開放されていない場合、PチャネルMOSFET111,112のゲート(つまりフィードバック端子Vo)−ソース間に閾値電圧Vth1(第2の閾値の一例)を超えない電圧が印加されてよい。スイッチング電源5Aは、フィードバック端子Voが開放されている場合、PチャネルMOSFET111,112のゲート−ソース間に閾値電圧Vth1を超える電圧が印加されてよい。カレントミラー回路105は、フィードバック端子Voに、ゲート−ソース間が閾値電圧Vth1を超える電圧が印加された場合に、検出端子SNS−から電流I1,I2がそれぞれ流れるPチャネルMOSFET111,112(トランジスタの一例)を有する。
When the feedback terminal Vo is not opened, the switching
これにより、カレントミラー回路105では、フィードバック端子Voのオープン時、PチャネルMOSFET111,112のゲート−ソース間に閾値電圧Vth1を超える電圧が印加される。よって、PチャネルMOSFET111,112がオンとなって、オープン検出回路106に、PチャネルMOSFET111,112のソース(つまり検出端子SNS−)から電流I2が流れる。したがって、オープン検出回路106は、電流I2を監視することで、フィードバック端子Voのオープンを検出できる。
As a result, in the
一方、フィードバック端子Voの非オープン時、PチャネルMOSFET111,112のゲート−ソース間の電圧は、閾値電圧Vth1を超えない。よって、PチャネルMOSFET111,112がオフとなり、オープン検出回路106に電流I2が流れない。したがって、オープン検出回路106は、フィードバック端子Voの非オープンを検出できる。
On the other hand, when the feedback terminal Vo is not open, the gate-source voltage of the P-
オープン検出回路106は、カレントミラー回路105の出力電流を基に、PWM回路15により出力電圧VOUTを制限するようにPWM回路15に指示してよい。
The
オープン検出回路106は、カレントミラー回路105のゲート−ソース間電圧Vgsに応じて異なる出力電流としての電流I2の値を取得できる。よって、PWM回路15は、オープン検出回路106からの出力電流の値に応じて出力電圧VOUTを制限することで、例えば過電圧から負荷40を保護できる。
The
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。 Although various embodiments have been described above with reference to the drawings, it goes without saying that the present disclosure is not limited to such examples. It is obvious to those skilled in the art that various changes or modifications can be conceived within the scope described in the claims, and naturally, those modifications and alterations also belong to the technical scope of the present disclosure. Understood. Further, the constituent elements in the above-described embodiments may be arbitrarily combined without departing from the spirit of the present invention.
上記実施形態では、スイッチング電源が降圧型のスイッチング電源であることを例示したが、昇圧型のスイッチング電源であってもよい。 Although the switching power supply is a step-down switching power supply in the above embodiment, it may be a step-up switching power supply.
上記実施形態では、トランジスタの一例としてPチャネルMOSFETを示したが、他のトランジスタが用いられてもよい。例えば、Nチャネル型のトランジスタが用いられてもよいし、MOSFET以外のトランジスタが用いられてもよい。 In the above embodiment, the P-channel MOSFET is shown as an example of the transistor, but other transistors may be used. For example, an N-channel type transistor may be used, or a transistor other than MOSFET may be used.
本開示は、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源等に有用である。 The present disclosure is useful for a switching power supply or the like that can prevent an output voltage from becoming an overvoltage when a feedback line from the output voltage is open and can protect a load.
5,5A スイッチング電源
10 電源IC
11,111,112 PチャネルMOSFET
12 ドライバ回路
13 ロジック回路
15 PWM回路
16 電圧補正回路
17 電流検出回路
19 監視回路
20 エラーアンプ
30 直流電源
31 電力ライン
40 負荷
105 カレントミラー回路
106 オープン検出回路
COUT コンデンサ
Cp バイパスコンデンサ
D1 ダイオード
FL フィードバック線
IN− 端子
L1 コイル
LX スイッチング端子
OUT 出力端子
RB1,RB2,Ropen,rLINE 抵抗
Ro 負荷端子
SNS−,SNS+ 検出端子
FB,Vo フィードバック端子
VP,VPW 電源端子
5,5A Switching
11,111,112 P-channel MOSFET
12
Claims (6)
前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第1の抵抗と、
前記第1の抵抗の前記出力端子側に接続される第1の端子と、前記負荷の端子に接続される第2の端子と、の間に接続される第2の抵抗と、
前記第2の端子の電圧を検出する検出回路と、
前記検出回路により検出された電圧を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、
を備えるスイッチング電源。 A switching power supply connected to a load,
A first resistor connected between the output terminal of the switching power supply and the terminal of the load;
A second resistor connected between a first terminal connected to the output terminal side of the first resistor and a second terminal connected to the load terminal;
A detection circuit for detecting the voltage of the second terminal,
A control circuit for controlling an output voltage supplied to the terminal of the load based on the voltage detected by the detection circuit;
A switching power supply.
前記検出回路は、前記分圧回路により分圧された電圧を入力する、
請求項1に記載のスイッチング電源。 A voltage dividing circuit for dividing the voltage of the second terminal,
The detection circuit inputs the voltage divided by the voltage dividing circuit,
The switching power supply according to claim 1.
前記第2の端子が開放された場合、前記第1の端子に前記第1の閾値以上の電圧が印加され、
前記制御回路は、前記第1の端子の電圧が前記第1の閾値以上である場合に、前記出力電圧を制限する、
請求項2に記載のスイッチング電源。 A voltage below a first threshold is applied to the first terminal when the second terminal is not open;
When the second terminal is opened, a voltage equal to or higher than the first threshold value is applied to the first terminal,
The control circuit limits the output voltage when the voltage of the first terminal is equal to or higher than the first threshold value,
The switching power supply according to claim 2.
前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第1の抵抗と、
前記第1の抵抗の前記出力端子側に接続される第1の端子と、前記負荷の端子に接続される第2の端子と、の間に接続されるカレントミラー回路と、
前記カレントミラー回路の出力電流を検出する検出回路と、
前記検出回路により検出された前記出力電流を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、
を備えるスイッチング電源。 A switching power supply connected to a load,
A first resistor connected between the output terminal of the switching power supply and the terminal of the load;
A current mirror circuit connected between a first terminal connected to the output terminal side of the first resistor and a second terminal connected to the load terminal;
A detection circuit for detecting the output current of the current mirror circuit,
Based on the output current detected by the detection circuit, a control circuit for controlling the output voltage supplied to the terminal of the load,
A switching power supply.
前記第2の端子が開放された場合、前記第2の端子に前記第2の閾値を超える電圧が印加され、
前記カレントミラー回路は、前記第2の端子に前記第2の閾値を超える電圧が印加された場合に、前記第1の端子から前記出力電流が流れるトランジスタを有する、
請求項4に記載のスイッチング電源。 When the second terminal is not opened, a voltage that does not exceed a second threshold value is applied to the second terminal,
When the second terminal is opened, a voltage exceeding the second threshold is applied to the second terminal,
The current mirror circuit includes a transistor through which the output current flows from the first terminal when a voltage exceeding the second threshold is applied to the second terminal.
The switching power supply according to claim 4.
請求項4又は5に記載のスイッチング電源。 The detection circuit instructs the control circuit to limit the output voltage by the control circuit based on the output current.
The switching power supply according to claim 4 or 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018246203A JP7256008B2 (en) | 2018-12-27 | 2018-12-27 | switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018246203A JP7256008B2 (en) | 2018-12-27 | 2018-12-27 | switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020108288A true JP2020108288A (en) | 2020-07-09 |
JP7256008B2 JP7256008B2 (en) | 2023-04-11 |
Family
ID=71450968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018246203A Active JP7256008B2 (en) | 2018-12-27 | 2018-12-27 | switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7256008B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023228496A1 (en) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | Power supply semiconductor device and boosting converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437338U (en) * | 1987-08-31 | 1989-03-07 | ||
JPH09294371A (en) * | 1996-04-25 | 1997-11-11 | Rika Kogyo Kk | Switching power supply device having remote sensing terminal |
JPH09305245A (en) * | 1996-05-13 | 1997-11-28 | Kenwood Corp | Remote sense type power unit |
JP2013162733A (en) * | 2012-02-09 | 2013-08-19 | Fujitsu Semiconductor Ltd | Switching regulator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6437338B2 (en) | 2015-02-17 | 2018-12-12 | 富士通クライアントコンピューティング株式会社 | Housing and electronic equipment |
-
2018
- 2018-12-27 JP JP2018246203A patent/JP7256008B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6437338U (en) * | 1987-08-31 | 1989-03-07 | ||
JPH09294371A (en) * | 1996-04-25 | 1997-11-11 | Rika Kogyo Kk | Switching power supply device having remote sensing terminal |
JPH09305245A (en) * | 1996-05-13 | 1997-11-28 | Kenwood Corp | Remote sense type power unit |
JP2013162733A (en) * | 2012-02-09 | 2013-08-19 | Fujitsu Semiconductor Ltd | Switching regulator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023228496A1 (en) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | Power supply semiconductor device and boosting converter |
Also Published As
Publication number | Publication date |
---|---|
JP7256008B2 (en) | 2023-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11675377B2 (en) | Voltage regulator | |
US7468877B2 (en) | Overcurrent detection circuit and power supply apparatus provided therewith | |
US7924542B2 (en) | Power supply controller and semiconductor device | |
KR101653001B1 (en) | Voltage regulator | |
TWI610528B (en) | Boost-type switching regulator and electronic device | |
JP5656072B2 (en) | DC-DC converter | |
US9325168B2 (en) | Semiconductor device | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
US20090066304A1 (en) | Switching Regulator And Electronic Device Therewith | |
WO2012157118A1 (en) | Drive device for driving voltage-driven element | |
JP2013066321A (en) | On-vehicle controller | |
TWI631807B (en) | Voltage regulator | |
JP5900949B2 (en) | Power failure detection circuit and power failure detection method | |
US9300200B2 (en) | DC-DC converter that supplies voltage of a DC power supply to a load while boosting or stepping down the voltage of the DC power supply | |
JP2002297250A (en) | Protection device | |
US20220075403A1 (en) | Power supply semiconductor integrated circuit | |
JP7256008B2 (en) | switching power supply | |
CN110069093B (en) | Power supply control device | |
CN111033288B (en) | Abnormality detection device | |
JP2008146576A (en) | Regulated power supply circuit and mobile terminal | |
JP2013102603A (en) | Semiconductor device and switching regulator using the same | |
JP2020108289A (en) | Switching power supply and integrated circuit | |
JP2016149884A (en) | Dc power supply device | |
JP2019186880A (en) | Load drive device | |
JP2014003776A (en) | Power-supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7256008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |