JP2020108289A - Switching power supply and integrated circuit - Google Patents
Switching power supply and integrated circuit Download PDFInfo
- Publication number
- JP2020108289A JP2020108289A JP2018246204A JP2018246204A JP2020108289A JP 2020108289 A JP2020108289 A JP 2020108289A JP 2018246204 A JP2018246204 A JP 2018246204A JP 2018246204 A JP2018246204 A JP 2018246204A JP 2020108289 A JP2020108289 A JP 2020108289A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- circuit
- detection signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本開示は、負荷に接続されるスイッチング電源及び集積回路に関する。 The present disclosure relates to a switching power supply and an integrated circuit connected to a load.
従来、スイッチング電源では、エラーアンプを用いて、出力電圧を一定の電圧に制御する方法が知られている（特許文献１参照）。特許文献１のスイッチング電源は、スイッチング電源の出力端子から出力される出力電圧をフィードバックさせる線路が、フィードバック端子に接続される。また、従来のスイッチング電源では、フィードバックされた電圧が所望の電圧であるか否かを判別するパワーグッド制御回路を設けることも知られている。パワーグッド制御回路は、フィードバック端子の電圧と所定の電圧とを比較し、この比較の結果をパワーグッド信号として出力する。例えば、スイッチング電源は、パワーグッド信号がＨ（Ｈｉｇｈ）レベルである場合、出力電圧が正常であると判断して、出力電圧の供給を継続し、パワーグッド信号の信号がＬ（Ｌｏｗ）レベルである場合、出力電圧が異常であると判断して、出力電圧の供給を停止する。
Conventionally, in a switching power supply, a method of controlling an output voltage to a constant voltage using an error amplifier is known (see Patent Document 1). In the switching power supply of
特許文献１では、出力電圧をフィードバックさせる経路においてフィードバック端子がショート（短絡）した場合、スイッチング電源は、パワーグッド信号を用いても、フィードバック端子がショートになっていることを判別できない。フィードバック端子がショートした場合も、出力電圧が十分に上昇していない場合も、いずれもパワーグッド信号がＬレベルとなるためである。
In
フィードバック端子がショートした場合、スイッチング電源は、エラーアンプの入力が０Ｖとなっているので、出力電圧が低下している状態のスイッチング動作を行い、出力電圧を上昇させ続ける。この結果、出力電圧が過電圧となり、出力端子に繋がる負荷を故障又は破損させる可能性がある。この場合、パワーグッド信号は、負荷を保護する機能を十分に有していない。 When the feedback terminal is short-circuited, since the input of the error amplifier is 0V, the switching power supply performs the switching operation in the state where the output voltage is decreased and continues to increase the output voltage. As a result, the output voltage becomes an overvoltage, and the load connected to the output terminal may fail or be damaged. In this case, the power good signal does not have a sufficient function of protecting the load.
本開示は、上述した従来の状況に鑑みて案出され、出力電圧からのフィードバック線に繋がる端子がショートした場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源及び集積回路を提供する。 The present disclosure has been devised in view of the above-described conventional situation, and when a terminal connected to a feedback line from an output voltage is short-circuited, it is possible to prevent the output voltage from becoming an overvoltage, and a switching power supply and an integrated circuit that can protect a load. I will provide a.
本開示の一態様は、負荷に接続されるスイッチング電源であって、前記負荷の端子に接続される第１の端子と、前記第１の端子の電圧を入力し、第１の検出信号を出力する第１の検出回路と、前記第１の端子の電圧を分圧する第１の抵抗及び第２の抵抗の接続点に接続される第２の端子と、前記第２の端子の電圧を入力し、第２の検出信号を出力する第２の検出回路と、前記第２の端子の電圧を入力し、第３の検出信号を出力する第３の検出回路と、前記第１の検出信号、前記第２の検出信号、及び前記第３の検出信号を入力する制御回路と、を備え、前記制御回路は、前記第３の検出信号に基づいて、前記負荷の端子に供給される出力電圧を制御し、前記第１の検出信号と前記第２の検出信号とに基づいて、前記第１の端子の状態及び前記第２の端子の状態を判別する、スイッチング電源である。 One aspect of the present disclosure is a switching power supply connected to a load, in which a first terminal connected to a terminal of the load and a voltage of the first terminal are input and a first detection signal is output. The first detection circuit for inputting the voltage, the second terminal connected to the connection point of the first resistor and the second resistor for dividing the voltage of the first terminal, and the voltage of the second terminal are input. A second detection circuit that outputs a second detection signal, a third detection circuit that inputs the voltage of the second terminal and outputs a third detection signal, the first detection signal, the A control circuit for inputting a second detection signal and the third detection signal, wherein the control circuit controls an output voltage supplied to a terminal of the load based on the third detection signal. The switching power supply determines the state of the first terminal and the state of the second terminal based on the first detection signal and the second detection signal.
本開示の一態様は、負荷に接続されるスイッチング電源に設けられる集積回路であって、前記負荷の端子に接続される第１の端子と、前記第１の端子の電圧を入力し、第１の検出信号を出力する第１の検出回路と、前記第１の端子の電圧を分圧する第１の抵抗及び第２の抵抗の接続点に接続される第２の端子と、前記第２の端子の電圧を入力し、第２の検出信号を出力する第２の検出回路と、前記第２の端子の電圧を入力し、第３の検出信号を出力する第３の検出回路と、前記第１の検出信号、前記第２の検出信号、及び前記第３の検出信号を入力する制御回路と、を備え、前記制御回路は、前記第３の検出信号に基づいて、前記負荷の端子に供給される出力電圧を制御する、前記第１の検出信号と前記第２の検出信号とに基づいて、前記第１の端子の状態及び前記第２の端子の状態を判別する、集積回路である。 One aspect of the present disclosure is an integrated circuit provided in a switching power supply connected to a load, wherein a first terminal connected to a terminal of the load and a voltage at the first terminal are input, A first detection circuit for outputting the detection signal, a second terminal connected to a connection point of a first resistor and a second resistor for dividing the voltage of the first terminal, and the second terminal A second detection circuit for inputting the voltage of the second detection signal and outputting a second detection signal, a third detection circuit for inputting the voltage of the second terminal and outputting a third detection signal, and the first detection circuit. And a control circuit that inputs the second detection signal and the third detection signal, the control circuit being supplied to the terminal of the load based on the third detection signal. An integrated circuit for controlling the output voltage according to the first detection signal and the second detection signal, for determining the state of the first terminal and the state of the second terminal.
本開示によれば、出力電圧からのフィードバック線に繋がる端子がショートした場合、出力電圧が過電圧になることを抑制でき、負荷を保護できる。 According to the present disclosure, when the terminal connected to the feedback line from the output voltage is short-circuited, it is possible to prevent the output voltage from becoming an overvoltage and protect the load.
以下、適宜図面を参照しながら、本開示に係るスイッチング電源及び集積回路を具体的に開示した実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。 Hereinafter, embodiments that specifically disclose a switching power supply and an integrated circuit according to the present disclosure will be described in detail with reference to the drawings as appropriate. However, more detailed description than necessary may be omitted. For example, detailed description of well-known matters and duplicate description of substantially the same configuration may be omitted. This is for avoiding unnecessary redundancy in the following description and for facilitating understanding by those skilled in the art. It should be noted that the accompanying drawings and the following description are provided for those skilled in the art to fully understand the present disclosure, and are not intended to limit the claimed subject matter by them.
（実施形態１）
図１は、実施形態１におけるスイッチング電源５の構成を示す回路図である。スイッチング電源５は、電源ＩＣ１０に、ダイオードＤ１、コイルＬ１及びコンデンサＣＯＵＴが外付けで接続された降圧型のスイッチング電源である。降圧型のスイッチング電源５では、コイルＬ１及びコンデンサＣＯＵＴがスイッチング端子ＬＸに直列に接続される。ダイオードＤ１は、直列接続されたコイルＬ１及びコンデンサＣＯＵＴと並列にスイッチング端子Ｌｘに接続される。
(Embodiment 1)
FIG. 1 is a circuit diagram showing the configuration of the
スイッチング電源５の電源ＩＣ１０では、直流電源３０から入力電圧ＶＩＮが電力ライン３１を介して電源ＩＣ１０の電源端子ＶＰ，ＶＰＷに供給される。電力ライン３１には、バイパスコンデンサＣｐが電源ＩＣ１０と並列に接続される。
In the
電源ＩＣ１０は、スイッチング素子であるＰチャネルＭＯＳＦＥＴ（ metal-oxide-semiconductor field-effect transistor）１１、ドライバ回路１２、ロジック回路１３、ＰＷＭ回路１５、電圧補正回路１６、電流検出回路１７、エラーアンプ２０、及びショート検出回路５０を含む。電源ＩＣ１０は、集積回路の一例である。
The
ＰチャネルＭＯＳＦＥＴ１１は、ゲートに入力される電圧に従い、スイッチング動作を行う。ＰチャネルＭＯＳＦＥＴ１１のソースには、入力電圧ＶＩＮが印加される。ＰチャネルＭＯＳＦＥＴ１１のドレインは、スイッチング端子ＬＸに接続される。スイッチング端子ＬＸには、コイルＬ１及びコンデンサＣＯＵＴが直列に接続され、直列接続されたコイルＬ１及びコンデンサＣＯＵＴと並列にダイオードＤ１が接続される。 The P-channel MOSFET 11 performs a switching operation according to the voltage input to its gate. The input voltage V IN is applied to the source of the P-channel MOSFET 11. The drain of the P-channel MOSFET 11 is connected to the switching terminal LX. The coil L1 and the capacitor C OUT are connected in series to the switching terminal LX, and the diode D1 is connected in parallel to the coil L1 and the capacitor C OUT connected in series.
コイルＬ１とコンデンサＣＯＵＴの接続点である出力端子ＯＵＴには、直列に接続された抵抗ＲＳＥＮＳＥと抵抗ｒＬＩＮＥとを介して、負荷４０が接続される。抵抗ＲＳＥＮＳＥは、出力端子ＯＵＴから負荷４０に供給される出力電流を検出するための抵抗である。抵抗ＲＳＥＮＳＥの両端は、それぞれ電源ＩＣ１０の検出端子ＳＮＳ＋及び検出端子ＳＮＳ−に接続される。
The
抵抗ｒＬＩＮＥは、例えば１Ω未満の小さな抵抗値を有するものであり、抵抗ＲＳＥＮＳＥと負荷４０とを結ぶ電線の配線抵抗（寄生抵抗）でもよいし、抵抗ＲＳＥＮＳＥと負荷４０との間の各種電気部品や電子部品の抵抗成分やインピーダンス成分でもよい。抵抗ｒＬＩＮＥの一端は、検出端子ＳＮＳ−に接続される。抵抗ｒＬＩＮＥの他端である負荷端子Ｒｏは、負荷４０に接続され、電源ＩＣ１０のフィードバック端子Ｖｏに接続される。フィードバック端子Ｖｏのショートは、半田付け不良、所定の端子が他の端子に振れる、振動、負荷の自ショート、等により発生し得る。振動は、例えば、車両にスイッチング電源５が搭載された場合に起こり得る。
Resistance r LINE is, for example, those having a small resistance value of less than 1 [Omega, may be the wiring resistance of the wire connecting the resistor R SENSE and a load 40 (parasitic resistance), various between the resistor R SENSE and the
負荷４０には、抵抗ＲＳＥＮＳＥと抵抗ｒＬＩＮＥを介して、出力端子ＯＵＴから出力電圧ＶＯＵＴが供給される。出力電圧ＶＯＵＴは、電源ＩＣ１０のフィードバック端子Ｖｏと負荷端子Ｒｏとの間に接続されたフィードバック線路ＦＬを介して、電源ＩＣ１０のフィードバック端子Ｖｏにフィードバックされ、電圧制御に使用される。負荷４０は、ランプ等の無誘導負荷であってもよいし、モータ等の誘導負荷であってもよい。負荷４０が誘導負荷である場合、電源ＩＣ１０の端子ＩＮ−とフィードバック端子ＦＢの間に接続される位相補償回路によって力率が改善される。位相補償回路は、例えば進相コンデンサＣＦＢと抵抗ＲＦＢが直列に接続された回路である。
The
ドライバ回路１２は、ＰチャネルＭＯＳＦＥＴ１１のゲートに接続され、ロジック回路１３から出力されるロジック信号に従い、ＰチャネルＭＯＳＦＥＴを駆動する電圧を出力する。
The
ロジック回路１３は、レベルシフト動作、保護動作、停止動作、等を行う。ロジック回路１３は、レベルシフト動作では、ＰＷＭ回路１５から出力されるパルス信号を、ＰチャネルＭＯＳＦＥＴ１１を駆動するレベルの信号に変換する。ロジック回路１３は、保護動作では、デバイス（例えばＰチャネルＭＯＳＦＥＴ１１）への加熱等を抑制して、デバイスを保護する。ロジック回路１３は、停止動作では、ロジック回路１３に入力される電圧が低い場合に、ドライバ回路１２を停止させる。
The
ＰＷＭ回路１５は、エラーアンプ２０、電圧補正回路１６、ショート検出回路５０、等からの出力信号を基にパルス信号を生成し、ロジック回路１３に出力する。ＰＷＭ回路１５は、エラーアンプ２０の出力信号が示すエラーアンプの出力電圧が大きい程、デューティ比が大きい（デューティ比を増加させた）パルス信号を生成し、スイッチング電源５の出力電圧ＶＯＵＴを大きくするよう電圧制御してよい。ＰＷＭ回路１５は、エラーアンプ２０の出力信号が示すエラーアンプの出力電圧が小さい程、デューティ比が小さい（デューティ比を減少させた）パルス信号を生成し、スイッチング電源５の出力電圧ＶＯＵＴを小さくするよう電圧制御してよい。また、ＰＷＭ回路１５は、電圧補正回路１６からの電圧補正信号を基に、パルス信号を生成してもよい。
The
エラーアンプ２０は、プラス端子（＋端子）に入力される基準電圧ＶＲＥＦと、マイナス端子（−端子）に入力される端子ＩＮ−の電圧ＶＩＮ−と、の差分を増幅する差動増幅器である。よって、エラーアンプ２０の出力電圧は、基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分に比例する電圧でよい。エラーアンプ２０の出力は、ＰＷＭ回路１５に入力される。
The
基準電圧ＶＲＥＦは、設定電圧よりも低い電圧でよい。設定電圧とは、正常動作時（フィードバック端子Ｖｏの非ショート時）のスイッチング電源５の所望の出力電圧ＶＯＵＴ（負荷４０に供給される電圧）として設定された電圧である。基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分が大きい程（つまり出力電圧ＶＯＵＴが値０に近い程）、エラーアンプ２０の出力電圧が大きくなる。基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分が小さい程（つまり出力電圧ＶＯＵＴが設定電圧に近い程）、エラーアンプ２０の出力電圧が小さくなる。エラーアンプ２０は、負帰還回路として動作するので、電圧ＶＩＮ−を基準電圧ＶＲＥＦに維持するように、つまり出力電圧ＶＯＵＴを設定電圧に維持するように電圧を制御する。
The reference voltage V REF may be a voltage lower than the set voltage. The set voltage is a voltage set as a desired output voltage V OUT (voltage supplied to the load 40) of the switching
エラーアンプ２０のプラス端子には、基準電圧ＶＲＥＦを生成する素子が接続される。エラーアンプ２０のプラス端子に入力される基準電圧ＶＲＥＦは、エラーアンプ２０のプラス端子にツェナーダイオードが接続されて得られる定電圧でもよいし、電池が接続されて得られる電池電圧であってもよい。また、これらの電圧を分圧回路により分圧した電圧であってもよい。
An element that generates the reference voltage V REF is connected to the positive terminal of the
エラーアンプ２０のマイナス端子には、抵抗ＲＢ１と抵抗ＲＢ２との接続点（中間点）が接続される。抵抗ＲＢ１は、フィードバック端子Ｖｏと端子ＩＮ−との間に接続される。抵抗ＲＢ２は、一端が端子ＩＮ−に接続され、他端が接地される。抵抗ＲＢ１と抵抗ＲＢ２は、エラーアンプ２０のマイナス端子に入力される電圧を得るための分圧回路を形成する。抵抗ＲＢ１及び抵抗ＲＢ２は、例えば数１００ｋΩという大きな抵抗値を有してもよい。
The connection point (intermediate point) of the resistors R B1 and R B2 is connected to the negative terminal of the
エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−は、フィードバック端子Ｖｏの非ショート時、フィードバック端子Ｖｏに入力される出力電圧ＶＯＵＴを抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧である。フィードバック端子Ｖｏのショート時、電圧ＶＩＮ−は、およそ０Ｖとなる。
The voltage V IN− input to the negative terminal of the
フィードバック端子Ｖｏがショートした場合には、フィードバック端子Ｖｏがショートしていない場合と比較して、エラーアンプ２０に入力される電圧ＶＩＮ−が小さく、エラーアンプ２０から出力される出力電圧が大きい。この結果、ＰＷＭ回路１５のＰＷＭ制御により、出力電圧ＶＯＵＴが上昇し、結果的に出力電圧ＶＯＵＴは設定電圧よりも高くなる。この場合でも、スイッチング電源５は、ショート検出回路５０の動作により、出力電圧ＶＯＵＴが定格電圧以下に制限されることで、出力電圧ＶＯＵＴが供給される負荷４０の破壊や故障を抑制できる。なお、定格電圧は、スイッチング電源５の出力電圧ＶＯＵＴの使用限度の電圧である。
When the feedback terminal Vo is short-circuited, the voltage V IN− input to the
また、エラーアンプ２０のプラス端子とマイナス端子に印加される電圧の大小が逆転した場合、つまり、電圧ＶＩＮ−が基準電圧ＶＲＥＦより大きく、出力電圧ＶＯＵＴが設定電圧より大きい場合、エラーアンプ２０の出力電圧が値０又は低い電圧（例えば値０に近い電圧）であってよい。これにより、ＰＷＭ回路１５は、ＰＷＭ制御を停止したり出力電圧ＶＯＵＴを小さくしたりでき、負荷４０を過電圧から一層保護できる。
Further, when the magnitudes of the voltages applied to the plus terminal and the minus terminal of the
電流検出回路１７は、抵抗ＲＳＥＮＳＥの両端に接続され、電源ＩＣ１０の検出端子ＳＮＳ＋と検出端子ＳＮＳ−との電圧差により出力電流を検出し、電圧補正回路１６に出力する。
The
電圧補正回路１６は、抵抗ＲＳＥＮＳＥを流れる出力電流に対応する電圧の大きさに応じて、ＰＷＭ回路１５で生成されるパルス信号のデューティ比を調整する信号（電圧補正信号）をＰＷＭ回路１５に出力する。例えば、電圧補正回路１６は、抵抗ＲＳＥＮＳＥを流れる出力電流に対応する電圧が一定値を超える場合、デューティ比を小さくし、出力電圧ＶＯＵＴを下げる。
The
これにより、電圧補正回路１６は、出力電流が変動しても、出力電圧ＶＯＵＴを安定化させることができる。また、例えば、負荷４０がショートした場合、ＰチャネルＭＯＳＦＥＴ１１が故障し易くなるが、電圧補正信号による電圧補正指示により、抵抗ＲＳＥＮＳＥに一定値以上の電流が流れないようにすることで、負荷４０の故障を抑制できる。よって、電圧補正回路１６及び電流検出回路１７は、安全装置として動作可能である。
As a result, the
なお、電圧補正回路１６及び電流検出回路１７は、スイッチング電源５では必須の構成要素でなく、省かれてもよい。
The
電源ＩＣ１０には、エラーアンプ２０のマイナス端子に繋がる端子ＩＮ−、及びエラーアンプ２０の出力ラインに繋がるフィードバック端子ＦＢが配置される。端子ＩＮ−とフィードバック端子ＦＢとの間には、負荷４０に対応する、位相補償を行うための進相コンデンサＣＦＢ及び抵抗ＲＦＢが外付けで接続される。
The
ショート検出回路５０は、フィードバック端子Ｖｏのショートの検出及び端子ＩＮ−のショートの検出を行う。ショート検出回路５０は、２つのコンパレータ５１，５２と、ＡＮＤ回路５３と、を含む。なお、これはショート検出回路５０の構成の一例であり、ショート検出回路５０が他の回路を含んでもよい。
The short
コンパレータ５１（ＣＯＭＰ１とも記載する）のプラス入力端子（＋入力端子）には、分圧回路を形成する抵抗ＲＤ１と抵抗ＲＤ２の接続点が接続される。抵抗ＲＤ１の一端（接続点と反対側の端点）は、抵抗ＲＢ１の一端（抵抗ＲＢ１と抵抗ＲＢ２の接続点と反対側の端点）に接続されると共に、フィードバック端子Ｖｏに接続される。コンパレータ５１のマイナス入力端子（−入力端子）には、定電圧ＶＤ１を生じる回路や電子部品が接続される。電子部品は、ツェナーダイオードや電池でよい。定電圧ＶＤ１は、コンパレータ５１が設定電圧を超える出力電圧ＶＯＵＴである過電圧を検出するために、設定電圧よりも低い電圧に設定される。コンパレータ５１の出力は、ＡＮＤ回路５３に入力される。
The positive input terminal (+ input terminal) of the comparator 51 (also referred to as COMP1) is connected to the connection point of the resistors R D1 and R D2 forming the voltage dividing circuit. One end of the resistor R D1 (an end point on the opposite side to the connection point) is connected to one end of the resistor R B1 (an end point on the opposite side to the connection point of the resistors R B1 and R B2 ) and to the feedback terminal Vo. It A circuit or an electronic component that generates the constant voltage V D1 is connected to the negative input terminal (− input terminal) of the
コンパレータ５２（ＣＯＭＰ２とも記載する）のプラス入力端子には、定電圧ＶＤ２を生じる回路や電子部品が接続される。電子部品は、ツェナーダイオードや電池でよい。定電圧ＶＤ２は、端子ＩＮ−又はフィードバック端子Ｖｏのショートを検出するために、電圧ＶＩＮ−と比較される電圧であり、端子ＩＮ−の非ショート時の電圧ＶＩＮ−より低い電圧（例えば０Ｖより大きく０Ｖに近い電圧）に設定されてよい。コンパレータ５２のマイナス入力端子には、分圧回路を形成する抵抗ＲＢ１と抵抗ＲＢ２の接続点が接続される。コンパレータ５２の出力は、ＡＮＤ回路５３に入力されると共に、ＰＷＭ回路１５に入力される。コンパレータ５２からＰＷＭ回路１５に出力されることで、端子ＩＮ−又はフィードバック端子Ｖｏのショート時にＰＷＭ回路１５の動作を制限できる。
The positive input terminal of the comparator 52 (also referred to as COMP2) is connected to a circuit or electronic component that generates a constant voltage V D2 . The electronic component may be a Zener diode or a battery. The constant voltage V D2 is a voltage that is compared with the voltage V IN− to detect a short circuit of the terminal IN− or the feedback terminal Vo, and is a voltage lower than the voltage V IN− when the terminal IN− is not short-circuited (for example, the voltage V IN−). The voltage may be set higher than 0V and close to 0V). To the negative input terminal of the
ＡＮＤ回路５３（ＡＮＤ１とも記載する）は、コンパレータ５１の出力とコンパレータ５２の出力を入力し、これらの論理積を演算し、その演算結果をＰＷＭ回路１５に出力する。
The AND circuit 53 (also referred to as AND1) inputs the output of the
図２は、エラーアンプ２０のマイナス入力端子に繋がる端子ＩＮ−及びフィードバック端子Ｖｏのショートの有無に対応するスイッチング電源５の動作内容を示すテーブルである。
FIG. 2 is a table showing the operation contents of the switching
フィードバック端子Ｖｏ及び端子ＩＮ−がいずれもショートしていない場合、出力電圧ＶＯＵＴを抵抗ＲＤ２と抵抗ＲＤ１で分圧した電圧が定電圧ＶＤ１より大きいので、コンパレータ５１は、Ｈレベルの信号を出力する。また、フィードバック端子Ｖｏ及び端子ＩＮ−がいずれもショートしていない場合、出力電圧ＶＯＵＴを抵抗ＲＢ２と抵抗ＲＢ１で分圧した電圧が定電圧ＶＤ２より大きいので、コンパレータ５２は、Ｌレベルの信号を出力する。ＡＮＤ回路５３は、コンパレータ５１の出力がＨレベルであり、コンパレータ５２の出力がＬレベルの信号であるので、Ｌレベルの信号を出力する。この場合、ＰＷＭ回路１５は、動作を継続し、出力電圧ＶＯＵＴを制限しない。
When neither the feedback terminal Vo nor the terminal IN- is short-circuited, the voltage obtained by dividing the output voltage V OUT by the resistors R D2 and R D1 is larger than the constant voltage V D1 , and therefore the
端子ＩＮ−がショートした場合、エラーアンプ２０のマイナス入力端子に入力される電圧は、およそ接地電圧（値０）となる。この場合、出力電圧ＶＯＵＴが低下した状態にあるとして、エラーアンプ２０における（ＶＲＥＦ−ＶＩＮ−）の値が大きな値となるので、エラーアンプ２０の出力電圧が大きくなる。ＰＷＭ回路１５は、エラーアンプ２０からの大きな出力電圧を基に、デューティ比を大きくしてＰＷＭ制御する。この結果、出力電圧ＶＯＵＴが上昇する。
When the terminal IN- is short-circuited, the voltage input to the negative input terminal of the
出力電圧ＶＯＵＴが上昇すると、コンパレータ５１は、出力電圧ＶＯＵＴを抵抗ＲＤ２と抵抗ＲＤ１で分圧した電圧が定電圧ＶＤ１を超え、Ｈレベルの信号を出力する。コンパレータ５１から出力されるＨレベルの信号は、ＡＮＤ回路５３に入力される。コンパレータ５２は、電圧ＶＩＮ−がおよそ０Ｖであるので、Ｈレベルの信号を出力する。コンパレータ５２から出力されるＨレベルの信号は、ＡＮＤ回路５３及びＰＷＭ回路１５に入力される。ＡＮＤ回路５３は、コンパレータ５１，５２の出力がいずれもＨレベルの信号であるので、Ｈレベルの信号を出力する。ＰＷＭ回路１５は、ＡＮＤ回路５３の出力がＨレベルの信号であり、且つ、コンパレータ５２の出力がＨレベルの信号である場合、端子ＩＮ−のショートを検出し、出力電圧ＶＯＵＴを制限する。出力電圧ＶＯＵＴの制限は、ＰＷＭ制御の停止、ヒカップ制御、出力電圧ＶＯＵＴを設定電圧より低い電圧に制御すること、等を含んでよい。
When the output voltage V OUT rises, the
ヒカップ制御では、ＰＷＭ回路１５は、ショート検出回路５０により端子ＩＮ−又はフィードバック端子Ｖｏのショートを検出すると、ＰＷＭ制御を停止し、一定時間後にＰＷＭ制御を再開して電圧供給を再開する。ＰＷＭ回路１５は、このＰＷＭ制御の停止と再開を反復して実施してよい。
In the hiccup control, when the short
フィードバック端子Ｖｏがショートした場合、エラーアンプ２０のマイナス入力端子に入力される電圧は、およそ接地電圧（値０）となる。この場合、出力電圧ＶＯＵＴが低下した状態にあるとして、エラーアンプ２０における（ＶＲＥＦ−ＶＩＮ−）の値が大きな値となるので、エラーアンプ２０の出力電圧が大きくなる。ＰＷＭ回路１５は、大きな出力電圧を基に、デューティ比を大きくしてＰＷＭ制御する。この結果、出力電圧ＶＯＵＴを上昇させる動作となる。
When the feedback terminal Vo is short-circuited, the voltage input to the negative input terminal of the
出力電圧ＶＯＵＴを上昇させる動作となっても、コンパレータ５１は、フィードバック端子Ｖｏがショートしているので、出力電圧ＶＯＵＴを抵抗ＲＤ２と抵抗ＲＤ１で分圧した電圧が定電圧ＶＤ１より小さくなり、Ｌレベルの信号を出力する。コンパレータ５１から出力されるＬレベルの信号は、ＡＮＤ回路５３に入力される。コンパレータ５２は、電圧ＶＩＮ−がおよそ０Ｖであり、電圧ＶＩＮ−が定電圧ＶＤ２よりも小さくなり、Ｈレベルの信号を出力する。コンパレータ５２から出力されるＨレベルの信号は、ＡＮＤ回路５３及びＰＷＭ回路１５に入力される。ＡＮＤ回路５３は、コンパレータ５１の出力がＬレベルの信号であり、且つ、コンパレータ５２の出力がＨレベルの信号であるので、Ｌレベルの信号を出力する。ＰＷＭ回路１５は、ＡＮＤ回路５３の出力がＬレベルの信号であり、且つ、コンパレータ５２の出力がＨレベルの信号である場合、フィードバック端子Ｖｏのショートを検出し、デューティ比を小さくするなどＰＷＭ制御として、出力電圧を制御する動作になる。
Even in the operation of increasing the output voltage V OUT , in the
したがって、スイッチング電源５のＰＷＭ回路１５は、コンパレータ５２の出力に基づいて、フィードバック端子Ｖｏ及び端子ＩＮ−のショートの有無を判別できる。この場合、コンパレータ５２の出力がＬレベルの信号である場合には、フィードバック端子Ｖｏ及び端子ＩＮ−の双方がショートしていないと判別できる。また、コンパレータ５２の出力がＨレベルの信号である場合には、フィードバック端子Ｖｏ及び端子ＩＮ−の少なくとも一方がショートしていると判別できる。さらに、コンパレータ５２の出力がＨレベルの信号である場合、コンパレータ５１の出力（ＡＮＤ回路５３の出力でも同様）に基づいて、フィードバック端子Ｖｏ及び端子ＩＮ−のいずれの端子がショートしているかを判別できる。具体的には、コンパレータ５２の出力がＨレベルの信号であり、コンパレータ５２の出力がＬレベルの信号である場合には、フィードバック端子Ｖｏがショートしていると判別できる。また、コンパレータ５２の出力がＨレベルの信号であり、コンパレータ５２の出力がＨレベルの信号である場合には、端子ＩＮ−がショートしていると判別できる。
Therefore, the
このように、スイッチング電源５は、コンパレータ５１、５２、ＡＮＤ回路５３の出力に基づいて、フィードバック端子Ｖｏのショートと端子ＩＮ−のショートとをそれぞれ区別して検出できる。また、スイッチング電源５は、これらのショート検出時、ＰＷＭ制御を制限することで出力電圧ＶＯＵＴを制限する等、対処できる。これにより、スイッチング電源５は、フィードバック端子Ｖｏ又は端子ＩＮ−のショート時におけるＰＷＭ制御による出力電圧ＶＯＵＴの上昇を抑制し、過電圧による負荷の故障や破損を防止できる。
In this way, the switching
以上述べたように、本実施形態のスイッチング電源５は、負荷４０に接続される。スイッチング電源５は、負荷端子Ｒｏ（負荷の端子の一例）に接続されるフィードバック端子Ｖｏ（第１の端子の一例）と、フィードバック端子Ｖｏの電圧を入力し、第１の検出信号（例えばＨレベルの信号、Ｌレベルの信号）を出力するコンパレータ５１（第１の検出回路）と、フィードバック端子Ｖｏの電圧を分圧する抵抗ＲＢ１（第１の抵抗の一例）及び抵抗ＲＢ２（第２の抵抗の一例）の接続点に接続される端子ＩＮ−（第２の端子の一例）と、端子ＩＮ−の電圧を入力し、第２の検出信号を出力するコンパレータ５２（第２の検出回路の一例）と、端子ＩＮ−の電圧を入力し、第３の検出信号（例えば端子ＩＮ−の電圧に基づく出力電圧）を出力するエラーアンプ２０（第３の検出回路の一例）と、第１の検出信号、第２の検出信号、及び第３の検出信号を入力するＰＷＭ回路１５（制御回路の一例）と、を備えてよい。ＰＷＭ回路１５は、第３の検出信号に基づいて、負荷４０の端子に供給される出力電圧ＶＯＵＴを制御してよい。ＰＷＭ回路１５は、第１の検出信号と第２の検出信号とに基づいて、フィードバック端子Ｖｏの状態及び端子ＩＮ−の状態を判別してよい。
As described above, the switching
これにより、フィードバック端子Ｖｏと端子ＩＮ−の短絡（ショート）の有無に応じてフィードバック端子Ｖｏの電圧及び端子ＩＮ−の電圧ＶＩＮ−の値が変化し、その結果を踏まえて第１の検出信号と第２の検出信号が決定される。ＰＷＭ回路１５は、決定された第１の検出信号と第２の検出信号に基づいて、フィードバック端子Ｖｏと端子ＩＮ−のそれぞれの短絡の有無を判定できる。フィードバック端子Ｖｏ又は端子ＩＮ−の短絡が発生した場合、ＰＷＭ回路１５は、エラーアンプ２０の出力により出力電圧ＶＯＵＴを上げるように制御するが、短絡の有無を判別できる。したがって、端子ＩＮ−が短絡した場合、出力電圧ＶＯＵＴが過電圧になることを抑制して負荷の故障を抑制するための対策を講じることができ、フィードバック端子Ｖｏが短絡した場合、出力電力の上昇を抑制して負荷が過電流状態になることを防ぐ対策を講じることができる。
As a result, the values of the voltage of the feedback terminal Vo and the voltage V IN− of the terminal IN− change according to the presence/absence of a short circuit between the feedback terminal Vo and the terminal IN−, and the first detection signal based on the results. And the second detection signal is determined. The
また、ＰＷＭ回路１５は、第１の検出信号と第２の検出信号とに基づいて、出力電圧ＶＯＵＴを制御してよい。
Further, the
フィードバック端子Ｖｏの短絡時、フィードバック端子Ｖｏ及び端子ＩＮ−の電圧が降下し、端子ＩＮ−のショート時、端子ＩＮ−の電圧が降下する。そのため、エラーアンプ２０からの指示により、ＰＷＭ回路１５がスイッチング動作を継続することで、出力電力が非短絡時と比較して上昇して出力に過電流を流す。この場合でも、ＰＷＭ回路１５は、第１の検出信号と第２の検出信号に基づいて出力電力を制御することで、過電流による負荷の故障や電源自体の故障を抑制できる。
When the feedback terminal Vo is short-circuited, the voltage of the feedback terminal Vo and the terminal IN- drops, and when the terminal IN- is short-circuited, the voltage of the terminal IN- drops. Therefore, according to the instruction from the
また、スイッチング電源５は、フィードバック端子Ｖｏの電圧を、抵抗ＲＤ１と抵抗ＲＤ２とで分圧する分圧回路を備えてよい。コンパレータ５１は、この分圧回路により分圧された電圧を入力してよい。
Further, the switching
これにより、コンパレータ５１に入力される電圧を、当該コンパレータ５１の動作に適した電圧とすることができる。
This allows the voltage input to the
フィードバック端子Ｖｏが短絡している場合、フィードバック端子Ｖｏに定電圧ＶＤ１（第１の閾値の一例）未満の電圧が印加されてよい。フィードバック端子Ｖｏが短絡していない場合、フィードバック端子Ｖｏに定電圧ＶＤ１以上の電圧が印加されてよい。コンパレータ５１は、フィードバック端子Ｖｏの電圧が定電圧ＶＤ１未満である場合、第１の検出信号としてＬレベルの信号（第１の状態を示す信号の一例）を出力してよい。コンパレータ５１は、フィードバック端子Ｖｏの電圧が定電圧ＶＤ１以上である場合、第１の検出信号としてＨレベルの信号（第２の状態を示す信号の一例）を出力してよい。
When the feedback terminal Vo is short-circuited, a voltage lower than the constant voltage V D1 (an example of the first threshold value) may be applied to the feedback terminal Vo. When the feedback terminal Vo is not short-circuited, a voltage higher than the constant voltage V D1 may be applied to the feedback terminal Vo. When the voltage of the feedback terminal Vo is less than the constant voltage V D1 , the
これにより、フィードバック端子Ｖｏがショートしているか否かによって、第１の検出信号が示す状態が異なる。したがって、ショート検出回路５０は、電圧制御に関する指示をＰＷＭ回路１５に的確に行うことができる。
As a result, the state indicated by the first detection signal differs depending on whether or not the feedback terminal Vo is short-circuited. Therefore, the short
端子ＩＮ−が短絡している場合又はフィードバック端子Ｖｏが短絡している場合、端子ＩＮ−に定電圧ＶＤ２未満の電圧が印加されてよい。端子ＩＮ−が短絡していない場合且つフィードバック端子Ｖｏが短絡していない場合、端子ＩＮ−に定電圧ＶＤ２以上の電圧が印加されてよい。端子ＩＮ−の電圧が定電圧ＶＤ２未満である場合、コンパレータ５２は、第２の検出信号としてＨレベルの信号（第３の状態を示す信号の一例）を出力してよい。一方、端子ＩＮ−の電圧が定電圧ＶＤ２以上である場合、コンパレータ５２は、第２の検出信号としてＬレベルの信号（第４の状態を示す信号の一例）を出力してよい。
When the terminal IN- is short-circuited or the feedback terminal Vo is short-circuited, a voltage lower than the constant voltage V D2 may be applied to the terminal IN-. When the terminal IN- is not short-circuited and the feedback terminal Vo is not short-circuited, a voltage equal to or higher than the constant voltage V D2 may be applied to the terminal IN-. When the voltage of the terminal IN− is less than the constant voltage V D2 , the
これにより、端子ＩＮ−及びフィードバック端子Ｖｏがショートしているか否かによって、第２の検出信号が示す状態が異なる。したがって、ショート検出回路５０は、電圧制御に関する指示をＰＷＭ回路１５に的確に行うことができる。また、スイッチング電源５は、コンパレータ５１の出力とコンパレータ５２の出力との双方を確認することで、端子ＩＮ−及びフィードバック端子Ｖｏのいずれがショートしているかを判別可能である。
As a result, the state indicated by the second detection signal differs depending on whether the terminal IN- and the feedback terminal Vo are short-circuited. Therefore, the short
ＰＷＭ回路１５は、第２の検出信号がＨレベルの信号である場合、出力電圧ＶＯＵＴを制限してよい。
The
第２の検出信号がＨレベルの信号である場合、フィードバック端子Ｖｏ及び端子ＩＮ−の少なくとも一方が短絡していることを意味する。スイッチング電源５は、ＰＷＭ制御の停止やヒカップ動作を行うことで出力電圧ＶＯＵＴを制限し、出力電圧ＶＯＵＴが過電圧に陥ることを抑制でき、また出力電力を制限して出力に過電流が流れないようにすることができる。
When the second detection signal is an H level signal, it means that at least one of the feedback terminal Vo and the terminal IN- is short-circuited. The switching
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。 Although various embodiments have been described above with reference to the drawings, it goes without saying that the present disclosure is not limited to such examples. It is obvious to those skilled in the art that various changes or modifications can be conceived within the scope described in the claims, and naturally, those modifications and alterations also belong to the technical scope of the present disclosure. Understood. Further, the constituent elements in the above-described embodiments may be arbitrarily combined without departing from the spirit of the present invention.
上記実施形態では、スイッチング電源が降圧型のスイッチング電源であることを例示したが、昇圧型のスイッチング電源であってもよい。 Although the switching power supply is a step-down switching power supply in the above embodiment, it may be a step-up switching power supply.
上記実施形態では、トランジスタの一例としてＰチャネルＭＯＳＦＥＴを示したが、他のトランジスタが用いられてもよい。例えば、Ｎチャネル型のトランジスタが用いられてもよいし、ＭＯＳＦＥＴ以外のトランジスタが用いられてもよい。 In the above embodiment, the P-channel MOSFET is shown as an example of the transistor, but other transistors may be used. For example, an N-channel type transistor may be used, or a transistor other than MOSFET may be used.
本開示は、出力電圧からのフィードバック線に繋がる端子がショートした場合、出力電圧が過電圧になること、あるいは出力電力が上昇して出力に過電流が流れることを抑制でき、負荷を保護できるスイッチング電源及び集積回路等に有用である。 The present disclosure discloses a switching power supply that can prevent an output voltage from becoming an overvoltage or an output current rising to cause an overcurrent to flow to an output when a terminal connected to a feedback line from the output voltage is short-circuited, and can protect a load. It is also useful for integrated circuits and the like.
５ スイッチング電源
１０ 電源ＩＣ
１１ ＰチャネルＭＯＳＦＥＴ
１２ ドライバ回路
１３ ロジック回路
１５ ＰＷＭ回路
１６ 電圧補正回路
１７ 電流検出回路
２０ エラーアンプ
３０ 直流電源
３１ 電力ライン
４０ 負荷
５０ ショート検出回路
５１，５２ コンパレータ
５３ ＡＮＤ回路
ＣＯＵＴ コンデンサ
ＣＦＢ 進相コンデンサ
Ｃｐ バイパスコンデンサ
Ｄ１ ダイオード
ＦＢ フィードバック端子
ＦＬ フィードバック線路
ＩＮ− 端子
Ｌ１ コイル
ＬＸ スイッチング端子
ＯＵＴ 出力端子
ＲＢ１，ＲＢ２，ＲＦＢ，ＲＤ１，ＲＤ２，ＲＳＥＮＳＥ，ｒＬＩＮＥ 抵抗
Ｒｏ 負荷端子
ＳＮＳ−，ＳＮＳ＋ 検出端子
ＶＤ１，ＶＤ２ 定電圧
Ｖｒｅｆ 基準電圧
Ｖｏ フィードバック端子
ＶＰ，ＶＰＷ 電源端子
5
11 P-channel MOSFET
12
Claims (7)
前記負荷の端子に接続される第１の端子と、
前記第１の端子の電圧を入力し、第１の検出信号を出力する第１の検出回路と、
前記第１の端子の電圧を分圧する第１の抵抗及び第２の抵抗の接続点に接続される第２の端子と、
前記第２の端子の電圧を入力し、第２の検出信号を出力する第２の検出回路と、
前記第２の端子の電圧を入力し、第３の検出信号を出力する第３の検出回路と、
前記第１の検出信号、前記第２の検出信号、及び前記第３の検出信号を入力する制御回路と、を備え、
前記制御回路は、
前記第３の検出信号に基づいて、前記負荷の端子に供給される出力電圧を制御し、
前記第１の検出信号と前記第２の検出信号とに基づいて、前記第１の端子の状態及び前記第２の端子の状態を判別する、
スイッチング電源。 A switching power supply connected to a load,
A first terminal connected to the terminal of the load,
A first detection circuit which inputs the voltage of the first terminal and outputs a first detection signal;
A second terminal connected to a connection point of the first resistor and the second resistor for dividing the voltage of the first terminal;
A second detection circuit which receives the voltage of the second terminal and outputs a second detection signal;
A third detection circuit for inputting the voltage of the second terminal and outputting a third detection signal;
A control circuit for inputting the first detection signal, the second detection signal, and the third detection signal,
The control circuit is
Controlling the output voltage supplied to the terminals of the load based on the third detection signal;
Determining the state of the first terminal and the state of the second terminal based on the first detection signal and the second detection signal,
Switching power supply.
請求項１に記載のスイッチング電源。 The control circuit controls the output voltage based on the first detection signal and the second detection signal,
The switching power supply according to claim 1.
前記第１の検出回路は、前記分圧回路により分圧された電圧を入力する、
請求項１または２に記載のスイッチング電源。 A voltage dividing circuit for dividing the voltage of the first terminal,
The first detection circuit inputs the voltage divided by the voltage dividing circuit,
The switching power supply according to claim 1 or 2.
前記第１の端子が短絡していない場合、前記第１の端子に第１の閾値以上の電圧が印加され、
前記第１の検出回路は、
前記第１の端子の電圧が前記第１の閾値未満である場合、前記第１の検出信号として第１の状態を示す信号を出力し、
前記第１の端子の電圧が前記第１の閾値以上である場合、前記第１の検出信号として第２の状態を示す信号を出力する、
請求項１〜３のいずれか１項に記載のスイッチング電源。 A voltage less than a first threshold is applied to the first terminal when the first terminal is short circuited,
When the first terminal is not short-circuited, a voltage equal to or higher than a first threshold value is applied to the first terminal,
The first detection circuit is
When the voltage of the first terminal is less than the first threshold value, a signal indicating a first state is output as the first detection signal,
When the voltage at the first terminal is equal to or higher than the first threshold value, a signal indicating a second state is output as the first detection signal,
The switching power supply according to claim 1.
前記第２の端子が短絡していない場合且つ第１の端子が短絡していない場合、前記第２の端子に第２の閾値以上の電圧が印加され、
前記第２の検出回路は、
前記第２の端子の電圧が前記第２の閾値未満である場合、前記第２の検出信号として第３の状態を示す信号を出力し、
前記第２の端子の電圧が前記第２の閾値以上である場合、前記第２の検出信号として第４の状態を示す信号を出力する、
請求項１〜４のいずれか１項に記載のスイッチング電源。 When the second terminal is short-circuited or when the first terminal is short-circuited, a voltage less than a second threshold value is applied to the second terminal,
When the second terminal is not short-circuited and the first terminal is not short-circuited, a voltage equal to or higher than a second threshold value is applied to the second terminal,
The second detection circuit is
When the voltage of the second terminal is less than the second threshold value, a signal indicating a third state is output as the second detection signal,
When the voltage of the second terminal is equal to or higher than the second threshold value, a signal indicating a fourth state is output as the second detection signal,
The switching power supply according to any one of claims 1 to 4.
請求項５に記載のスイッチング電源。 The control circuit limits the output voltage when the second detection signal is a signal indicating the third state,
The switching power supply according to claim 5.
前記負荷の端子に接続される第１の端子と、
前記第１の端子の電圧を入力し、第１の検出信号を出力する第１の検出回路と、
前記第１の端子の電圧を分圧する第１の抵抗及び第２の抵抗の接続点に接続される第２の端子と、
前記第２の端子の電圧を入力し、第２の検出信号を出力する第２の検出回路と、
前記第２の端子の電圧を入力し、第３の検出信号を出力する第３の検出回路と、
前記第１の検出信号、前記第２の検出信号、及び前記第３の検出信号を入力する制御回路と、を備え、
前記制御回路は、
前記第３の検出信号に基づいて、前記負荷の端子に供給される出力電圧を制御し、
前記第１の検出信号と前記第２の検出信号とに基づいて、前記第１の端子の状態及び前記第２の端子の状態を判別する、
集積回路。 An integrated circuit provided in a switching power supply connected to a load,
A first terminal connected to the terminal of the load,
A first detection circuit which inputs the voltage of the first terminal and outputs a first detection signal;
A second terminal connected to a connection point of the first resistor and the second resistor for dividing the voltage of the first terminal;
A second detection circuit which receives the voltage of the second terminal and outputs a second detection signal;
A third detection circuit for inputting the voltage of the second terminal and outputting a third detection signal;
A control circuit for inputting the first detection signal, the second detection signal, and the third detection signal,
The control circuit is
Controlling the output voltage supplied to the terminals of the load based on the third detection signal;
Determining the state of the first terminal and the state of the second terminal based on the first detection signal and the second detection signal,
Integrated circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018246204A JP2020108289A (en) | 2018-12-27 | 2018-12-27 | Switching power supply and integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018246204A JP2020108289A (en) | 2018-12-27 | 2018-12-27 | Switching power supply and integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020108289A true JP2020108289A (en) | 2020-07-09 |
Family
ID=71449686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018246204A Pending JP2020108289A (en) | 2018-12-27 | 2018-12-27 | Switching power supply and integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020108289A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134914A (en) * | 1998-10-28 | 2000-05-12 | Nec Ic Microcomput Syst Ltd | Overvoltage protecting circuit |
| JP2002176768A (en) * | 2000-09-28 | 2002-06-21 | Fuji Electric Co Ltd | Power circuit |
| JP2007078526A (en) * | 2005-09-14 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | Test method and circuit for power supply control integrated circuit device |
| JP2007318920A (en) * | 2006-05-25 | 2007-12-06 | Rohm Co Ltd | Switching power supply and method and circuit for controlling the same |
| JP2010130826A (en) * | 2008-11-28 | 2010-06-10 | Rohm Co Ltd | Step-up type switching power supply unit |
| JP2019221099A (en) * | 2018-06-22 | 2019-12-26 | ローム株式会社 | Switching power supply device and semiconductor device |
-
2018
- 2018-12-27 JP JP2018246204A patent/JP2020108289A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000134914A (en) * | 1998-10-28 | 2000-05-12 | Nec Ic Microcomput Syst Ltd | Overvoltage protecting circuit |
| JP2002176768A (en) * | 2000-09-28 | 2002-06-21 | Fuji Electric Co Ltd | Power circuit |
| JP2007078526A (en) * | 2005-09-14 | 2007-03-29 | Fuji Electric Device Technology Co Ltd | Test method and circuit for power supply control integrated circuit device |
| JP2007318920A (en) * | 2006-05-25 | 2007-12-06 | Rohm Co Ltd | Switching power supply and method and circuit for controlling the same |
| JP2010130826A (en) * | 2008-11-28 | 2010-06-10 | Rohm Co Ltd | Step-up type switching power supply unit |
| JP2019221099A (en) * | 2018-06-22 | 2019-12-26 | ローム株式会社 | Switching power supply device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8754881B2 (en) | Operational amplifier and liquid crystal drive device using same, as well as parameter setting circuit, semiconductor device, and power supply unit | |
| KR100871947B1 (en) | Overcurrent detecting circuit and power supply device provided with it | |
| KR102145165B1 (en) | Switching regulator and electronic apparatus | |
| US8912780B2 (en) | Switching control circuit | |
| CN106484017B (en) | Semiconductor integrated circuit for voltage stabilizer | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| US8576529B2 (en) | Power stage control circuit | |
| US20100001663A1 (en) | Light source driving circuit with over-voltage protection | |
| US8901985B2 (en) | Semiconductor device | |
| JP5780145B2 (en) | Switching element driving circuit and driving device including the same | |
| US7772815B2 (en) | Constant voltage circuit with higher speed error amplifier and current limiting | |
| JP6520102B2 (en) | Semiconductor device and current limiting method | |
| JP5900949B2 (en) | Power failure detection circuit and power failure detection method | |
| CN109728719B (en) | Power conversion device | |
| CN110069093B (en) | Power supply control device | |
| CN111630763A (en) | Step-up switching power supply circuit | |
| JP7256008B2 (en) | switching power supply | |
| JP2020108289A (en) | Switching power supply and integrated circuit | |
| JP6309855B2 (en) | Regulator circuit | |
| JP2013102603A (en) | Semiconductor device and switching regulator using the same | |
| JP6753348B2 (en) | Switching element drive circuit | |
| JP2006325286A (en) | Power supply with overvoltage protective function and overvoltage protection circuit | |
| JP2019186880A (en) | Load drive device | |
| JP5238658B2 (en) | DC-DC converter and DC-DC converter short-circuit diagnosis method | |
| WO2020021821A1 (en) | Switching power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211008 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230221 |