JP2020107980A - 光検出装置および撮像システム - Google Patents

光検出装置および撮像システム Download PDF

Info

Publication number
JP2020107980A
JP2020107980A JP2018244016A JP2018244016A JP2020107980A JP 2020107980 A JP2020107980 A JP 2020107980A JP 2018244016 A JP2018244016 A JP 2018244016A JP 2018244016 A JP2018244016 A JP 2018244016A JP 2020107980 A JP2020107980 A JP 2020107980A
Authority
JP
Japan
Prior art keywords
semiconductor region
signal
charge
type semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018244016A
Other languages
English (en)
Inventor
一 池田
Hajime Ikeda
一 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018244016A priority Critical patent/JP2020107980A/ja
Priority to US16/711,991 priority patent/US11196948B2/en
Publication of JP2020107980A publication Critical patent/JP2020107980A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/271—Image signal generators wherein the generated image signals comprise depth maps or disparity maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q9/00—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling
    • B60Q9/008—Arrangement or adaptation of signal devices not provided for in one of main groups B60Q1/00 - B60Q7/00, e.g. haptic signalling for anti-collision purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/04—Mounting of cameras operative during drive; Arrangement of controls thereof relative to the vehicle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N2013/0074—Stereoscopic image analysis
    • H04N2013/0081—Depth or disparity estimation from stereoscopic image signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】不要電荷によるノイズを低減可能な光検出装置を提供する。【解決手段】一実施形態における光検出装置は、入射光に基づく信号電荷を蓄積する第１の半導体領域と、第１の半導体領域において蓄積可能な信号電荷の数よりも少ない数の信号電荷を蓄積可能な第２の半導体領域と、第１の半導体領域から前記第２の半導体領域に前記信号電荷を転送する第１のゲートと、第３の半導体領域を含むとともに、第２の半導体領域から第３の半導体領域に転送された信号電荷をアヴァランシェ増倍する電荷増倍部とを含む。【選択図】図７

Description

本発明は光検出装置および撮像システムに関する。
従来より、ＳＰＡＤ（Ｓｉｎｇｌｅ−ｐｈｏｔｏｎ Ａｖａｌａｎｃｈｅ Ｄｉｏｄｅ）を用いた光検出装置が知られている。ＳＰＡＤは、単一光子が入射することにより生起するアヴァランシェ電流を検知することで入射光子数をカウントする素子である。アヴァランシェダイオードにはブレイクダウン電圧以上の大きさの逆バイアス電圧が印加され、アヴァランシェ増倍により電流を増倍している。ＳＰＡＤを含む光検出装置は、アヴァランシェ増倍により増幅された電流（以下「アヴァランシェ電流」という）が閾値を超えた回数をカウントしている。
特許文献１に記載のＳＰＡＤは、光子の入射による信号電荷の生成と、生成された信号電荷のアヴァランシェ増倍とが同一の領域で行われている。具体的には、信号電荷の生成とアヴァランシェ増倍とが、電荷収集領域へ向かう方向の電界のみが生じる空乏層の中で行われている。このような構成により、信号電荷が生成されると、アヴァランシェ電流が生成される。
米国特許公開２００９／０１８４３８４号明細書
アヴァランシェダイオードは、光子の入射によって生じた信号電荷をアヴァランシェ増倍するだけでなく、光子の入射とは異なる要因で生じた電荷（以下「不要電荷」という）をもアヴァランシェ増倍することがある。不要電荷がアヴァランシェ増倍されると、ノイズの原因になる。
特許文献１に記載されたＳＰＡＤは、信号電荷の生成とアヴァランシェ増倍とを同一の領域で行っている。入射光を検出する期間が長くなるに従い、大きな逆バイアス電圧が印加される期間が長くなる。この結果、不要電荷がアヴァランシェ増倍され、検出される回数が増加し得る。したがって、特許文献１に記載されたＳＰＡＤにおいては、ノイズが増加しやすいという課題がある。
本発明は上述の課題に鑑みてなされたものであって、本発明の目的は、不要電荷によるノイズを低減可能な光検出装置および撮像システムを提供することにある。
本発明の一観点によれば、入射光に基づく信号電荷を蓄積する第１の半導体領域と、前記第１の半導体領域において蓄積可能な前記信号電荷の数よりも少ない数の前記信号電荷を蓄積可能な第２の半導体領域と、前記第１の半導体領域から前記第２の半導体領域に前記信号電荷を転送する第１のゲートと、第３の半導体領域を含むとともに、前記第２の半導体領域から前記第３の半導体領域に転送された前記信号電荷をアヴァランシェ増倍する電荷増倍部と、を備えることを特徴とする光検出装置が提供される。
本発明によれば、不要電荷によるノイズを低減可能な光検出装置および撮像システムを提供することができる。
本発明の第１実施形態における光検出装置を用いた撮像装置の概略構成を示すブロック図である。 本発明の第１実施形態における光電変換素子の等価回路図である。 本発明の第１実施形態における画素信号処理部のブロック図である。 本発明の第１実施形態における光検出装置の概略図である。 本発明の第１実施形態における光電変換素子の第１の主面における平面図である。 本発明の第１実施形態における光電変換素子の第２の主面における平面図である。 本発明の第１実施形態における光電変換素子の断面図である。 本発明の第１実施形態における光検出装置の動作を表すタイミングチャートである。 本発明の第２実施形態における光検出装置の動作を表すタイミングチャートである。 本発明の第３実施形態における光電変換素子の断面図である。 本発明の第３実施形態における光検出装置の動作を表すタイミングチャートである。 本発明の第４実施形態における光検出装置の動作を表すタイミングチャートである。 本発明の第６実施形態における光電変換素子の断面図である。 本発明の第７実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第８実施形態による撮像システム及び移動体の構成例を示す図である
［第１実施形態］
本発明の第１実施形態における光検出装置について、図１乃至図８を用いて説明する。
図１は、本実施形態における光検出装置を用いた撮像装置の概略構成を示すブロック図である。光検出装置１０１０は、垂直選択回路１０３、水平選択回路１０４、列回路１０５、画素部１０６、信号線１０７、出力回路１０８及び制御回路１０９を有している。
画素部１０６は、行列状に配された複数の画素１００を有している。画素１００は、光電変換素子１０１及び画素信号処理部１０２を含む。光電変換素子１０１は入射された光を光電変換して電気信号に変換する。画素信号処理部１０２は、変換された電気信号を列回路１０５に出力する。
なお、本明細書において、「光」とはあらゆる波長の電磁波を含み得る。すなわち、「光」は、可視光に限定されるものではなく、赤外線、紫外線、Ｘ線、ガンマ線等の不可視光を含み得る。
制御回路１０９は、垂直選択回路１０３、水平選択回路１０４及び列回路１０５を駆動する制御パルスを生成し、これらの各部に供給する。これにより、制御回路１０９は、各部の駆動タイミング等の制御を行う。
垂直選択回路１０３は、制御回路１０９から供給された制御信号に基づいて、複数の画素１００の各々に制御信号を供給する。図１に示されているように、垂直選択回路１０３は、画素部１０６の行ごとに設けられている制御信号線を介して各画素１００に対して行ごとに制御信号を供給する。垂直選択回路１０３にはシフトレジスタ、アドレスデコーダ等の論理回路が用いられ得る。
信号線１０７は画素部１０６の列ごとに設けられ、垂直選択回路１０３により選択された行の画素１００から出力された信号をデジタル信号として画素１００の後段の列回路１０５に伝送する。列回路１０５は、信号線１０７を介して入力された各画素１００の信号に対して所定の処理を行う。所定の処理とは、例えば、入力された信号のノイズ除去、増幅、出力形式の変換等の処理である。これらの機能を実現するため、列回路１０５は、パラレル−シリアル変換回路等を有し得る。
水平選択回路１０４は、制御回路１０９から供給された制御パルスに基づいて、所定の処理が行われた信号を出力回路１０８へ順次出力するための制御パルスを列回路１０５に供給する。出力回路１０８は、バッファアンプ、差動増幅器等を含み、列回路１０５から出力された信号を光検出装置１０１０の外部の記録部又は信号処理部に出力する。
制御回路１０９は、垂直選択回路１０３、水平選択回路１０４、列回路１０５、出力回路１０８の動作やそのタイミングを制御する制御信号を供給するための回路である。なお、垂直選択回路１０３、水平選択回路１０４、列回路１０５、及び出力回路１０８は、光検出装置１０１０の外部から供給された制御信号によって駆動されてもよい。
図１において、画素部１０６内における画素１００の配列は一次元状であってもよく、画素１００が１つのみであってもよい。画素部１０６内における画素１００がいくつかのブロックに分割されている場合には、垂直選択回路１０３、水平選択回路１０４および列回路１０５は、各ブロックに対応して複数個配置されていてもよい。また、水平選択回路１０４および列回路１０５は、列ごとに配置されていてもよい。
画素信号処理部１０２は、必ずしもすべての画素１００に１つずつ設けられていなくてもよい。例えば、複数の画素１００によって１つの画素信号処理部１０２が共有されていてもよい。この場合、画素信号処理部１０２は、各光電変換素子１０１から出力された信号を順次処理することにより、各画素に対して信号処理の機能を提供する。
また、画素信号処理部１０２は、光電変換素子１０１が設けられている半導体基板とは異なる半導体基板に設けられてもよい。この場合、光電変換素子１０１が受光可能な面積の割合（開口率）を向上させることにより、感度を向上させることができる。光電変換素子１０１と画素信号処理部１０２とは、画素１００ごとに設けられた接続配線を介して信号線１０７に電気的に接続される。信号線１０７のそれぞれはｎビットのデジタル信号を伝送するｎ本の信号線を含み得る。なお、垂直選択回路１０３、水平選択回路１０４、列回路１０５および信号線１０７は、画素信号処理部１０２と同様に、光電変換素子１０１が設けられている半導体基板とは異なる半導体基板に設けられていてもよい。
図２は本実施形態における光電変換素子１０１の等価回路図である。光電変換素子１０１は光電変換部１、第１の転送ゲート２、電荷蓄積部３、第２の転送ゲート４、電荷増倍部５、クエンチ回路６、出力ノード７を備える。
光電変換部１はフォトダイオードを含み、入射光に応じた電荷対を生成および蓄積する。第１の転送ゲート２はＭＯＳトランジスタを構成し、第１の転送ゲート２には垂直選択回路１０３からの制御信号ＴＸ１が印加される。第１の転送ゲート２を有するＭＯＳトランジスタがオンとなることにより、光電変換部１における信号電荷が電荷蓄積部３に転送される。なお、ゲートの材料は、ポリシリコンや金属（銅、アルミニウム等）を用いることができる。
電荷蓄積部３は半導体基板に形成された不純物拡散領域または電極から構成され、第１の転送ゲート２から転送された電荷を蓄積する。第２の転送ゲート４はＭＯＳトランジスタを構成し、第２の転送ゲート４には垂直選択回路１０３からの制御信号ＴＸ２が印加される。第２の転送ゲート４を有するＭＯＳトランジスタがオンとなることにより、電荷蓄積部３から電荷増倍部５に信号電荷が転送される。
電荷増倍部５はアヴァランシェダイオードを含み、供給された電荷をアヴァランシェ増倍し、アヴァランシェ電流を生じさせる。電荷増倍部５のアノードおよびカソードにはそれぞれ所定の電位が供給される。電荷増倍部５のカソードに供給される電位は、アノードに供給される電位よりも高い。すなわち、電荷増倍部５のアノードとカソードには逆バイアス電圧が印加される。この状態において、電荷増倍部５に電荷が供給されると、アヴァランシェ増倍によりアヴァランシェ電流が発生する。
クエンチ回路（検知部）６は例えばＭＯＳトランジスタから構成され、電荷増倍部５のカソードと電源電圧線との間に設けられている。出力ノード７は電荷増倍部５とクエンチ回路６の接続ノードに設けられており、アヴァランシェ電流に基づく電圧信号を出力する。クエンチ回路６は、電荷増倍部５におけるアヴァランシェ電流の変化を電圧信号に置き換える機能を有する。さらに、クエンチ回路６は、アヴァランシェ増倍時に負荷回路として機能し、電荷増倍部５に供給する電流を抑制することで、アヴァランシェ増倍を抑制する機能を有する。電荷増倍部５に電子なだれが起こる程度の逆バイアス電圧が印加されている期間に、電荷増倍部５へ１つの信号電荷が転送されると、アヴァランシェ増倍により電流が増倍される。増倍された電流によって、クエンチ回路６における電圧降下が生じ、電荷増倍部５のカソードの電位が下がる。この結果、電荷増倍部５において電子なだれが形成されなくなり、電荷増倍部５のアヴァランシェ増倍が停止する。その後、電位ＶＨがクエンチ回路６を介して電荷増倍部５のカソードに供給されるため、電荷増倍部５のカソードに供給される電位が電位ＶＨに戻る。つまり、電荷増倍部５の動作領域は、再びガイガーモードとなる。なお、クエンチ回路６は抵抗素子によって構成されてもよい。
電圧制御部８０は光電変換素子１０１における電位ＶＨ、電圧Ｑを制御可能である。例えば、電圧制御部８０は、電位ＶＨを低くすることで、電荷増倍部５のアヴァランシェ動作を停止させ、電位ＶＨを高くすることで電荷増倍部５のアヴァランシェ動作を開始させ得る。また、電圧制御部８０はクエンチ回路６のゲートにおける電圧Ｑを制御してもよい。例えば、電圧制御部８０は、電荷増倍部５におけるアヴァランシェ電流の増加を検出し、電圧Ｑを変化させるフィードバック制御を行ってもよい。
図３は、本実施形態における画素信号処理部のブロック図である。画素信号処理部１０２は、インバータ回路２０３、カウンタ回路（カウンタ部）２０４、選択回路２０６を有する。
インバータ回路２０３は出力ノード７における電位変化を整形して、パルス信号を出力する。電荷増倍部５のカソードの電位がインバータ回路２０３の閾値より高いときはインバータ回路２０３の出力はローレベルになる。一方、カソードの電位がインバータ回路２０３の閾値より低いときはインバータ回路２０３の出力はハイレベルになる。すなわち、インバータ回路２０３からは二値化されたパルス信号が出力される。電荷増倍部５によってアヴァランシェ増倍された信号電荷の有無に応じて、パルス信号がインバータ回路２０３から出力される。
カウンタ回路２０４はインバータ回路２０３に接続され、インバータ回路２０３から出力されたパルスの数をカウントし、累算したカウント値を出力する。カウンタ回路２０４は、例えば、Ｎ−ｂｉｔカウンタ（Ｎ：正の整数）であり得る。この場合、カウンタ回路２０４はパルスの個数を最大で約２のＮ乗個までカウントすることが可能である。カウント数は、検出信号としてカウンタ回路２０４に保持される。また、カウンタ回路２０４には、垂直選択回路１０３から駆動線２０７を介して制御信号ＲＥＳが供給され得る。制御信号ＲＥＳがカウンタ回路２０４に供給されると、保持されているカウント数がリセットされる。つまり、カウンタ回路２０４は、インバータ回路２０３からのパルスを受けると、カウント値を変化させる。このようにして、カウンタ回路２０４は、電荷増倍部５に少なくとも１つの信号電荷が転送され、かつ、アヴァランシェ増倍されることにより生起するアヴァランシェ電流の生起回数をカウントする。
選択回路２０６は、カウンタ回路２０４と信号線１０７との間の電気的な接続・非接続を切り替える。選択回路２０６には、垂直選択回路１０３から駆動線２０８を介して制御信号ＳＥＬが供給される。制御信号ＳＥＬが選択回路２０６に供給されると、制御信号ＳＥＬのレベルに応じてカウンタ回路２０４と信号線１０７との間の電気的な接続・非接続が切り替わる。選択回路２０６には、例えば、トランジスタ、画素１００の外部に信号を出力するためのバッファ回路等が含まれ得る。カウンタ回路２０４と信号線１０７とが電気的に接続されると、カウンタ回路２０４に保持されているカウント値が信号線１０７に出力される。
なお、選択回路２０６に代えて、クエンチ回路６と電荷増倍部５との間、または光電変換素子１０１と画素信号処理部１０２との間のノードにトランジスタ等のスイッチが設けられていてもよい。この場合も、スイッチの接続・非接続を切り替えることにより、選択回路２０６と同様の機能が実現され得る。同様に、クエンチ回路６に供給される電位ＶＨの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
カウンタ回路２０４が複数配された場合には、選択回路２０６に複数の信号が供給され得る。これにより、カウンタ回路２０４に保持されたカウント値を信号線１０７に出力する際に、カウンタ回路２０４毎に信号線１０７への出力を制御することが可能である。
カウンタ回路２０４に保持されたデジタル信号であるカウント値は撮像画像を形成するための信号となる。具体的には、複数の画素１００が行列状に配された画素部１０６において、ローリングシャッタ動作によって撮像画像を取得してもよい。すなわち、カウンタ回路のカウント値を行ごとに順次リセットし、カウンタ回路２０４に保持されたカウント値を行ごとに順次出力してもよい。また、グローバル電子シャッタ動作によって撮像画像を取得してもよい。グローバル電子シャッタ動作においては、全画素行のカウンタ回路２０４のカウント値を同時にリセットし、カウンタ回路２０４に保持された検出した信号を行ごとに順次出力することができる。
なお、グローバル電子シャッタ動作を行う場合には、パルスのカウントを行う時間を各行で同一にするため、カウンタ回路２０４のカウントを実行するか否かを切り替える手段を更に追加することが好ましい。カウントを実行するか否かを切り替える手段は、例えば、トランジスタ等のスイッチであり得る。
また、カウンタ回路２０４に代えて時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣと呼称する）及びメモリが設けられていてもよい。この場合、光検出装置１０１０は、パルスを検出したタイミングを取得することができる。
この変形例において、インバータ回路２０３から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換される。ＴＤＣには、パルス信号のタイミングの測定に用いる参照信号として、垂直選択回路１０３から駆動線を介して、制御信号ＲＥＳが供給される。ＴＤＣは、制御信号ＲＥＳを時刻の基準として、インバータ回路２０３からのパルスの入力時刻に相当するデジタル信号を取得する。
ＴＤＣの回路には、例えば、バッファ回路を直列接続したＤｅｌａｙ Ｌｉｎｅを用いて遅延回路を形成するＤｅｌａｙ Ｌｉｎｅ方式、Ｄｅｌａｙ Ｌｉｎｅをループ状に繋いだ回路を用いるＬｏｏｐｅｄ ＴＤＣ方式等が用いられ得る。ＴＤＣの回路には、その他の方式を用いてもよいが、十分な時間分解能を確保するため、光電変換素子１０１の時間分解能と同等以上の時間分解能を達成できる方式であることが好ましい。
ＴＤＣにより取得されたデジタル信号は、１つ又は複数のメモリに保持される。メモリの個数が複数である場合には、選択回路２０６に複数の制御信号ＳＥＬを供給することにより、複数のメモリのいずれかから信号線１０７に選択的に信号を出力させることが可能である。
図４は、本実施形態における光検出装置の概略図である。光検出装置１０１０は、複数の基板を積層して構成されている。例えば、光検出装置１０１０は、複数の光電変換素子１０１が形成される基板（第１の半導体基板）１０と、複数の画素信号処理部１０２が形成される基板（第２の半導体基板）２０とを含む。基板１０と基板２０とは、接合面において貼り合わされる。接合面は、銅などの金属と酸化膜などの絶縁体とによって構成される。接合面を成す金属は、光電変換素子１０１など基板１０に配される素子と、カウンタなど基板２０に配される回路とを接続する配線を構成してもよい。
基板１０の第１の主面、すなわち光入射面にはカラーフィルタ、マイクロレンズなどの光学部材が配され、基板１０の第２の主面には光電変換素子１０１を構成する回路要素が形成される。基板２０は基板１０の第２の主面上に積層される。１つの画素１００を構成する回路群が、基板１０と基板２０とに分かれて形成される。これにより、カウンタ回路を含むデジタル回路の高速化あるいは大規模化を実現しながら、平面視における光検出装置の面積が大きくなることを防ぐことができる。なお、１つの基板に、光電変換素子１０１および画素信号処理部１０２が並んで配置されてもよい。
図５、図６、図７を参照しながら、本実施形態における光電変換素子１０１の構成を詳細に説明する。図５は光電変換素子１０１の第２の主面における平面図であり、図６は光電変換素子１０１の第１の主面における平面図である。また、図７は、図５における光電変換素子１０１の破断線Ｖ−Ｖ’における断面図である。
以下の説明においては、信号電荷として電子を用いるものとする。第１の極性のキャリアを多数キャリアとする第１導電型の半導体領域はＮ型半導体領域であり、第２の極性のキャリアを多数キャリアとする第２導電型の半導体領域はＰ型半導体領域である。なお、信号電荷として正孔を用いてもよく、この場合、Ｎ型とＰ型とは逆になる。
光電変換素子１０１は基板１０に形成され、基板１０はＰ型の半導体基板１１０、遮光部材１１１、光学部材１１２を含む。半導体基板１１０には平面視において矩形の画素分離領域９が形成されている。画素分離領域９で囲まれた領域には、Ｎ型半導体領域（第１の半導体領域）１ａ、Ｎ型半導体領域（第２の半導体領域）３ａ、Ｎ型半導体領域（第３の半導体領域）５ａ、第１の転送ゲート（第１のゲート）２、第２の転送ゲート（第２のゲート）４が形成されている。画素分離領域９は隣接する光電変換素子１０１同士を分離するために用いられる。
Ｎ型半導体領域１ａ（ＰＤ）はＰ型の半導体基板１１０とともに光電変換部１を構成し、光電変換により生じた電荷を蓄積する。また、平面視において、Ｎ型半導体領域１ａ上であって第１の転送ゲート２に重ならない領域にはＰ型半導体領域１ｂが形成されている。Ｐ型半導体領域１ｂは、半導体基板１１０の表面で発生し得る不要電荷を低減する。特に、Ｐ型半導体領域１ｂの不純物濃度を高くすることにより、半導体界面における空乏化を防ぐことができ、不要電荷の発生を回避し、暗電流の発生速度を低減することが可能となる。
第１の転送ゲート２は平面視においてＮ型半導体領域１ａ、３ａのそれぞれの一部に重なるように形成されている。第１の転送ゲート２は第１の転送ゲート２直下の半導体界面近傍におけるポテンシャル障壁の高さを制御している。第１の転送ゲート２に印加される電圧を制御することにより、Ｎ型半導体領域１ａからＮ型半導体領域３ａに信号電荷が転送される。
Ｎ型半導体領域３ａ（ＭＥＭ）はＰ型の半導体基板１１０とともに電荷蓄積部３を構成し、Ｎ型半導体領域１ａからＮ型半導体領域５ａへ転送する電荷の量を制限する。Ｎ型半導体領域３ａは平面視においてＮ型半導体領域１ａよりも小さく、Ｎ型半導体領域３ａに蓄積可能な電荷数（飽和電荷量）はＮ型半導体領域１ａに蓄積可能な電荷数（飽和電荷量）よりも少ないことが好ましい。Ｎ型半導体領域３ａ上であって、第１の転送ゲート２、第２の転送ゲート４に重ならない領域にはＰ型半導体領域３ｂが形成されている。上述のＰ型半導体領域１ｂと同様に、Ｐ型半導体領域３ｂは半導体基板１１０の表面で発生し得る不要電荷を低減する。
第２の転送ゲート４は平面視においてＮ型半導体領域３ａ、５ａのそれぞれの一部に重なるように形成されている。第２の転送ゲート４は第２の転送ゲート４直下の半導体界面近傍におけるポテンシャル障壁の高さを制御している。第２の転送ゲート４に印加される電圧を制御することにより、Ｎ型半導体領域３ａからＮ型半導体領域５ａに信号電荷が転送される。
Ｎ型半導体領域５ａの中にはＰ型半導体領域５ｂ、５ｃ、Ｎ型半導体領域５ｄ、５ｅが形成されている。Ｐ型半導体領域５ｃはアヴァランシェダイオードのアノードを構成し、Ｎ型半導体領域５ｄはアヴァランシェダイオードのカソードを構成する。Ｎ型半導体領域５ａ、Ｐ型半導体領域５ｂはアヴァランシェダイオードへ信号電荷を導く。Ｐ型半導体領域５ｃとＮ型半導体領域５ｄの間の電界で、アヴァランシェ増倍による電荷増倍が起こる。Ｎ型半導体領域５ｅは、アヴァランシェダイオードの電界緩和をする。図７には示されていないが、半導体基板１１０にはさらにクエンチ回路が形成され、クエンチ回路はアヴァランシェダイオードのＮ型半導体領域５ｄに電気的に接続され得る。
遮光部材１１１は光電変換素子１０１の第１の主面の側に設けられ、平面視において光電変換部１に対応する位置に開口部１１１ａを有する。光学部材１１２は透光性を有する材料から構成され、マイクロレンズ１１２ａ、カラーフィルタなどを含み得る。マイクロレンズ１１２ａは基板１０の裏面からの入射光を集光し、開口部１１１ａを介して光電変換部１へと導く。光電変換部１以外の領域は遮光部材１１１によって遮光され、電荷蓄積部３、電荷増倍部５には光が入射しない。
図８は本実施形態における光検出装置の動作を表すタイミングチャートであって、第１の転送ゲート２（ＴＸ１）、第２の転送ゲート４（ＴＸ２）、電荷増倍部５のＮ型半導体領域５ｄ（ＡＤ）、半導体基板１１０（ＳＵＢ）、光電変換部１のＮ型半導体領域１ａ（ＰＤ）、電荷蓄積部３のＮ型半導体領域３ａ（ＭＥＭ）の各部の電位を表している。横軸は時間を表し、一例として、信号電荷の読み出しおよび検出（時刻ｔ０〜ｔ５）の周期は数ｎｓｅｃであり得る。
時刻ｔ０以前において、Ｎ型半導体領域１ａ（ＰＤ）は入射光に基づく電荷を蓄積している。電圧制御部８０は電位ＶＨを低くすることで、Ｎ型半導体領域５ｄ（ＡＤ）の電位を低くし、電荷増倍部５のアヴァランシェ動作を停止させる。このとき、制御信号ＴＸ１、ＴＸ２、半導体基板１１０（ＳＵＢ）の各電位は例えば０Ｖであり得る。また、Ｎ型半導体領域１ａ（ＰＤ）、Ｎ型半導体領域３ａ（ＭＥＭ）の電位はそれぞれ１．５Ｖ、３Ｖであり得る。
時刻ｔ０において、電圧制御部８０は電位ＶＨを制御し、Ｎ型半導体領域５ｄ（ＡＤ）の電位を例えば１８Ｖにする。これにより、電荷増倍部５はアヴァランシェ動作可能な状態となる。
時刻ｔ１〜ｔ２において、制御信号ＴＸ１はハイレベル（例えば３Ｖ）になり、第１の転送ゲート２がオンとなる。これにより、Ｎ型半導体領域１ａ（ＰＤ）に蓄積された信号電荷の一部がＮ型半導体領域３ａ（ＭＥＭ）に電荷が転送される。また、第１の転送ゲート２の電位の上昇に伴い、Ｎ型半導体領域１ａ（ＰＤ）、Ｎ型半導体領域３ａ（ＭＥＭ）の電位も上昇する。
時刻ｔ２において制御信号ＴＸ１はハイレベルからローレベルになり、第１の転送ゲート２がオフとなる。Ｎ型半導体領域３ａ（ＭＥＭ）には数個の信号電荷が蓄積される。ここで、複数の信号電荷が電荷増倍部５に転送され、同時にアヴァランシェ増倍されると、信号電荷の数が正しくカウントされなくなり得る。このため、Ｎ型半導体領域３ａ（ＭＥＭ）に蓄積される信号電荷の数は少ないことが好ましく、１電子（１ｅ−）または０電子（０ｅ−）、すなわち２個未満であることがより好ましい。
１個の電子がＮ型半導体領域１ａ（ＰＤ）からＮ型半導体領域３ａ（ＭＥＭ）に転送された場合、Ｎ型半導体領域１ａ（ＰＤ）の電位は１電子（１ｅ−）に相当する電位だけ高くなり、Ｎ型半導体領域３ａ（ＭＥＭ）の電位は１電子（１ｅ−）に相当する電位だけ低くなる。
時刻ｔ３〜ｔ４において、制御信号ＴＸ２がローレベルからハイレベルになり、第２の転送ゲート４がオンとなる。Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａに信号電荷が転送されると、信号電荷はＰ型半導体領域５ｃとＮ型半導体領域５ｄとの間の強電界部を通過する際に加速され、アヴァランシェ増倍される。アヴァランシェ電流はＮ型半導体領域５ｄとＰ型半導体領域５ｃとの間を流れ、Ｎ型半導体領域５ｄの電位が低下する。その後、Ｎ型半導体領域５ｄの電位は、クエンチ回路６の作用によってアヴァランシェ増倍が生じる前の電位に戻る。画素信号処理部１０２のカウンタ回路２０４はＮ型半導体領域５ｄに生じた電位変化をパルスとしてカウントする。
上述したように、電荷蓄積部３のＮ型半導体領域３ａ（ＭＥＭ）に蓄積される信号電荷の数は光電変換部１のＮ型半導体領域１ａ（ＰＤ）に蓄積される信号電荷の数よりも少ない。好適にはＮ型半導体領域３ａ（ＭＥＭ）に蓄積される信号電荷の数は１個または０個であることが望ましい。これにより、複数の信号電荷が同時にアヴァランシェ増倍され、信号電荷のカウント漏れを回避することができる。第２の転送ゲート４がオンとなった際にＮ型半導体領域３ａ（ＭＥＭ）に蓄積される信号電荷の数は０個であることがあり得るが、複数回の転送のうち１回の転送において信号電荷の転送ができれば、信号電荷の数をカウントすることができる。転送が複数回繰り返されることにより、信号電荷のカウントに要する時間が長くなり得る。しかしながら、信号電荷の転送期間（時刻ｔ１〜ｔ２、ｔ３〜ｔ４）はＮ型半導体領域１ａ（ＰＤ）における電荷の蓄積期間（時刻ｔ０以前）よりも短い。また、第１の転送ゲート２、第２の転送ゲート４のオン、オフを高速で行うことにより、全体の処理時間が長くなるのを回避することができる。
本実施形態においては、光電変換部１による信号電荷の蓄積と電荷増倍部５による信号電荷のカウントとを分離して行うことにより、電荷増倍部５における不要電荷によるノイズを低減しながら高感度の光検出を実現することができる。また、電荷蓄積部３に蓄積される信号電荷の数は光電変換部１に蓄積される信号電荷の数よりも少ない。このため、電荷増倍部５において同時にアヴァランシェ増倍される信号電荷の数を低減し、信号電荷の数をより正確にカウントすることが可能となる。さらに、電荷蓄積部３に蓄積される信号電荷の数を１個または０個、すなわち２個未満とすることにより、信号電荷の数をさらに正確にカウントすることができる。
また、光電変換部１に蓄積された信号電荷は電荷蓄積部３を介して電荷増倍部５に転送される。このため、光電変換部１において長時間の露光による信号電荷の蓄積を行いながら、電荷蓄積部３から電荷増倍部５へ信号電荷を転送することができる。
［第２実施形態］
図９は本実施形態における光検出装置の動作を表すタイミングチャートであって、第１の転送ゲート２（ＴＸ１）、第２の転送ゲート４（ＴＸ２）、電荷増倍部５のＮ型半導体領域５ｄ（ＡＤ）、半導体基板１１０（ＳＵＢ）、光電変換部１のＮ型半導体領域１ａ（ＰＤ）、電荷蓄積部３のＮ型半導体領域３ａ（ＭＥＭ）の各部の電位を表している。本実施形態について、第１実施形態と異なる点を中心に説明する。
本実施形態において、制御信号ＴＸ１、ＴＸ２のそれぞれのパルス幅は例えば１ｎｓｅｃ程度であり得る。特に、第２の転送ゲート４の制御信号ＴＸ２のパルス幅を短くすることにより、電荷増倍部５におけるアヴァランシェ動作の期間を短くすることができ、不要電荷がアヴァランシェ増倍されることによるノイズを低減することが可能となる。例えば、光電変換部１に蓄積される信号電荷の数が１０，０００電子であり、光電変換部１の信号電荷を転送してから電荷増倍部５においてアヴァランシェ増倍するまでの１周期の動作に要する時間が５ｎｓｅｃであるとする。この場合、光電変換部１に蓄積された信号電荷の読み出しに要する時間は、１０，０００×５ｎｓｅｃ＝５０μｓｅｃにすぎず、蓄積時間の数１０ｍｓｅｃに比べて十分に短い。従って、第１の転送ゲート２、第２の転送ゲート４のパルス幅を短くすることで、読み出し回数が増えたとしても、読み出しに要する時間はさほど長くはならない。
制御信号ＴＸ１、ＴＸ２を高速で駆動すると、波形の立ち上りおよび立ち下がりは急峻ではなくなり、制御信号ＴＸ１、ＴＸ２の電位は正弦波に従って変化するようになる。制御信号ＴＸ１、ＴＸ２が正弦波であったとしても、第１の転送ゲート２、第２の転送ゲート４を駆動することは可能である。図９に示されるタイミングチャートにおいて、制御信号ＴＸ１、ＴＸ２が正弦波であって、制御信号ＴＸ２は制御信号ＴＸ１よりも約１／２周期遅れて駆動されているものとする。制御信号ＴＸ１は初期状態において例えば−１Ｖ〜１．５Ｖにおいて変化し、電荷転送を繰り返す毎にピーク電位が上昇する。制御信号ＴＸ２は例えば−１Ｖ〜３Ｖにおいて変化を繰り返す。
時刻ｔ０以前において、光電変換部１のＮ型半導体領域１ａ（ＰＤ）は入射光に基づく電荷を蓄積している。電圧制御部８０は電位ＶＨを低くすることで、電荷増倍部５のＮ型半導体領域５ｄの電位を低くし、電荷増倍部５のアヴァランシェ増倍を停止させる。このとき、Ｎ型半導体領域１ａ（ＰＤ）の電位は１．５Ｖであり得る。
時刻ｔ０において、電圧制御部８０は電位ＶＨを制御し、Ｎ型半導体領域５ｄ（ＡＤ）の電位を例えば１８Ｖにする。これにより、電荷増倍部５はアヴァランシェ動作可能な状態となる。
時刻ｔ１〜ｔ２において、制御信号ＴＸ１のレベルが閾値を越えると、第１の転送ゲート２がオンになる。これにより、Ｎ型半導体領域１ａ（ＰＤ）に蓄積された信号電荷の一部がＮ型半導体領域３ａ（ＭＥＭ）に転送される。第１の転送ゲート２の電位の上昇に伴い、Ｎ型半導体領域１ａ（ＰＤ）の電位も上昇する。Ｎ型半導体領域３ａ（ＭＥＭ）の電位も上昇する。制御信号ＴＸ２は制御信号ＴＸ１とは逆の位相で変化する。このため、Ｎ型半導体領域３ａ（ＭＥＭ）において制御信号ＴＸ１、ＴＸ２が互いに打ち消し合い、Ｎ型半導体領域３ａ（ＭＥＭ）における電位変化は小さいものとなる。
制御信号ＴＸ１のレベルが閾値よりも低くなると、第１の転送ゲート２がオフとなる。Ｎ型半導体領域３ａ（ＭＥＭ）には１電子（１ｅ−）または０電子（０ｅ−）の信号電荷が蓄積される。１個の電子がＮ型半導体領域１ａ（ＰＤ）からＮ型半導体領域３ａ（ＭＥＭ）に転送された場合、Ｎ型半導体領域１ａ（ＰＤ）の電位は１電子（１ｅ−）に相当する電位だけ高くなり、Ｎ型半導体領域３ａ（ＭＥＭ）の電位は１電子（１ｅ−）に相当する電位だけ低くなる。
時刻ｔ３において、制御信号ＴＸ２レベルが閾値を超えると、第２の転送ゲート４がオンとなる。Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａに信号電荷が転送されると、Ｎ型半導体領域３ａ（ＭＥＭ）の電位は１電位（１ｅ−）に相当する電位だけ高くなる。Ｎ型半導体領域５ａに転送された信号電荷はＰ型半導体領域５ｃとＮ型半導体領域５ｄとの間の強電界部を通過する際に加速され、アヴァランシェ増倍される。アヴァランシェ電流はＮ型半導体領域５ｄ（ＡＤ）とＰ型半導体領域５ｃとの間を流れ、Ｎ型半導体領域５ｄの電位が低下する。その後、Ｎ型半導体領域５ｄ（ＡＤ）の電位は、クエンチ回路６の作用によってアヴァランシェ増倍が生じる前の電位に戻る。画素信号処理部１０２のカウンタ回路２０４はＮ型半導体領域５ｄ（ＡＤ）に生じた電位変動をパルスとしてカウントする。
以下、同様にして、第１の転送ゲート２、第２の転送ゲート４が順にオンになる。信号電荷が光電変換部１から電荷蓄積部３を介して電荷増倍部５へ順に転送され、電荷増倍部５においてアヴァランシェ増倍がなされる。第１の転送ゲート２がオンになり、Ｎ型半導体領域１ａ（ＰＤ）から信号電荷が転送される毎に、Ｎ型半導体領域１ａ（ＰＤ）における電位のピーク値は次第に上昇する。
Ｎ型半導体領域１ａ（ＰＤ）に蓄積された信号電荷が多い場合、Ｎ型半導体領域１ａ（ＰＤ）の電位は低下する。このため、第１の転送ゲート２の電位がさほど高くなかったとしても、信号電荷はＮ型半導体領域１ａ（ＰＤ）から転送され易くなる。ここで、第１の転送ゲート２の電位を低く設定し、信号電荷の転送を抑えることで、消費電流を低減することができる。一方、Ｎ型半導体領域１ａ（ＰＤ）に蓄積された信号電荷が少ない場合、Ｎ型半導体領域１ａ（ＰＤ）の電位は高くなる。この場合、Ｎ型半導体領域１ａ（ＰＤ）からＮ型半導体領域３ａ（ＭＥＭ）に信号電荷を転送するためには、第１の転送ゲート２の電位のピーク値を高く設定することが好ましい。本実施形態においては、第１の転送ゲート２に印加される制御信号ＴＸ１の電位のピーク値を低い値から次第に高い値へ増加させることで、消費電流を低減させながら安定した電荷転送を行なうことが可能となる。例えば、光電変換部１が信号電荷を蓄積した後の最初の信号転送においては、制御信号ＴＸ１のピーク電位は十分に低い値、例えば１．５Ｖに設定され得る。その後、時間の経過とともに制御信号ＴＸ１のピーク電位は上昇し、例えば３Ｖまで増加され得る。なお、制御信号ＴＸ１の電位のピーク値は、正弦波のオフセット電位を時間とともに増加させることによって同様に増加され得る。また、制御信号ＴＸ１の振幅を変化させることにより、電位のピーク値を変化させてもよい。
電荷蓄積部３のＮ型半導体領域３ａ（ＭＥＭ）に蓄積される信号電荷の数は、光電変換部１のＮ型半導体領域１ａ（ＰＤ）における信号電荷の数に比べて少なく、好適には１個または０個であり得る。また、Ｎ型半導体領域３ａ（ＭＥＭ）においては、制御信号ＴＸ１、ＴＸ２の電位が互いに打ち消される。このため、Ｎ型半導体領域３ａ（ＭＥＭ）の電位は、１電子に相当する電位だけ増減するにすぎない。従って、第２の転送ゲート４における制御信号ＴＸ２のピーク電位を変化させることなく、Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａへ信号電荷を転送することができる。
以上、述べたように、本実施形態によれば、第１実施形態における効果に加えて、信号電荷の転送およびアヴァランシェ増倍の周期を数ｎｓｅｃまで短くすることで、信号電荷のカウントに要する時間も短くすることができる。このため、ノイズを低減することが可能となる。
［第３実施形態］
続いて第３実施形態における光検出装置を説明する。図１０は本実施形態における光電変換素子の断面図である。本実施形態における光電変換素子において、電荷蓄積部３のＮ型半導体領域３ａと電荷増倍部５のＮ型半導体領域５ａとの間には、第２の転送ゲートが形成されていない。電荷蓄積部３から電荷増倍部５への信号電荷の転送は、第１の転送ゲート２のオフ時の電位を第１、第２実施形態における電位よりも低くすることによって行われる。他の構成は、図７に示された光電変換素子と同様である。
図１１は、本実施形態における光検出装置の動作を表すタイミングチャートであって、第１の転送ゲート２（ＴＸ１）、電荷増倍部５のＮ型半導体領域５ｄ（ＡＤ）、半導体基板１１０（ＳＵＢ）、光電変換部１のＮ型半導体領域１ａ（ＰＤ）、電荷蓄積部３のＮ型半導体領域３ａ（ＭＥＭ）の各部の電位を表している。第２実施形態と同様に、第１の転送ゲート２に印加される制御信号ＴＸ１のパルス幅は例えば１ｎｓｅｃであり得る。また、光電変換部１の信号電荷を転送してから電荷増倍部５においてアヴァランシェ増倍するまでの１周期の動作に要する時間が例えば５ｎｓｅｃであるとする。以下、第２実施形態におけるタイミングチャート（図９）と異なる点を中心に説明する。
時刻ｔ０以前においては、Ｎ型半導体領域１ａ（ＰＤ）は入射光に基づく電荷を蓄積し、電荷増倍部５はアヴァランシェ動作を停止している。時刻ｔ０において、電荷増倍部５はアヴァランシェ動作可能な状態となる。時刻ｔ１〜ｔ２において、制御信号ＴＸ１のレベルが閾値を越えると、第１の転送ゲート２がオンになる。これにより、Ｎ型半導体領域１ａ（ＰＤ）に蓄積された信号電荷の一部がＮ型半導体領域３ａ（ＭＥＭ）に電荷が転送される。また、第１の転送ゲート２の電位の上昇に伴い、Ｎ型半導体領域１ａ（ＰＤ）、Ｎ型半導体領域３ａ（ＭＥＭ）の電位も上昇する。
時刻ｔ２〜ｔ３において、制御信号ＴＸ１の電位が低下するのに伴い、Ｎ型半導体領域３ａ（ＭＥＭ）の電位も低下する。Ｎ型半導体領域（ＭＥＭ）の電位が半導体基板１１０（ＳＵＢ）の電位に対して十分に低くなると、Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａに信号電荷が移動し始める。本実施形態において、制御信号ＴＸ１のローレベルの電位は例えば−２Ｖであり得る。Ｎ型半導体領域５ａに転送された信号電荷は電荷増倍部５においてアヴァランシェ増倍される。この後、制御信号ＴＸ１の電位が上昇し、Ｎ型半導体領域３ａ（ＭＥＭ）と半導体基板１１０（ＳＵＢ）との電位との差が閾値以下となると、Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａへの信号電荷の転送がなされなくなる。
以下、同様にして、制御信号ＴＸ１は一定周期で正弦波駆動され、Ｎ型半導体領域１ａ（ＰＤ）からの信号電荷がＮ型半導体領域３ａ（ＭＥＭ）を介してＮ型半導体領域５ａへと転送される。Ｎ型半導体領域１ａ（ＰＤ）の信号電荷の数が少なくなるに従い、Ｎ型半導体領域１ａ（ＰＤ）の電位は上昇する。垂直選択回路１０３は制御信号ＴＸ１の電位のピーク値を次第に高くすることで、消費電流を低減しながら信号電荷を安定して転送することが可能となる。
本実施形態によれば、Ｎ型半導体領域３ａ（ＭＥＭ）とＮ型半導体領域５ａとの間の第２の転送ゲートを設ける必要がないため、画素を微細化させることが可能となる。なお、第１の転送ゲート２に印加される制御信号ＴＸ１は、正弦波に限定されず、第１実施形態と同様に矩形波であってもよい。
［第４実施形態］
図１２は本実施懈怠における光検出装置の動作を表すタイミングチャートである。本実施形態においては、制御信号ＴＸ２は所定の転送期間においてローレベルからハイレベルへと変化する。以下、本実施形態における光検出装置について、第１実施形態と異なる構成を中心に説明する。
時刻ｔ０〜ｔ３までの動作は第１実施形態における図８に示された動作と略同様である。本実施形態において、電荷増倍部５における信号電荷のカウントの欠落を回避するため、Ｎ型半導体領域５ａへの信号電荷の転送の時間間隔は、電荷増倍部５の電位変動時間に比べて長く設定される。例えば、時刻ｔ３〜ｔ４において、垂直選択回路１０３は制御信号ＴＸ２の電位をローレベルからハイレベルへと次第に高くする。制御信号ＴＸ２をローレベルからハイレベルになるまでの転送期間は適宜設定可能であるが、少なくとも制御信号ＴＸ２がハイレベルからローレベルになるまでの期間より長いことが好ましい。Ｎ型半導体領域３ａ（ＭＥＭ）に複数の信号電荷が蓄積されていたとしても、信号電荷は１個毎にＮ型半導体領域５ａに転送され、アヴァランシェ増倍される。このため、複数の信号電荷が同時にアヴァランシェ増倍されることによる信号電荷のカウント漏れを回避し、信号電荷の数を正しくカウントすることが可能となる。
上述したように、本実施形態によれば、第２の転送ゲート４を所定長さの転送期間においてローレベルからハイレベルへ変化する。このため、複数の信号電荷が同時に電荷増倍部５に転送されるのを回避し、信号電荷の数を正しくカウントすることが可能となる。
［第５実施形態］
続いて、本実施形態における光検出装置について、第３実施形態と異なる構成を中心に説明する。
図１１において、上述したように、制御信号ＴＸ１が半導体基板１１０（ＳＵＢ）よりも低い電位に制御されることで、Ｎ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａに信号電荷が転送される。ここで、複数の信号電荷がＮ型半導体領域３ａ（ＭＥＭ）に蓄積されている場合、複数の信号電荷が同時にＮ型半導体領域５ａに転送され、アヴァランシェ増倍されてしまうと、信号電荷のカウント漏れが生じ得る。本実施形態における光検出装置は、制御信号ＴＸ１がハイレベルからローレベルになるまでの時間を長くすることにより、信号電荷を１つ毎にＮ型半導体領域３ａ（ＭＥＭ）からＮ型半導体領域５ａに転送している。かかる構成によって、信号電荷のカウントの欠落を回避し、信号電荷の数を正しくカウントすることが可能となる。
なお、制御信号ＴＸ１がハイレベルからローレベルになるまでの時間は、信号電荷のカウント漏れが生じない範囲において適宜設定可能である。例えば、制御信号ＴＸ１がハイレベルからローレベルになるまでの時間は、制御信号ＴＸ１がローレベルからハイレベルになるまでの時間よりも長く設定され得る。
［第６実施形態］
図１３は本実施形態における光電変換素子の断面図である。本実施形態において、受光面は図７に示された光電変換素子の受光面とは反対の側に設けられている。以下、第１実施形態と異なる構成を中心に説明する。
図１３において、光電変換素子１０１は基板１０に形成され、基板１０はＰ型の半導体基板１１０、遮光部材１１１、光学部材１１２を含む。半導体基板１１０には光電変換部１、第１の転送ゲート２、電荷蓄積部３、第２の転送ゲート４、電荷増倍部５が形成されている。さらに、半導体基板１１０の上方には層間絶縁膜を介して遮光部材１１１が形成されている。遮光部材１１１は平面視において光電変換部１に対応する位置に開口部１１１ａを有する。遮光部材１１１上には光学部材１１２が形成されている。光学部材１１２は透光性を有する材料から構成され、マイクロレンズ、カラーフィルタなどを含み得る。マイクロレンズは基板１０の裏面からの入射光を集光し、開口部１１１ａを介して光電変換部１へと導く。光電変換部１以外の領域は遮光部材１１１によって遮光され、電荷蓄積部３、電荷増倍部５には光が入射しない。
基板１０の下側、すなわち、入射面とは反対側の面には、画素信号処理部１０２が形成される基板２０が貼り合わされ得る（図４参照）。基板１０と基板２０とは、接合面において貼り合わされる。接合面は、銅などの金属と酸化膜などの絶縁体とによって構成される。
本実施形態によれば、遮光部材１１１、光学部材１１２は、半導体基板１１０において光電変換部１などの素子が形成される面上に同様に構成される。このため、第１実施形態と比較して、半導体製造における工程数を削減することができ、製造コストを低減することが可能となる。また、画素のサイズが大きい場合、カウンタなどの画素信号処理部１０２を光電変換素子１０１と同じ半導体基板１１０の面に形成してもよい。
［第７実施形態］
本発明の第７実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの構成例を示すブロック図である。
本実施形態では、図１４を参照しつつ、第１乃至第６実施形態の光検出装置１０１０を用いた光検出システムの他の一例を説明する。図１乃至図１３と同様の機能を有する部分には同様の符号を付し、説明を省略又は簡略化する。
まず、図１４を参照して、光検出システムの一例である距離検出システムについて説明する。なお、本実施形態の画素１００は、図３のカウンタ回路２０４に代えてＴＤＣ２０９およびメモリ２１０を有する。
図１４は、距離検出システムのブロック図である。距離検出システムは、光源制御部１３０１、発光部１３０２、光学部材１３０３、光検出装置１０１０及び距離算出部１３０９を有している。
光源制御部１３０１は発光部１３０２の駆動を制御する。発光部１３０２は、光源制御部１３０１からの信号に応じて、撮影方向に対して短パルス（列）の光を照射する発光装置である。
発光部１３０２から照射された光は、被写体１３０４において反射される。反射光は、レンズなどの光学部材１３０３を通して、光検出装置１０１０の光電変換部２０１で受光される。光電変換部２０１は、入射光に基づく信号を出力し、当該信号は、インバータ回路２０３を介してＴＤＣ２０９に入力される。
ＴＤＣ２０９は、光源制御部１３０１から発光部１３０２からの光照射のタイミングを示す信号を取得する。ＴＤＣ２０９は、光源制御部１３０１から取得した信号と、インバータ回路２０３から入力された信号とを比較する。これにより、ＴＤＣ２０９は、発光部１３０２がパルス光を発光してから被写体１３０４で反射された反射光を受光するまでの時間をデジタル信号として出力する。ＴＤＣ２０９から出力されたデジタル信号は、メモリ２１０に保持される。この処理は複数回繰り返し行われ、メモリ２１０が複数回分のデジタル信号を保持することができる。
距離算出部１３０９は、メモリ２１０に保持された複数のデジタル信号に基づいて、光検出装置１０１０から被写体１３０４までの距離を算出する。この距離検出システムは例えば、車載用の距離検出装置に適用することができる。なお、距離算出部１３０９で行われる処理はデジタル信号の処理であることから、より一般的に信号処理手段と呼ばれることもある。
［第８実施形態］
本発明の第８実施形態による撮像システム及び移動体について、図１５を用いて説明する。図１５（Ａ）および図１５（Ｂ）は、本実施形態による光検出システム１０００及び移動体の構成を示す図である。
図１５（Ａ）は、車載カメラに関する光検出システム１０００の一例を示したブロック図である。光検出システム１０００は、第１実施形態に係る光検出装置１０１０を有する。光検出システム１０００は、光検出装置１０１０により取得された複数のデジタル信号に対し、画像処理を行う画像処理部１０３０を有する。更に、光検出システム１０００は、画像処理部１０３０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部１０４０を有する。
また、光検出システム１０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部１０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１０６０と、を有する。ここで、視差算出部１０４０及び距離計測部１０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。
衝突判定部１０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよい。更に、これらの組合せによって実現されてもよい。
光検出システム１０００は車両情報取得装置１３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４１０と接続されている。
また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置１４２０とも接続されている。例えば、衝突判定部１０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光検出システム１０００で撮像する。図１５（Ｂ）に、車両前方（撮像範囲１５１０）を撮像する場合の光検出システム１０００を示す。車両情報取得装置１３１０は、所定の動作を行うように光検出システム１０００又は光検出装置１０１０に指示を送る。このような構成により、測距の精度をより向上させることができる。車両はさらに距離情報に基づいて移動体である車両を制御する制御手段を備え得る。
上述の例では他の車両と衝突しない制御を説明したが、光検出システム１０００は、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光検出システム１０００は、車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
本実施形態によれば、検出性能が向上された光検出装置１０１０を用いることにより、より高性能な光検出システム及び移動体を提供することができる。
［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１ 光電変換部
１ａ Ｎ型半導体領域
２ 第１の転送ゲート
３ 電荷蓄積部
３ａ Ｎ型半導体領域
４ 第２の転送ゲート
５ 電荷増倍部
５ａ Ｎ型半導体領域
６ クエンチ回路
８０ 電圧制御部
１０１ 光電変換素子
１０２ 画素信号処理部
１１１ 遮光部材
１１２ 光学部材

Claims (22)

  1. 入射光に基づく信号電荷を蓄積する第１の半導体領域と、
    前記第１の半導体領域において蓄積可能な前記信号電荷の数よりも少ない数の前記信号電荷を蓄積可能な第２の半導体領域と、
    前記第１の半導体領域から前記第２の半導体領域に前記信号電荷を転送する第１のゲートと、
    第３の半導体領域を含むとともに、前記第２の半導体領域から前記第３の半導体領域に転送された前記信号電荷をアヴァランシェ増倍する電荷増倍部と、
    を備えることを特徴とする光検出装置。
  2. 平面視において、前記第２の半導体領域は前記第１の半導体領域よりも小さいことを特徴とする請求項１に記載の光検出装置。
  3. 前記第２の半導体領域に蓄積可能な前記信号電荷の数は２個未満であることを特徴とする請求項１または２に記載の光検出装置。
  4. 前記第１の半導体領域に前記信号電荷を蓄積する期間よりも、前記第１の半導体領域から前記第２の半導体領域に前記信号電荷を転送する期間、および前記第２の半導体領域から前記第３の半導体領域に前記信号電荷を転送する期間がそれぞれ短いことを特徴とする請求項１乃至３のいずれか１項に記載の光検出装置。
  5. 平面視において、前記第１のゲートは前記第１の半導体領域の一部および前記第２の半導体領域の一部に重なるように配されていることを特徴とする請求項１乃至４のいずれか１項に記載の光検出装置。
  6. 前記第１のゲートに印加される電位が変化することによって前記第１の半導体領域から前記第２の半導体領域に同時に転送される前記信号電荷の数は２個未満であることを特徴とする請求項１乃至５のいずれか１項に記載の光検出装置。
  7. 前記第１のゲートに印加される電位は所定の周期で繰り返し変化することを特徴とする請求項１乃至６のいずれか１項に記載の光検出装置。
  8. 前記第１のゲートに印加される電位の各周期におけるピーク値は時間の経過とともに上昇することを特徴とする請求項７に記載の光検出装置。
  9. 前記第１のゲートに印加される電位が変化することにより、前記第２の半導体領域の電位が変化し、前記第２の半導体領域から前記電荷増倍部へ前記信号電荷が転送されることを特徴とする請求項１乃至６のいずれか１項に記載の光検出装置。
  10. 前記第１のゲートに印加される電位がハイレベルからローレベルへ変化する期間において、前記第２の半導体領域の電位が変化することにより、前記第２の半導体領域から前記電荷増倍部へ前記信号電荷が転送され、
    前記期間は、前記第１のゲートに印加される電位がローレベルからハイレベルへ変化する期間よりも長いことを特徴とする請求項１乃至９のいずれか１項に記載の光検出装置。
  11. 平面視において前記第２の半導体領域の一部および前記第３の半導体領域の一部に重なるように配され、前記第２の半導体領域から前記電荷増倍部に前記信号電荷を転送する第２のゲートを備えることを特徴とする請求項１乃至１０のいずれか１項に記載の光検出装置。
  12. 前記第２のゲートに印加される電位が変化することによって前記第２の半導体領域から前記電荷増倍部に同時に転送される前記信号電荷の数は２個未満であることを特徴とする請求項１１に記載の光検出装置。
  13. 前記第１のゲートに印加される電位および前記第２のゲートに印加される電位は正弦波に従って変化することを特徴とする請求項１１または１２に記載の光検出装置。
  14. 前記第２のゲートに印加される電位は、前記第１のゲートに印加される電位に対して所定の位相だけずれて変化することを特徴とする請求項１３に記載の光検出装置。
  15. 前記所定の位相は１／２周期であることを特徴とする請求項１４に記載の光検出装置。
  16. 前記第２のゲートに印加される電位がローレベルからハイレベルへ変化する期間において、前記第１の半導体領域から前記第２の半導体領域に前記信号電荷が転送され、
    前記期間は、前記第２のゲートに印加される電位がハイレベルからローレベルへ変化する期間よりも長いことを特徴とする請求項１１乃至１５のいずれか１項に記載の光検出装置。
  17. 前記第１の半導体領域が前記入射光に基づく前記信号電荷を蓄積する間、前記電荷増倍部においてアヴァランシェ増倍が生じない大きさの逆バイアス電圧が前記第３の半導体領域に印加されることを特徴とする請求項１乃至１６のいずれか１項に記載の光検出装置。
  18. 前記電荷増倍部において生起されたアヴァランシェ電流を検知する検知部、前記検知部で検知された前記アヴァランシェ電流の生起回数をカウントするカウンタ部を含む画素信号処理部をさらに備えることを特徴とする請求項１乃至１７のいずれか１項に記載の光検出装置。
  19. 第１の半導体基板および第２の半導体基板を備え、
    前記第１の半導体領域、前記第２の半導体領域、前記第１のゲート、および前記電荷増倍部は前記第１の半導体基板の第１の主面に形成され、
    前記第１の半導体基板の第２の主面の側には、前記第１の半導体領域に入射光を導く光学部材が形成され、
    前記第１の半導体基板の第１の主面の側には、前記画素信号処理部が形成された前記第２の半導体基板が設けられていることを特徴とする請求項１８に記載の光検出装置。
  20. 第１の半導体基板および第２の半導体基板を備え、
    前記第１の半導体領域、前記第２の半導体領域、前記第1のゲート、および前記電荷増倍部は前記第１の半導体基板の第１の主面の側に形成され、
    前記第１の半導体基板の第１の主面の側には、前記第１の半導体領域に入射光を導く光学部材が形成され、
    前記第１の半導体基板の第２の主面の側には、前記画素信号処理部が形成された前記第２の半導体基板が設けられていることを特徴とする請求項１８に記載の光検出装置。
  21. 請求項１乃至２０のいずれか１項に記載の光検出装置と、
    前記光検出装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  22. 移動体であって、
    請求項１乃至２０のいずれか１項に記載の光検出装置と、
    前記光検出装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2018244016A 2018-12-27 2018-12-27 光検出装置および撮像システム Pending JP2020107980A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018244016A JP2020107980A (ja) 2018-12-27 2018-12-27 光検出装置および撮像システム
US16/711,991 US11196948B2 (en) 2018-12-27 2019-12-12 Photo-detection device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018244016A JP2020107980A (ja) 2018-12-27 2018-12-27 光検出装置および撮像システム

Publications (1)

Publication Number Publication Date
JP2020107980A true JP2020107980A (ja) 2020-07-09

Family

ID=71121877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018244016A Pending JP2020107980A (ja) 2018-12-27 2018-12-27 光検出装置および撮像システム

Country Status (2)

Country Link
US (1) US11196948B2 (ja)
JP (1) JP2020107980A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022035262A (ja) * 2020-08-20 2022-03-04 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
US12034091B2 (en) 2020-08-20 2024-07-09 Kabushiki Kaisha Toshiba Light detector, light detection system, LIDAR device, and moving body

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2185499A (en) * 1998-01-30 1999-08-16 Hamamatsu Photonics K.K. Light-receiving semiconductor device with buit-in bicmos and avalanche photodiode
ITTO20080046A1 (it) 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
JP5573978B2 (ja) 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法
JP5924132B2 (ja) 2012-05-28 2016-05-25 株式会社デンソー 固体撮像素子
JP2017135168A (ja) 2016-01-25 2017-08-03 キヤノン株式会社 光電変換装置及び情報処理装置
CN109478578B (zh) * 2016-07-27 2022-01-25 浜松光子学株式会社 光检测装置
JP6701108B2 (ja) 2017-03-21 2020-05-27 キヤノン株式会社 固体撮像装置及び撮像システム
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP7108421B2 (ja) 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム
JP7019471B2 (ja) 2018-03-19 2022-02-15 キヤノン株式会社 固体撮像装置及び撮像システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022035262A (ja) * 2020-08-20 2022-03-04 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7431699B2 (ja) 2020-08-20 2024-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
US12034091B2 (en) 2020-08-20 2024-07-09 Kabushiki Kaisha Toshiba Light detector, light detection system, LIDAR device, and moving body

Also Published As

Publication number Publication date
US11196948B2 (en) 2021-12-07
US20200213542A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
US11309440B2 (en) Imaging device and imaging system
JP7114647B2 (ja) 光検出装置および光検出システム
US10283651B2 (en) Photodetection device and system having avalanche amplification
US9171985B2 (en) Pixel circuit with controlled capacitor discharge time of flight measurement
JP7353765B2 (ja) 光検出装置、光検出システム及び移動体
US10833207B2 (en) Photo-detection device, photo-detection system, and mobile apparatus
JP2020057651A (ja) 光検出装置、光検出システム
JP2019102618A (ja) 光検出装置、光検出システム、及び移動体
JP6735515B2 (ja) 固体撮像装置
US11189742B2 (en) Photo-detection device, photo-detection system, and mobile apparatus
JP7379000B2 (ja) 光電変換装置、光電変換システム、および移動体
JP7224823B2 (ja) 光検出装置
US10971539B2 (en) Solid-state imaging device, method of driving solid-state imaging device, imaging system, and movable object
WO2022085555A1 (ja) 光電変換装置、光電変換システム
JP2021034559A (ja) 光電変換装置、光電変換システム、および移動体
JP2020107980A (ja) 光検出装置および撮像システム
US20220190011A1 (en) Photoelectric conversion apparatus having avalanche photodiodes, photoelectric conversion system, and moving body
US20220181362A1 (en) Light detection device and light detection system
US11818488B2 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
US20220115366A1 (en) Photoelectric conversion apparatus, photo-detection system, and movable body